JP2007201743A - Idタグ - Google Patents

Idタグ Download PDF

Info

Publication number
JP2007201743A
JP2007201743A JP2006017010A JP2006017010A JP2007201743A JP 2007201743 A JP2007201743 A JP 2007201743A JP 2006017010 A JP2006017010 A JP 2006017010A JP 2006017010 A JP2006017010 A JP 2006017010A JP 2007201743 A JP2007201743 A JP 2007201743A
Authority
JP
Japan
Prior art keywords
antenna
tag
length
rfid chip
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006017010A
Other languages
English (en)
Inventor
Takahiro Hamagishi
孝博 浜岸
Masami Kawamura
政美 河村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2006017010A priority Critical patent/JP2007201743A/ja
Publication of JP2007201743A publication Critical patent/JP2007201743A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Support Of Aerials (AREA)
  • Details Of Aerials (AREA)

Abstract

【課題】IDタグのアンテナ長を短くしながら、インピーダンス整合を最適化し、受信効率を向上させる。
【解決手段】IDタグ1のアンテナ2は、アンテナ利得を最適化するためのL字状のスリットが形成されており、L字状のスリットによって形成されたアンテナ辺とアンテナ本体とからなる。RFIDチップ3は、アンテナ2に搭載されたRFIDチップ3の中心部から左側の端部までの長さがλ/4となっており、RFIDチップ3の中心部から右側の端部までの長さがλ/4の長さよりも短くなっている。それにより、アンテナ2の長さを短くしながらアンテナ実効長に対するインピーダンスを最適に整合することができる。
【選択図】図1

Description

本発明は、半導体集積回路装置の通信技術に関し、特に、RFID(Radio Frequency IDentification:電波方式認識)タグにおける電波受信感度の向上に有効な技術に関する。
無線通信によりデータ交信することができる自動認識技術として、RFIDが広まりつつある。このRFIDは、情報を記憶可能なIDタグと、該IDタグにおける情報の読み出しや書き込みを行うリーダ/ライタとによって構成されている。IDタグは、たとえば、非接触ICチップなどの半導体集積回路装置、およびアンテナからなる。
この種のIDタグにおけるアンテナは、たとえば、銅やアルミニウムなどからなる長方形のプレート状からなり、該アンテナに半導体チップが実装された構成となっている。一般に、半導体チップは、最もインピーダンスの低い接地電位と考えられるアンテナの中心部に実装されている。
また、半導体チップが実装されたアンテナには、入力インピーダンスの虚数部を相殺させる共振用のパターンとなるスリットが設けられており、そのスリット長を可変することによってアンテナ利得が最適となるように調整が行われている。たとえば、入力インピーダンスをR−jXとすると、共振条件である+jXにあたるインダクタンス成分をもったスリット長を示す。
ところが、上記のようなIDタグにおけるアンテナの利得の向上技術では、次のような問題点があることが本発明者により見い出された。
一般に、IDタグのアンテナは、IDタグそれ自体の大きさから、波長よりも短いアンテナ長となっている。たとえば、アンテナ長の理論値が約6cmの長さの場合、一般に広く用いられているICカード形状の大きさにアンテナを内蔵させるには、アンテナ長を短くしなければならず、それによってアンテナ効率が低下してしまい、IDタグの通信距離が低下してしまうという問題がある。
本発明の目的は、IDタグのアンテナ長を短くしながら、インピーダンス整合を最適化し、受信効率を向上させることのできる技術を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明は、リーダ/ライタから受けた電波を電力に変換し、情報を前記リーダ/ライタに返信する半導体集積回路装置と、前記半導体集積回路装置を搭載し、前記リーダ/ライタからの電波を送受信する長方形状のアンテナとを備えたIDタグであって、前記アンテナは、前記半導体集積回路装置を前記アンテナの長辺方向の中心部からオフセットして搭載したものである。
また、本願のその他の発明の概要を簡単に示す。
本発明は、前記アンテナの長辺方向の長さがλ/2よりも短いものである。ここで、λは、リーダ/ライタと交信する電波の波長である。
また、本発明は、前記アンテナが、前記半導体集積回路装置の搭載位置から一方の短辺部までの長さがλ/4よりなるものである。
さらに、本発明は、前記アンテナが、前記半導体集積回路装置の搭載位置から他方の短辺部までの長さがλ/4よりも短いものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
(1)IDタグのアンテナ長を短くしながらアンテナ実効長に対するインピーダンス整合を最適化することができる。
(2)上記(1)により、IDタグをより小型化しながら、該IDタグの性能を向上させることができる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
図1は、本発明の一実施の形態によるIDタグの概要を示す平面図、図2は、本発明者の検討によるIDタグ概要を示す平面図である。
本実施の形態において、IDタグ1は、たとえば、自動認識技術の1つであるRFIDに用いられる。RFタグ1は、図1に示すように、アンテナ2、およびRFIDチップ(半導体集積回路装置)3から構成されている。
アンテナ2は、リーダ/ライタとの交信においてアナログ信号の送受信を行う。RFIDチップ3は、整流回路、変調回路、ならびに論理回路などが備えられている。整流回路は、アンテナ2を介してIDタグにおける情報の読み出しや書き込みを行うリーダ/ライタから出力された電波の電磁誘導による電力を整流して電源電圧を生成する。
変調回路は、アンテナ2が受信したアナログ信号をデジタル信号に復調して論理回路に出力するとともに、該論理回路から出力されたデジタル信号をアナログ信号に変調してアンテナ2を介してリーダ/ライタに送信する。
論理回路は、たとえば、EEPROM(Electronically Erasable and Programmable Read Only Memory)などの不揮発性半導体メモリからなるメモリを含み、情報の読み出し/書き込みにおける動作制御を司り、情報の読み出し/書き込みを行う。
そして、これらアンテナ2、およびRFIDチップ3からなる基本構成がたとえば紙やプラスティックなどによってラミネートされて、カード状に形成されている。
アンテナ2は、銅やアルミニウムなどの金属からなり、図示するように、長方形のフィルム状に形成されている。
このアンテナ2には、アンテナ利得を最適化するためのL字状のスリットが形成されており、該アンテナ2は、L字状のスリットによって形成されたアンテナ辺とアンテナ本体とからなる。
RFIDチップ3は、アンテナ2の中心部からオフセットして実装されている。RFIDチップ3の裏面には、グランド電極、およびアンテナ用電極がそれぞれ形成されている。
そして、アンテナ用電極はアンテナ2のL字状のスリットによって形成されたアンテナ辺の先端部に接続され、グランド用電極はアンテナ2のアンテナ本体の主面に接続される。
図2は、本発明者が検討したIDタグ30の平面図である。
一般には、図2に示すように、アンテナ31の中心部がインピーダンスが最も低い接地電位と考えられており、そのため、IDタグ30において、RFIDチップ32は、アンテナ31の中心部に搭載された構成となっている。
たとえば、交信周波数が2.5GHzの場合、論理的なアンテナ長(=λ/2)は、約6cmとなり、RFIDチップ32は、アンテナ31の長辺側の一方の端部から3cmの位置に搭載されることになる。ここで、λ=波長とする。
しかし、インピーダンスが最も低いアンテナの中心部にRFIDチップのグランド電極を接続した場合が最も効率が良いか否かは、RFIDチップの入力インピーダンスによって異なることになる。よって、入力インピーダンスに応じてRFIDチップの搭載位置を変えることにより、アンテナ効率を向上させることが可能となる。
たとえば、交信周波数に対する論理的なアンテナ長(=λ/2)よりも短くする必要がある場合には、RFIDチップ3の搭載位置を変更し、図1に示すように電圧と電流の比を変えることによってアンテナインピーダンスを可変することができる。
この場合、図1に示すように、アンテナ2において、該アンテナ2に搭載されたRFIDチップ3の中心部からアンテナ2の左端部まで(RFIDチップ3の中心部から左側)の長さがλ/4となっており、これによって、場合によっては、電波の受信に必要な所要のアンテナ長を確保することができる。
また、アンテナ2に搭載されたRFIDチップ3の中心部からアンテナ2の右端部まで(RFIDチップ3の中心部から左側)の長さは、λ/4よりも短くなっている(λ=波長)。これにより、アンテナ2の長さは、λ/2よりも短くすることが可能となる。
たとえば、図2では、アンテナ31の長さは約6cmであったが、交信周波数が同じ場合には、アンテナ2の長さを約6cmよりも短く(たとえば、約5cm)することが可能となる。
このように、RFIDチップ3の搭載位置を、アンテナ2の中心部からずらすことにより、アンテナ2の長さを短くしながらアンテナ実効長に対するインピーダンスを最適に整合することができる。
それにより、本実施の形態によれば、IDタグ1をより小型化しながら、RFIDチップ3における受信効率を向上させることができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
本発明は、RFIDに用いられるIDタグにおける受信信号の信頼性の向上化技術に適している。
本発明の一実施の形態によるIDタグの概要を示す平面図である。 本発明者が検討したIDタグの概要を示す平面図である。
符号の説明
1 IDタグ
2 アンテナ
3 RFIDチップ(半導体集積回路装置)
30 IDタグ
31 アンテナ
32 RFIDチップ

Claims (4)

  1. リーダ/ライタから受けた電波を電力に変換し、情報を前記リーダ/ライタに返信する半導体集積回路装置と、前記半導体集積回路装置を搭載し、前記リーダ/ライタからの電波を送受信する長方形状のアンテナとを備えたIDタグであって、
    前記アンテナは、
    前記半導体集積回路装置を前記アンテナの長辺方向の中心部からオフセットして搭載したことを特徴とするIDタグ。
  2. 請求項1記載のIDタグにおいて、
    前記アンテナは、
    長辺方向の長さがλ/2よりも短いことを特徴とするIDタグ。
  3. 請求項1または2記載のIDタグにおいて、
    前記アンテナは、
    前記半導体集積回路装置の搭載位置から一方の短辺部までの長さがλ/4であることを特徴とするIDタグ。
  4. 請求項3記載のIDタグにおいて、
    前記アンテナは、
    前記半導体集積回路装置の搭載位置から他方の短辺部までの長さがλ/4よりも短いことを特徴とするIDタグ。
JP2006017010A 2006-01-26 2006-01-26 Idタグ Pending JP2007201743A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006017010A JP2007201743A (ja) 2006-01-26 2006-01-26 Idタグ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006017010A JP2007201743A (ja) 2006-01-26 2006-01-26 Idタグ

Publications (1)

Publication Number Publication Date
JP2007201743A true JP2007201743A (ja) 2007-08-09

Family

ID=38455887

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006017010A Pending JP2007201743A (ja) 2006-01-26 2006-01-26 Idタグ

Country Status (1)

Country Link
JP (1) JP2007201743A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009060217A (ja) * 2007-08-30 2009-03-19 Fujitsu Ltd タグアンテナ、およびタグ
JP2010062941A (ja) * 2008-09-04 2010-03-18 Omron Corp Rfidタグ、rfidシステム及びrfidタグ製造方法
JP2012105134A (ja) * 2010-11-11 2012-05-31 Fujitsu Ltd 無線装置及びアンテナ装置
US9960068B1 (en) 2016-12-02 2018-05-01 Lam Research Corporation Moment cancelling pad raising mechanism in wafer positioning pedestal for semiconductor processing
US10020220B2 (en) 2016-10-12 2018-07-10 Lam Research Corporation Wafer positioning pedestal for semiconductor processing
US10573549B2 (en) 2016-12-01 2020-02-25 Lam Research Corporation Pad raising mechanism in wafer positioning pedestal for semiconductor processing

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009060217A (ja) * 2007-08-30 2009-03-19 Fujitsu Ltd タグアンテナ、およびタグ
JP2010062941A (ja) * 2008-09-04 2010-03-18 Omron Corp Rfidタグ、rfidシステム及びrfidタグ製造方法
JP2012105134A (ja) * 2010-11-11 2012-05-31 Fujitsu Ltd 無線装置及びアンテナ装置
US10020220B2 (en) 2016-10-12 2018-07-10 Lam Research Corporation Wafer positioning pedestal for semiconductor processing
US10354909B2 (en) 2016-10-12 2019-07-16 Lam Research Corporation Wafer positioning pedestal for semiconductor processing
US10573549B2 (en) 2016-12-01 2020-02-25 Lam Research Corporation Pad raising mechanism in wafer positioning pedestal for semiconductor processing
US9960068B1 (en) 2016-12-02 2018-05-01 Lam Research Corporation Moment cancelling pad raising mechanism in wafer positioning pedestal for semiconductor processing

Similar Documents

Publication Publication Date Title
US7315290B2 (en) Data communication apparatus
US7714794B2 (en) RFID antenna
JP4968226B2 (ja) アンテナ、及びリーダライタ装置
TW200709502A (en) Antenna apparatus
JP4142523B2 (ja) 2周波共用アンテナ装置
KR20050005427A (ko) 접지된 안테나를 이용하는 정류기
JP2006262055A (ja) アンテナモジュール及びこれを備えた携帯情報端末
JP2008211669A (ja) アンテナ及び無線タグ
JP2007201743A (ja) Idタグ
JP2007088661A (ja) 情報処理装置およびループアンテナ
US9317798B2 (en) Inverted F antenna system and RFID device having same
US8228236B2 (en) Inverted F antenna with coplanar feed and RFID device having same
JP2007081632A (ja) 無線icタグ
US7773045B2 (en) Antenna and RFID tag
JP2007200370A (ja) Icカード
JP2005045339A (ja) 非接触型識別データキャリアおよび非接触型識別データキャリアの設計方法
EP1434159A2 (en) Integrated antenna type non-contact IC card reader/writer
KR100815077B1 (ko) 고이득 안테나 형태의 알에프아이디 태그
US7679516B2 (en) Wireless tag system having a plurality of antenna feeding points
JP2006185050A (ja) 情報記憶媒体
RU2371817C2 (ru) Бесконтактная метка с y-образной всенаправленной антенной
KR100835266B1 (ko) 소형 알에프아이디 태그
JP2000057282A (ja) 記憶装置
ES2400867T3 (es) Lector para RFID
JP5601247B2 (ja) アンテナ及び無線タグ