JP2007194499A - 固体撮像素子およびその製造方法 - Google Patents

固体撮像素子およびその製造方法 Download PDF

Info

Publication number
JP2007194499A
JP2007194499A JP2006012952A JP2006012952A JP2007194499A JP 2007194499 A JP2007194499 A JP 2007194499A JP 2006012952 A JP2006012952 A JP 2006012952A JP 2006012952 A JP2006012952 A JP 2006012952A JP 2007194499 A JP2007194499 A JP 2007194499A
Authority
JP
Japan
Prior art keywords
film
layer
solid
state imaging
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2006012952A
Other languages
English (en)
Inventor
Takeshi Makita
剛 牧田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2006012952A priority Critical patent/JP2007194499A/ja
Publication of JP2007194499A publication Critical patent/JP2007194499A/ja
Ceased legal-status Critical Current

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】第1層電極のエッジ形状が丸くなるのを抑制し、転送効率の低下、電荷引き抜き特性の低下DCショートあるいは電界集中などの、特性劣化を生じるのを防止することのできる固体撮像素子を提供する。
【解決手段】光電変換部と、前記光電変換部で生起せしめられた電荷を転送する電荷転送電極を備えた電荷転送部とを具備し、前記電荷転送部が、第1層導電性膜からなる第1層電極と、前記第1層電極に対して電極間絶縁膜を介して当接せしめられた、第2層導電性膜からなる第2層電極とを備えた電荷転送電極で構成される固体撮像素子において、前記電極間絶縁膜は、前記第1層電極の側壁を覆うように形成された酸化抑止膜4Sと、シリコン系導電性膜の酸化によって形成された酸化シリコン膜4Oとの2層構造膜で構成される。
【選択図】図1

Description

本発明は、固体撮像素子およびその製造方法にかかり、特に電極酸化に関する。
エリアセンサ等に用いられるCCDを用いた固体撮像素子は、フォトダイオードなどの光電変換部と、この光電変換部からの信号電荷を転送するための電荷転送電極を備えた電荷転送部とを有する。電荷転送電極は、半導体基板に形成された電荷転送路上に複数個隣接して配置され、順次駆動される。
近年、固体撮像素子においては、高解像度化、高感度化への要求は高まる一方であり、ギガピクセル以上まで撮像画素数の増加が進んでいる。固体撮像素子の作りこまれた基板(シリコン基板)は、フィルタやレンズを積層して、実装される。このため、レンズと光電変換部との位置精度が重要となり、またその距離、特に高さ方向の距離も、製造工程における位置精度と、使用時における感度(光電変換効率)面での大きな問題となる。
さらにまた、このような状況の中で、チップサイズを大型化することなく高解像度を得るためには、単位画素あたりの面積を縮小し、高集積化を図る必要がある。
このような状況の中、高集積化を実現するためには表面の平坦性に加え、電荷転送部の微細化が大きな課題となっている。このため電荷転送部を構成する電極及び電極間絶縁膜の微細化及び薄型化は重要な技術課題となる。
例えば電荷転送部の厚さを薄くし、光電変換部への集光を向上するために、電荷転送部を単層電極構造とした構造が提案されている(例えば特許文献1)。この構造を実現するために、第1層導電性膜により第1層電極のパターンを形成した後、熱酸化により電極間絶縁膜を形成し、この上層に第2層導電性膜を形成している。
ところで、従来の単層構造の電荷転送電極を用いた固体撮像素子では、電荷転送電極として多結晶シリコンあるいはアモルファスシリコン層を用い、第1層電極を形成した後に、この第1層電極のパターン3a表面を熱酸化し、酸化シリコン膜4で被覆した後、第2層目の転送電極となる多結晶シリコンあるいはアモルファスシリコン層を堆積し、CMP(化学的機械研磨)法により研磨を行うあるいは、レジストを塗布し、レジストエッチバック法により全面エッチングを行うことにより第2層電極のパターン3bを形成し、電極の単層化を実施している。
例えば、従来の方法では、図6に示すように、n型シリコン基板1表面に、酸化シリコン膜と、窒化シリコン膜と、酸化シリコン膜を形成し、3層構造のゲート酸化膜2を形成する。
続いて、このゲート酸化膜2上に、第1層ドープト多結晶シリコン膜からなる第1層電極のパターン3aを形成し、これをフォトリソグラフィによりパターニングした後、熱酸化により電極間絶縁膜となる酸化シリコン膜4を形成する。
そしてこの酸化シリコン膜5を電極間絶縁膜として、第2層ドープト多結晶シリコン膜等からなる第2層電極のパターン3bを形成し、CMPあるいはレジストエッチバックにより平坦化する方法がとられている。
しかしながらこの熱酸化工程において、電極エッジが反るなど、丸まり易くなる。
この場合、第1層電極のエッジ部の反りにより電極下のポテンシャルプロファイル、特には電荷引き抜き部のポテンシャルプロファイルに支障をきたすことになる。またエッジ部の反りには第2層ドープト多結晶シリコン膜が入り込み、それがストリンガーとして残り、第2層ドープト多結晶シリコン膜のエッチング工程では除去しにくくなることがあった。
一方2層電極構造の場合には、図7に示すように、酸化シリコン膜4で被覆された第1層ドープト多結晶シリコン膜からなる第1層電極パターン3a上にかかるように、第2層ドープト多結晶シリコン膜を形成し、フォトリソグラフィにより形成した所望のマスクを用いてパターニングして、第2層電極パターン3bを形成する。
この場合も単層電極構造の場合と同様の問題があった。
また単層電極構造及び2層電極構造のいずれの場合にもこの上層に反射防止膜6を介して遮光膜8が形成されるが、第1層電極及び第2層電極との短絡を防止するために遮光膜8と、電荷転送電極との間に所定の膜厚の酸化シリコン膜などの絶縁膜17を介在させる必要があり、これが、電荷転送部の高さを高くする原因となっていた。
特開平8−274302号公報
このように、従来の固体撮像素子では、熱酸化による第1層電極パターンすなわち第1層導電性膜のパターンのエッジが丸くなることに起因して、このエッジ部分に第2層電極パターン即ち第2層導電性膜が入り込み、電界のエッジ集中が生じたり、転送効率の低下、電荷引き抜き特性の低下ひいては、第2層導電性膜のストリンガーに起因するDCショートあるいは電界集中などの問題があった。
また、電荷転送電極を覆うように形成される遮光膜8と電荷転送電極との短絡を防止するために絶縁膜17の膜厚を低減できないために、電荷転送部の薄型化に限界があった。
本発明は前記実情に鑑みてなされたもので、転送効率の低下、電荷引き抜き特性の低下DCショートあるいは電界集中などの、特性劣化を生じることなく、電荷転送部の微細化および薄型化をはかることを目的とする。
すなわち、第1層電極のエッジ形状が丸くなるのを抑制し、転送効率の低下、電荷引き抜き特性の低下DCショートあるいは電界集中などの、特性劣化を生じるのを防止することのできる固体撮像素子を提供することを目的とする。
また、低温形成が可能で、膜質の良好な電極間絶縁膜を備えた固体撮像素子を提供することを目的とする。
さらにまた、遮光膜との間に特別に絶縁膜を介在させることなく、形成することができ電荷転送部の薄型化の可能な固体撮像素子を提供することを目的とする。
そこで本発明は、光電変換部と、前記光電変換部で生起せしめられた電荷を転送する電荷転送電極を備えた電荷転送部とを具備し、前記電荷転送部が、第1層導電性膜からなる第1層電極と、前記第1層電極に対して電極間絶縁膜を介して当接せしめられた、第2層導電性膜からなる第2層電極とを備えた電荷転送電極で構成される固体撮像素子において、前記電極間絶縁膜は、前記第1層電極の側壁を覆うように形成された酸化抑止膜と、シリコン系導電性膜の酸化によって形成された酸化シリコン膜との2層構造膜で構成される。
この構成により、酸化抑止膜の存在により、酸化が第1層電極内に進行するのを防止することができるため、電極の形状をそのまま維持することができ、電極間絶縁膜の厚さは、シリコン系導電性膜の膜厚によって良好に制御される。また、熱酸化を用いることなく、プラズマ酸化プロセスを適用することにより、低温酸化が可能となりかつ電極エッジの丸まりを抑制することができ、高精度のパターンを有する電荷転送部の形成が可能となる。また、エッジが丸くなることに起因して、このエッジ部分に第2層電極パターン即ち第2層導電性膜が入り込み、電界のエッジ集中が生じるというようなおそれもない。これにより、転送効率の低下、電荷引き抜き特性の低下ひいては、第2層導電性膜のストリンガーに起因するDCショートあるいは電界集中などを抑制することが可能となる。
また、上記固体撮像素子において、前記酸化膜は、低温プラズマによるラジカル酸化膜を用いるのが望ましい。
この構成により、第2層電極表面を膜質の良好な絶縁膜で覆うことができ、電荷転送電極を覆うように形成される遮光膜と電荷転送電極との短絡を防止することができる。また、膜質が良好であるためこの絶縁膜の膜厚を薄くすることができ、電荷転送部の薄型化をはかることが可能となる。
また、本発明は、上記固体撮像素子において、前記酸化抑止膜は、前記第1層電極を覆うように形成された窒化シリコン膜を含む。
この構成により、窒化シリコン膜は酸化抑止膜として有効である上、結果として電極間絶縁膜が酸化シリコン膜と窒化シリコン膜との2層膜となり、絶縁性が向上するため絶縁耐圧を高めつつ全体としての膜厚を低減することができ、薄膜化が可能となる。また第1層電極と第2層電極との間の距離を狭めることができ、第1層電極と第2層電極との間のオフセットに起因するポテンシャルポケットを低減することができ、転送効率の向上をはかることができる。
また、本発明は、上記固体撮像素子において、前記酸化抑止膜は、窒化シリコン膜を含む多層膜であるものを含む。
この構成により、第1層電極と第2層電極との間の絶縁性をより高めることができる。
また、本発明は、上記固体撮像素子において、前記第1および第2層電極はいずれも半導体基板表面にゲート酸化膜を介して並置された単層構造の電荷転送電極を構成するものを含む。
この構成により、膜質の良好な電極間絶縁膜を用いているため単層構造の電荷転送電極においてリークの確実な低減を図ることができる。
また本発明は、上記固体撮像素子において、前記第2層電極は前記第1層電極の上層の一部に重畳するように形成された2層電極構造の電荷転送電極を構成するものを含む。
この構成によれば、特に第1層電極の上縁近傍で主たる電荷の授受がなされるがこの上縁近傍で膜質の良好な電極間絶縁膜を用いているため2層構造の電荷転送電極においてリークの確実な低減を図ることができる。
また本発明は、上記固体撮像素子において、前記第1層導電性膜または第2層導電性膜はシリコン系導電性膜であるものを含む。
また本発明は、上記固体撮像素子において、前記シリコン系導電性膜はドープトアモルファスシリコン膜であるものを含む。
また本発明は、上記固体撮像素子において、前記シリコン系導電性膜はドープト多結晶シリコン膜であるものを含む。
また本発明は、光電変換部と、前記光電変換部で生起せしめられた電荷を転送する単層電極構造の電荷転送電極を備えた電荷転送部とを具備した固体撮像素子の製造方法において、ゲート酸化膜の形成された半導体基板表面に、第1層電極を構成する第1層導電性膜のパターンを形成する工程と、前記第1層電極の側壁に酸化抑止膜を形成する工程と、前記酸化抑止膜の側壁を覆うように、この上層にシリコン系導電性膜を形成する工程と、前記シリコン系導電性膜を酸化し、酸化シリコン膜を形成する工程と、第2層導電性膜を形成し第2層電極を形成する工程とを含む。
この構成により、シリコン系導電性膜の酸化に際し、酸化抑止膜の存在により、酸化が第1層電極内に進行するのを防止することができるため、電極の形状をそのまま維持することができ、電極間絶縁膜の厚さは、シリコン系導電性膜の膜厚によって良好に制御される。また、熱酸化を用いることなく、プラズマ酸化プロセスを適用することにより、低温酸化が可能となりかつ電極エッジの丸まりを抑制することができ、高精度のパターンを有する電荷転送部の形成が可能となる。また、エッジが丸くなることに起因して、このエッジ部分に第2層電極パターン即ち第2層導電性膜が入り込み、電界のエッジ集中が生じるというようなおそれもない。これにより、転送効率の低下、電荷引き抜き特性の低下ひいては、第2層導電性膜のストリンガーに起因するDCショートあるいは電界集中などを抑制することが可能となる。
また本発明は、上記固体撮像素子の製造方法において、前記シリコン系導電性膜を形成する工程は、成膜後異方性エッチングにより、前記酸化抑止膜の側壁に残留させる工程を含む。
この構成により、フォトリソグラフィ工程なしに容易にパターニングすることが可能となる。
また、本発明は、上記固体撮像素子の製造方法において、前記第1層電極上に突出する前記第2層導電性膜の突出部を除去し、表面を平坦化する工程を含むものを含む。
この構成によれば、単層電極構造の電荷転送電極を電極間リークの虞もなく高歩留まりで得ることができる。
また、本発明は、上記固体撮像素子の製造方法において、前記第2層導電性膜の形成工程に先立ち、前記酸化防止膜を除去する工程を含み、前記第2層導電性膜の形成工程の後、前記第1層電極上に重畳する領域を残して前記第2層導電性膜をパターニングする工程を含むものを含む。
この構成によれば、2層電極構造の電荷転送電極を電極間リークの虞もなく高歩留まりで得ることができる。
また、本発明は、上記固体撮像素子の製造方法において、前記第1層導電性膜または第2層導電性膜は、シリコン系導電性膜であるものを含む。
また、本発明は、上記固体撮像素子の製造方法において、前記シリコン系導電性膜はドープトアモルファスシリコン膜であるものを含む。
また、本発明は、上記固体撮像素子の製造方法において、前記シリコン系導電性膜はドープト多結晶シリコン膜であるものを含む。
この構成によれば、ドーパントの存在により、より低温下で高速に酸化することができる。
本発明の固体撮像素子およびその製造方法によれば、電極間絶縁膜の形成に際し、酸化抑止膜を介して第1層電極の側壁に形成したシリコン系導電性膜の酸化により、電極絶縁膜を形成しているため、第1層電極に丸みを生じぜしめたりすることなく、所望の膜厚の電極間絶縁膜を形成することができる。また、プラズマ酸化プロセスを適用することにより、低温酸化が可能となり、より低温下で、緻密で膜質の良好な電極間絶縁膜を形成することができるとともに、第1層電極のエッジ部の丸まりを抑制することができ、エッジが丸くなることに起因して、このエッジ部分に第2層電極パターン即ち第2層導電性膜が入り込み、電界のエッジ集中が生じるのを抑制することができる。従って、転送効率の低下、電荷引き抜き特性の低下ひいては、第2層導電性膜のストリンガーに起因するDCショートあるいは電界集中などを抑制することが可能となり、信頼性の高い電極間絶縁膜を形成することができる。
また、絶縁耐圧の高い電極間絶縁膜を形成することができるため、薄型化をはかることができ、その結果電極間距離を低減することができる。このことにより、第1層電極と第2層電極の距離を低減でき、電極間ギャップに起因するポテンシャルポケットの生成を抑制することができ、またポテンシャルポケットを生成したとしても浅くすることができ、駆動電圧を高くすることなく形成可能であり、転送効率の増大をはかることができる。
以下本発明の実施の形態について図面を参照しつ説明する。
(第1の実施の形態)
この固体撮像素子は、図1および2にその断面概要図および平面概要図を示すと共に図3乃至6にその電極形成工程を示すように、2層電極構造の電荷転送電極を備えた固体撮像素子において、電極間絶縁膜4の形成に際し、酸化抑止膜4Sを介して第1層電極の側壁に形成したシリコン系導電性膜の酸化により、酸化シリコン膜4Oを形成し電極間絶縁膜を形成したことを特徴とするものである。これにより、第1層電極3aに丸みを生じぜしめたりすることなく、所望の膜厚の電極間絶縁膜4を再現性よく、かつばらつきなしに形成することができる。
また、この上層に、反射防止膜6の形成に先立ち、HTO膜5を形成し、水素アニール工程において水素の通り道を確保するとともに、酸化シリコン膜と窒酸化シリコン膜とこのHTO(酸化シリコン)膜とで、ONO膜を構成し、遮光膜7と電荷転送電極との絶縁性を高めるようにしたものである。ここで反射防止膜6は窒化シリコン膜で構成され、遮光膜はこの反射防止膜上にスパッタリング法で形成されたタングステン膜で構成される。他は通例の固体撮像素子と同様に形成される。
なお、図2に平面概要図を示すように、シリコン基板1には、光電変換部を構成する複数のフォトダイオード領域30が形成され、フォトダイオードで検出した信号電荷を転送するための電荷転送部40が、フォトダイオード領域30の間に形成される。ここで図1は図2のA−A線に沿って切断して得られる断面である。
電荷転送電極によって転送される信号電荷が移動する電荷転送チャネル33は、図2では図示していないが、電荷転送部40が延在する方向と交差する方向に、形成される。
なお、図2においては、電極間絶縁膜の内、フォトダイオード領域と電荷転送部40との境界近傍に形成されるものの記載を省略してある。
図1に示すように、シリコン基板1内には、フォトダイオード領域30、電荷転送チャネル35、チャネルストップ領域33、電荷読み出し領域34が形成され、シリコン基板1表面には、ゲート酸化膜2が形成される。ゲート酸化膜2表面には、低温プラズマによるラジカル酸化で形成された酸窒化シリコン膜4Sと酸化シリコン膜4Oとからなる電極間絶縁膜4と電荷転送電極(第1層ドープト多結晶シリコン膜からなる第1層電極3a、第2層ドープト多結晶シリコン膜からなる第2層電極3b)が形成される。
電荷転送部40は、上述したとおりであるが、図1に示すように、電荷転送部40の電荷転送電極上面には、絶縁膜5、反射防止膜6が形成され、この上層にタングステン膜からなる遮光膜8が形成される。そしてこの上層に、BPSG(borophospho silicate glass)からなる絶縁膜10、P−SiNからなる絶縁膜(パッシベーション膜:図示せず)、平坦化層70、カラーフィルタ層50、透明樹脂膜からなる平坦化層61、マイクロレンズ60が順次積層形成されている。
また、図2では、いわゆるハニカム構造の固体撮像素子を示しているが、正方格子型の固体撮像素子にも適用可能であることはいうまでもない。
次にこの固体撮像素子の製造工程について図3乃至図6を参照しつつ詳細に説明する。
まず、不純物濃度1.0×1016cm−3程度のn型のシリコン基板1表面に、膜厚15〜35nmの酸化シリコン膜2aと、膜厚50nmの窒化シリコン膜2bと、膜厚5〜10nmの酸化シリコン膜2cを形成し、3層構造のゲート酸化膜2を形成する。
続いて、このゲート酸化膜2上に、PHとNとを添加したSiHを反応性ガスとして用いた減圧CVD法により、第1層導電性膜として例えば膜厚0.25〜0.4μmのリンドープの第1層ドープト多結晶シリコン膜3aを形成する。このときの基板温度は500〜650℃とする(図3(a))。
この上層にポジレジストを厚さ0.5〜1.4μmとなるように塗布し、フォトリソグラフィにより所望のマスクを用いて露光し、現像、水洗を行い、レジストパターンR1を形成する(図3(b)。ここでレジストパターンの形成に先立ち、第1層ドープト多結晶シリコン膜3a表面に酸化シリコン膜3Sを形成しておき、これをハードマスクとして第1層ドープト多結晶シリコン膜3aをパターニングするように構成される。
この後、HBrとOとの混合ガスを用いた反応性イオンエッチングによりこのレジストパターンをマスクとし、ゲート酸化膜2の窒化シリコン膜2bをエッチングストッパとして第1層ドープト多結晶シリコン膜3aを選択的にエッチング除去し、第1層電極および周辺回路(図示せず)の配線を形成する。ここではECR(電子サイクロトロン共鳴:Electron Cycrotoron Resonance)方式あるいはICP(誘導結合Inductively Coupled Plasma)方式などのエッチング装置を用いるのが望ましい。
そしてレジストパターンR1をアッシングにより除去し(図3(c))、さらに低温プラズマを用いたラジカル酸化により酸化抑止膜4Sとしての酸窒化シリコン膜を膜厚2,3nm程度形成する(図4(a))。続いて、この上層にCVD法によりドープトアモルファスシリコン層4Mを膜厚40nm程度形成する(図4(b))。そして異方性エッチングにより第1層電極側壁にのみ残留させる(図4(c))。
そして、熱酸化により、さらに、ドープトアモルファスシリコン層4Mを酸化し酸化シリコン膜4Oを形成する。このようにして酸化抑止膜4Sと酸化シリコン膜4Oの2層膜を形成し、電極間絶縁膜4とする(図4(d))。
そして、SiHガスにPHとNとを添加した反応性ガスを用いた減圧CVD法により第2層導電性膜として膜厚0.4〜0.7μmの第2層ドープトアモルファスシリコン膜3bを形成する。このとき第2層ドープトアモルファスシリコン膜3bの膜厚は第1層ドープトアモルファスシリコン膜3aおよびその上層の酸窒化シリコン膜4Sおよび酸化シリコン膜4Oの膜厚の合計膜厚と同程度かそれよりも厚くなるように形成する。
この後、CMPにより平坦化を行い、第2層電極および周辺回路形成のためのレジストパターンを形成し、このレジストパターンマスクとして、第2層ドープトアモルファスシリコン膜3bをエッチング除去する。
そして、アッシングによりレジスト除去を行なうことにより、固体撮像素子形成部および周辺回路部の一部を覆うように第2層ドープトアモルファスシリコン膜3bが形成される。
この後、さらに低温プラズマによるラジカル酸化による酸化膜厚25〜35nmの酸化シリコン膜と、低温プラズマによるラジカル酸化による膜厚8〜10nmの酸窒化シリコン膜を形成し、電荷転送電極を絶縁膜(図示せず)で被覆し、イオン注入によりフォトダイオード領域(図示せず)を形成する。そしてフラッシュランプでアニールした後、シランガスを用いた高温CVD法によりHTO膜(図示せず)を形成する。
この後、CVD法により反射防止膜6としての窒化シリコン膜を形成し、フォトリソグラフィによりパターニングする。そしてスパッタリング法によりタングステン膜からなる遮光膜7を形成しフォトリソグラフィにより選択的にエッチング除去する。
次に、必要に応じて遮光膜の酸化防止用の酸化シリコン膜(図示せず)を形成する。
そしてこの上層に、膜厚700nmのBPSG膜10を形成し、この上層にP−SiNからなる絶縁膜(パッシベーション膜)70を形成する。
ここでBPSG膜を成膜後、850℃でリフローし平坦化するあるいはBPSG膜10に代えて低温プラズマによるラジカル酸化により酸化シリコン膜を形成し、導波路を形成するためにフォトダイオード部に開口を形成し、この開口内にCVD法により窒化シリコン膜を形成し光導波路を形成するようにしてもよい。
この後、平坦化層(図示せず)、カラーフィルタ50、平坦化層61、マイクロレンズ60などを形成して、図1および図2に示すような固体撮像素子を得る。なお図2では主要部のみを示し、光学系などは省略した。
この構成により、酸化抑止膜を介して、第1層電極3aの側壁に形成したドープトアモルファスシリコン層4Mを酸化し酸化シリコン膜4Oを形成するようにしているため、パターニングした第1層電極3aの形状を確実に維持し、酸化シリコン4Oを形成することができる。このようにして酸化抑止膜4Sと酸化シリコン膜4Oの2層膜を形成し、電極間絶縁膜4とすることができ、電極エッジの丸まりを抑制することができ、第1層電極のパターン形状を劣化させることなく、均一な膜厚の電極間絶縁膜を有し、高度のパターン精度を有する電荷転送部の形成が可能となる。また、熱酸化を用いることなく、プラズマ酸化プロセスを適用すれば、低温酸化が可能となりさらなる電極エッジの丸まりを抑制することができ、高精度のパターンを有する電荷転送部の形成が可能となる。また、エッジが丸くなることに起因して、このエッジ部分に第2層電極パターン即ち第2層導電性膜が入り込み、電界のエッジ集中が生じるのを抑制することもできる。これにより、転送効率の低下、電荷引き抜き特性の低下ひいては、第2層導電性膜のストリンガーに起因するDCショートあるいは電界集中などを抑制することが可能となる。
また、この方法によれば、第1層電極と第2層電極との間に形成される電極間絶縁膜4を酸化抑止膜としての窒化シリコン膜を介して形成したドープトアモルファスシリコンの酸化による酸化シリコン膜とこの酸化抑止膜としての窒化シリコン膜の2層膜によって形成しているため、高精度で高耐圧の絶縁膜を形成することができ、信頼性の高い固体撮像素子を形成することが可能となる。
なお前記実施の形態では、第1層電極と第2層電極との間に形成される電極間絶縁膜4および第2層電極上に形成される絶縁膜5を低温プラズマによるラジカル酸化によって形成してもよく、またいずれかひとつでも有効であることはいうまでもない。いずれかを必要度に応じて適宜選択して使用すればよい。
このようにして微細でかつ、特性のばらつきがなく、信頼性の高い固体撮像素子を形成することができる。なお熱酸化で形成する場合には950℃以上で数時間程度の熱処理が必要であり膜厚230nm程度必要であるのに対し、ラジカル酸化を用いることにより総膜厚85nm程度でよく、600℃以下で数分程度の熱処理でよく、拡散にほとんど影響を与えることなく形成可能である。
また前記実施の形態では、遮光膜をスパッタリングによって形成したが、CVD法によって形成しても良い。このようにタングステン膜などの遮光膜をスパッタリングによって形成することにより、タングステン膜の密着性の向上のために下地として介在させていたスパッタリングによるチタンナイトライドが不要となる。これにより、チタンナイトライドを用いる場合に、チタンナイトライドと反射防止膜としての窒化シリコン膜が密着してしまうのを防止し、シンター時の水素の通路を確保するため、必要であった、反射防止膜形成後にTEOS膜を形成する工程が不要となる。このため、高さが高くなるのを防止し、薄型化が可能となる。
(第2の実施の形態)
前記第1の実施の形態では、第1層電極と第2層電極との間の電極間絶縁膜として、酸化抑止膜としての窒化シリコン膜と、アモルファスシリコンの酸化によって形成した酸化シリコン膜との2層膜を用いたが、酸窒化シリコン膜あるいは酸化シリコン膜を酸化抑止膜として用いてもよい。
本実施の形態では、酸化抑止膜14Sとして酸化シリコン膜を用いた例を図5に示す。他の構造については実施の形態1と同様である。
この場合は、第1層電極のパターニング後、CVD法などにより膜質の良好な酸化シリコン膜を形成し、これを酸化抑止膜14Sとし、この上層に形成したドープトアモルファスシリコン層を低温プラズマによるラジカル酸化を用いて酸化し、酸化シリコン膜14Oとし、電極間絶縁膜14を形成する。
(第3の実施の形態)
前記第1の実施の形態では、単層構造の電荷転送電極を用いた固体撮像素子について説明したが、2層構造の電荷転送電極を用いた場合にも適用可能であることはいうまでもない。
ここで異なるのは、電極構造のみであり、第2層ドープトアモルファスシリコン膜3bを成膜後フォトリソグラフィによりパターニングに先立ち、平坦化を行い、第2層ドープトアモルファスシリコン膜3bの形成された表面にレジストを塗布し、表面レベルが完全に平坦となるようにしたが、本実施の形態では第2層ドープトアモルファスシリコン膜3bを成膜後すぐにフォトリソグラフィによりパターニングし、2層電極構造の電荷転送電極を形成したことを特徴とする。本実施の形態では、ここでレジストとしては、OFPR800を使用し膜厚700〜800nm塗布する。
なお、電極間絶縁膜については、酸化シリコン膜と、酸窒化シリコン膜の積層膜としてもよいが、酸化シリコン膜と窒化シリコン膜との積層膜、酸化シリコン膜、酸窒化シリコン膜、窒化シリコン膜の単層膜でもよい。
以上説明してきたように、本発明の固体撮像素子によれば、酸化抑止膜を介して形成したシリコン導電性膜を酸化することにより、電極間絶縁膜を形成しているため、電極エッジ部の丸まりを抑制し、ポテンシャルポケットの形成を抑制することができ、電荷の引き抜き特性の向上を図ることが可能となる。また耐圧の向上を図ることが可能となり、薄型化をはかることができ、微細でかつ高感度の固体撮像素子の形成に有効である。
本発明の第1の実施の形態の固体撮像素子を示す断面図である。 本発明の第1の実施の形態の固体撮像素子を示す平面図である。 本発明の第1の実施の形態の固体撮像素子の製造工程を示す図である。 本発明の第1の実施の形態の固体撮像素子の製造工程を示す図である。 本発明の第2の実施の形態の固体撮像素子を示す図である。 従来例の固体撮像素子の製造工程を示す図である。 従来例の固体撮像素子の製造工程を示す図である。
符号の説明
1 シリコン基板
2 ゲート酸化膜
3a 第1層電極(第1層ドープト多結晶シリコン膜)
3b 第2層電極(第2層ドープト多結晶シリコン膜)
3 電荷転送電極
4S 酸化抑止膜
4M シリコン系導電性膜
4O 酸化シリコン膜
4 電極間絶縁膜
5 酸化シリコン膜
5 絶縁膜
6 反射防止膜
8 遮光膜
30 フォトダイオード領域(光電変換部)
40 電荷転送部
50 カラーフィルタ
60 マイクロレンズ
70 平坦化層

Claims (13)

  1. 光電変換部と、前記光電変換部で生起せしめられた電荷を転送する電荷転送電極を備えた電荷転送部とを具備し、
    前記電荷転送部が、第1層導電性膜からなる第1層電極と、前記第1層電極に対して電極間絶縁膜を介して当接せしめられた、第2層導電性膜からなる第2層電極とを備えた電荷転送電極で構成される固体撮像素子において、
    前記電極間絶縁膜は、前記第1層電極の側壁を覆うように形成された酸化抑止膜と、シリコン系導電性膜の酸化によって形成された酸化シリコン膜との2層構造膜で構成された、固体撮像素子。
  2. 請求項1に記載の固体撮像素子であって、
    前記酸化抑止膜は、前記第1層電極を覆うように形成された窒化シリコン膜を含む固体撮像素子。
  3. 請求項1または2に記載の固体撮像素子であって、
    前記酸化抑止膜は、窒化シリコン膜を含む多層膜である固体撮像素子。
  4. 請求項1乃至3のいずれかに記載の固体撮像素子であって、
    前記第1および第2層電極はいずれも半導体基板表面にゲート酸化膜を介して並置された単層構造の電荷転送電極を構成することを特徴とする固体撮像素子。
  5. 請求項1乃至3のいずれかに記載の固体撮像素子であって、
    前記第2層電極は前記第1層電極の上層の一部に重畳するように形成された2層電極構造の電荷転送電極を構成することを特徴とする固体撮像素子。
  6. 請求項1乃至5に記載の固体撮像素子であって、
    前記シリコン導電性膜は、非晶質シリコン膜である固体撮像素子。
  7. 請求項1乃至6のいずれかに記載の固体撮像素子であって、
    前記シリコン導電性膜は、多結晶シリコン膜である固体撮像素子。
  8. 光電変換部と、前記光電変換部で生起せしめられた電荷を転送する単層電極構造の電荷転送電極を備えた電荷転送部とを具備した固体撮像素子の製造方法において、
    ゲート酸化膜の形成された半導体基板表面に、第1層電極を構成する第1層導電性膜のパターンを形成する工程と、
    前記第1層電極の側壁に酸化抑止膜を形成する工程と、
    前記酸化抑止膜の側壁を覆うように、この上層にシリコン系導電性膜を形成する工程と、
    前記シリコン系導電性膜を酸化し、酸化シリコン膜を形成する工程と、
    第2層導電性膜を形成し第2層電極を形成する工程とを含む、固体撮像素子の製造方法。
  9. 請求項8に記載の固体撮像素子の製造方法であって、
    前記シリコン系導電性膜を形成する工程は、成膜後異方性エッチングにより、前記酸化抑止膜の側壁に残留させる工程を含む固体撮像素子の製造方法。
  10. 請求項9に記載の固体撮像素子の製造方法であって、
    前記第1層電極上に突出する前記第2層導電性膜の突出部を除去し、表面を平坦化する工程を含む固体撮像素子の製造方法。
  11. 請求項9に記載の固体撮像素子の製造方法であって、
    前記第2層導電性膜の形成工程の後、前記第1層電極上に重畳する領域を残して前記第2層導電性膜をパターニングする工程を含む固体撮像素子の製造方法。
  12. 請求項9乃至11のいずれかに記載の固体撮像素子の製造方法であって、
    前記シリコン系導電性膜はドープトアモルファスシリコン膜であることを特徴とする固体撮像素子の製造方法。
  13. 請求項9乃至11のいずれかに記載の固体撮像素子の製造方法であって、
    前記シリコン系導電性膜はドープト多結晶シリコン膜であることを特徴とする固体撮像素子の製造方法。
JP2006012952A 2006-01-20 2006-01-20 固体撮像素子およびその製造方法 Ceased JP2007194499A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006012952A JP2007194499A (ja) 2006-01-20 2006-01-20 固体撮像素子およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006012952A JP2007194499A (ja) 2006-01-20 2006-01-20 固体撮像素子およびその製造方法

Publications (1)

Publication Number Publication Date
JP2007194499A true JP2007194499A (ja) 2007-08-02

Family

ID=38449934

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006012952A Ceased JP2007194499A (ja) 2006-01-20 2006-01-20 固体撮像素子およびその製造方法

Country Status (1)

Country Link
JP (1) JP2007194499A (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05129346A (ja) * 1991-11-05 1993-05-25 Matsushita Electron Corp 固体撮像装置およびその製造方法
JPH06177171A (ja) * 1992-12-07 1994-06-24 Nec Corp 電荷転送装置
JPH1131812A (ja) * 1997-07-14 1999-02-02 Matsushita Electron Corp 電荷転送装置およびその製造方法
JP2005011873A (ja) * 2003-06-17 2005-01-13 Sony Corp 固体撮像装置の製造方法および固体撮像装置、ならびに半導体装置の製造方法および半導体装置
JP2005353684A (ja) * 2004-06-08 2005-12-22 Sony Corp 固体撮像素子及びその製造方法
JP2006013146A (ja) * 2004-06-25 2006-01-12 Fuji Film Microdevices Co Ltd 固体撮像素子およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05129346A (ja) * 1991-11-05 1993-05-25 Matsushita Electron Corp 固体撮像装置およびその製造方法
JPH06177171A (ja) * 1992-12-07 1994-06-24 Nec Corp 電荷転送装置
JPH1131812A (ja) * 1997-07-14 1999-02-02 Matsushita Electron Corp 電荷転送装置およびその製造方法
JP2005011873A (ja) * 2003-06-17 2005-01-13 Sony Corp 固体撮像装置の製造方法および固体撮像装置、ならびに半導体装置の製造方法および半導体装置
JP2005353684A (ja) * 2004-06-08 2005-12-22 Sony Corp 固体撮像素子及びその製造方法
JP2006013146A (ja) * 2004-06-25 2006-01-12 Fuji Film Microdevices Co Ltd 固体撮像素子およびその製造方法

Similar Documents

Publication Publication Date Title
US7233037B2 (en) Solid state imaging device and method of manufacturing the same
US7420235B2 (en) Solid-state imaging device and method for producing the same
US7608871B2 (en) Solid image pick-up element with a single layer electrode structure and method of producing the same
KR100804100B1 (ko) 고체 촬상 소자의 제조방법 및 고체 촬상 소자
JP2007048894A (ja) 固体撮像素子およびその製造方法
JP2006351759A (ja) 固体撮像素子およびその製造方法
JP2006351787A (ja) 固体撮像素子およびその製造方法
JP2006222366A (ja) 固体撮像素子およびその製造方法
JP2007194499A (ja) 固体撮像素子およびその製造方法
JP2006351788A (ja) 固体撮像素子およびその製造方法
JP4705791B2 (ja) 固体撮像素子の製造方法
JP2005191480A (ja) 固体撮像素子の製造方法
JP4700928B2 (ja) 固体撮像素子の製造方法
JP2007158178A (ja) 固体撮像素子およびその製造方法
JP4500667B2 (ja) 固体撮像素子およびその製造方法
JP2006041484A (ja) 固体撮像素子およびその製造方法
JP2007012677A (ja) 固体撮像素子およびその製造方法
JP2006216655A (ja) 電荷転送素子及びその製造方法
JP2007142098A (ja) 固体撮像素子の製造方法
JP2005209714A (ja) 固体撮像素子およびその製造方法
JP2005322833A (ja) 固体撮像素子およびその製造方法
JP2009060026A (ja) 固体撮像素子の製造方法
JP2010212641A (ja) 固体撮像素子およびその製造方法
JP2006269799A (ja) 固体撮像素子およびその製造方法
JP2006278690A (ja) 固体撮像素子の製造方法および固体撮像素子

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071109

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071116

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071126

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080710

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110308

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110412

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110510

A045 Written measure of dismissal of application

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20110927