JP2007193334A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2007193334A5 JP2007193334A5 JP2007007119A JP2007007119A JP2007193334A5 JP 2007193334 A5 JP2007193334 A5 JP 2007193334A5 JP 2007007119 A JP2007007119 A JP 2007007119A JP 2007007119 A JP2007007119 A JP 2007007119A JP 2007193334 A5 JP2007193334 A5 JP 2007193334A5
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- lines
- crystal panel
- storage line
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 claims description 61
- 239000010409 thin film Substances 0.000 claims description 38
- 239000002184 metal Substances 0.000 claims description 11
- 239000010408 film Substances 0.000 description 25
- 239000000758 substrate Substances 0.000 description 22
- 101700003529 PYC2 Proteins 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 9
- 230000001681 protective Effects 0.000 description 5
- ZDXPYRJPNDTMRX-VKHMYHEASA-N L-glutamine Chemical compound OC(=O)[C@@H](N)CCC(N)=O ZDXPYRJPNDTMRX-VKHMYHEASA-N 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000000875 corresponding Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006011 modification reaction Methods 0.000 description 1
- 230000003287 optical Effects 0.000 description 1
- 230000001360 synchronised Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Description
本発明は液晶表示装置に関する。
液晶表示装置は液晶の電気的及び光学的特性を用いて映像を表示する。液晶表示装置は画素マトリックスを通じて画像を表示する液晶表示パネル(以下、液晶パネルと称する)と、液晶パネルを駆動する駆動回路とを備える。そして、液晶表示装置は液晶パネルが非発光素子なので液晶パネルの背面から光を供給するバックライトユニットを備える。このような液晶表示装置は移動通信端末機、携帯用コンピュータ、液晶TVなどのように小型表示装置から大型表示装置まで幅広く使われる。
赤、緑、青サブ画素より構成された画素がマトリックス状に配列された液晶パネルは各サブ画素がデータ信号に応じて液晶配列状態を可変させてバックライトユニットから照射された光の透過率を調節することにより映像を表示する。この際、サブ画素はスイッチング素子である薄膜トランジスタを通じて画素電極に供給されたデータ信号と、共通電極に供給された共通電圧と、の電圧差を充電して液晶を駆動する。このような液晶パネルには薄膜トランジスタと接続されたゲートラインを駆動する多数のゲート集積回路(以下、ICと称する)と、データラインを駆動する多数のデータICと、が接続される。データICはディジタルビデオデータをアナログデータ信号に変換すべきなので、ゲートICより複雑な回路構成を有する。
最近、液晶パネルはコストダウンのためにデータIC数を減らすことができるように、解像度は維持しつつデータライン数を減らす方向に発展しつつある。データライン数を減らす方法としてサブ画素の配列構造を変える方策が挙げられているが、この際、輝度及び画質が減少しないように開口率の確保を必要とする。
そこで、本発明は従来の技術的課題を解決するために案出されたもので、その目的は開口率を十分に確保できる液晶パネル及びその製造方法を提供するところにある。
そのため、本発明の実施例による液晶パネルは、表示領域を構成する多数のサブ画素と、前記多数のサブ画素それぞれと接続された多数の薄膜トランジスタと、前記薄膜トランジスタと接続され前記サブ画素の長辺方向に沿って形成された多数のゲートラインと、前記薄膜トランジスタと接続され前記サブ画素の短辺方向に沿って形成された多数のデータラインと、前記短辺方向に沿って前記サブ画素を経るように形成された多数のストレージラインと、を備える。ここで、前記多数のサブ画素には、赤、緑、青色のサブ画素のいずれかで構成され、前記赤、緑、青色のサブ画素は前記データラインに沿って順番に反復的に配置される。
以上のように、本発明に係る液晶パネル及びその製造方法は、R、G、Bサブ画素を垂直方向に配列してデータラインの数を減らす構造において、ストレージラインをデータラインと並んで形成して各サブ画素を短辺方向に経由させることによって、ストレージラインによる開口率減少を最小化して開口率を確保できるようになる。
前記多数のストレージラインの一側部と共通接続された第1共通ストレージラインと、前記多数のストレージラインの他側部と共通接続された第2共通ストレージラインを備える。
前記多数のサブ画素に赤、緑、青色のサブ画素を含み、前記赤、緑、青色のサブ画素は前記データラインに沿って交代に反復的に配される。
前記第1及び第2共通ストレージラインは前記ゲートラインと同じ第1金属層で、前記ストレージラインは前記データラインと同じ第2金属層で形成される。
そして、本発明の液晶パネルは前記第1共通ストレージラインと前記多数のストレージラインそれぞれを接続させる多数の第1コンタクト電極と、前記第2共通ストレージラインと前記多数のストレージラインそれぞれを接続させる多数の第2コンタクト電極をさらに具備する。
前記第1及び第2コンタクト電極それぞれは前記共通ストレージライン及び前記ストレージラインをそれぞれ露出させるコンタクトホールを介して前記共通ストレージラインと前記ストレージラインを接続させる第3導電層で形成される。
前記第1共通ストレージラインは前記表示領域を取り囲む非表示領域のうち上側非表示領域を経由して前記多数のストレージラインの上側部と接続され、前記第2共通ストレージラインは下側非表示領域を経て前記多数のストレージラインの下側部と接続される。第1及び第2共通ストレージラインを多数のストレージラインの上下部と同時に接続させることにより、いずれか1本の共通ストレージラインが断線されても残り共通ストレージラインを介して多数のストレージラインに共通電圧を供給できるようになる。
前記第2共通ストレージラインは前記下側非表示領域で左側及び右側非表示領域に沿って前記上側非表示領域まで伸びる。
また、本発明の液晶パネルは前記第1共通ストレージラインの両端とそれぞれ接続された第1共通パッドと、前記第2共通ストレージラインの両端とそれぞれ接続された第2共通パッドをさらに備える。
一方、本発明の液晶パネルは前記第1及び第2共通ストレージラインの両端と共通接続された共通パッドをさらに備える。
また、本発明の液晶パネルは前記左側及び右側非表示領域に内蔵され前記多数のゲート ラインを分割駆動するゲート駆動部をさらに備え、前記第2共通ストレージラインは前記ゲート駆動部の外郭側に経由するように形成される。
そして、本発明に係る液晶パネルの製造方法は、基板上にゲートライン及びデータラインと、そのゲートライン及びデータラインと接続された薄膜トランジスタを形成する段階と、前記ゲートラインとデータラインに交差構造に限定され前記ゲートラインと並んだ長辺と前記データラインと並んだ短辺を有する各サブ画素領域に前記薄膜トランジスタと接続された画素電極を形成する段階と、前記画素電極を前記サブ画素領域の短辺方向に経由するストレージラインを形成する段階と、前記ストレージラインの一側部と接続された第1共通ストレージラインと、前記ストレージラインの他側部と接続された第2共通ストレージラインを形成する段階を含む。
前記第1及び第2共通ストレージラインは、前記ゲートラインと同じ第1金属層で、前記ストレージラインは前記ストレージラインは前記データラインと同じ第2金属層で形成される。
また、本発明の液晶パネル製造方法は、前記第1共通ストレージラインと前記 ストレージラインを接続させる第1コンタクト電極と、前記第2共通ストレージラインと前記ストレージラインを接続させる第2コンタクト電極を形成する段階をさらに含む。
前記第1及び第2コンタクト電極それぞれを形成する段階は、前記共通ストレージライン及び前記ストレージラインをそれぞれ露出させるコンタクトホールを形成する段階と、前記コンタクトホールを介して前記共通ストレージラインと前記ストレージラインを接続させる第3導電層で前記第1及び第2コンタクト電極を形成する段階を含む。
また、本発明の液晶パネル製造方法は、前記第1共通ストレージラインの両端とそれぞれ接続された第1共通パッドと、前記第2共通ストレージラインの両端とそれぞれ接続された第2共通パッドを形成する段階をさらに含む。
一方、本発明の液晶パネル製造方法は、前記第1及び第2共通ストレージラインの両端と共通接続された共通パッドを形成する段階をさらに含む。
本発明によれば、開口率を十分に確保できる液晶パネル及びその製造方法を提供することができる。
以下、添付した図1ないし図5に基づき本発明の望ましい実施形態を詳述する。
図1は本発明の実施形態による液晶表示装置の一部を概略的に示した平面図である。
図1に示された液晶表示装置は画像表示部16と、画像表示部16のゲートラインを駆動するゲート駆動部12、14が形成された液晶パネル10と、画像表示部16のデータラインを駆動するデータIC8が実装され印刷回路基板(以下、PCB:Printed Circuit Board)2と液晶パネル10との間に接続された回路フィルム6と、PCB2に実装されたタイミングコントローラ4とを備える。
液晶パネル10の画像表示部16は赤(R)、緑(G)、青(B)サブ画素で構成された多数の画素がマトリックス状に配列され画像を表示する。画像表示部16はR、G、Bサブ画素別に薄膜トランジスタが形成された薄膜トランジスタ基板と、カラーフィルタの形成されたカラーフィルタ基板と、が液晶を挟んで合わせられて形成される。薄膜トランジスタ基板には薄膜トランジスタと接続されたゲートライン及びデータラインと画素電極とがさらに形成される。画素電極と共に液晶を駆動する共通電極は、薄膜トランジスタ基板またはカラーフィルタ基板に形成される。R、G、Bサブ画素は垂直方向(図1中、第1方向)に交代に反復的に配列され、同色のサブ画素は水平方向(図1中、第2方向)のストライプ状に、つまり同一の行に位置するように配列される。言い換えれば、画像表示部16は、多数のRサブ画素で構成されたR水平ライン、多数のGサブ画素で構成されたG水平ライン、多数のBサブ画素で構成されたB水平ラインが垂直方向に交代に反復的に配列された構造を有する。そして、R、G、Bサブ画素は長辺が水平方向に、短辺が垂直方向に形成された直四角形を有する。
このように本発明の画像表示部16では、水平方向に長く形成されたR、G、Bサブ画素が垂直方向に反復的に配列されるため、垂直方向に長く形成されたR、G、Bサブ画素が水平方向に反復的に配列されていた従来の液晶パネルよりも、データライン数が1/3に減り、その結果データラインを駆動するデータIC8の数も減る。つまり、従来の液晶パネルの場合、垂直方向に長い、例えば3つのサブ画素が水平方向に沿って配置されるため、各サブ画素の画素電極46にデータ電圧を供給するためには、3本のデータラインが必要である。一方、本発明によれば、サブ画素が3つの場合、水平方向に長いサブ画素が垂直方向に沿って配置さるため、データラインを垂直方向に配置させることで、各サブ画素の画素電極46に共通にデータ電圧を供給することができる。よって、本発明のようにサブ画素を配置することで、従来よりもデータライン数を1/3に減らすことができる。
R、G、Bサブ画素の垂直方向配列にデータラインが減少するほどゲートラインが増加してゲート駆動部12、14のサイズが増加するが、ゲート駆動部12、14の回路構成がデータIC8より簡単なので製造コストを節減することができる。特に、非晶質シリコン(Amorphous Silicon)薄膜を用いた液晶パネル10にゲート駆動部12、14が内蔵されるので、製造コストは一層節減することができる。
第1及び第2ゲート駆動部12、14は画像表示部16の両側部に位置してゲートラインを分割駆動する。例えば、第1ゲート駆動部12は奇数ゲートラインを、第2ゲート駆動部14は偶数ゲートラインを駆動する。第1及び第2ゲート駆動部12、14は多数の薄膜トランジスタを含むシフトレジストで構成されるため、液晶パネル10の薄膜トランジスタ基板に画像表示部16の薄膜トランジスタ及び多数の信号ラインと共に形成され、非表示領域に内蔵される。
画像表示部16のデータラインを分割駆動する多数のデータIC8それぞれは回路フィルム6上に実装され、回路フィルム6はACF(Anisotropic Conductive Fim)を通じて液晶パネル10及びPCB2に取り付けられる。データIC8を実装した回路フィルム6としてはTCP(Tape Carrier Package)またはCOF(Chip On Film)が用いられる。これとは違って、データIC8は回路フィルム6を使用せず、液晶パネル10の薄膜トランジスタ基板上にCOG(Chip On Glass)方式で直接に実装される場合もある。
PCB2に実装されたタイミングコントローラ4はデータIC8と第1及び第2ゲート駆動部12、14を制御する。タイミングコントローラ4からのデータ信号と多数のデータ制御信号はPCB2と回路フィルム6を経て各データIC8に供給され、多数のゲート制御信号はPCB2と回路フィルム6及び液晶パネル10の薄膜トランジスタ基板を経て第1及び第2ゲート駆動部12、14に供給される。
第1及び第2ゲート駆動部12、14はタイミングコントローラ4からのゲート制御信号と電源部(図示せず)からのゲートオン電圧及びゲートオフ電圧を用いて画像表示部16のゲートラインを順次駆動する。データIC8はタイミングコントローラ4からのディジタルデータをガンマ電圧部(図示せず)からのガンマ電圧を用いてアナログデータ信号に変換し、画像表示部16のゲートラインが駆動される各水平期間に同期してデータラインにアナログデータ信号を供給する。
図2は図1に示された液晶パネルの薄膜トランジスタ基板を概略的に示した平面図である。
図2に示された薄膜トランジスタ基板11は図1に示された液晶パネル10の画像表示部16と対応する表示領域と、該表示領域を取り囲む非表示領域とに区分できる。薄膜トランジスタ基板11の表示領域にはゲートライン(GL1ないしGLm)とデータラインDL1ないしDLn+1が交差するような構造で形成され、その交差構造に限定された各サブ画素領域には後述の画素電極46と薄膜トランジスタ(TFT)が形成される。薄膜トランジスタ(TFT)はゲートライン(GL)からのゲート信号に応答してデータライン(DL)からのデータ信号を画素電極46に供給する。図1に示すように水平方向(第2方向)に長く形成されたR、G、Bサブ画素が垂直方向(第1方向)に反復的に配列されることによって、画素電極46は水平方向(第2方向)に長く、すなわち長辺が水平方向(第2方向)に位置し短辺が垂直方向(第1方向)に位置するように形成される。このような画素電極46はカラーフィルタ基板のカラーフィルタと共にサブ画素のサイズ及び形状を決める。
液晶劣化を防止するためにデータライン(DL1ないしDLn+1)に供給されるデータ信号の極性は一定周期に反転されるべきである。反転方法のうちドット反転方法は各サブ画素が水平及び垂直方向に隣接したサブ画素と反対の極性に駆動する方法であって最も優れた画質を提供する。しかし、ドット反転方法のためにはデータライン(DL1ないしDLn+1)に供給されるデータ信号がサブ画素単位で反転されるべきなので、データ信号のスイング幅及び駆動周波数が増加して消費電力面において不利な短所がある。この点を解決するため、データライン(DL1ないしDLn+1)と接続された薄膜トランジスタ(TFT)の接続方向を垂直方向に沿いつつ、各画素領域毎に交互に変える。例えば、奇数ゲートライン(GL1、GL3、…、GLn)と接続された奇数水平ラインの薄膜トランジスタ(TFT)は、図2中、データライン(DL1ないしDLn)の右側に位置した各画素領域の画素電極46と接続される。偶数ゲートライン(GL2、GL4、…、GLn)と接続された偶数水平ラインの薄膜トランジスタ(TFT)はデータライン(DL2ないしDLn+1)の左側に位置した各画素領域の画素電極46と接続される。これにより、データライン(DL1ないしDLn+1)それぞれに供給されるデータ信号の極性が、隣接したデータライン(DL)のデータ信号と反対になり、フレーム単位でだけ反転されても画素電極46は水平及び垂直方向に隣接した画素電極46と反対極性のデータ信号を充電してドット反転方式で駆動されうるようになる。
そして、薄膜トランジスタ基板11の表示領域には各サブ画素のストレージキャパシタ形成のためのストレージライン(SL1lないしSLn)それぞれがデータライン(DL1ないしDLn +1)と並んで形成される。また、ストレージライン(SL1ないしSLn)はゲートライン(GL1ないしGLm)と交差しつつ画素電極46を垂直(短辺)方向(第1方向)に経由するようになる。これにより、ストレージライン(SL1ないしSLn)がゲートライン(GL1ないしGLm)と並んで形成され画素電極46の水平(長辺)方向に重畳された場合より画素電極46との重畳面積が狭いので開口率を向上させることができる。つまり、画素電極46は、長辺が水平方向(第2方向)に位置し短辺が垂直方向(第1方向)に位置するように形成される。そのため、ストレージライン(SL1ないしSLn)が垂直方向に沿って形成される方が、ストレージラインと画素電極46との重畳面積を小さくすることができる。
ストレージライン(SL1ないしSLn)はデータライン(DL1ないしDLn+1)と同じマスク工程を通じてソース/ドレイン金属で形成される。言い換えれば、ストレージライン(SL)は図3に示したようにゲート絶縁膜42上にソース/ドレイン金属で形成され、ゲート絶縁膜42は絶縁基板40上に形成される。これにより、各サブ画素のストレージキャパシタ(Cst)は画素電極46が保護膜44を挟んでストレージライン(SL)と重畳して形成される。
図2に示すように、薄膜トランジスタ基板11の非表示領域のうち表示領域を挟んだ左側及び右側非表示領域にはゲートライン(GL1ないしGLn)を分割駆動する第1及び第2ゲート駆動部12、14がそれぞれ形成される。例えば、左側非表示領域に位置する第1ゲート駆動部12は奇数ゲートライン(GL1、GL3、…、GLm−1)を駆動し、右側非表示領域に位置する第2ゲート駆動部14は偶数ゲートライン(GL2、GL4、…、GLm)を駆動する。このような第1及び第2ゲート駆動部12、14は多数の薄膜トランジスタで構成され、表示領域の薄膜トランジスタ(TFT)と共に形成される。
また、薄膜トランジスタ基板11の画像表示部16を取り囲む非表示領域にはストレージライン(SL1ないしSLn)と共通接続された第1及び第2共通ストレージライン22、24と、第1及び第2共通ストレージライン22,24とストレージライン(SL1ないしSLn)それぞれを接続させる多数の第1及び第2コンタクト電極30、32が形成される。第1及び第2共通ストレージライン22、24はストレージライン(SL1ないしSLn)の上端部及び下端部に同時に接続される。これにより、第1及び第2共通ストレージライン22、24のうちいずれか1つの共通ストレージラインが断線されると残り共通ストレージラインを介して共通電圧が供給できるので、第1及び第2共通ストレージライン22,24は互いのリダンダンシー(Redundancy)の役割を果たす。
具体的に第1共通ストレージライン22は薄膜トランジスタ基板11の上側非表示領域に形成されストレージライン((SL1ないしSLn)の上側部と第1コンタクト電極30を通じて共通接続される。また、第1共通ストレージライン22は上側非表示領域の両側に延びて二つの第1共通パッド21のそれぞれを通じて図1に示された一番目及び最後の回路フィルム6の出力パッドとそれぞれ接続される。これにより、第1共通ストレージライン22は図1に示したPCB2上に実装された電源部(図示せず)からの共通電圧をPCB2と回路フィルム6を経て供給されストレージライン(SL1ないしSLn)に共通に供給するようになる 。
第2共通ストレージライン24は薄膜トランジスタ基板11の非表示領域のうち下側非表示領域に形成され、ストレージライン(SL1ないしSLn)の下側部と第2コンタクト電極32を通じて共通接続される。また、第2共通ストレージライン24は下側非表示領域の両側に延びて屈曲され、左側及び右側非表示領域それぞれに沿って上側にさらに伸びて2つの第2共通パッド23それぞれを通じて図1に示された一番目及び最後の回路フィルム6の出力パッドとそれぞれ接続される。この際、第2共通ストレージライン24は左側及び右側非表示領域において第1及び第2ゲート駆動部12、14の外郭に経由しつつ上側に延びる。従って、第2共通ストレージライン24は、図1に示されたPCB2上に実装された電源部(図示せず)からの共通電圧をPCB2と回路フィルム6を経て供給されストレージライン(SL1ないしSLn)に共通に供給する。
第1及び第2共通ストレージライン22、24は表示領域のゲートライン(GL)と共に同一なマスク工程によりゲート金属で形成され、第1及び第2コンタクト電極30、32は表示領域の画素電極46と共に同一なマスク工程により透明導電層で形成される。
例えば、第1コンタクト電極30は、図4に示したように、第1及び第2コンタクトホール34,36を介して第1共通ストレージライン22及びストレージライン(SL)と接続される。第1共通ストレージライン22は絶縁基板40上にゲート金属で形成され、その上にはゲート絶縁膜42が形成される。ストレージライン(SL)はゲート絶縁膜42上にソース/ドレイン金属で形成され、その上には保護膜44が形成される。第1コンタクトホール34は保護膜44及びゲート絶縁膜42を貫通して第1共通ストレージライン22の一部分を露出させ、第2コンタクトホール36は保護膜44を貫通してストレージライン(SL)の一部分を露出させる。保護膜44上に形成された第1コンタクト電極30は第1及び第2コンタクトホール34、36を経て第1共通ストレージライン22とストレージライン(SL)を接続させる。第2コンタクト電極32も図4に示された第1コンタクト電極30と同一な構造により第2共通ストレージライン24とストレージライン(SL)を接続させる。
そして、第1共通ストレージライン22と接続された第1共通パッド21と第2共通ストレージライン24と接続された第2共通パッド23は、図2に示したように互いに分離され、図1に示された回路フィルム6に設けられたそれぞれの出力パッドと接続される。
一方、第1及び第2共通ストレージライン22、24は図5に示したように1つの共通パッド20を介して図1に示された回路フィルム6に設けられた出力パッドと接続される場合もある。共通パッド20を介して1つの回路フィルム6に接続しつつ分離された第1及び第2共通ストレージライン22、24の間には多数のゲート駆動信号入力パッド(図示せず)が位置するようになる。多数のゲート駆動信号入力パッドはゲート駆動部12、14と接続された多数のゲート駆動信号供給ラインと接続され、図1に示されたPCB2上の電源部及びタイミングコントローラ4から回路フィルム6を経て供給された多数のゲート駆動信号をゲート駆動部12、14に供給するようになる。
このように本発明に係る液晶パネルは、水平方向(第2方向)に長く形成されたR、G、Bサブ画素を垂直方向(第1方向)に配列してデータラインの数を減らす。この際、R、G、Bサブ画素の長辺はゲートラインと平行に、短辺はデータラインと平行に形成し、ストレージラインをデータラインと平行に、すなわち短辺方向に各サブ画素を縦断するように形成することによって、ストレージラインによる開口率減少を最小化して開口率を確保できるようになる。
以上説明した内容を通じて当業者なら本発明の技術思想を逸脱しない範囲内で多様な変更及び修正が可能であることが分かる。従って、本発明の技術的範囲は明細書の詳細な説明に記載された内容に限られず、特許請求の範囲により定まるべきである。
Claims (10)
- 表示領域を構成する多数のサブ画素と、
前記多数のサブ画素それぞれと接続された多数の薄膜トランジスタと、
前記薄膜トランジスタと接続され、前記サブ画素の長辺方向に沿って形成された多数のゲートラインと、
前記薄膜トランジスタと接続され、前記サブ画素の短辺方向に沿って形成された多数のデータラインと、
前記短辺方向に沿って前記サブ画素を横断するように形成された多数のストレージラインと、を備え、
前記多数のサブ画素には、赤、緑、青色のサブ画素のいずれかで構成され、
前記赤、緑、青色のサブ画素は前記データラインに沿って順番に反復的に配置されることを特徴とする液晶パネル。 - 前記多数のストレージラインの一側部と共通接続された第1共通ストレージラインと、
前記多数のストレージラインの他側部と共通接続された第2共通ストレージラインと、をさらに備えることを特徴とする請求項1に記載の液晶パネル。 - 前記第1及び第2共通ストレージラインは、前記ゲートラインと同じ第1金属層で形成され、前記ストレージラインは前記データラインと同じ第2金属層で形成されることを特徴とする請求項2に記載の液晶パネル。
- 前記第1共通ストレージラインと前記多数のストレージラインそれぞれを接続させる多数の第1コンタクト電極と、
前記第2共通ストレージラインと前記多数のストレージラインそれぞれを接続させる多数の第2コンタクト電極をさらに備えることを特徴とする請求項3に記載の液晶パネル。 - 前記第1及び第2コンタクト電極それぞれは、
前記共通ストレージライン及び前記ストレージラインをそれぞれ露出させるコンタクトホールを介して前記共通ストレージラインと前記ストレージラインを接続させる第3導電層で形成されることを特徴とする請求項4に記載の液晶パネル。 - 前記第1共通ストレージラインは、前記表示領域を取り囲む非表示領域のうち上側非表示領域を経て前記多数のストレージラインの上側部と接続され、
前記第2共通ストレージラインは下側非表示領域を経て前記多数のストレージラインの下側部と接続されることを特徴とする請求項3に記載の液晶パネル。 - 前記第2共通ストレージラインは、前記下側非表示領域で左側及び右側非表示領域に沿って前記上側非表示領域まで延びることを特徴とする請求項6に記載の液晶パネル。
- 前記第1及び第2共通ストレージラインの両端と共通接続された共通パッドをさらに備えることを特徴とする請求項7に記載の液晶パネル。
- 前記左側及び右側非表示領域に内蔵され前記多数のゲートラインを分割駆動するゲート駆動部をさらに備えることを特徴とする請求項7に記載の液晶パネル。
- 前記第2共通ストレージラインは前記ゲート駆動部の外郭側に経るように形成されることを特徴とする請求項9に記載の液晶パネル。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2006-0004233 | 2006-01-16 | ||
KR1020060004233A KR101204365B1 (ko) | 2006-01-16 | 2006-01-16 | 액정 표시 패널 및 그 제조 방법 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007193334A JP2007193334A (ja) | 2007-08-02 |
JP2007193334A5 true JP2007193334A5 (ja) | 2009-10-22 |
JP5382996B2 JP5382996B2 (ja) | 2014-01-08 |
Family
ID=38262812
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007007119A Active JP5382996B2 (ja) | 2006-01-16 | 2007-01-16 | 液晶パネル |
Country Status (5)
Country | Link |
---|---|
US (2) | US7586550B2 (ja) |
JP (1) | JP5382996B2 (ja) |
KR (1) | KR101204365B1 (ja) |
CN (1) | CN101004520B (ja) |
TW (1) | TWI444735B (ja) |
Families Citing this family (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101204365B1 (ko) * | 2006-01-16 | 2012-11-26 | 삼성디스플레이 주식회사 | 액정 표시 패널 및 그 제조 방법 |
KR20080009889A (ko) * | 2006-07-25 | 2008-01-30 | 삼성전자주식회사 | 액정 표시 장치 |
JP4179393B2 (ja) * | 2006-09-14 | 2008-11-12 | エプソンイメージングデバイス株式会社 | 表示装置及びその製造方法 |
US8232943B2 (en) * | 2006-12-20 | 2012-07-31 | Lg Display Co., Ltd. | Liquid crystal display device |
TWI336464B (en) * | 2007-07-04 | 2011-01-21 | Au Optronics Corp | Liquid crystal display panel and driving method thereof |
KR101358334B1 (ko) * | 2007-07-24 | 2014-02-06 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그 구동 방법 |
WO2009072452A1 (en) * | 2007-12-03 | 2009-06-11 | Semiconductor Energy Laboratory Co., Ltd. | Tft arrangement for display device |
KR101274054B1 (ko) * | 2007-12-20 | 2013-06-12 | 엘지디스플레이 주식회사 | 액정 표시장치 및 그의 구동방법 |
KR101286532B1 (ko) * | 2007-12-28 | 2013-07-16 | 엘지디스플레이 주식회사 | 액정 표시장치와 그 구동방법 |
KR101439169B1 (ko) * | 2007-12-31 | 2014-09-17 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 |
TWI396912B (zh) * | 2008-01-31 | 2013-05-21 | Novatek Microelectronics Corp | 子畫素重新排列之液晶顯示器 |
CN101510395B (zh) * | 2008-02-14 | 2013-07-24 | 联咏科技股份有限公司 | 子像素重新排列的液晶显示器 |
US8248352B2 (en) | 2008-04-25 | 2012-08-21 | Lg Display Co., Ltd. | Driving circuit of liquid crystal display |
KR20090126764A (ko) * | 2008-06-05 | 2009-12-09 | 삼성전자주식회사 | 표시기판, 이의 제조방법 및 이를 갖는 표시장치 |
KR101268963B1 (ko) | 2008-10-30 | 2013-05-30 | 엘지디스플레이 주식회사 | 액정표시장치 |
US8098347B2 (en) | 2008-11-21 | 2012-01-17 | 3M Innovative Properties Company | Stereoscopic 3D liquid crystal display with graded light guide light extraction features |
KR101341906B1 (ko) * | 2008-12-23 | 2013-12-13 | 엘지디스플레이 주식회사 | 액정 표시장치의 구동장치와 그 구동방법 |
KR101588329B1 (ko) * | 2009-03-23 | 2016-01-26 | 삼성디스플레이 주식회사 | 표시 기판 및 이를 포함하는 표시 장치 |
JP5518898B2 (ja) * | 2009-12-04 | 2014-06-11 | シャープ株式会社 | 液晶表示装置 |
KR20120134804A (ko) * | 2011-06-03 | 2012-12-12 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동 방법 |
KR20120138205A (ko) * | 2011-06-14 | 2012-12-24 | 삼성디스플레이 주식회사 | 표시 장치 |
CN102930809B (zh) * | 2011-08-12 | 2016-02-10 | 上海中航光电子有限公司 | 双栅极驱动的横向排列的像素结构及显示面板 |
CN103135295B (zh) * | 2011-11-29 | 2015-09-30 | 上海中航光电子有限公司 | 双栅极驱动的横向像素结构及液晶显示器 |
CN102778797A (zh) * | 2012-08-07 | 2012-11-14 | 深圳市华星光电技术有限公司 | 一种阵列基板及液晶显示面板 |
CN102982741A (zh) * | 2012-12-10 | 2013-03-20 | 京东方科技集团股份有限公司 | 阵列基板、3d显示装置及其驱动方法 |
KR101987320B1 (ko) * | 2012-12-31 | 2019-06-11 | 삼성디스플레이 주식회사 | 표시 장치 |
KR102040812B1 (ko) | 2013-02-12 | 2019-11-06 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
TWI502262B (zh) * | 2013-06-28 | 2015-10-01 | Au Optronics Corp | 畫素陣列 |
KR102043849B1 (ko) * | 2013-09-26 | 2019-11-13 | 엘지디스플레이 주식회사 | 액정표시장치 |
KR102144767B1 (ko) * | 2014-06-02 | 2020-08-31 | 삼성디스플레이 주식회사 | 표시 패널 및 이를 포함하는 표시 장치 |
CN104280961B (zh) * | 2014-10-21 | 2017-04-19 | 深圳市华星光电技术有限公司 | 液晶面板及其驱动方法、液晶显示器 |
CN104464599B (zh) * | 2014-12-25 | 2018-04-27 | 厦门天马微电子有限公司 | 驱动电路、驱动方法和显示装置 |
KR20160085110A (ko) * | 2015-01-07 | 2016-07-15 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
CN105652547A (zh) * | 2016-04-15 | 2016-06-08 | 京东方科技集团股份有限公司 | 阵列基板、其制造方法、显示面板及显示装置 |
KR102668848B1 (ko) * | 2016-08-04 | 2024-05-24 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
CA3048026A1 (en) * | 2017-02-09 | 2018-08-16 | L3 Technologies, Inc. | Fault-tolerant liquid crystal displays for avionics systems |
KR102316100B1 (ko) * | 2017-07-26 | 2021-10-25 | 엘지디스플레이 주식회사 | 전계발광표시장치 및 이의 구동방법 |
CN109192121B (zh) * | 2018-09-28 | 2021-09-28 | 武汉天马微电子有限公司 | 显示面板和显示装置 |
CN111522161B (zh) * | 2020-05-29 | 2021-09-17 | 厦门天马微电子有限公司 | 一种阵列基板、显示面板、显示装置及驱动方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3213472B2 (ja) * | 1994-04-26 | 2001-10-02 | シャープ株式会社 | アクティブマトリクス基板又はアクティブマトリクス液晶パネルの欠陥検出検査方法、欠陥検出検査装置 |
JP3516840B2 (ja) * | 1997-07-24 | 2004-04-05 | アルプス電気株式会社 | 表示装置およびその駆動方法 |
JP3935246B2 (ja) * | 1997-08-18 | 2007-06-20 | エルジー フィリップス エルシーディー カンパニー リミテッド | 液晶表示装置 |
US6323490B1 (en) * | 1998-03-20 | 2001-11-27 | Kabushiki Kaisha Toshiba | X-ray semiconductor detector |
TW491959B (en) * | 1998-05-07 | 2002-06-21 | Fron Tec Kk | Active matrix type liquid crystal display devices, and substrate for the same |
JP3683463B2 (ja) * | 1999-03-11 | 2005-08-17 | シャープ株式会社 | アクティブマトリクス基板、その製造方法、及び、該基板を用いたイメージセンサ |
JP4700156B2 (ja) * | 1999-09-27 | 2011-06-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP4897995B2 (ja) * | 1999-11-05 | 2012-03-14 | 三星電子株式会社 | 液晶表示装置用薄膜トランジスタ基板 |
JP2005506575A (ja) * | 2001-09-26 | 2005-03-03 | サムスン エレクトロニクス カンパニー リミテッド | 薄膜トランジスタ基板及びその製造方法と液晶表示装置 |
JP3992984B2 (ja) * | 2002-01-04 | 2007-10-17 | シャープ株式会社 | 液晶表示パネル |
JP4468626B2 (ja) * | 2002-08-30 | 2010-05-26 | シャープ株式会社 | 表示装置用基板及びそれを備えた表示装置 |
US7602465B2 (en) * | 2002-10-31 | 2009-10-13 | Lg Display Co., Ltd. | In-plane switching mode liquid crystal display device |
KR101002322B1 (ko) * | 2003-12-17 | 2010-12-20 | 엘지디스플레이 주식회사 | 액정표시장치 및 그의 구동방법 |
KR20070060757A (ko) * | 2005-12-09 | 2007-06-13 | 삼성전자주식회사 | 표시 장치 및 그 구동 장치 |
KR101204365B1 (ko) * | 2006-01-16 | 2012-11-26 | 삼성디스플레이 주식회사 | 액정 표시 패널 및 그 제조 방법 |
-
2006
- 2006-01-16 KR KR1020060004233A patent/KR101204365B1/ko active IP Right Grant
- 2006-07-14 US US11/487,075 patent/US7586550B2/en active Active
- 2006-08-07 CN CN2006101107285A patent/CN101004520B/zh active Active
- 2006-12-05 TW TW095145186A patent/TWI444735B/zh active
-
2007
- 2007-01-16 JP JP2007007119A patent/JP5382996B2/ja active Active
-
2009
- 2009-02-26 US US12/393,483 patent/US20090168004A1/en not_active Abandoned
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5382996B2 (ja) | 液晶パネル | |
JP2007193334A5 (ja) | ||
US10185195B2 (en) | Horizontal stripe liquid crystal display device | |
KR102009388B1 (ko) | 액정 디스플레이 장치 | |
US20170219895A1 (en) | Display device | |
US8054272B2 (en) | Display apparatus | |
JP2007213063A5 (ja) | ||
US20150198854A1 (en) | Liquid crystal display having minimized bezel area | |
US20110007257A1 (en) | Liquid crystal display | |
KR101931248B1 (ko) | 표시장치 및 그 제조방법 | |
CN113284413A (zh) | 显示设备 | |
US20080273003A1 (en) | Liquid crystal display device, manufacturing method thereof and driving method thereof | |
US20090316102A1 (en) | Liquid crystal display | |
US8730444B2 (en) | Pixel array structure | |
KR102404392B1 (ko) | 협 베젤 구조를 갖는 대형 액정 표시장치 | |
KR20160012789A (ko) | 액정표시장치 | |
KR20210105456A (ko) | 표시 장치 | |
KR20130110579A (ko) | 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법 | |
KR20080048688A (ko) | 액정 표시 장치 | |
KR20080054479A (ko) | 어레이 기판 및 이를 갖는 표시패널 |