JP2007192777A

JP2007192777A - 電流検出装置およびモータ制御装置、並びに電流検出方法

Info

Publication number: JP2007192777A
Application number: JP2006013674A
Authority: JP
Inventors: Yoichi Igarashi; 洋一五十嵐
Original assignee: NSK Ltd
Current assignee: NSK Ltd
Priority date: 2006-01-23
Filing date: 2006-01-23
Publication date: 2007-08-02

Abstract

【課題】電流検出の分解能を向上するのに好適な電流検出装置を提供する。
【解決手段】Ｎビットの精度のＡ／Ｄコンバータ３２により電流センサ３０の出力信号をデジタル信号に変換する。また、増幅率が２^M倍の増幅器３４により電流センサ３０の出力信号を増幅し、Ａ／Ｄコンバータ３２により増幅器３４の増幅信号をデジタル信号に変換する。制御演算装置４は、電流センサ３０の出力信号を変換したデジタル信号を上位方向にＭビットシフトし、増幅器３４の増幅信号を変換したデジタル信号の上位（Ｎ−Ｍ）ビットをマスクし、それらデジタル信号の論理和を演算する。そして、その演算結果および外部から入力したモータ制御信号に基づいて電流指令信号を生成し、生成した電流指令信号をモータ駆動回路２に出力してモータ１ａの駆動電流を制御する。
【選択図】図１

Description

本発明は、電流を検出する装置に係り、特に、電流検出の分解能を向上するのに好適な電流検出装置およびモータ制御装置、並びに電流検出方法に関する。

従来、モータを制御する技術としては、例えば、特許文献１記載の技術が知られている。
図５は、従来のモータ制御システムの構成を示すブロック図である。
特許文献１記載の技術は、図５に示すように、３相交流モータからなるモータ１と、モータ１に駆動電流を供給するモータ駆動回路２と、モータ１への駆動電流を検出する電流検出回路３と、電流検出回路３で検出した電流値に基づいてモータ駆動回路２を制御する制御演算装置４とで構成されている。

電流検出回路３は、モータ１への駆動電流を検出する電流センサ３０と、電流センサ３０の出力信号を増幅する増幅器４０と、増幅器４０の出力信号をデジタル信号に変換するＡ／Ｄコンバータ３２とで構成されており、Ａ／Ｄコンバータ３２で変換したデジタル信号を制御演算装置４に出力する。
特開２００３−３２４９８３号公報

しかしながら、特許文献１記載の技術にあっては、電流センサ３０の出力を一定の増幅率で増幅するため、微少電流領域の電流を正確に検出できず、電流検出の分解能が低いという問題があった。
そこで、本発明は、このような従来の技術の有する未解決の課題に着目してなされたものであって、電流検出の分解能を向上するのに好適な電流検出装置およびモータ制御装置、並びに電流検出方法を提供することを目的としている。

上記目的を達成するために、本発明に係る請求項１記載の電流検出装置は、電流を検出する電流センサを備え、前記電流センサからのアナログ出力をデジタル出力に変換する電流検出装置であって、複数の入力ポートを有しかつ前記入力ポートから入力したアナログ信号をＮ（Ｎは２以上の整数）ビットの精度でデジタル信号に変換するＡ／Ｄ変換手段と、前記電流センサの出力信号を２^M（Ｍは１以上でかつＮ未満の整数）倍に増幅する増幅手段とを備え、前記電流センサを第１の前記入力ポートに接続し、前記増幅手段を第２の前記入力ポートに接続し、前記第１の入力ポートを介して前記Ａ／Ｄ変換手段で変換したデジタル信号を上位方向にＭビットシフトするビットシフト手段と、前記第２の入力ポートを介して前記Ａ／Ｄ変換手段で変換したデジタル信号の上位（Ｎ−Ｍ）ビットをマスクするビットマスク手段と、前記ビットシフト手段でシフトしたデジタル信号および前記ビットマスク手段でマスクしたデジタル信号の論理和を演算する論理和演算手段とを備える。

このような構成であれば、電流センサの出力信号が第１の入力ポートに入力され、Ａ／Ｄ変換手段により、入力された出力信号がＮビットの精度でデジタル信号に変換される。また、増幅手段により、電流センサの出力信号が２^M倍に増幅されて第２の入力ポートに入力され、Ａ／Ｄ変換手段により、入力された増幅信号がＮビットの精度でデジタル信号に変換される。

次いで、ビットシフト手段により、第１の入力ポートを介して変換されたデジタル信号が上位方向にＭビットシフトされ、ビットマスク手段により、第２の入力ポートを介して変換されたデジタル信号の上位（Ｎ−Ｍ）ビットがマスクされる。そして、論理和演算手段により、ビットシフトされたデジタル信号およびマスクされたデジタル信号の論理和が演算される。
したがって、Ｎビットの精度のＡ／Ｄ変換手段を用いて（Ｎ＋Ｍ）ビットの検出精度を実現することができる。

一方、上記目的を達成するために、本発明に係る請求項２記載のモータ制御装置は、モータへの駆動電流を検出する電流センサと、前記電流センサの出力に基づいて前記モータへの駆動電流を制御する電流制御手段とを備え、前記電流センサからのアナログ出力をデジタル出力に変換して前記電流制御手段に入力するモータ制御装置であって、複数の入力ポートを有しかつ前記入力ポートから入力したアナログ信号をＮ（Ｎは２以上の整数）ビットの精度でデジタル信号に変換するＡ／Ｄ変換手段と、前記電流センサの出力信号を２^M（Ｍは１以上でかつＮ未満の整数）倍に増幅する増幅手段とを備え、前記電流センサを第１の前記入力ポートに接続し、前記増幅手段を第２の前記入力ポートに接続し、前記第１の入力ポートを介して前記Ａ／Ｄ変換手段で変換したデジタル信号を上位方向にＭビットシフトするビットシフト手段と、前記第２の入力ポートを介して前記Ａ／Ｄ変換手段で変換したデジタル信号の上位（Ｎ−Ｍ）ビットをマスクするビットマスク手段と、前記ビットシフト手段でシフトしたデジタル信号および前記ビットマスク手段でマスクしたデジタル信号の論理和を演算する論理和演算手段とを備え、前記電流制御手段は、前記論理和演算手段の演算結果に基づいて前記モータへの駆動電流を制御する。

次いで、ビットシフト手段により、第１の入力ポートを介して変換されたデジタル信号が上位方向にＭビットシフトされ、ビットマスク手段により、第２の入力ポートを介して変換されたデジタル信号の上位（Ｎ−Ｍ）ビットがマスクされる。そして、論理和演算手段により、ビットシフトされたデジタル信号およびマスクされたデジタル信号の論理和が演算され、電流検出手段により、その演算結果に基づいてモータへの駆動電流が制御される。
したがって、Ｎビットの精度のＡ／Ｄ変換手段を用いて（Ｎ＋Ｍ）ビットの検出精度を実現することができる。

一方、上記目的を達成するために、本発明に係る請求項３記載の電流検出方法は、電流を検出する電流センサからのアナログ出力をデジタル出力に変換する電流検出方法であって、Ｎ（Ｎは２以上の整数）ビットの精度のＡ／Ｄ変換手段により前記電流センサの出力信号をデジタル信号に変換する第１Ａ／Ｄ変換ステップと、増幅率が２^M（Ｍは１以上でかつＮ未満の整数）倍の増幅手段により前記電流センサの出力信号を増幅する増幅ステップと、前記Ａ／Ｄ変換手段により前記増幅手段の増幅信号をデジタル信号に変換する第２Ａ／Ｄ変換ステップと、前記第１Ａ／Ｄ変換ステップで変換したデジタル信号を上位方向にＭビットシフトするビットシフトステップと、前記第２Ａ／Ｄ変換ステップで変換したデジタル信号の上位（Ｎ−Ｍ）ビットをマスクするビットマスクステップと、前記ビットシフトステップでシフトしたデジタル信号および前記ビットマスクステップでマスクしたデジタル信号の論理和を演算する論理和演算ステップとを含む。

以上説明したように、本発明に係る請求項１記載の電流検出装置、請求項２記載のモータ制御装置、または請求項３記載の電流検出方法によれば、Ｎビットの精度のＡ／Ｄ変換手段を用いて（Ｎ＋Ｍ）ビットの検出精度を実現することができるので、従来に比して、電流検出の分解能を向上することができるという効果が得られる。

以下、本発明の実施の形態を図面を参照しながら説明する。図１および図２は、本発明に係る電流検出装置およびモータ制御装置、並びに電流検出方法の実施の形態を示す図である。
まず、本発明を適用するモータ制御システムの構成を説明する。
図１は、本発明を適用するモータ制御システムの構成を示すブロック図である。

モータ制御システムは、図１に示すように、直流モータからなるモータ１ａと、モータ１ａに駆動電流を供給するモータ駆動回路２と、モータ１ａへの駆動電流を検出する電流検出回路３と、電流検出回路３で検出した電流値に基づいてモータ駆動回路２を制御する制御演算装置４とで構成されている。
モータ駆動回路２は、直流電源（不図示）に接続し、制御演算装置４からの電流指令信号に応じた直流電圧をモータ１ａに出力する。
電流検出回路３は、モータ１ａの駆動電流を検出する電流センサ３０と、Ｎ（Ｎは２以上の整数）ビットの精度のＡ／Ｄコンバータ３２と、電流センサ３０の出力信号を２^M（Ｍは１以上でかつＮ未満の整数）倍に増幅する増幅器３４とを有して構成されている。

Ａ／Ｄコンバータ３２は、２つの入力ポートＰ１１、Ｐ１２と、２つの出力ポートＰ２１、Ｐ２２とを有し、入力ポートＰ１１から入力したアナログ信号をＮビットの精度でデジタル信号に変換し、変換したデジタル信号を出力ポートＰ２１から出力する。同様に、入力ポートＰ１２から入力したアナログ信号をＮビットの精度でデジタル信号に変換し、変換したデジタル信号を出力ポートＰ２２から出力する。また、入力ポートＰ１１には電流センサ３０の出力端子が、入力ポートＰ１２には増幅器３４の出力端子がそれぞれ接続され、出力ポートＰ２１、Ｐ２２は、制御演算装置４に接続されている。
電流センサ３０は、例えば、モータ１ａの電力線に直列接続されたシャント抵抗の両端の電位差を増幅器で増幅し、電力線を流れる駆動電流に応じた電圧のセンサ信号を出力する。これ以外にも、ホール素子等を利用した非接触型の電流センサを利用することもできる。

次に、制御演算装置４の構成を説明する。
制御演算装置４は、マイクロプロセッシングユニット等からなり、図２の電流検出データ演算処理を所定周期で実行する。
図２は、制御演算装置４で実行される電流検出データ演算処理を示すフローチャートである。
電流検出データ演算処理は、制御演算装置４において実行されると、図２に示すように、まず、ステップＳ１０に移行する。

ステップＳ１０では、出力ポートＰ２１からデジタル信号を電流検出データとして入力し、ステップＳ１２に移行して、出力ポートＰ２１から入力した電流検出データを上位方向にＭビットシフトする。これにより、電流検出データは（Ｎ＋Ｍ）ビットとなり、その下位Ｍビットはすべて「０」となる。
次いで、ステップＳ１４に移行して、出力ポートＰ２２からデジタル信号を電流検出データとして入力し、ステップＳ１６に移行して、出力ポートＰ２２から入力した電流検出データの上位（Ｎ−Ｍ）ビットをマスクする。これにより、上位（Ｎ−Ｍ）ビットはすべて「０」となる。

次いで、ステップＳ１８に移行して、ステップＳ１２でシフトした電流検出データおよびステップＳ１６でマスクした電流検出データの論理和（ＯＲ）を演算し、ステップＳ２０に移行して、ステップＳ１８の演算結果を制御演算装置４の内部メモリ（不図示）に格納し、一連の処理を終了して元の処理に復帰させる。
また、制御演算装置４は、モータ制御処理を所定周期で実行する。モータ制御処理は、ステップＳ１８の演算結果である電流検出データを内部メモリから読み出し、読み出した電流検出データおよび外部から入力したモータ制御信号に基づいて電流指令信号を生成し、生成した電流指令信号をモータ駆動回路２に出力する。電流指令信号は、例えば、特許文献１記載の技術その他一般のモータ電流制御に関する技術を利用して生成することができる。

次に、本実施の形態の動作を説明する。
モータ制御システムでは、モータ制御信号が入力されると、制御演算装置４により、入力されたモータ制御信号に基づいて電流指令信号が生成され、生成された電流指令信号がモータ駆動回路２に出力される。そして、モータ駆動回路２により、生成された電流指令信号に基づいてモータ１ａへの駆動電流が制御され、モータ１ａが駆動する。

電流センサ３０により駆動電流が検出されると、電流センサ３０の出力信号が入力ポートＰ１１に入力され、Ａ／Ｄコンバータ３２により、入力された出力信号がＮビットの精度でデジタル信号に変換され、出力ポートＰ２１を介して制御演算装置４に出力される。また、増幅器３４により、電流センサ３０の出力信号が２^M倍に増幅されて入力ポートＰ１２に入力され、Ａ／Ｄコンバータ３２により、入力された増幅信号がＮビットの精度でデジタル信号に変換され、出力ポートＰ２２を介して制御演算装置４に出力される。

制御演算装置４では、ステップＳ１０、Ｓ１２を経て、電流検出データが出力ポートＰ２１から入力され、入力された電流検出データが上位方向にＭビットシフトされる。また、ステップＳ１４、Ｓ１６を経て、電流検出データが出力ポートＰ２２から入力され、入力された電流検出データの上位（Ｎ−Ｍ）ビットがマスクされる。次いで、ステップＳ１８、Ｓ２０を経て、電流検出データの論理和が演算され、その演算結果が内部メモリに格納される。

制御演算装置４では、演算結果が格納されると、電流検出データが内部メモリから読み出され、読み出された電流検出データおよびモータ制御信号に基づいて電流指令信号が生成され、生成された電流指令信号がモータ駆動回路２に出力される。そして、モータ駆動回路２により、生成された電流指令信号に基づいてモータ１ａへの駆動電流が制御され、モータ１ａが駆動する。

このようにして、本実施の形態では、Ｎビットの精度のＡ／Ｄコンバータ３２により電流センサ３０の出力信号をデジタル信号に変換し、増幅率が２^M倍の増幅器３４により電流センサ３０の出力信号を増幅し、Ａ／Ｄコンバータ３２により増幅器３４の増幅信号をデジタル信号に変換し、電流センサ３０の出力信号を変換したデジタル信号を上位方向にＭビットシフトし、増幅器３４の増幅信号を変換したデジタル信号の上位（Ｎ−Ｍ）ビットをマスクし、それらデジタル信号の論理和を演算し、その演算結果に基づいてモータ１ａへの駆動電流を制御する。
これにより、Ｎビットの精度のＡ／Ｄコンバータ３２を用いて（Ｎ＋Ｍ）ビットの検出精度を実現することができるので、従来に比して、電流検出の分解能を向上することができる。

上記実施の形態において、Ａ／Ｄコンバータ３２は、請求項１ないし３記載のＡ／Ｄ変換手段に対応し、増幅器３４は、請求項１ないし３記載の増幅手段に対応し、ステップＳ１２は、請求項１若しくは２記載のビットシフト手段、または請求項３記載のビットシフトステップに対応している。また、ステップＳ１６は、請求項１若しくは２記載のビットマスク手段、または請求項３記載のビットマスクステップに対応し、ステップＳ１８は、請求項１若しくは２記載の論理和演算手段、または請求項３記載の論理和演算ステップに対応し、モータ駆動回路２および制御演算装置４は、請求項２記載の電流制御手段に対応している。
なお、上記実施の形態においては、増幅器３４を１つ設けて分解能を２段に構成したが、これに限らず、複数の増幅器を設けて分解能をさらに多段に構成することもできる。

図３は、２つの増幅器３４、３６を設けて分解能を３段に構成した場合のブロック図である。
電流検出回路３は、図３に示すように、電流センサ３０、Ａ／Ｄコンバータ３２および増幅器３４のほか、増幅器３４の増幅信号を２^L（Ｌは１以上でかつＮ未満の整数）倍に増幅する増幅器３６を有して構成されている。
Ａ／Ｄコンバータ３２は、３つの入力ポートＰ１１、Ｐ１２、Ｐ１３と、３つの出力ポートＰ２１、Ｐ２２、Ｐ２３とを有し、入力ポートＰ１１には電流センサ３０の出力端子が、入力ポートＰ１２には増幅器３４の出力端子が、入力ポートＰ１３には増幅器３６の出力端子がそれぞれ接続されている。また、出力ポートＰ２１〜Ｐ２３は、制御演算装置４に接続されている。

制御演算装置４は、出力ポートＰ２１から電流検出データを入力し、入力した電流検出データを上位方向に（Ｍ＋Ｌ）ビットシフトする。また、出力ポートＰ２２から電流検出データを入力し、入力した電流検出データの上位（Ｎ−Ｍ）ビットをマスクし、マスクした電流検出データを上位方向にＬビットシフトする。また、出力ポートＰ２３から電流検出データを入力し、入力した電流検出データの上位（Ｎ−Ｌ）ビットをマスクする。そして、それら電流検出データの論理和を演算し、その演算結果を内部メモリに格納する。

これにより、Ｎビットの精度のＡ／Ｄコンバータ３２を用いて（Ｎ＋Ｍ＋Ｌ）ビットの検出精度を実現することができるので、電流検出の分解能をさらに向上することができる。なお、４段以上についても、図３と同様に構成することができる。
また、上記実施の形態においては、複数の入力ポートを有するＡ／Ｄコンバータ３２を用いて構成したが、これに限らず、入力ポートおよび出力ポートが１つしかない１ポートのＡ／Ｄコンバータ３２を用いて構成することもできる。

図４は、１ポートのＡ／Ｄコンバータ３２を用いて構成した場合のブロック図である。
電流検出回路３は、図４に示すように、電流センサ３０、１ポートのＡ／Ｄコンバータ３２および増幅器３４のほか、制御演算装置４からの切換信号に基づいて電流センサ３０および増幅器３４のいずれか一方をＡ／Ｄコンバータ３２に接続するスイッチ３８を有して構成されている。

制御演算装置４は、ステップＳ１０で、電流センサ３０を接続すべき切換信号をスイッチ３８に出力し、出力ポートから電流検出データを入力する。また、ステップＳ１４で、増幅器３４を接続すべき切換信号をスイッチ３８に出力し、出力ポートから電流検出データを入力する。
このような構成であっても、上記実施の形態と同等の効果が得られる。なお、図４の構成は、入力ポートおよび出力ポートが１つしかないＡ／Ｄコンバータ３２を用いて構成するに限らず、複数の入力ポートおよび出力ポートを有するＡ／Ｄコンバータ３２を用いて構成することもできる。この場合、１ポートだけを使用すればよい。また、図３のような３段以上の構成と組み合わせることもできる。

また、上記実施の形態においては、複数の出力ポートを有するＡ／Ｄコンバータ３２を用いて構成したが、これに限らず、複数の入力ポート、１つの出力ポートおよび切換信号入力ポートを有し、切換信号入力ポートから入力した切換信号に基づいて、各入力ポートに対する出力を切り換えるＡ／Ｄコンバータ３２を用いて構成することもできる。この場合、制御演算装置４は、図４の構成と同様に、切換信号によりＡ／Ｄコンバータ３２の出力を切り換えて電流検出データを入力する。

また、上記実施の形態においては、電流検出データ演算処理を制御演算装置４で実行するように構成したが、これに限らず、他の装置で実行するように構成することもできる。また、電流検出データ演算処理は、ソフトウェアで構成するに限らず、回路その他のハードウェアで構成することもできる。
また、上記実施の形態においては、本発明に係る電流検出装置およびモータ制御装置、並びに電流検出方法を、直流モータを駆動する場合について適用したが、これに限らず、ステッピングモータ、３相交流モータ、その他のモータを駆動する場合について適用することができる。さらに、モータを駆動する場合に限らず、任意の電流経路の電流を検出する場合について適用することもできる。

本発明を適用するモータ制御システムの構成を示すブロック図である。制御演算装置４で実行される電流検出データ演算処理を示すフローチャートである。２つの増幅器３４、３６を設けて分解能を３段に構成した場合のブロック図である。１ポートのＡ／Ｄコンバータ３２を用いて構成した場合のブロック図である。従来のモータ制御システムの構成を示すブロック図である。

符号の説明

１、１ａモータ
２モータ駆動回路
３電流検出回路
４制御演算装置
３０電流センサ
３２Ａ／Ｄコンバータ
３４、３６、４０増幅器
３８スイッチ

Claims

電流を検出する電流センサを備え、前記電流センサからのアナログ出力をデジタル出力に変換する電流検出装置であって、
複数の入力ポートを有しかつ前記入力ポートから入力したアナログ信号をＮ（Ｎは２以上の整数）ビットの精度でデジタル信号に変換するＡ／Ｄ変換手段と、前記電流センサの出力信号を２^M（Ｍは１以上でかつＮ未満の整数）倍に増幅する増幅手段とを備え、前記電流センサを第１の前記入力ポートに接続し、前記増幅手段を第２の前記入力ポートに接続し、
前記第１の入力ポートを介して前記Ａ／Ｄ変換手段で変換したデジタル信号を上位方向にＭビットシフトするビットシフト手段と、前記第２の入力ポートを介して前記Ａ／Ｄ変換手段で変換したデジタル信号の上位（Ｎ−Ｍ）ビットをマスクするビットマスク手段と、前記ビットシフト手段でシフトしたデジタル信号および前記ビットマスク手段でマスクしたデジタル信号の論理和を演算する論理和演算手段とを備えることを特徴とする電流検出装置。
モータへの駆動電流を検出する電流センサと、前記電流センサの出力に基づいて前記モータへの駆動電流を制御する電流制御手段とを備え、前記電流センサからのアナログ出力をデジタル出力に変換して前記電流制御手段に入力するモータ制御装置であって、
複数の入力ポートを有しかつ前記入力ポートから入力したアナログ信号をＮ（Ｎは２以上の整数）ビットの精度でデジタル信号に変換するＡ／Ｄ変換手段と、前記電流センサの出力信号を２^M（Ｍは１以上でかつＮ未満の整数）倍に増幅する増幅手段とを備え、前記電流センサを第１の前記入力ポートに接続し、前記増幅手段を第２の前記入力ポートに接続し、
前記第１の入力ポートを介して前記Ａ／Ｄ変換手段で変換したデジタル信号を上位方向にＭビットシフトするビットシフト手段と、前記第２の入力ポートを介して前記Ａ／Ｄ変換手段で変換したデジタル信号の上位（Ｎ−Ｍ）ビットをマスクするビットマスク手段と、前記ビットシフト手段でシフトしたデジタル信号および前記ビットマスク手段でマスクしたデジタル信号の論理和を演算する論理和演算手段とを備え、
前記電流制御手段は、前記論理和演算手段の演算結果に基づいて前記モータへの駆動電流を制御することを特徴とするモータ制御装置。
電流を検出する電流センサからのアナログ出力をデジタル出力に変換する電流検出方法であって、
Ｎ（Ｎは２以上の整数）ビットの精度のＡ／Ｄ変換手段により前記電流センサの出力信号をデジタル信号に変換する第１Ａ／Ｄ変換ステップと、増幅率が２^M（Ｍは１以上でかつＮ未満の整数）倍の増幅手段により前記電流センサの出力信号を増幅する増幅ステップと、前記Ａ／Ｄ変換手段により前記増幅手段の増幅信号をデジタル信号に変換する第２Ａ／Ｄ変換ステップと、前記第１Ａ／Ｄ変換ステップで変換したデジタル信号を上位方向にＭビットシフトするビットシフトステップと、前記第２Ａ／Ｄ変換ステップで変換したデジタル信号の上位（Ｎ−Ｍ）ビットをマスクするビットマスクステップと、前記ビットシフトステップでシフトしたデジタル信号および前記ビットマスクステップでマスクしたデジタル信号の論理和を演算する論理和演算ステップとを含むことを特徴とする電流検出方法。