JP2006173928A

JP2006173928A - 絶縁型電圧検出回路

Info

Publication number: JP2006173928A
Application number: JP2004361949A
Authority: JP
Inventors: Tsutomu Kubo; 努久保
Original assignee: Yaskawa Electric Corp
Current assignee: Yaskawa Electric Corp
Priority date: 2004-12-14
Filing date: 2004-12-14
Publication date: 2006-06-29

Abstract

【課題】回路構成が単純で、廉価な部品のみにより構成される、簡易的な絶縁型電圧検出回路を提供する。
【解決手段】レジスタ１に設定されたデータに比例したパルス幅の第１のＰＷＭ信号を出力するパルス幅変調回路２と、その出力を絶縁して第２のＰＷＭ信号として出力する第１の絶縁手段３と、第２のＰＷＭ信号をアナログ電圧信号ａに変換する変換回路４と、アナログ電圧信号ａと検出対象であるアナログ電圧信号ｂを比較し、２つの極性をもつ比較信号を出力する比較器５と、その比較信号を絶縁して２つの極性を有する第２の比較信号ｃとして出力する第２の絶縁手段６とを備え、第２の絶縁手段６から出力される第２の比較信号ｃの結果を所定の周期で検出し、アナログ電圧信号ａと検出対象であるアナログ電圧信号ｂが等しくなるように、レジスタ１に設定するデータをＣＰＵ７により増減させるようにした絶縁型電圧検出回路。
【選択図】図１

Description

本発明は、アナログ電圧信号をディジタル・データに絶縁して変換するＡ／Ｄ変換機能を備えた絶縁型電圧検出回路に関する。

従来、複数の電圧領域に渡ってアナログ電圧信号をディジタル・データに変換する場合、アナログ電圧信号を一度、パルス幅変調して絶縁した後、パルス幅復調して元のアナログ電圧信号に戻し、既存のＡ／Ｄ変換手段にてディジタル・データを読み取っていた（例えば、特許文献１参照）。

特許第３１５７３６４号公報

しかしながら、上述した特許文献１に開示されたような従来の技術では、回路が複雑で部品点数も多く、また、高価なＡ／Ｄ変換器がないとディジタル・データに変換ができないため、廉価で簡単な回路を構成することができなかった。
本発明は、回路構成が単純で、廉価な部品のみにより構成される、簡易的な絶縁型電圧検出回路を提供することを目的とする。

前記課題を解決するため、本発明の第１の構成は、ＣＰＵから、所定の周期でデータが設定されるレジスタと、そのレジスタに設定されたデータに比例したパルス幅の第１のＰＷＭ信号を出力するパルス幅変調回路と、パルス幅変調回路から出力される第１のＰＷＭ信号を絶縁して第２のＰＷＭ信号として出力する第１の絶縁手段と、第２のＰＷＭ信号をアナログ電圧信号に変換する、フィルタ機能を有した変換回路と、その変換回路から出力されるアナログ電圧信号ａと検出対象であるアナログ電圧信号ｂを比較し、２つの極性をもつ比較信号を出力する比較器と、その比較器から出力される２つの極性を有する第１の比較信号を絶縁して２つの極性を有する第２の比較信号ｃとして出力する第２の絶縁手段とを備え、第２の絶縁手段から出力される第２の比較信号ｃの結果を所定の周期で検出し、アナログ電圧信号ａと検出対象であるアナログ電圧信号ｂが等しくなるように、前記レジスタに設定するデータを前記ＣＰＵにより増減させるようにしたものである。

この第１の構成においては、レジスタに設定するデータの増減に応じてアナログ電圧信号ａも増減する。このアナログ電圧信号ａを検出対象であるアナログ電圧信号ｂと比較器で比較し、２つの極性（ＨｉｇｈレベルとＬｏｗレベル）を有する信号として出力し、第２の絶縁手段で絶縁された第２の比較信号ｃを得る。比較信号ｃ＝Ｌｏｗレベルの場合、ＣＰＵからレジスタに設定するデータを、前回値より任意量を増加して設定し、アナログ電圧信号ａの電圧レベルを増加する。比較信号ｃ＝Ｈｉｇｈレベルの場合、ＣＰＵからレジスタに設定するデータを、前回値より任意量を減少して設定し、アナログ電圧信号ａの電圧レベルを減少させる。このようにして、アナログ電圧信号ａと検出対象アナログ電圧信号ｂが常に等しくなるように制御する。このとき、レジスタに設定するデータを読み取ることにより、検出対象アナログ電圧信号ｂを、ディジタル・データとして検出する。

また本発明の第２の構成は、前記第２の比較信号ｃの極性が、ある回数連続で変化しない場合に、前記レジスタに設定するデータの増減量を増加させ、また所定の回数、極性が変化した場合に、前記レジスタに設定するデータの増減量を減少させる手段を前記ＣＰＵに設けたものである。
この第２の構成においては、比較信号ｃの極性が、ある回数連続で変化しない場合は、回路の動作遅れが想定され、また比較信号ｃの極性変化が、ある回数以上である場合は回路動作が速すぎることが想定されるので、レジスタに設定するデータの増減量を調整することにより、回路の動特性が向上する。

本発明の第１の構成によれば、絶縁型電圧検出回路を、ＣＰＵ、レジスタ、パルス幅変調回路、絶縁手段、変換回路、比較器という廉価な部品のみにより構成でき、また回路構成が単純であるので、性能を低下させることなく、簡易的な絶縁型電圧検出回路を得ることができる。
また、第２の構成により、検出対象のアナログ電圧信号に対する検出データの遅れを改善し、動特性を向上させることができる。

以下、本発明の実施の形態を、図１および図２を用いて説明する。図１は本発明の実施の形態の構成を示す回路図、図２は本実施の形態における信号処理のシーケンス図である。
図１に示すように、本実施の形態の絶縁型電圧検出回路は、ＣＰＵ７を含む演算装置８から任意の周期でデータが設定されるレジスタ１と、そのレジスタ１に設定されたデータに比例したパルス幅のＰＷＭ信号を出力するパルス幅変調回路２と、パルス幅変調回路２から出力される第１のＰＷＭ信号を絶縁して第２のＰＷＭ信号として出力する第１の絶縁手段３と、第２のＰＷＭ信号をアナログ電圧信号に変換するフィルタ機能を有した変換回路４と、変換回路４から出力されるアナログ電圧信号ａと検出対象であるアナログ電圧信号ｂを比較し、２つの極性をもつ比較信号を出力する比較器５と、比較器５から出力される２つの極性を有する第１の比較信号を絶縁して２つの極性を有する第２の比較信号ｃとして出力する第２の絶縁手段６と、第２の絶縁手段６から出力される第２の比較信号ｃの結果を任意の周期で検出し、アナログ信号ａと検出対象であるアナログ信号ｂが等しくなるようにレジスタ１に任意の周期で設定するデータを任意のデータ量で増減させるＣＰＵ７とで構成される。なお、第１の絶縁手段３および第２の絶縁手段６は、それぞれフォトダイオードとフォトトランジスタからなるフォトカプラを用いている。

本発明の実施の形態において、演算装置８は、ＣＰＵ７と、ＣＰＵ７から任意の周期でデータが設定されるレジスタ１と、そのレジスタ１に設定されたデータに比例したパルス幅のＰＷＭ信号を出力するパルス幅変調回路２とを備えており、演算装置８からパルス幅変調回路２により、第１のＰＷＭ信号を出力する。次に、第１の絶縁手段３により、第１のＰＷＭ信号を絶縁して第２のＰＷＭ信号を生成し、ＰＷＭ信号をアナログ電圧信号に変換するフィルタ機能を有した変換回路４にて、第２のＰＷＭ信号をアナログ電圧信号ａに変換し、出力する。

本実施の形態では、レジスタ１に設定するデータと、アナログ電圧信号ａとの関係は、以下のようになる。
レジスタ１に設定するデータを増加 → アナログ電圧信号ａが増加
レジスタ１に設定するデータを減少 → アナログ電圧信号ａが減少
２つのアナログ電圧信号を比較し、２つの極性をもつ比較信号を出力する比較器５により、アナログ電圧信号ａと、検出対象であるアナログ電圧信号ｂを比較し、比較器５から第１の比較信号を出力する。この第１の比較信号を第２の絶縁手段６にて絶縁し、第２の比較信号ｃを生成する。

ここで、アナログ電圧信号ａ、検出対象アナログ電圧信号ｂと第２の比較信号ｃの関係は、以下のようになる。
アナログ電圧信号ａ＞ｂのとき、比較信号ｃ＝Ｈｉｇｈレベル（Ｖｃｃ）
アナログ電圧信号ａ＜ｂのとき、比較信号ｃ＝Ｌｏｗレベル（ＳＧ）
第２の比較信号ｃの結果を任意の周期で演算装置８にて検出し、以下の処理を行う。

比較信号ｃ＝Ｌｏｗレベルの場合、ＣＰＵ７からレジスタ１に設定するデータを、前回値より任意量を増加して設定し、アナログ電圧信号ａの電圧レベルを増加する。また、比較信号ｃ＝Ｈｉｇｈレベルの場合、ＣＰＵ７からレジスタ１に設定するデータを、前回値より任意量を減少して設定し、アナログ電圧信号ａの電圧レベルを減少させる。
これらの動作をＣＰＵ７により行い、アナログ電圧信号ａと検出対象アナログ電圧信号ｂが常に等しくなるように制御する。このとき、レジスタ１に設定するデータを読み取ることにより、検出対象アナログ電圧信号ｂを、ディジタル・データとして検出する。
図１の絶縁型電圧検出回路において、ある任意の周期で検出している第２の比較信号ｃの極性変化をカウントすることで、レジスタ１に設定するデータの増加減量を調整する。

すなわち、任意の周期で検出した第２の比較信号ｃの極性がある回数連続で変化しない場合に、レジスタ１に設定するデータの増減量を増加させ、また任意の回数、極性が変化した場合にレジスタ１に設定するデータの増減量を減少させる手段をＣＰＵ７に設ける。その動作を図２を用いて説明する。
すなわち、任意の周期△ｔ毎にレジスタ１にデータを設定し、且つ第２の比較信号ｃの極性を読み取るＣＰＵ７にて、時間ｔ０〜ｔ２までは、データの増加減量αによりアナログ電圧信号ａを増加減量δにて増加させ、アナログ電圧信号ａを検出対象アナログ電圧信号ｂに追従させている。時間ｔ３にて、第２の比較信号ｃの極性が３回連続して変化していないので、データの増加減量αを２倍にして、アナログ電圧信号ａの増加量δを２倍にするようにＣＰＵ７にて、アナログ電圧信号ａを制御する。さらに続けて比較信号ｃの極性が変化しない場合には、更に４倍、８倍と増加減量αを上げることで、増加減量δを４倍、８倍とし、検出対象アナログ電圧信号ｂに追従させる。

また、時間ｔ６、ｔ７のように、比較信号ｃの極性が２回連続で変化する場合には、データの増加減量αを１／２にし、アナログ電圧信号ａの増加減量δを１／２にするようにＣＰＵ７にて、増加減量αを制御し、アナログ電圧信号ａを検出対象アナログ電圧信号ｂに追従させる。
このようにして、レジスタ１に設定するデータの増減量を調整することにより、回路の動特性が向上する。

本発明は、回路構成が単純で、廉価な部品のみにより構成される、簡易的な絶縁型電圧検出回路として、検出回路の電源電圧と駆動回路の電源電圧回路が異なるサーボモータ制御装置などに適用可能である。

本発明の実施の形態の構成を示す回路図である。本実施の形態における信号処理のシーケンス図である。

符号の説明

１レジスタ
２パルス幅変調回路
３第１の絶縁手段
４フィルタ機能を有した変換回路
５比較器
６第２の絶縁手段
７ＣＰＵ
８演算装置
ａアナログ電圧信号
ｂ検出対象アナログ電圧信号
ｃ第２の比較信号

Claims

ＣＰＵから、所定の周期でデータが設定されるレジスタと、
そのレジスタに設定されたデータに比例したパルス幅の第１のＰＷＭ信号を出力するパルス幅変調回路と、
前記パルス幅変調回路から出力される前記第１のＰＷＭ信号を絶縁して第２のＰＷＭ信号として出力する第１の絶縁手段と、
前記第２のＰＷＭ信号をアナログ電圧信号に変換する、フィルタ機能を有した変換回路と、
前記変換回路から出力されるアナログ電圧信号ａと検出対象であるアナログ電圧信号ｂを比較し、２つの極性をもつ比較信号を出力する比較器と、
前記比較器から出力される２つの極性を有する第１の比較信号を絶縁して２つの極性を有する第２の比較信号ｃとして出力する第２の絶縁手段とを備え、
前記第２の絶縁手段から出力される第２の比較信号ｃの結果を所定の周期で検出し、前記アナログ電圧信号ａと検出対象であるアナログ電圧信号ｂが等しくなるように、前記レジスタに設定するデータを前記ＣＰＵにより増減させるようにしたことを特徴とする絶縁型電圧検出回路。
前記第２の比較信号ｃの極性が、ある回数連続で変化しない場合に、前記レジスタに設定するデータの増減量を増加させ、また所定の回数、極性が変化した場合に、前記レジスタに設定するデータの増減量を減少させる手段を前記ＣＰＵに設けたことを特徴とする請求項１記載の絶縁型電圧検出回路。