JP2007166865A - スイッチング電源回路 - Google Patents
スイッチング電源回路 Download PDFInfo
- Publication number
- JP2007166865A JP2007166865A JP2005363455A JP2005363455A JP2007166865A JP 2007166865 A JP2007166865 A JP 2007166865A JP 2005363455 A JP2005363455 A JP 2005363455A JP 2005363455 A JP2005363455 A JP 2005363455A JP 2007166865 A JP2007166865 A JP 2007166865A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- supply circuit
- switching power
- pulse width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】低コストでインテリジェント性と高周波スイッチングの両立を可能にするデジタル制御スイッチング電源回路を提供する。
【解決手段】最大値からのカウントダウン動作をほぼ周期的に行うダウンカウンタ21と、ダウンカウンタ21のカウントデータをアナログ電圧に変換するデジタル/アナログ変換手段22と、デジタル/アナログ変換手段22で変換されたアナログ電圧を基準電圧として基準電圧と出力電圧とを比較する比較手段23と、比較手段23での比較で、基準電圧と出力電圧とのほぼ一致を検出したタイミングでの、ダウンカウンタのカウントデータに対応したパルス幅のパルス幅変調制御信号を生成させる制御演算手段25と、制御演算手段35で生成されたパルス幅変調制御信号に対応したタイミングで、入力電圧をスイッチングして出力電圧を得るスイッチング手段12とを備える構成とした。
【選択図】図1
【解決手段】最大値からのカウントダウン動作をほぼ周期的に行うダウンカウンタ21と、ダウンカウンタ21のカウントデータをアナログ電圧に変換するデジタル/アナログ変換手段22と、デジタル/アナログ変換手段22で変換されたアナログ電圧を基準電圧として基準電圧と出力電圧とを比較する比較手段23と、比較手段23での比較で、基準電圧と出力電圧とのほぼ一致を検出したタイミングでの、ダウンカウンタのカウントデータに対応したパルス幅のパルス幅変調制御信号を生成させる制御演算手段25と、制御演算手段35で生成されたパルス幅変調制御信号に対応したタイミングで、入力電圧をスイッチングして出力電圧を得るスイッチング手段12とを備える構成とした。
【選択図】図1
Description
本発明は、パルス幅変調信号(PWM信号)によりスイッチングを行って電圧変換を行うスイッチング電源回路に関する。
デジタル制御回路で作成されるPWM信号によりスイッチングを行って電圧変換を行うデジタル制御スイッチング電源回路は、従来、例えば図6に示す構成としてある。図6に示す構成は、入力端子1に得られる直流電源電圧Vinを、DC−DCコンバータ2に供給し、このDC−DCコンバータ2内で高速でスイッチングさせる処理を行い、所望の出力電圧Voutを出力端子3に得る。DC−DCコンバータ2でのスイッチングは、デジタルPWM制御回路4により制御される。このデジタルPWM制御回路4で制御するために、出力電圧Voutをアナログ/デジタル変換回路5に供給してデジタルデータに変換し、変換されたデジタルデータをデジタルPWM制御回路4に供給する。デジタルPWM制御回路5では、供給されたデータを基に、出力電圧Voutが規定された電圧になるように、DC−DCコンバータ2でスイッチングさせる期間(パルス幅)を設定する制御演算処理が行われる。
図7は、デジタルPWM制御回路5での制御状態の例を示した図である。DC−DCコンバータ2で入力電圧をスイッチングする周期Tsについては、一定周期に設定してあり、その1周期の中でオンさせる期間Tonに対応したパルス幅のPWM信号をDC−DCコンバータ2に送り、そのPWM信号のハイレベル期間だけ入力電圧をオンさせるスイッチングを行うことで、出力電圧を所望の電圧値に調整する処理が行われる。DC−DCコンバータ2内でスイッチングされた出力は、例えばコンデンサなどの回路部品で平滑化される。
図8は、この従来のデジタル制御スイッチング電源回路で電源電圧が調整される処理の流れを示した図である。まず、出力電圧Voutがアナログ/デジタル変換回路aでデジタルデータに変換されて、デジタルPWM制御回路内の制御演算部bで必要なパルス幅Nが算出される。
そのパルス幅Nは、デジタルPWM制御回路内のPWM信号生成部cに供給されて、対応したパルス幅のPWM信号が生成される。生成されたPWM信号は、DC−DCコンバータ内のスイッチング部dで入力電源がスイッチングされて、DC−DCコンバータで所望電圧の出力電圧Voutが生成される。アナログ/デジタル変換回路aで変換される出力電圧Voutは、このようにした処理で生成された電圧である。
特許文献1には、従来のスイッチング電源回路についての記載がある。
特開2004−282961号公報
図6に示した従来構成のデジタル制御スイッチング電源回路は、前出のアナログ/デジタル変換回路に高速かつ高精度のものを利用する必要があり,コストと性能のトレードオフの問題が,アナログ制御に対してのデジタル制御化スイッチング電源の普及の足かせとなっている。
また演算処理に要する時間も同様の問題を持っている。即ち、図8に示した処理の流れで示したように、デジタルデータに変換される出力電圧Voutについては、それぞれの段階での遅延を伴う処理が順次行われた後に、最終的に定まるものであり、制御の応答性およびスイッチング周波数の高周波化を妨げる原因となっている。
本発明はかかる点に鑑みてなされたものであり、スイッチング電源のデジタル制御化に伴う制御時間の遅延を低減するとともに,提案するアナログ/デジタル変換回路を利用することにより、スイッチング周波数の高周波化とデジタル制御によるインテリジェントな制御の両立が可能なスイッチング電源回路を低コストで提供することを目的とする。
かかる目的を達成するために本発明は、入力電圧をパルス幅変調信号に対応したタイミングでスイッチングして、電圧変換された出力電圧を得るスイッチング電源回路において、最大値からのカウントダウン動作をほぼ周期的に行うダウンカウンタと、ダウンカウンタのカウントデータをアナログ電圧に変換するデジタル/アナログ変換手段と、デジタル/アナログ変換手段で変換されたアナログ電圧を基準電圧として、基準電圧と出力電圧とを比較する比較手段と、比較手段での比較で、基準電圧と出力電圧とのほぼ一致を検出したタイミングでの、ダウンカウンタのカウントデータに対応したパルス幅のパルス幅変調制御信号を生成させる制御演算手段と、制御演算手段で生成されたパルス幅変調制御信号に対応したタイミングで、入力電圧をスイッチングして出力電圧を得るスイッチング手段とを備えるようにしたものである。
本発明によると、ダウンカウンタのカウントデータをアナログ変換した電圧値と出力電圧値との比較で、パルス幅変調の制御信号が作成され、ダウンカウンタでのカウント動作に対応した非常に高速の出力電圧制御が行える。また、本発明による構成は、高価なアナログ/デジタル変換手段が全く必要なく、デジタル/アナログ変換手段についても1個だけでよく、非常に簡単な構成とすることができ、デジタル制御スイッチング電源回路(及びその電源回路を備えた電子機器)の低コスト化が図れる。
この場合、ダウンカウンタがカウントダウンを開始する初期値をデジタル/アナログ変換手段で変換した基準電圧は、このスイッチング電源回路の定格出力電圧と等しい電圧値としたことで、出力電圧を定格出力電圧に安定させる処理が迅速に行える。
また、ダウンカウンタは、パルス幅変調信号のパルス周期に対応した周期でカウントを行うことで、パルス幅変調信号のパルス周期ごとに比較が行われて、出力電圧が設定されることになり、高速な出力電圧設定に貢献する。
また、制御演算手段は、比較手段でのほぼ一致を検出したタイミングでのダウンカウンタのカウントデータを、パルス幅変調制御信号に変換する変換テーブルを備えることで、変換テーブルの参照で迅速かつ簡単にパルス幅変調制御信号が得られるようになる。
また、ダウンカウンタは、比較手段で基準電圧と出力電圧とのほぼ一致を検出した直後に、次のカウント動作を開始することで、パルス幅変調信号のパルス周期よりも短い周期で電圧判断が行え、より高速な電圧設定が可能になる。
以下、本発明の一実施の形態を、図1〜図4を参照して説明する。図1は、本例のスイッチング電源回路の構成例を示した図である。図1に示した構成について説明すると、入力端子11に得られる直流電源電圧Vinを、DC−DCコンバータ12に供給し、このDC−DCコンバータ12内で高速でスイッチングさせる処理を行い、電圧変換された所望の直流の出力電圧Voutを出力端子13に得る。DC−DCコンバータ12でのスイッチングは、後述するデジタルコンパレータ27から供給されるPWM信号により制御される。ここでのDC−DCコンバータ12に供給するPWM信号は、パルスが生成される周期が一定であり、その一定周期内のパルス幅が変化するものである。
このPWM信号を生成させる制御処理について説明すると、ダウンカウンタ21が設けてあり、このダウンカウンタ21で上述したPWM信号のパルス生成周期と一致した周期で、最大値からのカウントダウンを繰り返す構成としてある。ダウンカウンタ21の所定ビット数のカウント出力は、デジタル/アナログ変換器22及びラッチレジスタ24に供給する。デジタル/アナログ変換器22では、供給されるカウント値に対応したアナログの電圧値(即ち最大値から順に低下する電圧値)を生成させて出力させる。
デジタル/アナログ変換器22が出力するアナログの電圧値は、演算増幅器で構成された比較器23の−入力端に、基準電圧Vrefとして供給する。ここで、ダウンカウンタ21のカウント値が最大値である場合の基準電圧Vrefは、このスイッチング電源回路が出力させる目標電圧値(定格出力電圧値)としてある。演算増幅器23の+入力端には、DC−DCコンバータ12の出力電圧Voutを供給する。
比較器23では、基準電圧Vrefと出力電圧Voutを比較し、その比較結果の信号をダウンカウンタ21及びラッチレジスタ24に供給する。ダウンカウンタ21では、比較結果の信号(比較出力)を、カウントダウンを停止させるクリア信号CLKとして入力する。この比較出力で、出力電圧Voutの電圧値が基準電圧Vrefより高くなったことで生じる信号変化があった場合に、ダウンカウンタ21でのカウントダウンを停止させ、次のカウントダウンを開始させるタイミングまで待機する。
ラッチレジスタ24では、比較器23の比較結果出力で、出力電圧Voutの電圧値が基準電圧Vrefより高くなったことで生じる信号変化があった場合に、そのタイミングでのダウンカウンタ21のカウント出力をラッチする。ラッチレジスタ24のラッチ出力は、制御演算回路25に供給する。制御演算回路25は、ラッチレジスタ24から供給されるデータに基づいて、パルス幅Nを指定するデータを生成させて、そのパルス幅Nを指定するデータをデジタルコンパレータ27に供給する。
本例の制御演算回路25でのパルス幅Nを指定するデータの生成処理としては、制御演算回路25に接続されたメモリ26を使用する。即ち、メモリ26には、ラッチレジスタ24から供給されるデータとパルス幅Nとの対応を記憶した変換テーブルとしてのデータが記憶させてある。そして、その制御演算回路25の記憶データを、変換テーブルとして参照することで、制御演算回路25でパルス幅Nのデータが得られる。
デジタルコンパレータ27では、制御演算回路25が出力するパルス幅Nのデータに対応したパルス幅のPWM信号を生成させる。このPWM信号を生成させる上で、アップカウンタ28のカウント出力を利用する。
デジタルコンパレータ27で生成されたPWM信号は、DC−DCコンバータ12に供給して、そのPWM信号で示されるパルス幅の期間、入力電圧をオンさせ、残りの期間オフさせるスイッチング処理を行い、スイッチングされた出力を、出力端子13に供給する。DC−DCコンバータ12内でスイッチングされた出力は、図示しないコンデンサなどの回路部品で平滑化されて出力される。
なお、図1には示していないが、図1に示した各回路には共通のクロックが供給されて連動して作動する構成としてあり、例えば、ダウンカウンタ21とアップカウンタ28は同期してカウント動作を行うようにしてある。
次に、図1に示した構成のスイッチング電源回路の動作について説明する。まず、比較器23での比較状態を、図2を参照して説明する。図2は、縦軸が電圧値であり、横軸が時間である。ダウンカウンタ21の出力をアナログ変換した基準電圧Vrefは、図2に示すように、ダウンカウンタ21のカウントダウンに対応して、最大値から徐々に低下する。図2の各段階での8ビットの値は、ダウンカウンタ21のカウント値である。なお、ダウンカウンタ21のカウント値が最大値(即ちカウント開始の初期値)のときの、アナログ/デジタル変換器22で変換された電圧値は、このスイッチング電源回路の定格出力電圧値に等しい。
一方、DC−DCコンバータ12の出力電圧Voutは初期状態では低い電圧値であり、基準電圧Vrefがある程度低下した段階で、基準電圧Vrefが出力電圧Vout以下となる。この基準電圧Vrefが出力電圧Vout以下となるタイミングで、比較器23は、出力が反転する。比較器23の出力が反転すると、ダウンカウンタ21にはクリア信号CLKが供給されてカウントダウンが停止し、次のカウント周期の開始まで待機する。
図3は、比較器23での電圧比較状態(図3(a))と、デジタルコンパレータ27でのPWM信号の出力状態(図3(b))とを示した図である。図3では、説明を簡単にするために、出力電圧Voutが一定電圧で安定した状態を示してあり、PWM信号の1周期をTsとして示してある。図3(a)に示したように、ダウンカウンタ21のカウント出力に対応して、基準電圧Vrefが出力電圧Vout以下となるまで階段状に低下する処理が、周期Tsごとに繰り返される。
そして、PWM信号の1周期が始まったタイミングから、基準電圧Vrefが出力電圧Vout以下となったタイミングまでの期間が、PWM信号のオン期間Tonと一致すると想定すると、図3(b)に示すように、その電圧比較で設定されたオン期間Tonで、PWM信号のパルス幅が決まる。但し実際には、PWM信号の各パルス幅で設定される出力電圧と、基準電圧Vrefが出力電圧Vout以下となった期間との対応については、図3に示したような単純な対応であるとは限らない。このため、制御演算回路25で、比較結果のデータを、パルス幅に換算する処理を行って、正しい電圧値とするために必要なパルス幅(オン期間Ton)を得て、そのオン期間で、DC−DCコンバータ12内で入力電圧をオンさせ、残りの期間オフさせる処理を行うことで、適正な電圧に調整される。
図4は、このようにしてDC−DCコンバータ12の出力電圧Voutが変化する状態の例を示したものである。本例では、DC−DCコンバータ12がスイッチングを開始してから、出力電圧Voutが定格電圧V0に近い電圧に上昇していき、若干、定格電圧V0よりも高い電圧になった後に、定格電圧V0に安定するようになり、高いスイッチング周波数とデジタル制御の両立により従来構成のスイッチング電源回路よりも短時間で、定格電圧V0を常時安定して出力できる。
しかも本例の構成の場合には、スイッチング電源回路からデジタル制御回路へのインターフェース回路を構成する回路部品として、図1に示すように、比較的高価な回路部品であるアナログ/デジタル変換器が全く必要ないと共に、アナログ/デジタル変換器よりも安価な回路部品であるデジタル/アナログ変換器とアナログコンパレータのみの非常に簡単な構成で実現でき、スイッチング電源回路の低コストでのデジタル制御化に貢献する。
なお、上述した実施の形態では、基準電圧Vrefと出力電圧Voutとの比較については、PWM信号の1周期ごとに行う構成としたが、比較を行う周期とPWM信号の周期とは、必ずしも一致させる必要はない。例えば、より短い周期で比較を行うようにして、より迅速な出力電圧設定や、急激な電圧変動への対処が行えるようにしてもよい。
図5は、この場合のスイッチング電源回路での処理例を示した図である。例えば、出力電圧Voutと基準電圧Vrefとの電圧比較を開始して、あるタイミングで出力電圧Voutの方が高くなくことが検出されて、ダウンカウンタ21がクリアされる時点(CLRとして示したタイミング)で、次のカウントダウンを開始させて、出力電圧との比較を開始させるようにする。このようにすることで、例えば、最初のPWM信号のハイレベルで示されるオン期間Ton1の後に、何らかの要因で、出力電圧に急激な変動があった場合、次のオン期間Ton2の幅が、図5に示した2回目の比較で求まる値に決まっており、迅速に電圧変動に対応することが可能になる。
また、図3や図5の例では、PWM信号の周期は一定であるとしたが、このPWM信号の周期についても可変設定できる構成としてもよい。
また,図1に示した構成で,出力電圧の検出と並行して制御演算回路25によるメモリ26からのパルス幅データNの読み出しを行い,処理の高速化のために,ラッチレジスタ24と制御演算回路25の順番を入れ替えてもよい。
また、図1に示した構成では、制御演算手段である制御演算回路25に、変換テーブルが記憶されたメモリ26を接続して、その変換テーブルを参照して、パルス幅に対応した制御データを得るようにしたが、何らかの変換式などを使用した演算処理で、同様の制御データを得るようにしてもよい。
11…入力端子、12…DC−DCコンバータ、13…出力端子、21…ダウンカウンタ、22…デジタル/アナログ変換器、23…演算増幅器、24…ラッチレジスタ、25…制御演算回路、26…メモリ、27…デジタルコンパレータ、28…アップカウンタ
Claims (5)
- 入力電圧をパルス幅変調信号に対応したタイミングでスイッチングして、電圧変換された出力電圧を得るスイッチング電源回路において、
最大値からのカウントダウン動作をほぼ周期的に行うダウンカウンタと、
前記ダウンカウンタのカウントデータをアナログ電圧に変換するデジタル/アナログ変換手段と、
前記デジタル/アナログ変換手段で変換されたアナログ電圧を基準電圧として、基準電圧と前記出力電圧とを比較する比較手段と、
前記比較手段での比較で、前記基準電圧と前記出力電圧とのほぼ一致を検出したタイミングでの、前記ダウンカウンタのカウントデータに対応したパルス幅のパルス幅変調制御信号を生成させる制御演算手段と、
前記制御演算手段で生成されたパルス幅変調制御信号に対応したタイミングで、入力電圧をスイッチングして出力電圧を得るスイッチング手段とを備えることを特徴とする
スイッチング電源回路。 - 請求項1記載のスイッチング電源回路において、
前記ダウンカウンタがカウントダウンを開始する初期値を前記デジタル/アナログ変換手段で変換した基準電圧は、当該スイッチング電源回路の定格出力電圧と等しい電圧値としたことを特徴とする
スイッチング電源回路。 - 請求項1記載のスイッチング電源回路において、
前記ダウンカウンタは、パルス幅変調信号のパルス周期に対応した周期でカウントを行うことを特徴とする
スイッチング電源回路。 - 請求項1記載のスイッチング電源回路において、
前記制御演算手段は、前記ほぼ一致を検出したタイミングでのダウンカウンタのカウントデータを、前記パルス幅変調制御信号に変換する変換テーブルを備えることを特徴とする
スイッチング電源回路。 - 請求項1記載のスイッチング電源回路において、
前記ダウンカウンタは、前記比較手段で前記基準電圧と前記出力電圧とのほぼ一致を検出した直後に、次のカウント動作を開始することを特徴とする
ことを特徴とする
スイッチング電源回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005363455A JP2007166865A (ja) | 2005-12-16 | 2005-12-16 | スイッチング電源回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005363455A JP2007166865A (ja) | 2005-12-16 | 2005-12-16 | スイッチング電源回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007166865A true JP2007166865A (ja) | 2007-06-28 |
Family
ID=38249131
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005363455A Pending JP2007166865A (ja) | 2005-12-16 | 2005-12-16 | スイッチング電源回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007166865A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009095091A (ja) * | 2007-10-04 | 2009-04-30 | Cosel Co Ltd | スイッチング電源装置 |
CN106325350A (zh) * | 2016-09-29 | 2017-01-11 | 中国电子科技集团公司第四十三研究所 | 一种dc/dc变换器输出电压控制电路 |
WO2021093557A1 (zh) * | 2019-11-13 | 2021-05-20 | 飞依诺科技(苏州)有限公司 | 电源调整装置、供电装置及彩超设备 |
-
2005
- 2005-12-16 JP JP2005363455A patent/JP2007166865A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009095091A (ja) * | 2007-10-04 | 2009-04-30 | Cosel Co Ltd | スイッチング電源装置 |
CN106325350A (zh) * | 2016-09-29 | 2017-01-11 | 中国电子科技集团公司第四十三研究所 | 一种dc/dc变换器输出电压控制电路 |
WO2021093557A1 (zh) * | 2019-11-13 | 2021-05-20 | 飞依诺科技(苏州)有限公司 | 电源调整装置、供电装置及彩超设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100514813C (zh) | Dc-dc变换器及其控制单元和方法 | |
US9515556B2 (en) | Current pulse count control in a voltage regulator | |
US8035365B2 (en) | DC converter which has switching control unit to select PWM signal or PFM signal | |
JP4892689B2 (ja) | Dc−dc変換器のデジタル制御 | |
US8294439B2 (en) | Buck-boost switching regulator and control circuit and method therefor | |
US8552702B2 (en) | Digital control switching regulator having an input voltage detection circuit | |
US9647540B2 (en) | Timing generator and timing signal generation method for power converter | |
JP2010115066A (ja) | Pwm制御回路 | |
JP2011172321A (ja) | 昇降圧dc−dcコンバータ及び車両用灯具 | |
JP2016046893A (ja) | 電源回路とその制御方法 | |
US20170257081A1 (en) | Device and method for providing a signal having an adjustable pulse duty factor | |
JPH0442771A (ja) | 高効率型dc/dcコンバータ | |
JP2013070509A (ja) | 電源装置及び発光素子駆動装置 | |
CA2333775A1 (en) | Precision-controlled duty cycle clock circuit | |
JP2010081749A (ja) | Dc−dcコンバータの制御回路、およびdc−dcコンバータの制御方法 | |
JP2000217340A (ja) | 最大デュ―ティ比の矩形波信号生成方法、デュ―ティ比設定回路及びdc―dcコンバ―タ | |
JP2007166865A (ja) | スイッチング電源回路 | |
JP5630895B2 (ja) | スイッチング電源回路 | |
JP6206162B2 (ja) | Ac/dcコンバータおよびac/dc変換方法 | |
US20070165428A1 (en) | Digital pulse width modulation controlling system and method | |
JP4966252B2 (ja) | スイッチング電源装置 | |
JP2008253042A (ja) | 電源装置 | |
JP4425029B2 (ja) | スイッチングレギュレータ | |
JP4676211B2 (ja) | スイッチングレギュレータ制御回路およびスイッチングレギュレータ | |
JP2005143197A (ja) | Pwm信号の時比率制御方法、時比率制御回路およびdc−dcコンバータ |