JP2007182361A - 半絶縁性GaAsウェハ及びその製造方法 - Google Patents

半絶縁性GaAsウェハ及びその製造方法 Download PDF

Info

Publication number
JP2007182361A
JP2007182361A JP2006017348A JP2006017348A JP2007182361A JP 2007182361 A JP2007182361 A JP 2007182361A JP 2006017348 A JP2006017348 A JP 2006017348A JP 2006017348 A JP2006017348 A JP 2006017348A JP 2007182361 A JP2007182361 A JP 2007182361A
Authority
JP
Japan
Prior art keywords
crystal
wafer
gaas
semi
annealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006017348A
Other languages
English (en)
Other versions
JP4715528B2 (ja
Inventor
Shinji Yabuki
伸司 矢吹
Michinori Wachi
三千則 和地
Koji Taiho
幸司 大宝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2006017348A priority Critical patent/JP4715528B2/ja
Publication of JP2007182361A publication Critical patent/JP2007182361A/ja
Application granted granted Critical
Publication of JP4715528B2 publication Critical patent/JP4715528B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】GaAsウェハの面内転位密度(EPD値)及び残留応力を一定範囲に絞り込むことにより、イオン注入後の活性化アニールの如き熱処理においてスリップ転位の発生をなくした半絶縁性GaAsウェハの提供。
【解決手段】LEC法又は縦型融液法(VB法、VGF法)によりGaAs単結晶10を成長させる際の結晶中の温度勾配を20℃/cm以上150℃/cm以下とすることにより、ウェハ面内の転位密度(EPD)を、30,000個/cm以上100,000個/cm以下とする。GaAs単結晶10を成長させた後、GaAs単結晶10にアニールを実施する際に、アニール時の最高到達温度を900℃以上1150℃以下とし、かつGaAs単結晶10中の温度勾配を0℃/cm以上12.5℃/cm以下とすることにより、光弾性測定で得たウェハ面内残留歪値(|Sr-St|)を、1.8×10-5以下の範囲とする。
【選択図】図1

Description

本発明は、半絶縁性GaAsウェハ及びその製造方法に係り、特にウェハの転位密度(EPD:Etch Pit Density)及び残留歪値を規定することにより、GaAsウェハを用いて電子デバイスを製造する過程で行われるイオン注入(ion implantation)後の活性化アニールの如き熱処理においてスリップ転位の発生をなくした半絶縁性GaAsウェハ及びその製造方法に関するものである。
半絶縁性GaAsウェハの製造方法としては、LEC法(液体封止引き上げ法)及び縦型融液法(垂直ブリッジマン法(VB法)、垂直温度勾配凝固法(VGF法))の2通りが一般的な手法である。以下、各手法について説明する。
LEC法によるGaAs単結晶の製造方法を図1によって説明する。
LEC法のGaAs単結晶製造装置1は、炉体部分であるチャンバー2、結晶を引き上げる為の引上軸3、原料の容器であるルツボ5、該ルツボを受ける為のルツボ軸4を有する構造となっている。
LEC法によるGaAs単結晶の製造方法については、先ず原料の容器となるルツボ5(ルツボの材質にはPBNを用いるのが一般的である)に、GaとAs及びAsの揮発防止材である三酸化硼素6を入れ、これをチャンバー2内にセットする。また、引上軸3の先端に結晶の元となる種結晶7を取りつける。この種結晶7はGaAs融液と接する面を(100)面としているのが一般的である。
チャンバー2に原料をセットした後、チャンバー2内を真空にし、不活性ガスを充填する。その後、チャンバー2内に設置してある抵抗加熱ヒータ8に通電してチャンバー2内の温度を昇温させ、GaとAsを合成しGaAsを作製する。その後、更に昇温させGaAsを融液化させ、GaAs融液9とする。続いて、引上軸3、ルツボ軸4を回転方向が逆になるように回転させる。この状態で、引上軸3を先端に取り付けてある種結晶7がGaAs融液9に接触するまで下降させる。続いて、抵抗加熱ヒータ8の設定温度を徐々に下げつつ引上軸3を一定の速度で上昇させることで、種結晶7から徐々に結晶径を太らせながら結晶肩部を形成する。結晶肩部の形成後、目標とする結晶外径となったならば、外径を一定に保つように外形制御を行いつつ、GaAs単結晶10の製造を行う。
次に、縦型融液法によるGaAs単結晶の製造方法を図2によって説明する。
縦型融液法(VB法、VGF法)のGaAs単結晶製造装置21は、炉体部分であるチャンバー22と、原料の容器であるルツボ25を受ける為のルツボ軸24を有する構造となっている。
VB法(若しくはVGF法)によるGaAs単結晶の製造方法については、先ず原料の容器となるルツボ25(ルツボの材質にはPBNを用いるのが一般的である)に、GaAs多結晶及びAsの揮発防止材である三酸化硼素26を入れる。また、ルツボ25の先端細径部内に、結晶の元となる種結晶27を取りつける。この種結晶27はGaAs融液と接する面を(100)面としているのが一般的である。これらをチャンバー22内にセットする。
続いて、チャンバー22内を真空にし、不活性ガスを充填する。その後、チャンバー22内に設置してある抵抗加熱ヒータ28に通電し、チャンバー22内の温度を下部から上部に向かって温度が高くなる様に温度勾配を設定した状態で昇温し、GaAs多結晶を融液化させ、GaAs融液29とする。更に、ルツボ25の先端に設置した種結晶27にGaAs融液29が接触するまで炉内温度を昇温し種付けを行なう。
続いてVB法の場合は、この状態から抵抗加熱ヒータ28の設定値を固定した状態のまま、ルツボ軸24を一定の速度で降下させることで、種結晶27からGaAs融液29を固化させてGaAs単結晶の製造を行う。また、VGF法の場合は、種付け後に、ルツボ軸24は移動させず、抵抗加熱ヒータ28の設定値を一定の割合で降温させることで、種結晶27からGaAs融液29を固化させてGaAs単結晶の製造を行う。
上述したLEC法及び縦型融液法(VB法、VGF法)には、それぞれに長所、短所がある。
LEC法の場合、急峻な温度勾配の条件のもとで結晶成長が行なわれる。その為、結晶の冷却が安易であり、結晶成長の高速化に適しており、スループットの面で非常に有利である。しかし、急温度勾配のもとでの結晶成長により、ウェハの面内転位密度がVB、VGF法と比較して高い(直径φ15.24cm(6インチ)サイズのウェハで面内平均転位密度が50,000〜100,000個/cm2)という点がある。ただし注釈を加えるならば、半絶縁性GaAsウェハの転位密度が電子デバイス特性に与える影響については未だ調査段階であり、単純に転位密度が低いものが良いという結論には到っていない。
一方、VB、VGF法の場合、緩やかな温度勾配のもとで結晶成長が行なわれる。よって、LEC法とは逆に、結晶成長の高速化に不向きであり、スループット面では不利である。しかし、ウェハの転位密度の低転位化には有利である(直径φ15.24cm(6インチ)サイズで面内平均転位密度が約10,000個/cm2)。
ところで、半絶縁性GaAsウェハは、高速動作および低消費電力を必要とする電子デバイス用の基板材料として用いられている。この電子デバイス用基板として電子デバイスメーカに供給された半絶縁性GaAsウェハは、その電子デバイス製造過程で、イオン注入後の活性化アニールに代表されるアニール処理(加熱処理)が施される。
イオン注入(ion implantation)は、GaAsウェハ表面に例えばSiイオンを打ち込むことで、ウェハの導電性を向上させることを目的とする。しかし、イオン注入プロセスで結晶の格子配列に乱れが発生し、そのため電気伝導率の向上も不十分な状態となる。そこで、結晶格子をきれいに再配列させる為に活性化アニール処理を実施する。
このアニール処理は各電子デバイスメーカで独自の条件で行なっているが、基本的には温度を約500〜900℃付近まで急昇温し、その後急冷するという方法が一般的に取られている手法である。
アニール処理技術に関しては、従来、LEC法と縦型融液法(VB法、VGF法)を比較考量し、LEC法よりも縦型融液法で製造したGaAs結晶によるウェハの方が低転位密度、低残留歪であることに着目して、これをイオン注入用基板として活用する試みがなされている(特許文献1参照)。ただし、実際に大量生産のレベルで縦型融液法で得た結晶を用いると、従来のLEC法によるGaAs結晶(LEC結晶)に較べ、安定した特性が得られないことがある。また、この縦型融液法で得たGaAs結晶の場合、従来からのLEC法によるGaAs結晶(LEC結晶)で行われていたのと同様の熱処理を施すと、特に直径7.62cm(3インチ)以上の大口径の結晶では、転位密度および残留歪が増加してしまうし、また均一化メカニズムもLEC結晶と異なる可能性がある。そこで特許文献1では、より安定して均一な電気特性が得られるGaAs結晶の製造条件、及び結晶の特性を絞り込むことにより、実際に生産に用いることのできる高品質なGaAsウェハを実現し、更には最適な熱処理条件を新たに検討するとしている。
特開平11-268997号公報
ところで、従来技術の問題点として、従来技術に記載したLEC法や縦型融液法(VB法、VGF法)で得たGaAs結晶を基板として用いる電子デバイスの製造では、イオン注入後の活性化アニール処理において、アニール処理後のGaAsウェハにスリップ転位が発生し、製品として使用出来ないという不具合が発生している。
スリップ転位が発生する最大の要因は、アニール処理時のウェハ面内の温度不均一が挙げられる。この点においては、各電子デバイスメーカでアニールの手法の改良を進めている。
しかし、近年、ウェハの大口径化が進んで来ており、GaAsウェハも従来の直径10.16cm(4インチ)サイズから直径15.24cm(6インチ)サイズへと主流が変わりつつあり、従来に増してアニール時のウェハ面内温度均一化に、より高度な制御を要する状況となっており、従来に増して大きな課題点となっている。
上述した特許文献1の場合、LEC法よりも縦型融液法(VB法、VGF法)の方が低転位密度、低残留歪のGaAs結晶が得られることから、これをイオン注入用基板として活用しようと試みている。
しかし、縦型融液法(VB法、VGF法)ではLEC法によるGaAs結晶(LEC結晶)に較べ安定した特性が得られず、また、LEC結晶で行われていたのと同様の熱処理を施すことができず、最適な熱処理条件を新たに検討する必要がある。
さらに、これが最も重要な点であるが、「縦型融液法(VB法、VGF法)の結晶の方が残留応力が低い」ということは、直ちにスリップ転位の発生も少ない、ということにはならない点である。本発明者等が鋭意研究努力した結果から言えば、活性化アニール後のスリップ転位の発生は単に残留応力だけに起因するものではない。
従来通りのLEC法であっても、スリップ転位の発生率の少ないGaAs結晶の特性、例えばウェハ面内転位密度(EPD値)や残留応力の値を絞り込むことができれば、実際にイオン注入用基板の生産に用いることのできる高品質なGaAsウェハを実現することができる。
そこで、本発明の目的は、上記課題を解決し、LEC法により又は縦型融液法(VB法、VGF法)であってもよいが、これらにより得られるGaAs結晶について、ウェハの面内転位密度(EPD値)及び残留応力を一定範囲に絞り込むことにより、イオン注入後の活性化アニールの如き熱処理においてスリップ転位の発生をなくした半絶縁性GaAsウェハ及びその製造方法を提供することにある。
上記目的を達成するため、本発明の半絶縁性GaAsウェハは、直径10.16cm(4インチ)以上の半絶縁性GaAsウェハであって、ウェハ面内の転位密度(EPD)が、30,000個/cm以上100,000個/cm以下であることを特徴とする。
ここで、応力の大きさによって偏向面が回転する光弾性現象を利用した測定によるウェハ面内残留歪値(|Sr-St|)が、1.8×10-5以下の範囲にあることが好ましい。
また、上記目的を達成するため、本発明の半絶縁性GaAsウェハの製造方法は、GaAs単結晶を成長させる際の結晶中の温度勾配を20℃/cm以上150℃/cm以下とすることにより、ウェハ面内の転位密度(EPD)を、30,000個/cm以上100,000個/cm以下とすることを特徴とする。
前記GaAs単結晶を成長させた後、更に前記GaAs単結晶にアニールを実施することが好ましい。
前記アニール時の最高到達温度を900℃以上1150℃以下とし、かつ前記GaAs単結晶中の温度勾配を0℃/cm以上12.5℃/cm以下とすることにより、ウェハ面内残留歪値(|Sr-St|)を、1.8×10-5以下の範囲とすることができる。
本発明によれば、半絶縁性GaAsウェハを基板として用いる電子デバイス製造において、イオン注入後の活性化アニールに代表されるウェハ加熱処理で発生するスリップ転位による製品不良を大幅に低減することが可能となり、電子デバイス製造における歩留の向上を図ることができる。
(発明の要点)
従来、半絶縁性GaAsウェハの転位密度が電子デバイス特性に与える影響については未だ調査段階であり、単純に転位密度が低いものが良いという結論には到っていない。
この点につき、本発明者等が鋭意研究努力した結果、同じ残留応力であれば、転位が多いGaAs結晶の方が活性化アニール後のスリップ転位が発生しにくい、ということを見出した。換言すれば、同じ残留応力であれば縦型融液法(VB法、VGF法)による結晶のウェハよりも、転位の多く出るLEC法による結晶のウェハの方のが、スリップ転位が発生しにくい。
そこで本発明は、次のようにスリップ転位の発生率の少ないGaAs結晶の特性を絞り込むことにより、LEC法であっても、実際にイオン注入用基板の生産に用いることのできる高品質なGaAsウェハを製造することに成功した。すなわち、一つはウェハ面内の転位密度(以下EPDと称する)であり、これは3×104個/cm2≦EPD≦1×105個/cm2の範囲にあること、また他の一つは光弾性測定により得られるウェハ面内の残留歪値(|Sr-St|)であり、これは1.8×10-5以下の範囲にあることである。
なお特許文献1では、面内の平均転位密度が1×104個cm2以下で、光弾性測定により得られる平均残留歪(|Sr-St|)が1×10-5未満であるとしているので、ウェハ面内の転位密度(EPD)を中心として比較する限り、本発明の範囲から外れたものとなっている。
以下、本発明の数値限定について詳しく説明する。
(ウェハ面内のEPDの範囲)
本発明においてウェハ面内のEPDを3×104個/cm2以上1×105個/cm2以下の範囲とした理由は、転位があることにより、金属全般に一般的に見られる現象として、転位発生部分では塑性変形が起き、塑性変形により転位が複雑に絡まり合い加工硬化がもたらされる。これにより、アニール時にかかる熱応力に対して強くなり、スリップ転位の発生が低減出来ると考えたからである。この加工硬化については、検証実験によりEPDの値が3×104個/cm2以上から得られるという結果を得た。また、EPDの値が1×105個/cm2以下とした理由は、加工硬化が得られスリップ転位の低減効果があるものの、EPDが1×105個/cm2を超えると、結晶の亜粒界発生の可能性が高くなり、製品として使用不可となるためである。
(ウェハ面内の残留歪値|Sr-St|の範囲)
本発明においてウェハ面内の残留歪値|Sr-St|を1.8×10-5以下とした理由は、発明者の近年の調査によりウェハ面内の残留歪値とスリップ転位の発生との間に相関があることが判ってきており、残留歪値が高いとスリップ転位の発生率が徐々に高くなる傾向が見られる。また、ウェハ面内の残留歪値がある値を超えると、アニールでのスリップ転位の発生率が一気に高くなる臨界点があることが判ってきた。その臨界点が、|Sr-St|=1.8×10-5付近であることから、残留歪値を上記の範囲としたものである。
(ウェハ面内の残留歪値|Sr-St|の測定方法)
残留歪の評価方法については、例えば、Rev.Sci. Instrum.,Vol.64,No.7,pp.1815-1821 July 1993に記載されている光弾性現象を利用した測定方法が用いられる。測定原理の概略としては、赤外光源によりウェハに光源を照射し、その透過光の偏向面の回転角度を検知する,この偏向面の回転角度はウェハの残留応力により決定されるため、これを検知する事で、ウェハの残留応力の測定が可能となる。
(残留歪値|Sr-St|の定義)
次に、|Sr-St|の定義について説明する。ウェハの残留歪は、円柱座標での半径方向の歪であるSrと円柱接線方向の歪であるStの差の絶対値である|Sr-St|により算出することが出来る。ここで|Sr-St|は下記に示す関係式で定義される。
Figure 2007182361
λ:光源の波長
d:ウェハの厚さ
n:屈折率
δ:サンプルの複屈折により生じる位相差
ψ:主振動方位角
11、p12、p44:光弾性定数
上記の式からδ及びψを測定する事でウェハの残留応力である|Sr-St|を算出する事が出来る。
(GaAs単結晶を成長する際の結晶中の温度勾配の範囲)
本発明においては、GaAs単結晶を成長する際の結晶中の温度勾配の範囲を20℃/cm以上150℃/cm以下としているが、この理由は以下の通りである。
結晶中に発生する転位は、一つに結晶が成長時に受ける熱応力が影響している。結晶は熱応力、つまりは結晶がある温度勾配を持った状態下におかれた場合、その応力を緩和する方向に転位が発生すると考えられている。そこで、本発明者らは、EPDの値を上記の3×10個/cm以上1×10個/cm以下とする為に、結晶成長時の結晶中に所定の温度勾配を設ける事でEPDの値を制御することを考えた。
このため、結晶中の温度勾配の最適範囲の決定に当っては、LEC法及びVB法(若しくはVGF法)の両手法を用いてGaAs単結晶成長を行ない、その結晶成長において、結晶中の温度勾配の設定を変え、その時のEPDの値がどうなるか実験を行なった。
図4に、結晶中の温度勾配と得られた結晶のEPDの相関関係を示す。
この図より、結晶成長時の結晶中の温度勾配が20℃/cm以上150℃/cm以下の範囲の時、再現性良く、EPDが30,000個/cm以上100,000個/cm以下の範囲を満足する事が分る。
従って、本発明では、半絶縁性GaAsウェハを得る為のGaAs単結晶を成長する際の結晶中の温度勾配の範囲を20℃/cm以上150℃/cm以下に設定している。
(アニール条件の好適な範囲)
本発明においては、上記のGaAs単結晶成長時の温度勾配により結晶成長を行なった後、アニールを実施する場合には、そのアニール条件として、最高到達温度が900℃以上1150℃以下、アニール時の結晶中の温度勾配が0℃/cm以上12.5℃/cm以下が好ましいとしているが、この理由は以下の通りである。
上記のように、GaAs単結晶を成長する際の結晶中の温度勾配の範囲を20℃/cm以上150℃/cm以下に設定することで、EPDの値を上記の3×10個/cm以上1×10個/cm以下に制御することが可能であるが、一方で結晶にあえて熱応力を加える事から結晶内に残留応力を発生させてしまうという一面がある。
この点に関して、本発明者らは、図4で示した実験を行なった結晶において、温度勾配の設定条件を20℃/cm以上150℃/cm以下に設定したロットのみ抜き出して、結晶成長後にアニール等の処理をしない状態でウェハを採取し、ウェハ面内残留歪|Sr-St|を測定した。
図5に、測定したウェハ面内残留歪とロット数の関係を示す。
この結果、|Sr-St|の平均値が1.93×10-5となり、|Sr-St|≦1.8×10-5を再現性良く制御する事が困難な結果となった。
そこで、本発明者らは、誠意工夫の結果、温度勾配の設定条件を20℃/cm以上150℃/cm以下に設定して結晶成長を行なった結晶においても、結晶成長後に上記したアニール処理を施す事で、熱応力によって結晶内に残留していた歪を効率良く除去する事が出来、その結果、ウェハ面内残留歪値を1.8×10-5以下の範囲内に制御する事が可能である事を見出した。
アニール条件の最適化に当っては、図5の残留歪測定の結果を受けて、1.9×10-5(平均値)、2.3×10-5(最大値)、1.5×10‐5(最小値)の3サンプルを用意して、アニール時の最高到達温度、及び結晶中の温度勾配をパラメータにとって残留応力の変化を測定し、最適条件の把握を実施した。
表1、2、3に各サンプル毎のアニール後の残留応力|Sr-St|の値を示す。
Figure 2007182361
Figure 2007182361
Figure 2007182361
表1〜3において、網掛けされた欄は、アニール前の残留応力値に対して低減が見られ、且つ|Sr-St|が1.8×10-5以下の値を達成出来たアニール条件である。また、表内の「測定不可」は、結晶表面がアニールに用いた炉のヒータのオーバーシュートにより温度がGaAsの融点まで上昇してしまい、結晶表面が融解してしまった為、測定が出来なくなってしまったものである。
表1〜3の結果から、全てのサンプルにおいて、アニール前の残留応力値に対して低減が見られ、且つ|Sr-St|が1.8×10-5以下を達成出来たアニール条件は、900℃以上1150℃以下であり、かつアニール時の結晶中の温度勾配が0℃/cm以上12.5℃/cm以下という結果を得た。以上の結果より、アニール条件の最適化を決定した。
本発明の半絶縁性GaAsウェハの製造方法では、LEC法により製造したGaAs単結晶からも、イオン注入後の活性化アニール処理においてスリップ転位を生じない半絶縁性GaAsウェハが得られるという点に特色がある。勿論、縦型融液法(VB法、VGF法)により製造したGaAs単結晶からも、ウェハ面内の転位密度(EPD)とウェハ面内残留歪値(|Sr-St|)を上記の規定範囲とする半絶縁性GaAsウェハを得ることができる。また、ウェハのサイズは必ずしも直径15.24cm(6インチ)以上である必要はなく、直径10.16cm(4インチ)以上の半絶縁性GaAsウェハについても適用することができる。
直径15.24cm(6インチ)の半絶縁性GaAsウェハを用いて、EPD及び残留歪値の2つをパラメータにとりウェハをそろえ、それらのウェハを用いてアニール実験を実施し、スリップの発生率を調査した。用意したウェハは、EPDの値に応じて、30,000〜100,000個/cmの範囲ではLEC法で製造したウェハを、30,000個/cm未満の範囲ではVGF法で製造したウェハを用いた。また、EPDの値が30,000〜100,000個/cmのウェハをLEC法で製造する際には、結晶成長時の結晶中の温度勾配を20℃/cm以上150℃/cm以下に調節する事でEPDの値を調整した。また、EPDの値が30,000個/cm未満のウェハをVGF法で製造する際には、結晶成長時の結晶中の温度勾配を20℃/cm未満の値で調整する事でEPDの値を調整した。更に、ウェハ面内の残留応力については、実験に必要な残留応力値に応じて、結晶成長後に、上記範囲のアニールを実施、若しくは実施しない事で実験用のウェハサンプルを揃えた。
以下、実験に使用したGaAs結晶の製造方法について記載する。
まず、LEC法を用いたGaAs単結晶製造方法について、図1に従って説明する。
原料の容器となるルツボ5としてPBN製ルツボを用い、このルツボ5にGaとAs及びAsの揮発防止材である三酸化硼素6を入れ、これをチャンバー2内にセットした。なお、チャージした重量は、Ga:15,000g、As:16,500g、三酸化硼素6:2,000gとした。また、引上軸3の先端に結晶の元となる種結晶7を取りつけた。
チャンバー2にこれらの原料をセットした後、チャンバー2内を真空にし、不活性ガスを充填した。その後、チャンバー2内に設置してある抵抗加熱ヒータ8に通電してチャンバー2内の温度を昇温させ、GaとAsを合成しGaAsを作製した。その後、更に昇温させGaAsを融液化させ、GaAs融液9とした。続いて、引上軸3、ルツボ軸4を回転方向が逆になるように回転させた。この状態で、引上軸3を先端に取り付けてある種結晶7がGaAs融液9に接触するまで下降させた。続いて、抵抗加熱ヒータ8の設定温度を徐々に下げつつ引上軸3を一定の速度で上昇させることで、種結晶7から徐々に結晶径を太らせながら結晶肩部を形成した。結晶肩部の形成後、目標とする結晶外径となったならば、外径を一定に保つように外形制御を行いつつ、GaAs単結晶10の製造を行った。ここで、この種結晶から結晶を成長する過程において、抵抗加熱ヒータ8の温度設定値や形状、更にはチャンバー2内の炉内部材構造等を調整する事で、結晶成長時のGaAs単結晶10の結晶中の温度勾配の調整を図った。
次に、縦型融液法を用いたGaAs単結晶の製造方法について、図2に従って説明する。
原料の容器となるルツボ25としてPBN製ルツボを用い、このルツボ25に、GaAs多結晶及びAsの揮発防止材である三酸化硼素26を入れた。なお、チャージした重量は、GaAs多結晶を20,000g、三酸化硼素26を2,000gとした。また、ルツボ25の先端に、結晶の元となる種結晶27を取りつけた。これらをチャンバー22内にセットした。続いて、チャンバー22内を真空にし、不活性ガスを充填した。その後、チャンバー22内に設置してある抵抗加熱ヒータ28に通電し、チャンバー22内の温度を下部から上部に向かって温度が高くなる様に温度勾配を設定した状態で昇温し、GaAs多結晶を融液化させ、GaAs融液29とした。なお、今回の実験では炉内の温度勾配を20℃/cm以下に設定して結晶成長を実施した。続いて、ルツボ25の先端に設置し
た種結晶27にGaAs融液29が接触するまで炉内温度を昇温し種付けを行なった。続いて、抵抗加熱ヒータ28の設定値を一定の割合で降温させる事で種結晶27からGaAs融液を固化させる事でGaAs単結晶の製造を実施した。
以上、2通りの結晶製造方法により得られたGaAs単結晶をスライス、面取り、研磨を経てGaAsウェハを準備した。
次に、アニール処理の実験は、図3に示すウェハアニール実験炉14を用いて実施した。このウェハアニール実験炉14は、チャンバー15内にウェハ配置板16があり、その上面にGaAsウェハ18を配置する構造となっている。また、ウェハ配置板16の下部に、横方向に3つの加熱ゾーンを有する3ゾーン構造ヒータ17を配置した構造となっている。この3ゾーン構造ヒータ17の各ゾーンは、GaAsウェハ18の両端と中央に位置するように配置してあり、これら3ゾーンのヒータ設定温度を調整することで、ウェハ面内の温度分布を自由に調整することが可能となっている。
今回の実験では、ウェハアニール実験炉14の温度設定をウェハ中央部で850℃、ウェハ両端で830℃とし、ウェハ面内で中央、両端の温度差が20℃となるよう設定した。そして、この温度設定値に到達するまでの時間を30分、到達後、5分間保持、その後1時間で常温まで冷却を行なった。
この温度条件のもとで、EPD及び残留歪値をパラメータに取り、数通りの組み合わせのウェハを用意し、実験を行なった。具体的には、ウェハ面内EPD値については、0.8、1、3、5、8、10(×104個/cm2)とし、ウェハ面内残留歪値(|Sr-St|)については、0.9〜2.0(×10-5)とした組み合わせのウェハを用意し、実験を行なった。なお、当実験ではEPD、残留歪値の各組み合わせ毎に10枚のウェハを用意して実験を行ない、その時のスリップ転位の発生率を調べた。この結果を表4に示す。
Figure 2007182361
上記の表4の結果からも明らかな様に、ウェハ面内のEPDの値が、30,000個/cm以上100,000個/cm以下の範囲であり、なお且つ、ウェハ面内残留歪値|Sr-St|が、1.8×10-5以下の範囲(表4の網掛け領域)では、スリップ転位の発生率が最大でも20%であり、本発明の有効性を示す結果となった。
LEC法によるGaAs単結晶の製造方法の説明に供する装置の概略図である。 縦型融液法(VB法、VGF法)によるGaAs単結晶の製造方法の説明に供する装置の概略図である。 ウェハアニール処理の実験炉を示した概略図である。 結晶成長時の結晶中の温度勾配とEPDとの相関関係を示すグラフである。 温度勾配の設定条件を20℃/cm以上150℃/cm以下に設定して成長させた結晶に、アニール処理を実施しないで、ウェハ面内の残留応力を測定した結果を示すグラフである。
符号の説明
1 LEC法のGaAs単結晶製造装置
2 チャンバー
3 引上軸
4 ルツボ軸
5 PBNルツボ
6 三酸化硼素
7 種結晶
8 抵抗加熱ヒータ
9 GaAs融液
10 GaAs単結晶
14 ウェハアニール実験炉
15 チャンバー
16 ウェハ配置板
17 3ゾーン構造ヒータ
18 GaAsウェハ
21 縦型融液法(VB法、VGF法)のGaAs単結晶製造装置
22 チャンバー
24 ルツボ軸
25 PBNルツボ
26 三酸化硼素
27 種結晶
28 抵抗加熱ヒータ
29 GaAs融液

Claims (5)

  1. 直径10.16cm(4インチ)以上の半絶縁性GaAsウェハであって、ウェハ面内の転位密度(EPD)が、30,000個/cm以上100,000個/cm以下であることを特徴とする半絶縁性GaAsウェハ。
  2. 応力の大きさによって偏向面が回転する光弾性現象を利用した測定によるウェハ面内残留歪値(|Sr-St|)が、1.8×10-5以下の範囲にあることを特徴とする請求項1記載の半絶縁性GaAsウェハ。
  3. GaAs単結晶を成長させる際の結晶中の温度勾配を20℃/cm以上150℃/cm以下とすることにより、ウェハ面内の転位密度(EPD)を、30,000個/cm以上100,000個/cm以下とすることを特徴とする半絶縁性GaAsウェハの製造方法。
  4. 前記GaAs単結晶を成長させた後、更に前記GaAs単結晶にアニールを実施することを特徴とする請求項3記載の半絶縁性GaAsウェハの製造方法。
  5. 前記アニール時の最高到達温度を900℃以上1150℃以下とし、かつ前記GaAs単結晶中の温度勾配を0℃/cm以上12.5℃/cm以下とすることにより、ウェハ面内残留歪値(|Sr-St|)を、1.8×10-5以下の範囲とすることを特徴とする請求項4記載の半絶縁性GaAsウェハの製造方法。
JP2006017348A 2005-01-31 2006-01-26 電子デバイス用半絶縁性GaAsウェハ及びその製造方法 Expired - Fee Related JP4715528B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006017348A JP4715528B2 (ja) 2005-01-31 2006-01-26 電子デバイス用半絶縁性GaAsウェハ及びその製造方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2005022843 2005-01-31
JP2005022843 2005-01-31
JP2005353624 2005-12-07
JP2005353624 2005-12-07
JP2006017348A JP4715528B2 (ja) 2005-01-31 2006-01-26 電子デバイス用半絶縁性GaAsウェハ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2007182361A true JP2007182361A (ja) 2007-07-19
JP4715528B2 JP4715528B2 (ja) 2011-07-06

Family

ID=38338755

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006017348A Expired - Fee Related JP4715528B2 (ja) 2005-01-31 2006-01-26 電子デバイス用半絶縁性GaAsウェハ及びその製造方法

Country Status (1)

Country Link
JP (1) JP4715528B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012236750A (ja) * 2011-05-13 2012-12-06 Hitachi Cable Ltd GaAs単結晶ウエハ及びその製造方法
WO2020121526A1 (ja) * 2018-12-14 2020-06-18 住友電気工業株式会社 半絶縁性GaAs基板およびGaAs基板の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05339100A (ja) * 1992-04-10 1993-12-21 Sumitomo Electric Ind Ltd 化合物半導体単結晶およびその成長方法
JPH06271395A (ja) * 1993-03-17 1994-09-27 Hitachi Cable Ltd 化合物半導体結晶の製造方法
JPH08310893A (ja) * 1995-03-16 1996-11-26 Sumitomo Electric Ind Ltd 単結晶の成長方法及びその装置
JPH09235191A (ja) * 1996-03-04 1997-09-09 Sumitomo Electric Ind Ltd 単結晶の成長方法及びその装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05339100A (ja) * 1992-04-10 1993-12-21 Sumitomo Electric Ind Ltd 化合物半導体単結晶およびその成長方法
JPH06271395A (ja) * 1993-03-17 1994-09-27 Hitachi Cable Ltd 化合物半導体結晶の製造方法
JPH08310893A (ja) * 1995-03-16 1996-11-26 Sumitomo Electric Ind Ltd 単結晶の成長方法及びその装置
JPH09235191A (ja) * 1996-03-04 1997-09-09 Sumitomo Electric Ind Ltd 単結晶の成長方法及びその装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012236750A (ja) * 2011-05-13 2012-12-06 Hitachi Cable Ltd GaAs単結晶ウエハ及びその製造方法
WO2020121526A1 (ja) * 2018-12-14 2020-06-18 住友電気工業株式会社 半絶縁性GaAs基板およびGaAs基板の製造方法

Also Published As

Publication number Publication date
JP4715528B2 (ja) 2011-07-06

Similar Documents

Publication Publication Date Title
TW522456B (en) Silicon single crystal wafer and method for manufacturing the same
KR102157388B1 (ko) 실리콘 단결정 제조 방법 및 장치
JP2000031150A (ja) シリコン基板の熱処理方法及びその基板、その基板を用いたエピタキシャルウエーハ
US7255740B2 (en) Method of growing hexagonal single crystals and use of same as substrates for semiconductor elements
JP5120337B2 (ja) シリコン単結晶の製造方法、シリコン単結晶の温度推定方法
TWI639192B (zh) 矽晶圓之良否判斷方法、使用該方法之矽晶圓製造方法以及矽晶圓
US10100430B2 (en) Method for growing silicon single crystal
TWI677602B (zh) β-GaO系單晶基板
KR20170074192A (ko) 열 공여체를 형성하도록 사용된 어닐링 노의 교정 방법
JP6547360B2 (ja) CaMgZr置換型ガドリニウム・ガリウム・ガーネット(SGGG)単結晶の育成方法およびSGGG単結晶基板の製造方法
WO2001063023A1 (fr) Procede permettant de faire pousser des monocristaux de semi-conducteur
WO1992005579A1 (en) Semiconductor wafer heat treatment method
KR101862157B1 (ko) 단결정 실리콘 잉곳 제조 방법 및 장치
JP4715528B2 (ja) 電子デバイス用半絶縁性GaAsウェハ及びその製造方法
JP5088338B2 (ja) シリコン単結晶の引き上げ方法
JP4655861B2 (ja) 電子デバイス用基板の製造方法
JP2019210199A (ja) シリコン単結晶の製造方法
JP2007284324A (ja) 半導体単結晶の製造装置及び製造方法
JP5928363B2 (ja) シリコン単結晶ウエーハの評価方法
JP2008174415A (ja) 半絶縁性GaAsウエハ及びその製造方法
JP2012236750A (ja) GaAs単結晶ウエハ及びその製造方法
JP6459944B2 (ja) シリコン単結晶の製造方法
CN100396828C (zh) 半绝缘性GaAs晶片及其制造方法
JP2020001977A (ja) シリコン単結晶の酸素縞平坦化製造条件の決定方法、それを用いたシリコン単結晶の製造方法、及び、シリコン単結晶ウェーハ
JP2007284323A (ja) 半導体単結晶の製造装置及び製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100921

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110314

R150 Certificate of patent or registration of utility model

Ref document number: 4715528

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140408

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees