TWI639192B - 矽晶圓之良否判斷方法、使用該方法之矽晶圓製造方法以及矽晶圓 - Google Patents

矽晶圓之良否判斷方法、使用該方法之矽晶圓製造方法以及矽晶圓 Download PDF

Info

Publication number
TWI639192B
TWI639192B TW105119401A TW105119401A TWI639192B TW I639192 B TWI639192 B TW I639192B TW 105119401 A TW105119401 A TW 105119401A TW 105119401 A TW105119401 A TW 105119401A TW I639192 B TWI639192 B TW I639192B
Authority
TW
Taiwan
Prior art keywords
wafer
heat treatment
cri
oxygen concentration
concentration
Prior art date
Application number
TW105119401A
Other languages
English (en)
Other versions
TW201715611A (zh
Inventor
藤瀬淳
小野敏昭
Original Assignee
Ｓｕｍｃｏ股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ｓｕｍｃｏ股份有限公司 filed Critical Ｓｕｍｃｏ股份有限公司
Publication of TW201715611A publication Critical patent/TW201715611A/zh
Application granted granted Critical
Publication of TWI639192B publication Critical patent/TWI639192B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/17—Systems in which incident light is modified in accordance with the properties of the material investigated
    • G01N21/25—Colour; Spectral properties, i.e. comparison of effect of material on the light at two or more different wavelengths or wavelength bands
    • G01N21/31—Investigating relative effect of material at wavelengths characteristic of specific elements or molecules, e.g. atomic absorption spectrometry
    • G01N21/35—Investigating relative effect of material at wavelengths characteristic of specific elements or molecules, e.g. atomic absorption spectrometry using infrared light
    • G01N21/3563—Investigating relative effect of material at wavelengths characteristic of specific elements or molecules, e.g. atomic absorption spectrometry using infrared light for analysing solids; Preparation of samples therefor
    • G01N2021/3568—Investigating relative effect of material at wavelengths characteristic of specific elements or molecules, e.g. atomic absorption spectrometry using infrared light for analysing solids; Preparation of samples therefor applied to semiconductors, e.g. Silicon
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/17—Systems in which incident light is modified in accordance with the properties of the material investigated
    • G01N21/25—Colour; Spectral properties, i.e. comparison of effect of material on the light at two or more different wavelengths or wavelength bands
    • G01N21/31—Investigating relative effect of material at wavelengths characteristic of specific elements or molecules, e.g. atomic absorption spectrometry
    • G01N21/35—Investigating relative effect of material at wavelengths characteristic of specific elements or molecules, e.g. atomic absorption spectrometry using infrared light
    • G01N2021/3595—Investigating relative effect of material at wavelengths characteristic of specific elements or molecules, e.g. atomic absorption spectrometry using infrared light using FTIR
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N2201/00—Features of devices classified in G01N21/00
    • G01N2201/12—Circuits of general importance; Signal processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Biochemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Analytical Chemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Ceramic Engineering (AREA)

Abstract

提供能夠精確判斷在施加元件製作程序的熱處理後是否發生滑移差排的矽晶圓之良否判斷方法、使用該方法之矽晶圓製造方法以及矽晶圓。
特徵在於：求出矽晶圓中，在元件製作程序中施以熱處理後的析出氧濃度及殘存氧濃度(步驟S2)，再基於已求出的析出氧濃度及殘存氧濃度，求出在該元件製作程序中於矽晶圓發生滑移差排的臨界剪應力τcri(步驟S3)，比較已求出的臨界剪應力τcri和元件製作程序的熱處理中施於矽晶圓的熱應力τ，若該熱應力τ在該臨界剪應力τcri以上，判斷為在該元件製作程序中於矽晶圓發生滑移差排，若該熱應力τ低於該臨界剪應力τcri，則判斷為在該元件製作程序中於矽晶圓不發生滑移差排(步驟S4)。

Description

矽晶圓之良否判斷方法、使用該方法之矽晶圓製造方法以及矽 晶圓
本發明係關於矽晶圓之良否判斷方法、使用該方法之矽晶圓製造方法以及矽晶圓，尤其是關於能夠精確判斷在施加元件製作程序的熱處理後是否發生滑移差排的矽晶圓之良否判斷方法、使用該方法之矽晶圓製造方法以及矽晶圓。
例如，用丘克拉斯基(Czochralski，CZ)法作成的拋光矽晶圓片(Polished Wafer)中一定會含有的氧，通常其一部分在元件製作程序中會析出而形成吸除位置。
在此，已經得知(例如，參照非專利文獻1及2)：對矽晶圓施加熱處理時，晶圓中含有的氧和矽反應而發生氧析出物(Bulk Micro Defect，BMD)。當此氧析出過度進行時，矽晶圓的機械強度降低，在元件製作程序中的低負荷應力之下也會發生滑移差排，使晶圓發生翹曲。另外，在非專利文獻3中記載了，當BMD尺寸變大時，在晶圓中負荷熱應力時其滑移差排的發生亦增加。
像這樣元件製作程序中之滑移差排的發生造成矽元件的成品率降低，所以亟需有在元件製作程序的熱處理之後也不會發生滑移差排的矽晶圓。關於滑移差排的抑制，在專利文獻1中記載了，使BMD尺寸變小，以增加從BMD發生的滑移差排的發生應力，進而抑制因為氧析出而造成矽晶圓的強度降低。
另外，在專利文獻2中，晶圓中形成高密度的小尺寸BMD，但抑制大尺寸BMD的密度，有助於抑制滑移差排的發生。
先行技術文獻
專利文獻
專利文獻1：國際公開第2006/003812號小冊。
專利文獻1：日本專利公開第2008-103673號公報
非專利文獻
非專利文獻1：B.Leroy and C.Plougonven，Journal of the Electrochemical Society，1980，Vol.127，p.961
非專利文獻2：Hirofumi Shimizu，Tetsuo Watanabe and Yoshiharu Kakui，Japanese Journal of Applied Physics，1985，Vol.24，p.815
非專利文獻3：Koji Sueoka，Masanori Akatsuka，Hisashi Katahama and Naoshi Adachi，Japanese Journal of Applied Physics，1997，Vol.36，p.7095
但是，近年來在矽的元件製作程序中大量使用高速升降溫製程，使得矽晶圓暴露在較過去還要嚴酷的熱應力中，而使得矽晶圓內變成滑移差排容易發生的環境。
然而，專利文獻1及2雖然記載了BMD尺寸或密度和滑移差排之發生的關係，但是專利文獻1及2的方法並不足以避免在過酷環境下所發生的滑移差排。
因此，本發明的目的在於提供能夠精確判斷在施加元件製作程序的熱處理後是否發生滑移差排的矽晶圓之良否判斷方法、使用該方法之矽晶圓製造方法以及矽晶圓。
本案發明人致力於找出解決上述課題的方法。本案發明人在先前的申請案(日本專利公開2011-238664號、日本專利第5533210號)中提出一種熱處理方法，其在晶圓製造階段中對矽晶圓施以適當的熱處理，使得在元件製作程序中不會發生滑移差排，並且發現在元件製作程序中發生滑移差排的臨界剪應力τcri與CO/L有密切關係，其中CO/L為晶圓製造階段中經過熱處理的晶圓中殘存氧濃度CO對BMD尺寸L之比(亦即，L的倒數1/L和CO之積)。
但是，矽晶圓中的BMD尺寸L會隨著時間經過而增大，但殘存氧濃度CO會減少。亦即，滑移差排發生的臨界剪應力τcri隨著時間經過而降低，使得滑移差排容易發生。因此，為了製造出在元件製作程序中不會發生滑移差排的矽晶圓，必須要考慮元件製作程序中BMD尺寸L及殘存氧濃度CO的變化，基於「在元件製作程序施以熱處理後」的BMD尺寸L及殘 存氧濃度CO來求出臨界剪應力τcri。
在此，BMD尺寸L的測定一般係使用穿透式電子顯微鏡(Transmission Electron Microscope，TEM)來進行，但因為測定值的波動大，所以測定需要相當多的時間。因此，本案發明人想到測定析出氧濃度△Oi而非BMD尺寸L。亦即，BMD尺寸L和析出氧濃度△Oi為1：1的關係，BMD尺寸L和析出氧濃度△Oi成比例。而且，析出氧濃度△Oi的測定係使用傅立葉紅外線光譜儀.(Fourier Transform Infrared Spectroscopy，FT-IR)測定全體的值，所以測定的波動少，測定本身非常簡便。因此，想到測定析出氧濃度△Oi而非BMD尺寸L。
另外，本案發明人為了要更精確地求出臨界剪應力τcri而持續檢討的結果，發現將臨界剪應力τcri定式化為元件製作程序中施以熱處理後的矽晶圓中之析出氧濃度△Oi的倒數1/△Oi和殘存氧濃度CO的和是很有效的。而且，將由此定式化後的公式求出的臨界剪應力τcri和元件製作程序的熱處理中施於矽晶圓的熱應力τ比較，能夠高精度判斷在元件製作程序中是否會發生滑移差排，而能夠判斷矽晶圓的良否，進而完成本發明。
亦即，本發明的要旨構成如下述。
(1)矽晶圓之良否判斷方法，其特徵在於：求出矽晶圓中，在元件製作程序中施以熱處理後的析出氧濃度及殘存氧濃度之後，基於已求出的該析出氧濃度及該殘存氧濃度，求出在該元件製作程序中於矽晶圓發生滑移差排的臨界剪應力τcri，比較已求出的該臨界剪應力τcri和該元件製作程序的熱處理中 施於矽晶圓的熱應力τ，若該熱應力τ在該臨界剪應力τcri以上，判斷為在該元件製作程序中於矽晶圓發生滑移差排，若該熱應力τ低於該臨界剪應力τcri，則判斷為在該元件製作程序中於矽晶圓不發生滑移差排。
(2)如(1)記載的矽晶圓之良否判斷方法，其中該臨界剪應力τcri係依據後述式(A)而決定：[數學式1]τ cri =24.6×(1/△O i )+7.0×10-5×C O ×exp(0.91eV/kT) (A)
上式中，△Oi為該析出氧濃度、CO為該殘存氧濃度、T為該熱處理的溫度、k為波茲曼常數(Boltzmann constant)。
(3)如上述(1)或(2)記載的矽晶圓之良否判斷方法，其中求出在該元件製作程序中的熱處理後之該析出氧濃度△Oi及該殘存氧濃度CO的處理，係在該元件製作程序中對該矽晶圓施以熱處理之後，測定該熱處理後的矽晶圓中之該析出氧濃度及該殘存氧濃度。
(4)如上述(1)或(2)記載的矽晶圓之良否判斷方法，其中求出在該元件製作程序中的熱處理後之該析出氧濃度△Oi及該殘存氧濃度CO的處理，係藉由模擬計算執行之。
(5)如上述(1)~(4)中任一項記載的矽晶圓之良否判斷方法，其係將該矽晶圓投入熱處理裝置加熱，並基於被加熱後的該矽晶圓的半徑方向的溫度分布求出該熱應力τ。
(6)如上述(1)~(4)中任一項記載的矽晶圓之良否判斷方法，其中該熱應力τ係藉由模擬計算求出。
(7)矽晶圓的製造方法，其特徵在於：培育單結晶 矽晶棒(ingot)，其係以可以得到依據上述(1)~(6)記載的矽晶圓之良否判斷方法判斷為在該元件製作程序中不會發生滑移差排的矽晶圓的培育條件執行之，對於培育出的該單結晶矽晶棒施以晶圓加工處理。
(8)如上述(7)記載的矽晶圓的製造方法，其中該元件製作程序中的熱處理後之該析出氧濃度為0.06×1017atoms/cm3以上0.8×1017atoms/cm3以下。
(9)如上述(7)或(8)記載的矽晶圓的製造方法，其中該元件製作程序中的熱處理後之該殘存氧濃度為10×1017atoms/cm3以上18×1()17atoms/cm3以下。
(10)矽晶圓，其所具有的析出氧濃度及殘存氧濃度使得元件製作程序中施加的熱應力τ低於該元件製作程序中發生滑移差排的臨界剪應力τcri。
(11)如上述(10)記載的矽晶圓，其中該元件製作程序中的熱處理後之該析出氧濃度為0.06×1017atoms/cm3以上0.8×1017atoms/cm3以下。
(12)如上述(10)或(11)記載的矽晶圓，其中該元件製作程序中的熱處理後之該殘存氧濃度為10×1017atoms/cm3以上18×1017atoms/cm3以下。
依據本發明，能夠高精度地求出元件製作程序中發生滑移差排的臨界剪應力，並能夠高精度地判斷是否會因為元件製作程序的熱處理而使得矽晶圓中發生滑移差排。
第1圖為本發明的矽晶圓之良否判斷方法的一實施形態的流程圖。
第2圖為表示樣本晶圓中的殘存氧濃度和析出氧濃度之關係的圖。
第3圖為說明高溫三點彎曲試驗的圖。
第4圖為表示高溫三點彎曲試驗中施於樣本晶圓中的應力分布的圖。
第5圖為表示由高溫三點彎曲試驗所得到的殘存氧濃度和臨界剪應力之關係的圖。
第6圖為表示由高溫三點彎曲試驗所得到的殘存氧濃度和臨界剪應力之關係的圖。
第7圖為說明本發明中使用的臨界剪應力的公式中的成分之圖。
第8圖為表示臨界剪應力的實驗值和計算值之關係的圖。
第9圖為本發明之矽晶圓的製造方法的一實施形態的流程圖。
第10圖為表示高溫四點彎曲試驗中施於樣本晶圓中的應力分布的圖。
第11圖為表示依據本發明可以高精度地預測元件製作程序中的滑移差排的圖。
(矽晶圓之良否判斷方法)
以下，參照圖式說明本發明的實施形態。第1圖表示本發 明的矽晶圓之良否判斷方法之一實施形態的流程圖。首先，在步驟S1中，準備矽晶圓W。此矽晶圓W可以為，用CZ法或懸浮帶區法(Floating Zone，FZ)法培育的單結晶矽晶棒I施以公知的外圍研磨、切片、粗磨(lapping)、蝕刻、鏡面研磨的加工處理而得到的，具有特定的厚度的矽晶圓。單結晶矽晶棒I的培育係可以適當地調整氧濃度或碳濃度、氮濃度等，以使得從培育出來的矽晶棒I得到的矽晶圓W具有所欲之特性。另外，亦可添加適當的摻雜(dopant)作成n型或p型的導電型。
繼之，在步驟S2中，求出在矽晶圓W中，在元件製作程序中施以熱處理後的析出氧濃度△Oi及殘存氧濃度CO。在本發明中，求出矽晶圓W中，「在元件製作程序中施以熱處理後」的析出氧濃度△Oi及殘存氧濃度CO。
在此，「在元件製作程序中施以熱處理後」的析出氧濃度△Oi及殘存氧濃度CO，可以藉由後述方法求出：實際上對上記矽晶圓W施以熱處理(其係為元件製作程序中施加之熱處理、或者模仿元件製作程序中施加的熱處理)，測定熱處理後的析出氧濃度△Oi及殘存氧濃度CO。這種熱處理可以使用高速升降溫(Rapid Thermal Annealing，RTA)裝置等來執行。
一般而言，在元件製作程序中施加的熱處理係由複數的步驟構成，在各步驟中進行後述處理：從開始溫度升溫到既定的熱處理溫度後，維持一定時間，之後再降溫到結束溫度。在本發明中，在元件製作程序中施加的熱處理由複數的步驟構成時，係採用熱應力τ最高之程序的熱處理溫度。
像這樣熱處理後，在矽晶圓W殘存的析出氧濃度 △Oi及殘存氧濃度CO係依據ASTM F121-1979規定的紅外線吸收法，如上述般以FT-IR測定之。
另外，也可以不實際上將元件製作程序中施加的熱處理施於矽晶圓W，而藉由模擬計算求出熱處理後的析出氧濃度△Oi及殘存氧濃度CO。具體言之，可以利用公知的數值解析技術(例如，參照Sumio Kobayashi，Journal of Crystal Growth，1997，Vol.174，p.163)求出。相對於對矽晶圓W進行熱處理的情況，藉由此種模擬計算，能夠更簡便且在更短時間內求出析出氧濃度△Oi及殘存氧濃度CO。
另外，在藉由模擬計算求出元件製作程序中施加的熱處理後的析出氧濃度△Oi及殘存氧濃度CO的情況下，不需要在步驟S1中實際準備矽晶圓W。亦即，可以省略步驟S1，只要有在特定條件下培育出的單結晶矽晶棒中的初期氧濃度、培育中的熱履歷、摻雜濃度的資料即可。
繼之，在步驟S3中，基於在步驟S2中求出的析出氧濃度△Oi及殘存氧濃度CO，求出在元件製作程序中於矽晶圓發生滑移差排的臨界剪應力τcri。如上述，本案發明人在先前的申請案(日本專利公開2011-238664、日本專利第5533210號)中，發現在元件製作程序發生滑移差排的臨界剪應力τcri，和與CO/L有密切關係，其中CO/L為晶圓製造階段中經過熱處理的晶圓中殘存氧濃度CO對BMD尺寸L之比(亦即，L的倒數1/L和CO之積)。
本案發明人為了要更精確地求出臨界剪應力τcri而持續檢討的結果，發現將元件製作程序中發生滑移差排的臨界 剪應力τcri依後述方式定式化為：測定析出氧濃度△Oi以取代BMD尺寸L，定式化為元件製作程序中施加的熱處理後的矽晶圓中的析出氧濃度△Oi的倒數1/△Oi和殘存氧濃度CO的和。以下，說明藉以獲致此發現的實驗。
首先，準備如第2圖所示的具有不同析出氧濃度△Oi及殘存氧濃度CO的多個矽晶圓樣本(以下稱之為「樣本晶圓」)。對於這些樣本晶圓，用700℃到1200℃範圍的溫度進行高溫三點彎曲試驗。「高溫三點彎曲試驗」為，可對於樣本晶圓於任意溫度下負荷應力的方法，能夠求出在該溫度下於樣本晶圓發生滑移差排的臨界剪應力τcri。
具體言之，將樣本晶圓切成10mm×40mm，如第3圖所示，將切出的樣本片1配置在支點間距30mm的支持棒2上。將配置好的樣本片1置入熱處理爐(未圖示)，設定為任意溫度，並如第3圖所示使其負荷應力。負荷了應力後，在降溫到室溫，取出樣本片1再施以選擇蝕刻，則由BMD發生的滑移差排，表面化為以作用點為中心的帶狀之差排坑(転位)，故測量表面化的差排坑的帶寬幅。高溫三點彎曲試驗時，其應力具有如第4圖所示的分布。發生差排坑的臨界之應力(亦即由BMD發生的滑移差排的臨界應力)為由帶的前端負荷的應力，所以可依據下式(1)求出τcri。
[數學式2]τ cri =τ max×(L/L-X) (1)
在此，τmax為試驗中樣本片1所負荷的剪應力，L為支點間距離，X為差排坑的帶寬幅。在此試驗中，使用負載傳感器讀 取其所負荷之荷重，並將之轉換為剪應力。在矽中的滑移差排係在(111)面於<110>方向發生，考慮到此，可以用下式求出最大剪應力τmax。
[數學式3]τ max=(3×P×L)/(2×b×d 2)×0.40825 (2)
在此，P為負載傳感器讀取的最大荷重，b為樣本片1的寬幅，d為樣本片1的厚度。用此方法算出最大剪應力τmax，測定支點間距離、差排坑的寬幅，並算出臨界剪應力τcri。
第5圖表示由高溫三點彎曲試驗所得到的樣本晶圓中之析出氧濃度△Oi和臨界剪應力τcri的關係。由此圖可知，析出氧濃度△Oi越大則臨界剪應力τcri越低。另外，第6圖表示由高溫三點彎曲試驗所得到的樣本晶圓中的殘存氧濃度CO和臨界剪應力τcri的關係。由此圖可知，殘存氧濃度CO降低時臨界剪應力τcri也降低。
依據第5圖所示的析出氧濃度△Oi和臨界剪應力τcri的關係，析出氧濃度△Oi對臨界剪應力τcri的影響可用下式(3)表示。
在此，A為常數，析出氧濃度△Oi為析出氧濃度。
相對於此，殘存氧濃度CO的變化對臨界剪應力τcri的影響可以視為是BMD中的氧固着作為Frank-Read源的切出差排(転位)的應力(鎖固力，力)。鎖固力可用下式(4)表示。
[數學式5]τ SL =B×C O ×exp(0.91eV/kT) (4)
在此，B為常數，k為波茲曼常數，T為溫度。
將上述2個式結合，可以敘述臨界剪應力τcri。例如，可以將τcri表現為τ△Oi和τSL的積。但是，在此情況下，殘存氧濃度CO為0的時候，臨界剪應力τcri亦為0，在沒有負荷應力的情況下發生滑移差排，這在物理上是不自然的。因此，本案發明人想到將τcri定式化為τ△Oi和τSL的和。亦即，臨界剪應力τcri定式化為下式(5)。
在上式(5)中，元件製作程序中發生滑移差排的臨界剪應力τcri係表示為由伴隨BMD的切出差排發生滑移差排所必須的應力成分τ△Oi、和使得已產生的切出差排因為BMD中的氧之固看而解除的應力成分τSL的和。而且，如後述的實施例所示，依據上式(5)，能夠非常高精度地預測元件製作程序中發生滑移差排的臨界剪應力τcri。
參照第7圖更詳細說明上式(5)。第7圖顯示式(5)的構成示意圖，圖中2條虛線表示，在式(5)中殘存氧濃度CO相異的情況下，析出氧濃度△Oi變化時的臨界剪應力τcri的變化。如上述，在式(5)中，第2項τSL表示在BMD發生的切出差排的鎖固力，其隨著CO而變化。依據此式(5)，即使表示於橫軸的析出氧濃度△Oi為無限大，只要不負荷超過鎖固力的應力就不會發生滑移差排。另外，負荷了超過鎖固力的應力時，析出氧濃度 △Oi的影響開始表現如傾斜度A，其析出氧濃度△Oi越低下，則可以負荷越高的應力而不發生滑移差排。
以回歸分析求出上式(5)中的常數A及B，在元件熱處理程序中發生滑移差排的臨界剪應力τcri如下式(6)所示。
[數學式7]τ cri =24.6×(1/△O i )+7.0×10-5×C O ×exp(0.91eV/kT) (6)
第8圖表示用上式(6)得出的臨界剪應力τcri的計算值、和從上述高溫三點彎曲試驗得出的實驗值得關係。由此圖可知，使用上式(6)，能夠以相當好的再現度計算出在700℃~1200℃的溫度範圍中的臨界剪應力τcri。因此，在本發明中，使用上式(6)，求出在元件製作程序中發生滑移差排的臨界剪應力τcri。
繼之，比較已求出的臨界剪應力τcri和在元件製作程序中施於矽晶圓W的熱應力τ。在此，元件製作程序中施於矽晶圓的熱應力τ，可以用後述方式求出。亦即，首先，將矽晶圓投入RTA裝置等地熱處理裝置，加熱矽晶圓以施加熱應力。在通常的RTA加熱條件中係調整加熱分布以使得在晶圓面內不會產生溫度差，但在此故意改變加熱平衡以產生熱應力。繼之，用熱電偶測定矽晶圓的半徑方向的溫度分布T(r’)。在半徑方向及圓周方向的應力分別由下式(7)及(8)決定。
[數學式9]
在此，r為矽晶圓之半徑方向的位置，R為矽晶圓的半徑，α為熱膨脹率，E為楊氏模量(Young's modulus)。
在如矽晶圓的單結晶體中，為了要得知產生滑移差排的面及方向，必須要考慮滑動面進行解析。在矽中的滑移差排，係在{111}面中的<110>方向發生。排除掉等價物的話，4個{111}面中有3個<110>方向的滑動，必須要求出12種的剪應力。
將上述圓柱座標系中求出的應力轉換為直角座標系，則各滑動面的各滑動方向之剪應力可依下式(9)求出。在此，滑動面為(ijk)、滑動方向為[lmn]。
在本發明中，以上述方式得到的12種剪應力當中，最大的剪應力作為元件製作程序的熱處理中施加於矽晶圓的熱應力τ。
元件製作程序的熱處理中施加於矽晶圓的熱應力τ，亦可用模擬計算求出，而不採用如上述的使用熱處理裝置的求出方式。藉此，能夠更簡便且以短時間求出熱應力τ。具體言之，用有限元素法解析從加熱器射入晶圓的輻射熱及其熱傳導，求出熱處理程序中晶圓面內的溫度分布。使用式(7)、(8)及(9)，能夠從已求出的溫度分布求出熱應力τ。
之後，在步驟S4中，判斷在元件製作程序中是否 於矽晶圓W發生滑移差排。在本發明中，若以上述方式求出的元件製作程序中施於矽晶圓W的熱應力τ在依據式(6)求出的臨界剪應力τcri以上，則判斷為在元件製作程序中於矽晶圓發生滑移差排，並將判斷為有發生滑移差排的矽晶圓判斷為不良品。換言之，若熱應力τ低於臨界剪應力τcri，則判斷為施加了元件製作程序的熱處理也未發生滑移差排，並將判斷為未發生滑移差排的矽晶圓判斷為良品。
如上述，能夠高精度地判斷在施加了元件製作程序的熱處理後是否發生滑移差排，並判斷矽晶圓的良否。
在上述的本發明的矽晶圓之良否判斷方法之實施形態中，臨界剪應力τcri係表示為：以上式(3)表示之析出氧濃度△Oi對臨界剪應力τcri的影響τ△Oi、以及以上式(4)表示的殘存氧濃度CO的變化對臨界剪應力τcri的影響τSL之和(式(5))。
本案發明人為了要更精確地求出臨界剪應力τcri而持續檢討的結果，發現在計算殘存氧濃度CO的變化對臨界剪應力τcri的影響τSL的部分仍有改善的空間。並發現，使用下式(10)表示的τSL’來取代上式(4)，能夠更精確地算出殘存氧濃度CO的變化對於臨界剪應力τcri的影響。
[數學式11]τ SL '=B×ε 0.22×C O ×exp(0.91eV/kT) (10)
在此，B為常數，ε為應變速度(速度)，k為波茲曼常數，T為溫度。
繼之，將臨界剪應力τcri以上式(3)表示之析出氧濃度△Oi對臨界剪應力τcri的影響τ△Oi、及上式(10)表示的殘存氧 濃度CO的變化對臨界剪應力τcri的影響τSL的和，藉此能夠更精確求出臨界剪應力τcri。
(矽晶圓的製造方法)
繼之，說明本發明的矽晶圓的製造方法。本發明的矽晶圓的製造方法之特徵在於：培育單結晶矽晶棒(ingot)，其係以可以得到依據申請專利範圍第1項記載的矽晶圓之良否判斷方法判斷為在該元件製作程序中不會發生滑移差排的矽晶圓的培育條件執行之，並對於培育出的該單結晶矽晶棒施以晶圓加工處理。
第9圖表示本發明之矽晶圓的製造方法的一實施形態之流程圖。以下，依據此流程圖說明各程序。首先，在步驟S11中，培育單結晶矽晶棒I。此單結晶矽晶棒I的培育可以採用CZ法或懸浮帶區法(Floating Zone，FZ)法來進行。單結晶矽晶棒I的培育係可以適當地調整氧濃度或碳濃度、氮濃度等，以使得從培育出來的矽晶棒I得到的矽晶圓W具有所欲之特性。另外，亦可添加適當的摻雜(dopant)作成n型或p型的導電型。
培育出來的單結晶矽晶棒I施以公知的外圍研磨、切片、粗磨(lapping)、蝕刻、鏡面研磨的加工處理，能夠得到具有特定的厚度的矽晶圓W。
接下來的步驟S12~步驟S14分別與第1圖中的步驟S2~S4對應，為關於上述之本發明的矽晶圓之良否判斷方法的 步驟，固省略其說明。
在本發明中，於步驟S14中，能夠高精度地判斷在元件製作程序中是否於矽晶圓W發生滑移差排，若元件製作程序中施於矽晶圓W的熱應力τ為式(6)所求出的臨界剪應力τcri以上，則判斷為在元件製作程序中，於矽晶圓發生滑移差排。換言之，若熱應力τ低於臨界剪應力τcri，則判斷為施加元件製作程序的熱處理也不發生滑移差排。
繼之，以可以得到在步驟S14中判斷為不會發生滑移差排的矽晶圓的培育條件培育單結晶矽晶棒，並對於培育出的單結晶矽晶棒施以晶圓加工處理，藉此能夠獲致在元件製作程序中不發生滑移差排的矽晶圓。
在步驟S14中，在熱應力τ為臨界剪應力τcri以上的情況下，在步驟S15中改變單結晶矽晶棒的培育條件，重複執行培育單結晶矽晶棒的步驟S11到判斷在元件製作程序中是否發生滑移差排的步驟S14的處理，直到熱應力τ低於臨界剪應力τcri為止。
具體言之，改變單結晶矽晶棒I的培育條件為，降低析出氧濃度△Oi、及/或降低殘存氧濃度CO，以提高臨界剪應力τcri。例如在用CZ法培育單結晶矽晶棒I的情況下，係藉由改變氧濃度、氮濃度或碳濃度，或者改變坩堝的轉動速度或拉引速度等來執行。
另外，在藉由模擬計算求出元件製作程序中施加的熱處理後的析出氧濃度△Oi及殘存氧濃度CO的情況下，不執行步驟S11中的單結晶矽晶棒I培育，直接進行步驟S12~S14的 處理，最後以可以得到判斷為不發生滑移差排的矽晶圓的培育條件培育單結晶矽晶棒，對於培育出的該單結晶矽晶棒施以晶圓加工處理，藉此能夠獲致在元件製作程序中不發生滑移差排的矽晶圓。
元件製作程序中的熱處理後之析出氧濃度△Oi調整為0.06×1017atoms/cm3以上0.8×1017atoms/cm3以下為佳。藉此，即使在高溫下負荷高應力時，也能防止滑移差排的發生。另外，元件製作程序中的熱處理後之殘存氧濃度CO調整為10×1017atoms/cm3以上18×1017atoms/cm3以下為佳。藉此，即使在高溫下負荷高應力時，也能防止滑移差排的發生。
像這樣，能夠製造在元件製作程序中的熱處理後不會發生滑移差排的矽晶圓。
(矽晶圓)
繼之，說明本發明的矽晶圓。本發明的矽晶圓，其所具有的析出氧濃度△Oi及殘存氧濃度CO使得元件製作程序中施加的熱應力τ低於該元件製作程序中發生滑移差排的臨界剪應力τcri，其係為被施以元件製作程序的熱處理也不會發生滑移差排的矽晶圓。
本發明的矽晶圓中，元件製作程序的熱處理後之析出氧濃度△Oi為0.06×1017atoms/cm3以上0.8×1017atoms/cm3以下為佳。藉此，即使在高溫下負荷高應力時，也能防止滑移差排的發生。另外，元件製作程序的熱處理後之殘存氧濃度CO為10×1017atoms/cm3以上18×1017atoms/cm3以下為佳。藉此，即使在高溫下負荷高應力時，也能防止滑移差排的發生。
【實施例1】
以下，說明本發明的實施例。
設定溫度，進行能夠負荷任意應力的高溫四點彎曲試驗。高溫四點彎曲試驗為，將上述高溫三點彎曲試驗的作用點改為2點，將該等作用點間的距離改為15mm，並使其負荷應力的試驗方法。高溫四點彎曲試驗的特徵如第10圖的應力分布圖所示，能使樣本片負荷一定的應力。因此，該方法可以有效地確認滑移差排的發生或者不發生。使用如表1所示的BMD密度、初期氧濃度、殘存氧濃度CO、析出氧濃度△Oi相異的多個樣本晶圓，以表2所示之條件進行高溫四點彎曲試驗。在此，樣本晶圓中的氧濃度都是用ASTM F121-1979規定的紅外線吸收法為基準，使用FT-IR法測定。
【表1】
選擇蝕刻以確認各樣本晶圓負荷應力後是否發生以BMD為起點的滑移差排，並以光學顯微鏡確認差排坑的有無。第11圖表示以橫軸為析出氧濃度△Oi、縱軸為殘存氧濃度 CO時的滑移差排發生之有無。此圖中，各圖中的○表示確認未發生滑移差排的樣本晶圓、×表示確認已發生滑移差排的樣本晶圓。另外，各圖中的虛線，是在式(6)中，就τcri負荷的應力，將析出氧濃度輸入△Oi以算出CO而得到的線。
由式(6)可知，在上述虛線下方的樣本晶圓，表示臨界剪應力τcri小於元件製作程序中施於矽晶圓的熱應力τ，其為在本發明中判斷為會發生滑移差排的矽晶圓。由第11圖可知，在每個圖中，虛線都是表示已發生滑移差排的樣本晶圓和未發生滑移差排的樣本晶圓的分界。此係表示，依據式(6)，能夠高精度地球出元件製作程序中施加的熱處理後發生滑移差排的臨界剪應力，也能夠高精度地判斷滑移差排有無發生。
【實施例2】
模仿標準的元件製作程序，對樣本晶圓施以熱處理，確認是否發生從BMD的滑移差排。在此，設定2個程序A及B作為模擬元件製作程序中的熱處理。在此，程序A由4個熱處理步驟構成，各步驟的熱處理溫度及熱處理時間相異。另外，程序B由6個熱處理步驟構成，和程序A一樣，各步驟的熱處理溫度及熱處理時間相異，最後的步驟為RTA處理。
在程序A的步驟1~3中，樣本晶圓的投入溫度及取出溫度都是600℃，升溫速度及降溫速度都是8℃/分。步驟4中的樣本晶圓投入溫度及取出溫度為800℃，升溫速度及降溫速度為15℃/分。另外，程序B的步驟1~5中，樣本晶圓的投入溫度及取出溫度都是600℃，升溫速度及降溫速度都是8℃/分，步驟6中，樣本晶圓的投入溫度及取出溫度都是650℃，升溫速 度為150℃/秒、而降溫速度為75℃/秒。表3及4分別表示程序A及B中的熱處理條件。另外，表5及6分別顯示程序A及B中的樣本晶圓的初期氧濃度InOi、殘存氧濃度CO、析出氧濃度△Oi。
元件製作程序中的熱應力τ，係使用式(7)~(9)，用熱電偶測定投入熱處理爐內的樣本晶圓的面內溫度。結果得知，在程序A的第4步驟中，在熱處理溫度1100℃下負荷5.5MPa的應力。另外，在程序B的第6步驟中，在熱處理溫度1000℃下負荷16.1MPa的熱應力。
表5及6表示，在程序A及B中，對於樣本晶圓，元件製作程序的熱處理中施於矽晶圓的熱應力τ是否低於用式(6) 計算出的τcri的判斷結果、及實際上滑移差排是否已發生的確認結果。
如上述，在本發明中，在元件製作程序的熱處理中施於樣本晶圓的熱應力τ低於臨界剪應力τcri的情況下(亦即τ<τcri)，則判斷為在元件製作程序中施以熱處理的矽晶圓未發生滑移差排。由表5及6可知，本發明中的判斷結果，和實際上滑移差排是否已發生的結果完全一致。如此可得知，使用式(6)，能夠高精度地預測BMD造成的滑移差排是否發生。
另外，在表5及6中，針對已發生滑移差排的樣本晶圓1及3，以氧濃度低於培育樣本晶圓1及3的環境培育單結晶矽晶棒，在從培育出的晶棒採取的初期氧濃度降低的矽晶圓W中，基於在元件製作程序中的熱處理後之析出氧濃度△Oi及殘存氧濃度求出臨界剪應力τcri時，其臨界剪應力τcri較培育條件改變前要高，而能夠滿足τ<τcri，進而能夠得到在元件製作程序中施以熱處理後也不會發生滑移差排的矽晶圓W。
【產業上的利用可能性】
依據本發明，能夠高精度地判斷在元件製作程序中發生滑移差排的臨界剪應力，並能高精度地判斷是否因元件製作程序的熱處理而使得矽晶圓中發生滑移差排，故可應用於半導體產業。

Claims (8)

  1. 一種矽晶圓之良否判斷方法，其特徵在於：求出矽晶圓中，在元件製作程序中施以熱處理後的析出氧濃度及殘存氧濃度之後，基於已求出的該析出氧濃度及該殘存氧濃度，求出在該元件製作程序中於矽晶圓發生滑移差排的臨界剪應力τcri，比較已求出的該臨界剪應力τcri和該元件製作程序的熱處理中施於矽晶圓的熱應力τ，若該熱應力τ在該臨界剪應力τcri以上，判斷為在該元件製作程序中於矽晶圓發生滑移差排，若該熱應力τ低於該臨界剪應力τcri，則判斷為在該元件製作程序中於矽晶圓不發生滑移差排；其中該臨界剪應力τcri係依據後述式(A)而決定：[數學式1]τ cri =24.6×(1/△O i )+7.0×10-5×C O ×exp(0.91eV/kT) (A)上式中，△Oi為該析出氧濃度、CO為該殘存氧濃度、T為該熱處理的溫度、k為波茲曼常數(Boltzmann constant)。
  2. 如申請專利範圍第1項所記載的矽晶圓之良否判斷方法，其中求出在該元件製作程序中的熱處理後之該析出氧濃度△Oi及該殘存氧濃度CO的處理，係在該元件製作程序中對該矽晶圓施以熱處理之後，測定該熱處理後的矽晶圓中之該析出氧濃度及該殘存氧濃度。
  3. 如申請專利範圍第1項所記載的矽晶圓之良否判斷方法，其中求出在該元件製作程序中的熱處理後之該析出氧濃度△Oi及該殘存氧濃度CO的處理，係藉由模擬計算執行之。
  4. 如申請專利範圍第1項所記載的矽晶圓之良否判斷方法，其係將該矽晶圓投入熱處理裝置加熱，並基於被加熱後的該矽晶圓的半徑方向的溫度分布求出該熱應力τ。
  5. 如申請專利範圍第1項所記載的矽晶圓之良否判斷方法，其中該熱應力τ係藉由模擬計算求出。
  6. 一種矽晶圓的製造方法，其特徵在於：培育單結晶矽晶棒(ingot)，其係以可以得到依據申請專利範圍第1項記載的矽晶圓之良否判斷方法判斷為在該元件製作程序中不會發生滑移差排的矽晶圓的培育條件執行之，對於培育出的該單結晶矽晶棒施以晶圓加工處理。
  7. 如申請專利範圍第6項所記載的矽晶圓的製造方法，其中該元件製作程序中的熱處理後之該析出氧濃度為0.06×1017atoms/cm3以上0.8×1017atoms/cm3以下。
  8. 如申請專利範圍第6項所記載的矽晶圓的製造方法，其中該元件製作程序中的熱處理後之該殘存氧濃度為10×1017atoms/cm3以上18×1017atoms/cm3以下。
TW105119401A 2015-06-26 2016-06-21 矽晶圓之良否判斷方法、使用該方法之矽晶圓製造方法以及矽晶圓 TWI639192B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015128970A JP6413952B2 (ja) 2015-06-26 2015-06-26 シリコンウェーハの良否判定方法、該方法を用いたシリコンウェーハの製造方法およびシリコンウェーハ
JP2015-128970 2015-06-26

Publications (2)

Publication Number Publication Date
TW201715611A TW201715611A (zh) 2017-05-01
TWI639192B true TWI639192B (zh) 2018-10-21

Family

ID=57605258

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105119401A TWI639192B (zh) 2015-06-26 2016-06-21 矽晶圓之良否判斷方法、使用該方法之矽晶圓製造方法以及矽晶圓

Country Status (4)

Country Link
US (1) US9995693B2 (zh)
JP (1) JP6413952B2 (zh)
KR (1) KR101878702B1 (zh)
TW (1) TWI639192B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI759237B (zh) * 2021-07-21 2022-03-21 環球晶圓股份有限公司 晶錠評估方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6241381B2 (ja) 2014-07-09 2017-12-06 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP6436255B1 (ja) * 2018-02-27 2018-12-12 株式会社Sumco シリコンウェーハの反り量の予測方法およびシリコンウェーハの製造方法
JP7495238B2 (ja) * 2020-02-19 2024-06-04 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法
US11359906B2 (en) 2020-05-29 2022-06-14 Ta Liang Technology Co., Ltd. Method, system and apparatus for uniformed surface measurement
TWI766289B (zh) * 2020-05-29 2022-06-01 大量科技股份有限公司 用於表面均化量測之方法、系統及感測器裝置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006003812A1 (ja) 2004-06-30 2006-01-12 Sumitomo Mitsubishi Silicon Corporation シリコンウェーハの製造方法及びこの方法により製造されたシリコンウェーハ
JP5072460B2 (ja) 2006-09-20 2012-11-14 ジルトロニック アクチエンゲゼルシャフト 半導体用シリコンウエハ、およびその製造方法
TW200818327A (en) * 2006-09-29 2008-04-16 Sumco Techxiv Corp Silicon wafer heat treatment method
ATE493755T1 (de) * 2007-05-02 2011-01-15 Siltronic Ag Siliciumwafer und herstellungsverfahren dafür
JP5537802B2 (ja) * 2008-12-26 2014-07-02 ジルトロニック アクチエンゲゼルシャフト シリコンウエハの製造方法
JP5533210B2 (ja) * 2010-05-06 2014-06-25 株式会社Ｓｕｍｃｏ シリコンウェーハの熱処理方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI759237B (zh) * 2021-07-21 2022-03-21 環球晶圓股份有限公司 晶錠評估方法

Also Published As

Publication number Publication date
US20160377554A1 (en) 2016-12-29
KR101878702B1 (ko) 2018-07-16
KR20170001635A (ko) 2017-01-04
US9995693B2 (en) 2018-06-12
JP2017017065A (ja) 2017-01-19
TW201715611A (zh) 2017-05-01
JP6413952B2 (ja) 2018-10-31

Similar Documents

Publication Publication Date Title
TWI639192B (zh) 矽晶圓之良否判斷方法、使用該方法之矽晶圓製造方法以及矽晶圓
TWI398927B (zh) 矽晶圓及其製造方法
JP5256195B2 (ja) シリコンウエハ及びその製造方法
JPWO2006003812A1 (ja) シリコンウェーハの製造方法及びこの方法により製造されたシリコンウェーハ
WO2005104208A1 (ja) シリコン半導体基板の熱処理方法及び同方法で処理されたシリコン半導体基板
TWI604532B (zh) Wafer wafer quality judgment method, wafer fabrication method using the same, and silicon wafer
JP6520754B2 (ja) スリップ転位の発生予測方法、該方法を用いたシリコンウェーハの製造方法、シリコンウェーハの熱処理方法およびシリコンウェーハ
US7291220B2 (en) Process of producing silicon wafer
JP5533210B2 (ja) シリコンウェーハの熱処理方法
CN113281304B (zh) 一种退火炉降温速率校准的方法
JP6716344B2 (ja) シリコンウェーハの熱処理方法
JP5928363B2 (ja) シリコン単結晶ウエーハの評価方法
JP6459944B2 (ja) シリコン単結晶の製造方法
CN111051580B (zh) 硅晶片
JP2010040806A (ja) シリコンウェーハの熱処理方法
WO2024009659A1 (ja) シリコンウェーハ及びその製造方法
JP7230661B2 (ja) シリコンウェーハのスリップ転位に対する耐性の評価方法
JP2007182361A (ja) 半絶縁性ＧａＡｓウェハ及びその製造方法
CN117219508A (zh) 处理外延片的方法和装置以及检测外延片的方法
CN116646244A (zh) 处理外延片的方法和装置以及检测外延片的方法
JP5072185B2 (ja) 熱処理ボートの評価方法
JP6369388B2 (ja) シリコン単結晶基板の評価方法
JP6131842B2 (ja) エピタキシャルシリコンウェーハの製造方法
JP5227586B2 (ja) アニールシリコンウエハの製造方法
KR0127999B1 (ko) 실리콘결정으로 제조된 기판을 갖는 반도체장치 및 그 제조방법