JP2007180219A - プリント基板、プリント基板構造体、プリント基板のemi低減方法および電子機器 - Google Patents
プリント基板、プリント基板構造体、プリント基板のemi低減方法および電子機器 Download PDFInfo
- Publication number
- JP2007180219A JP2007180219A JP2005376097A JP2005376097A JP2007180219A JP 2007180219 A JP2007180219 A JP 2007180219A JP 2005376097 A JP2005376097 A JP 2005376097A JP 2005376097 A JP2005376097 A JP 2005376097A JP 2007180219 A JP2007180219 A JP 2007180219A
- Authority
- JP
- Japan
- Prior art keywords
- printed circuit
- circuit board
- layer
- high dielectric
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
【課題】EMIの発生をプリント基板の全方向に対して低減するプリント基板およびプリント基板構造体、これらプリント基板またはプリント基板構造体を用いたEMIの低減方法ならびにこれらプリント基板またはプリント基板構造体を内蔵した電子機器を提供すること。
【解決手段】絶縁層と、少なくとも前記絶縁層の一方の表面に形成される基板回路と、この基板回路を被覆するように形成され、前記絶縁層よりも高い誘電率を有する高誘電体層と、前記高誘電体層からプリント基板の側面を被覆するように延設されると共にグランド接続された高誘電体層側面被覆部とを備えるプリント基板。
【選択図】 図2
【解決手段】絶縁層と、少なくとも前記絶縁層の一方の表面に形成される基板回路と、この基板回路を被覆するように形成され、前記絶縁層よりも高い誘電率を有する高誘電体層と、前記高誘電体層からプリント基板の側面を被覆するように延設されると共にグランド接続された高誘電体層側面被覆部とを備えるプリント基板。
【選択図】 図2
Description
本発明は、プリント基板、プリント基板構造体、プリント基板のEMI低減方法および電子機器に関する。
プリント基板は、電子機器の回路が形成された部材である。プリント基板は、ガラスエポキシ、セラミックス等の絶縁層の表面に銅箔を張り合わせた後、銅箔をエッチングする等により回路を形成したものである。このプリント基板は、通常、デバイス実装のハンダ付けの際に回路を保護するために、プリント基板表面に形成された回路をエポキシ樹脂等のソルダーレジストで被覆している。
従来の4層プリント基板の構造について図面を参照して説明する。図10は、従来のプリント基板を模式的に示す断面図である。
従来のプリント基板30は、3層の絶縁層11、11、11と、絶縁層11、11の間にそれぞれ形成される内層回路13、13と、1層目および3層目の絶縁層11の外表面それぞれに形成される外層回路12、12と、外層回路12、12の表面をそれぞれ被覆するソルダーレジスト層21、21とからなる。
しかし、近年、電子機器から発せられる電磁波が人体や他の電子機器等に悪影響を与えるEMI(Electro Magnetic Interference:電磁波干渉)が問題になっており、プリント基板から発生するEMIを低減する要望が高まってきている。
プリント基板において、EMIは、主に、表面に形成された外層回路から外層回路表面の法線方向に向けて電場が形成されることにより生じる。なお、外層回路の表面は、通常、エポキシ樹脂等のソルダーレジストで被覆されるが、このソルダーレジストには電場の形成を抑制する効果はない。従来のプリント基板30にEMI抑制効果がないことについて図面を参照して説明する。
図11は、プリント基板30の電磁場解析結果の例を示す図である。
図11に示すように、外層回路12の表面からこの表面の法線方向に電界Eが形成されている。なお、電界Eはソルダーレジスト層21を通過しており、ソルダーレジスト層21は、電場の発生を抑制する効果のないことがわかる。
これに対し、基板のEMIを低減する基板構造として、下記の従来技術が知られている。特許文献1記載の多層回路構造は、表層に下層の絶縁層よりも高い誘電率を有する高誘電体層等を備えることにより、外層回路表面の法線方向への電場の形成を抑制することができる。
特表平7−501909号公報
特許文献1記載の多層回路構造は、外層回路表面の法線方向への電場の形成を抑制することはできるものの、外層回路表面の接線方向、すなわち、多層回路構造の側面方向への電場の形成を抑制することはできなかった。
本発明は、EMIの発生をプリント基板の全方向に対して低減するプリント基板およびプリント基板構造体、これらプリント基板またはプリント基板構造体を用いたEMIの低減方法ならびにこれらプリント基板またはプリント基板構造体を内蔵した電子機器を提供することを目的とする。
本発明は、絶縁層と、少なくとも前記絶縁層の一方の表面に形成される基板回路と、この基板回路を被覆するように形成され、前記絶縁層よりも高い誘電率を有する高誘電体層と、前記高誘電体層からプリント基板の側面を被覆するように延設されると共にグランド接続された高誘電体層側面被覆部とを備えることを特徴とするプリント基板である。
また、本発明は、絶縁層と、少なくとも前記絶縁層の一方の表面に形成される基板回路と、この基板回路を被覆するように形成され、前記絶縁層よりも高い誘電率を有する高誘電体層とを備えるプリント基板、および、前記プリント基板の側面全体を外部から遮蔽するように配置されると共にグランド接続された遮蔽壁を備えることを特徴とするプリント基板構造体である。
さらに、本発明は、絶縁層と、少なくとも前記絶縁層の一方の表面に形成される基板回路と、この基板回路を被覆するように形成され、前記絶縁層よりも高い誘電率を有する高誘電体層と、前記高誘電体層からプリント基板の側面を被覆するように延設されると共にグランド接続された高誘電体層側面被覆部とを備えるプリント基板を用いることを特徴とするプリント基板のEMI低減方法である。
また、本発明は、絶縁層と、少なくとも前記絶縁層の一方の表面に形成される基板回路と、この基板回路を被覆するように形成され、前記絶縁層よりも高い誘電率を有する高誘電体層備えるプリント基板、および、前記プリント基板の側面全体を外部から遮蔽するように配置されると共にグランド接続された遮蔽壁を備えるプリント基板構造体を用いることを特徴とするプリント基板のEMI低減方法である。
さらに、本発明は、絶縁層と、少なくとも前記絶縁層の一方の表面に形成される基板回路と、この基板回路を被覆するように形成され、前記絶縁層よりも高い誘電率を有する高誘電体層と、前記高誘電体層からプリント基板の側面を被覆するように延設されると共にグランド接続された高誘電体層側面被覆部とを備えるプリント基板を内蔵することを特徴とする電子機器である。
また、本発明は、絶縁層と、少なくとも前記絶縁層の一方の表面に形成される基板回路と、この基板回路を被覆するように形成され、前記絶縁層よりも高い誘電率を有する高誘電体層とを備えるプリント基板、および、前記プリント基板の側面全体を外部から遮蔽するように配置されると共にグランド接続された遮蔽壁を備えるプリント基板構造体を内蔵することを特徴とする電子機器である。
本発明に係るプリント基板、プリント基板構造体、プリント基板のEMI低減方法および電子機器は、EMIの発生をプリント基板の全方向に対して低減することができる。
本発明に係る電子機器の実施の形態について添付図面を参照して説明する。
[第1の実施形態]
図1は、本発明に係る電子機器1を示す斜視図である。
図1は、本発明に係る電子機器1を示す斜視図である。
図1に示された電子機器1は、ノートパソコンの例であるが、ラップトップ型パソコンであってもよい。この電子機器1は、偏平なボックス状の筐体2にヒンジ手段3を介して表示パネル等の表示手段4を備えた蓋体5が回動かつ開閉自在に支持される。ヒンジ手段3は、蓋体5を筐体2に電気的および機械的に接続している。また、電子機器1は、筐体2の表面にパソコン本体を操作する入力手段としてのキーボード6が備えられている。
電子機器1には、本発明に係るプリント基板が内蔵されている。
このプリント基板10の模式的な断面図を図2に示す。
プリント基板10は、3層の絶縁層11、11、11と、図2の下方から1層目と2層目の絶縁層11、11の間に形成される内層回路13と、2層目と3層目の絶縁層11、11の間に形成されるグランド接続内層回路14と、1層目および3層目の絶縁層11の表面それぞれに形成される外層回路12、12と、外層回路12、12の表面をそれぞれ被覆する高誘電体層16、16とからなる多層基板である。
なお、プリント基板10は、基板回路が絶縁層11を介して多層に形成された多層基板であるため、プリント基板10の最も表面に位置する基板回路12、12を外層回路と称し、外層回路よりもプリント基板10の内側の層に形成される基板回路13、14を内層回路と称する。
プリント基板10は、図2の下方から高誘電体層16/外層回路12/絶縁層11/内層回路13/絶縁層11/グランド接続内層回路14/絶縁層11/外層回路12/高誘電体層16が重ね合わされ、積層された多層構造を有する。
プリント基板10は、高誘電体層16が1層目と3層目の絶縁層11の表面だけでなく、プリント基板10の側面も被覆するように延設されて高誘電体層側面被覆部17を形成する。高誘電体層側面被覆部17は、プリント基板10の全ての側面を被覆するように形成される。たとえば、プリント基板10が側面を周方向に4個有する矩形形状であれば、高誘電体層側面被覆部17は4個の側面全部を被覆するように形成される。
また、高誘電体層側面被覆部17は、グランド接続内層回路14に接続される。これにより、外層回路12表面に発生した電界は、高誘電体層16内および高誘電体層側面被覆部17内に形成され、さらにグランド接続内層回路14に至る。
なお、グランド接続内層回路14は、図2に示す位置に設ける必要はなく、図2の内層回路13の位置であってもよい。
また、図2に示されたプリント基板10は4層回路の例であるが、4層を超える多層回路であってもよい。この場合、グランド接続内層回路14は、内層回路13のうちのいずれかに形成されていればよい。
ここで、グランド接続内層回路14とは、内層回路13のうち、グランド接続された内層回路を含む回路いう。すなわち、グランド接続内層回路14は、内層回路全体がグランド接続されたものでなくてもよく、グランド接続された回路を一部に含むものであればよい。
プリント基板10において、絶縁層11は、ガラスエポキシ、セラミックス、ガラス、コンポジット等の公知のものが用いられる。
高誘電体層16および高誘電体層側面被覆部17は、絶縁層よりも高い誘電率を有する高誘電体からなる層である。具体的には、高誘電体層16および高誘電体層側面被覆部17に用いられる高誘電体は、比誘電率が通常60以上、好ましくは70以上、より好ましくは80以上の誘電体である。プリント基板10は、高誘電体層16および高誘電体層側面被覆部17の比誘電率が後者になるほど、EMIの発生を抑制する効果が高くなりやすいため好ましい。
この高誘電体としては、たとえば、TiO2(比誘電率85〜170)、SrTiO3(比誘電率332)、BaTiO3(比誘電率168〜2920)、NaKC4H4O6・4H2O(比誘電率200)、PbZrO3(比誘電率100)およびCu(HCOO)2・4H2O(比誘電率400)等が挙げられる。
なお、図2に示されたプリント基板10は4層回路の例であるが、本発明に係るプリント基板は両面板または片面板としてもよい。両面板または片面板のプリント基板は内層回路がなくなるためグランド接続内層回路14もなくなるが、この場合は、高誘電体層側面被覆部17は、別途設けたグランド接続回路等に接続する等公知の方法でグランド接続すればよい。
次に、本発明に係る電子機器の作用を説明する。
図3は、本発明に係る電子機器1に内蔵されたプリント基板10の電磁場解析結果の例を示す図である。
図3に示すように、外層回路12表面に発生した電界Eは、外層回路12の表面の法線方向には形成されず、高誘電体層16内および図示しない高誘電体層側面被覆部17内に形成された後、グランド接続内層回路14に至る。グランド接続内層回路14に至った電界は、接地されることにより、プリント基板10を遮蔽する。これにより、外層回路12から発生した電界がプリント基板10の外部に形成されないようになっている。
上記の電界Eが、外層回路12の表面の法線方向には形成されず、高誘電体層16内に形成されるメカニズムとしては、以下のメカニズムが考えられる。
図4は、比誘電率ε1の誘電体Aと、比誘電率ε2の誘電体Bとが接した基板の接合状態を示す概念図である。この接合状態において、誘電体Aの電束密度がD1でその方向が境界の法線に対して角度θ1、誘電体Bの電束密度がD2でその方向が境界の法線に対して角度θ2としたとき、境界面で電荷が存在しないと仮定すると、誘電体Aの電束密度の法線成分D1nと誘電体Bの電束密度の法線成分D2nとの間には、
[数1]
D1n=D2n ・・・(1)
の関係が成り立ち、電束密度の法線成分が連続となる。
[数1]
D1n=D2n ・・・(1)
の関係が成り立ち、電束密度の法線成分が連続となる。
一方、電場については接線成分が連続となり、誘電体Aの電界の接線成分E1tと誘電体Bの電界の接線成分E2tとの間には、
[数2]
E1t=E2t ・・・(2)
の関係が成り立つ。
[数2]
E1t=E2t ・・・(2)
の関係が成り立つ。
このため、D1、D2およびE2の間には、以下の関係が成り立つ。
[数3]
D2=D1{cos2θ1+(ε2/ε1)sin2θ2}1/2 ・・・(3)
[数4]
E2=D1{cos2θ1+(ε2/ε1)sin2θ2}1/2/ε2・・・(4)
[数5]
θ2=tan−1{(ε2/ε1)tanθ1} ・・・(5)
[数3]
D2=D1{cos2θ1+(ε2/ε1)sin2θ2}1/2 ・・・(3)
[数4]
E2=D1{cos2θ1+(ε2/ε1)sin2θ2}1/2/ε2・・・(4)
[数5]
θ2=tan−1{(ε2/ε1)tanθ1} ・・・(5)
そこで、誘電体Aを高誘電体、誘電体Bを低誘電体として、ε1がε2よりも十分に大きいと仮定すると(ε1>>ε2)、以下の関係が成り立ち、基板から放射される電場を高誘電体層A内で閉じ込めることができるようになると考えられる。
[数6]
D2=D1cosθ1・・・(6)
[数7]
E2=D1cosθ1/ε2・・・(7)
[数8]
θ1≒90°・・・(8)
[数9]
θ2=0°・・・(9)
D2=D1cosθ1・・・(6)
[数7]
E2=D1cosθ1/ε2・・・(7)
[数8]
θ1≒90°・・・(8)
[数9]
θ2=0°・・・(9)
なお、電場と磁場は相互作用があるため、電場を外へ放出させないことにより、結果的に電磁場を基板の外へ放出する(EMI)ことを抑制することができると考えられる。
プリント基板10を内蔵する電子機器1は、EMIの発生をプリント基板の全方向に対して低減することができる。
[第2の実施形態]
次に本発明に係る電子機器について添付図面を参照して説明する。
次に本発明に係る電子機器について添付図面を参照して説明する。
第2の実施形態の電子機器1Aの外観構成は、図1に示された第1の実施形態に示される電子機器1と同様であるため説明を省略する。
第2の実施形態の電子機器1Aには、本発明に係るプリント基板10Aが内蔵されている。このプリント基板10Aについて図面を参照して説明する。
プリント基板10Aは、電子機器1に内蔵されたプリント基板10に対して高誘電体層16と外層回路12との間に低誘電体層18を設けた点で異なり、他の点は同様であるため、同じ部材には同じ符号を付して説明を簡略化または省略する。
図5は、第2の実施形態に係るプリント基板10Aの模式的な断面図である。
プリント基板10Aは、3層の絶縁層11、11、11と、図5の下方から1層目と2層目の絶縁層11、11の間に形成される内層回路13と、2層目と3層目の絶縁層11、11の間に形成されるグランド接続内層回路14と、1層目および3層目の絶縁層11の表面それぞれに形成される外層回路12、12と、外層回路12、12の表面をそれぞれ被覆する低誘電体層18、18と、低誘電体層18、18の表面をそれぞれ被覆する高誘電体層16、16とからなる多層基板である。
なお、プリント基板10Aは、基板回路が絶縁層11を介して多層に形成された多層基板であるため、プリント基板10Aの最も表面に位置する基板回路12、12を外層回路と称し、外層回路よりもプリント基板10Aの内側の層に形成される基板回路13、14を内層回路と称する。
プリント基板10Aは、図5の下方から高誘電体層16/低誘電体層18/外層回路12/絶縁層11/内層回路13/絶縁層11/グランド接続内層回路14/絶縁層11/外層回路12/低誘電体層18/高誘電体層16の層構造を有する。
プリント基板10Aは、高誘電体層16が1層目と3層目の低誘電体層18の表面だけでなく、プリント基板10Aの側面も被覆するように延設されて高誘電体層側面被覆部17を形成する。高誘電体層側面被覆部17は、プリント基板10の全ての側面を被覆するように形成される。たとえば、プリント基板10が側面を4個有する形状であれば、4個の側面全部を被覆するように形成される。
また、高誘電体層側面被覆部17は、グランド接続内層回路14に接続される。これにより、外層回路12表面に発生した電界は、外層回路12から低誘電体層18に向かって形成された後、高誘電体層16の法線方向には形成されず、高誘電体層16内および図示しない高誘電体層側面被覆部17内に形成された後、グランド接続内層回路14に至る。
なお、グランド接続内層回路14は、図5に示す位置に設ける必要はなく、図5の内層回路13の位置であってもよい。
また、プリント基板10Aは4層回路の例であるが、4層を超える多層回路であってもよい。この場合、グランド接続内層回路14は、内層回路13のうちのいずれかに形成されていればよい。
低誘電体層18は、絶縁層よりも高い誘電率を有する低誘電体からなる層である。具体的には、低誘電体層18に用いられる低誘電体は、比誘電率が通常10未満、好ましくは8未満、より好ましくは5未満の誘電体である。プリント基板10は、低誘電体層18の比誘電率が後者になるほど、EMIの発生を抑制する効果が高くなりやすいため好ましい。
この低誘電体としては、たとえば、KCl(比誘電率4.64)、KBr(比誘電率4.78)、SiO2(比誘電率4.5〜4.6)、硬質塩化ビニル(比誘電率2.3〜3.1)、ポリエチレン(比誘電率2.2〜2.4)、ポリスチレン(比誘電率2.5〜2.7)、ナイロン(比誘電率4.0〜4.7)、ポリ4フッ化エチレン(比誘電率2.0)、エポキシ樹脂(比誘電率3.3〜4.0)および石英ガラス(比誘電率3.5〜4.0)等が挙げられる。なお、ソルダーレジストには、通常、エポキシ樹脂が用いられるため、ソルダーレジスト層は、通常、低誘電体層18に相当する。
なお、プリント基板10Aで用いられる低誘電体層18に対する高誘電体層16の比誘電率の比率、すなわち、高誘電体層16の比誘電率を低誘電体層18の比誘電率で除した値は、通常10以上、好ましくは20以上、より好ましくは30以上である。プリント基板10Aは、低誘電体層18に対する高誘電体層16の比誘電率の比率が後者になるほど、EMIの発生を抑制する効果が高くなるため好ましい。
なお、図5に示されたプリント基板10Aは4層回路の例であるが、本発明に係るプリント基板は両面板または片面板としてもよい。両面板または片面板のプリント基板は内層回路がなくなるためグランド接続内層回路14もなくなるが、この場合は、高誘電体層側面被覆部17は、別途設けたグランド接続回路等に接続する等公知の方法でグランド接続すればよい。
次に、本発明に係る電子機器の作用を説明する。
図6は、本発明に係る電子機器1Aに内蔵されたプリント基板10Aの電磁場解析結果の例を示す図である。
図6に示すように、外層回路12表面に発生した電界Eは、外層回路12から低誘電体層18に向かって形成された後、高誘電体層16の法線方向には形成されず、高誘電体層16内および図示しない高誘電体層側面被覆部17内に形成された後、グランド接続内層回路14に至る。グランド接続内層回路14に至った電界は、接地されることにより、プリント基板10Aを遮蔽する。これにより、外層回路12から発生した電界がプリント基板10Aの外部に形成されないようになっている。
プリント基板10Aを内蔵する電子機器1Aは、プリント基板10を内蔵する電子機器1と同様の効果を有する。また、プリント基板10Aは、従来用いられていたソルダーレジスト層が、通常、低誘電体から形成された低誘電体層18に相当するから、図10に示すような従来用いられていたプリント基板30に、高誘電体層16および高誘電体層側面被覆部17を形成するだけで、容易に、EMIの発生をプリント基板の全方向に対して低減することができる。
なお、高誘電体層16の形成により、プリント基板10Aの回路の電気特性にインピーダンスが下がってしまう等の悪影響を及ぼすことが考えられる場合は、低誘電体層18の比誘電率を下げたり、低誘電体層18の厚さを厚くしたりすることにより、回避することができる。
[第3の実施形態]
次に本発明に係る電子機器について添付図面を参照して説明する。
次に本発明に係る電子機器について添付図面を参照して説明する。
第3の実施形態の電子機器1Bの外観構成は、図1に示された第1の実施形態に示される電子機器1と同様であるため説明を省略する。
第3の実施形態の電子機器1Bには、本発明に係るプリント基板構造体20が内蔵されている。このプリント基板構造体20について図7を参照して説明する。
プリント基板構造体20は、プリント基板10Bと遮蔽壁19とからなる。プリント基板構造体20は、プリント基板10Bがプリント基板10に対して高誘電体層側面被覆部17を設けない点、プリント基板10Bがプリント基板10のグランド接続内層回路14に代えて内層回路13を設ける点、および、プリント基板10Bの側面に遮蔽壁19をさらに備えてプリント基板構造体とした点で異なり、他の点は同様であるため、同じ部材には同じ符号を付して説明を簡略化または省略する。
図7は、プリント基板構造体20の模式的な断面図である。
プリント基板10Bは、3層の絶縁層11、11、11と、図7の下方から1層目と2層目の絶縁層11、11の間に形成される内層回路13と、2層目と3層目の絶縁層11、11の間に形成される内層回路13と、1層目および3層目の絶縁層11の表面それぞれに形成される外層回路12、12と、外層回路12、12の表面をそれぞれ被覆する高誘電体層16、16とからなる多層基板である。
なお、プリント基板10Bは、基板回路が絶縁層11を介して多層に形成された多層基板であるため、プリント基板10Bの最も表面に位置する基板回路12、12を外層回路と称し、外層回路よりもプリント基板10Bの内側の層に形成される基板回路13、13を内層回路と称する。
プリント基板10Bは、図7の下方から高誘電体層16/外層回路12/絶縁層11/内層回路13/絶縁層11/内層回路13/絶縁層11/外層回路12/高誘電体層16の層構造を有する。
プリント基板構造体20は、プリント基板10Bの側面全体を外部から遮蔽するように配置されると共にグランド接続された遮蔽壁19を備える。遮蔽壁19は、プリント基板10Bの側面全体を外部から遮蔽可能なものであればよく、特に限定されない。たとえば、プリント基板10Bの外形が扁平な略直方体になるような場合は、図8に示すように、遮蔽壁19は4枚の矩形板を接合した横断面ロ字状の筒状体とすればよい。
遮蔽壁19は、鉄およびSUS等の、電界を遮蔽可能な材質で形成される。遮蔽壁19の壁面形状は特に限定されず、メッシュ状であってもよいし、穴の開いていない板状であってもよい。
プリント基板10Bは、プリント基板10に形成したような高誘電体層側面被覆部17を形成しない。しかし、これに代えて、プリント基板10Bの側面全体を外部から遮蔽するように配置されると共にグランド接続された遮蔽壁19を備えることにより、プリント基板10Bと遮蔽壁19とで、プリント基板構造体20を構成する。
遮蔽壁19は、プリント基板10Bの全ての側面の全体を周方向に被覆するように形成される。たとえば、プリント基板10Bが側面を4個有する形状であれば、遮蔽壁19は4個の側面全部を被覆するように形成される。
なお、プリント基板10Bは、遮蔽壁19がグランド接続されるため、プリント基板10のようなグランド接続内層回路14は特に必要なく、単なる内層回路13でよい。しかし、必要により内層回路13をグランド接続内層回路としてもよい。
次に、本発明に係る電子機器の作用を説明する。
本発明に係る電子機器1Bに内蔵されたプリント基板構造体20の作用は、プリント基板構造体20を構成するプリント基板10Bの作用の一部が、電子機器1に内蔵されたプリント基板10の作用と同様であるため、プリント基板10の作用の説明で用いた図3を参照して説明する。
図3に示すように、外層回路12表面に発生した電界Eは、外層回路12の表面の法線方向には形成されず、高誘電体層16内に形成される。この電界Eは、図7に示すように高誘電体層16の端部からプリント基板10B外の遮蔽壁19に向かって(符号X)形成される。遮蔽壁19はグランド接地されているため電界Eは遮蔽され、プリント基板構造体20が外部に電界を形成することがなくなる。
プリント基板構造体20を内蔵する電子機器1Bは、EMIの発生をプリント基板の全方向に対して低減することができる。
[第4の実施形態]
次に本発明に係る電子機器について添付図面を参照して説明する。
次に本発明に係る電子機器について添付図面を参照して説明する。
第4の実施形態の電子機器1Cの外観構成は、図1に示された第1の実施形態に示される電子機器1と同様であるため説明を省略する。
第4の実施形態の電子機器1Cには、本発明に係るプリント基板構造体20Aが内蔵されている。このプリント基板構造体20Aについて図面を参照して説明する。
プリント基板構造体20Aは、電子機器1Bに内蔵されたプリント基板構造体20に対して、プリント基板10Bの高誘電体層16と外層回路12との間に低誘電体層18を設けてプリント基板10Cを構成した点で異なり、他の点は同様であるため、同じ部材には同じ符号を付して説明を簡略化または省略する。
図9は、プリント基板構造体20Aの模式的な断面図である。
プリント基板構造体20Aは、プリント基板10Cと遮蔽壁19とからなる。
プリント基板10Cは、3層の絶縁層11、11、11と、図9の下方から1層目と2層目の絶縁層11、11の間に形成される内層回路13と、2層目と3層目の絶縁層11、11の間に形成される内層回路13と、1層目および3層目の絶縁層11の表面それぞれに形成される外層回路12、12と、外層回路12、12の表面をそれぞれ被覆する低誘電体層18、18と、低誘電体層18、18の表面をそれぞれ被覆する高誘電体層16、16とからなる多層基板である。
なお、プリント基板10Cは、基板回路が絶縁層11を介して多層に形成された多層基板であるため、プリント基板10Cの最も表面に位置する基板回路12、12を外層回路と称し、外層回路よりもプリント基板10Cの内側の層に形成される基板回路13、13を内層回路と称する。
プリント基板10Cは、図9の下方から高誘電体層16/低誘電体層18/外層回路12/絶縁層11/内層回路13/絶縁層11/内層回路13/絶縁層11/外層回路12/低誘電体層18/高誘電体層16の層構造を有する。
プリント基板10Cは、プリント基板10に形成したような高誘電体層側面被覆部17を形成しない。しかし、これに代えて、プリント基板10Cの側面全体を外部から遮蔽するように配置されると共にグランド接続された遮蔽壁19を備えることにより、プリント基板10Cと遮蔽壁19とで、プリント基板構造体20Aを構成する。
次に、本発明に係る電子機器の作用を説明する。
本発明に係る電子機器1Cに内蔵されたプリント基板構造体20Aの作用は、プリント基板構造体20Aを構成するプリント基板10Cの作用の一部が、電子機器1Aに内蔵されたプリント基板10Aの作用と同様であるため、プリント基板10Aの作用の説明で用いた図6を参照して説明する。
図6に示すように、外層回路12表面に発生した電界Eは、外層回路12から低誘電体層18に向かって形成された後、高誘電体層16の法線方向には形成されず、高誘電体層16内に形成される。この電界Eは、図9に示すように高誘電体層16の端部からプリント基板10C外の遮蔽壁19に向かって(符号Y)形成される。遮蔽壁19はグランド接地されているため電界Eは遮蔽され、プリント基板構造体20Aが外部に電界を形成することがなくなる。
プリント基板構造体20Aを内蔵する電子機器1Cは、プリント基板構造体20を内蔵する電子機器1Bと同様の効果を有する。また、プリント基板構造体20Aを構成するプリント基板10Cは、従来用いられていたソルダーレジスト層が、通常、低誘電体から形成された低誘電体層18に相当するから、図10に示すような従来用いられていたプリント基板30に、高誘電体層16および遮蔽壁19を形成するだけで、容易に、EMIの発生をプリント基板の全方向に対して低減することができる。
なお、高誘電体層16の形成により、プリント基板10Cの回路の電気特性にインピーダンスが下がってしまう等の悪影響を及ぼすことが考えられる場合は、低誘電体層18の比誘電率を下げたり、低誘電体層18の厚さを厚くしたりすることにより、回避することができる。
1、1A、1B、1C 電子機器
2 筐体
3 ヒンジ手段
4 表示手段
5 蓋体
10、10A、10B、10C プリント基板
11 絶縁層
12 外層回路
13 内層回路
14 グランド接続内層回路
16 高誘電体層
17 高誘電体層側面被覆部
18 低誘電体層
19 遮蔽壁
20、20A プリント基板構造体
21 ソルダーレジスト層
30 プリント基板
2 筐体
3 ヒンジ手段
4 表示手段
5 蓋体
10、10A、10B、10C プリント基板
11 絶縁層
12 外層回路
13 内層回路
14 グランド接続内層回路
16 高誘電体層
17 高誘電体層側面被覆部
18 低誘電体層
19 遮蔽壁
20、20A プリント基板構造体
21 ソルダーレジスト層
30 プリント基板
Claims (14)
- 絶縁層と、
少なくとも前記絶縁層の一方の表面に形成される基板回路と、
この基板回路を被覆するように形成され、前記絶縁層よりも高い誘電率を有する高誘電体層と、
前記高誘電体層からプリント基板の側面を被覆するように延設されると共にグランド接続された高誘電体層側面被覆部とを備えることを特徴とするプリント基板。 - 前記基板回路と前記高誘電体層との間に、前記基板回路を被覆するように形成され、前記絶縁層よりも低い誘電率を有する低誘電体層を備えることを特徴とする請求項1記載のプリント基板。
- 前記プリント基板は、前記絶縁層が複数個設けられ、前記基板回路が外層回路であり、かつ前記複数個の絶縁層間に内層回路が設けられた多層基板であることを特徴とする請求項1記載のプリント基板。
- 絶縁層と、
少なくとも前記絶縁層の一方の表面に形成される基板回路と、
この基板回路を被覆するように形成され、前記絶縁層よりも高い誘電率を有する高誘電体層とを備えるプリント基板、
および、
前記プリント基板の側面全体を外部から遮蔽するように配置されると共にグランド接続された遮蔽壁を備えることを特徴とするプリント基板構造体。 - 前記基板回路と前記高誘電体層との間に、前記基板回路を被覆するように形成され、前記絶縁層よりも低い誘電率を有する低誘電体層を備えることを特徴とする請求項4記載のプリント基板構造体。
- 前記プリント基板は、前記絶縁層が複数個設けられ、前記基板回路が外層回路であり、かつ前記複数個の絶縁層間に内層回路が設けられた多層基板であることを特徴とする請求項4記載のプリント基板構造体。
- 絶縁層と、
少なくとも前記絶縁層の一方の表面に形成される基板回路と、
この基板回路を被覆するように形成され、前記絶縁層よりも高い誘電率を有する高誘電体層と、
前記高誘電体層からプリント基板の側面を被覆するように延設されると共にグランド接続された高誘電体層側面被覆部とを備えるプリント基板を用いることを特徴とするプリント基板のEMI低減方法。 - 前記基板回路と前記高誘電体層との間に、前記基板回路を被覆するように形成され、前記絶縁層よりも低い誘電率を有する低誘電体層を備えることを特徴とする請求項7記載のプリント基板のEMI低減方法。
- 前記プリント基板は、前記絶縁層が複数個設けられ、前記基板回路が外層回路であり、かつ前記複数個の絶縁層間に内層回路が設けられた多層基板であることを特徴とする請求項7記載のプリント基板のEMI低減方法。
- 絶縁層と、
少なくとも前記絶縁層の一方の表面に形成される基板回路と、
この基板回路を被覆するように形成され、前記絶縁層よりも高い誘電率を有する高誘電体層備えるプリント基板、
および、
前記プリント基板の側面全体を外部から遮蔽するように配置されると共にグランド接続された遮蔽壁を備えるプリント基板構造体を用いることを特徴とするプリント基板のEMI低減方法。 - 前記基板回路と前記高誘電体層との間に、前記基板回路を被覆するように形成され、前記絶縁層よりも低い誘電率を有する低誘電体層を備えることを特徴とする請求項9記載のプリント基板のEMI低減方法。
- 前記プリント基板は、前記絶縁層が複数個設けられ、前記基板回路が外層回路であり、かつ前記複数個の絶縁層間に内層回路が設けられた多層基板であることを特徴とする請求項9記載のプリント基板のEMI低減方法。
- 絶縁層と、
少なくとも前記絶縁層の一方の表面に形成される基板回路と、
この基板回路を被覆するように形成され、前記絶縁層よりも高い誘電率を有する高誘電体層と、
前記高誘電体層からプリント基板の側面を被覆するように延設されると共にグランド接続された高誘電体層側面被覆部とを備えるプリント基板を内蔵することを特徴とする電子機器。 - 絶縁層と、
少なくとも前記絶縁層の一方の表面に形成される基板回路と、
この基板回路を被覆するように形成され、前記絶縁層よりも高い誘電率を有する高誘電体層とを備えるプリント基板、
および、
前記プリント基板の側面全体を外部から遮蔽するように配置されると共にグランド接続された遮蔽壁を備えるプリント基板構造体を内蔵することを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005376097A JP2007180219A (ja) | 2005-12-27 | 2005-12-27 | プリント基板、プリント基板構造体、プリント基板のemi低減方法および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005376097A JP2007180219A (ja) | 2005-12-27 | 2005-12-27 | プリント基板、プリント基板構造体、プリント基板のemi低減方法および電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007180219A true JP2007180219A (ja) | 2007-07-12 |
Family
ID=38305120
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005376097A Pending JP2007180219A (ja) | 2005-12-27 | 2005-12-27 | プリント基板、プリント基板構造体、プリント基板のemi低減方法および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007180219A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008084907A (ja) * | 2006-09-26 | 2008-04-10 | Nitto Denko Corp | 配線回路基板 |
-
2005
- 2005-12-27 JP JP2005376097A patent/JP2007180219A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008084907A (ja) * | 2006-09-26 | 2008-04-10 | Nitto Denko Corp | 配線回路基板 |
US8101863B2 (en) | 2006-09-26 | 2012-01-24 | Nitto Denko Corporation | Printed circuit board |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4538069B2 (ja) | プリント配線板 | |
JP2010067777A (ja) | プリント配線板、電子機器 | |
JP2007129087A (ja) | 混成多層回路基板およびその製造方法 | |
JP4489133B2 (ja) | プリント配線板、電子機器 | |
JP2005109101A (ja) | 電磁シールド型可撓性回路基板 | |
JP2008078205A (ja) | 基板組立体及びその製造方法、電子部品組立体及びその製造方法、電子装置 | |
JP2009099773A (ja) | シールド付回路配線基板 | |
JP2007180219A (ja) | プリント基板、プリント基板構造体、プリント基板のemi低減方法および電子機器 | |
JP2006294769A (ja) | 多層プリント配線基板 | |
JP2010080744A (ja) | プリント基板および電子機器 | |
JP5307664B2 (ja) | 多層基板および電子機器 | |
JP2007088104A (ja) | カードエッジ基板 | |
JP4992394B2 (ja) | プリント配線板 | |
JP2874595B2 (ja) | 高周波回路装置 | |
JP2006005235A (ja) | 回路基板の補強構造 | |
JP2010056348A (ja) | 多層プリント基板および携帯端末機器 | |
JP2007324317A (ja) | Emiシールド装置、emiシールドicパッケージおよび電子機器 | |
JP2007324178A (ja) | プリント配線板、実装構造体および電子機器 | |
JP2007158243A (ja) | 多層プリント回路基板 | |
JP2005302799A (ja) | 多層プリント配線板 | |
JP2013222924A (ja) | 部品内蔵基板 | |
JP2002344149A (ja) | 配線構造基板 | |
JP2010073900A (ja) | プリント配線板、このプリント配線板を備えた情報処理装置、及び、プリント配線板におけるemi抑制方法 | |
JP4709938B2 (ja) | 電子機器 | |
JP2007242963A (ja) | 基板構造 |