JP2007173661A - チップ実装装置およびチップ実装方法 - Google Patents

チップ実装装置およびチップ実装方法 Download PDF

Info

Publication number
JP2007173661A
JP2007173661A JP2005371462A JP2005371462A JP2007173661A JP 2007173661 A JP2007173661 A JP 2007173661A JP 2005371462 A JP2005371462 A JP 2005371462A JP 2005371462 A JP2005371462 A JP 2005371462A JP 2007173661 A JP2007173661 A JP 2007173661A
Authority
JP
Japan
Prior art keywords
chip
mounting
recognition
transfer head
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005371462A
Other languages
English (en)
Other versions
JP4389868B2 (ja
Inventor
Shinji Sasakuri
真二 笹栗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005371462A priority Critical patent/JP4389868B2/ja
Publication of JP2007173661A publication Critical patent/JP2007173661A/ja
Application granted granted Critical
Publication of JP4389868B2 publication Critical patent/JP4389868B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】チップの認識を行う第1の認識手段と第2の認識手段を併用したチップの実装において実装効率を向上させたチップ実装装置およびチップ実装方法を提供することを目的とする。
【解決手段】チップ収納部2に収納されたチップPを認識する第1の認識手段13と、第1の認識手段13による認識結果に基づいてピックアップされて移載ヘッド3に吸着されたチップPを認識する第2の認識手段15と、第2の認識手段15による認識結果からチップPが正常に認識されたか否かを判定する判定手段とを備え、移載ヘッド3に吸着されたチップPが第2の認識手段15により正常に認識されたと判定された場合には第2の認識手段15による認識結果に基づいて実装を行い、正常に認識されていないと判定された場合には第1の認識手段13による認識結果に基づいて実装を行うようにした。
【選択図】図1

Description

本発明は、移載ヘッドによりチップ収納部からチップをピックアップして基板に実装するチップ実装装置およびチップ実装方法に関するものである。
チップの実装分野においては、チップ収納部に収納されたチップを移載ヘッドによりピックアップして基板に実装する方法が知られている。基板上にはチップの実装位置が予め定められており、この実装位置にチップを正確に実装することが要求されている。そのため、カメラ等の認識手段によりチップの位置認識を行い、位置認識されたチップと基板上の実装位置との位置合わせが行われている。この認識手段としては、チップ収納部に収納されたチップの位置認識を行う第1の認識手段と、移載ヘッドにピックアップされたチップの位置認識を行う第2の認識手段を併用する方法が知られている(例えば特許文献1)。この方法では、第1の認識手段がチップ収納部の上方からチップを認識し、第2の認識手段が移載ヘッドにピックアップされたチップを下方から認識する。すなわち、第1の認識手段による認識結果によりチップ収納部に収納されたチップと移載ヘッドの位置合わせが行われ、移載ヘッドによりチップをピックアップする際に発生した吸着ミス等による位置ずれ等を第2の認識手段により認識して補正することで精度の高いチップの実装を可能にしている。
特開2003−174291号公報
ところで、第2の認識手段によるチップの認識の際にチップの裏面に微小な欠けや割れ等が発生していると、チップの形状の認識に不具合が生じてチップの位置認識ができないため、このような場合には実装動作全体を停止させている。
しかしながら、チップや基板の品種によってはチップの微小な欠けや割れ等は許容できる場合がある。また、高度な実装精度を要求せず第2の認識手段による認識結果に基づいた補正を必要としない場合がある。このような場合にも第2の認識手段により認識を行うことは、オーバークオリティであるとともに認識に時間を要するため非効率的である。
そこで本発明は、チップの認識を行う第1の認識手段と第2の認識手段を併用したチップの実装において実装効率を向上させたチップ実装装置およびチップ実装方法を提供することを目的とする。
請求項1記載の発明は、チップを収納するチップ収納部と、前記チップ収納部に収納されたチップが実装される基板を保持する基板保持部と、前記チップ収納部からチップを吸着してピックアップするとともに前記基板保持部に保持された基板上の実装位置に実装する移載ヘッドと、前記チップ収納部に収納されたチップを認識する第1の認識手段と、前記第1の認識手段による認識結果に基づいてピックアップされて前記移載ヘッドに吸着されたチップを認識する第2の認識手段と、前記移載ヘッドに吸着されたチップが前記第2の認識手段により正常に認識されたか否かを判定する判定手段とを備え、前記判定手段により、前記移載ヘッドに吸着されたチップが前記第2の認識手段により正常に認識されたと判定された場合には前記第2の認識手段による認識結果に基づいて実装を行い、前記移載ヘッドに吸着されたチップが前記第2の認識手段により正常に認識されていないと判定された場合には前記第1の認識手段による認識結果に基づいて実装を行う。
請求項2記載の発明は、チップ収納部に収納されたチップを移載ヘッドに吸着してピックアップして基板保持部に保持された基板上の実装位置に実装するチップ実装方法であって、前記チップ収納部に収納されたチップを認識する第1の認識工程と、前記第1の認識工程における認識結果に基づいて前記移載ヘッドによりチップを吸着してピックアップするピックアップ工程と、前記ピックアップ工程において前記移載ヘッドに吸着されたチップを認識する第2の認識工程と、前記移載ヘッドに吸着されたチップが前記第2の認識工程において正常に認識されたか否かを判定する判定工程と、前記判定工程において、前記移載ヘッドに吸着されたチップが正常に認識されたと判定された場合には前記第2の認識工程における認識結果に基づいて実装を行い、前記移載ヘッドに吸着されたチップが正常に検出されていないと判定された場合には前記第1の認識工程における認識結果に基づいて実装を行う工程を含む。
本発明によれば、第2の認識手段によりチップが正常に認識されなかった場合には第1の認識結果に基づいてチップの実装を行うので、実装動作を中断することなく継続した実装が可能となって実装効率が向上する。
本発明の一実施の形態について図面を参照して説明する。図1は本発明の一実施の形態におけるチップ実装装置の側面図、図2は本発明の一実施の形態におけるチップ実装装置の制御系の構成図、図3は本発明の一実施の形態におけるチップ実装装置の選択手段の説明図、図4は本発明の一実施の形態におけるチップ実装装置の選択手段の説明図、図5は本発明の一実施の形態におけるチップ実装装置の実装動作のフローチャートである。
図1において、チップ実装装置1は、チップ収納部2に収納された複数のチップPを移載ヘッド3でピックアップして基板4の所定の実装位置に順次実装する動作を行う装置である。チップ収納部2はチップ実装装置1の基台5上に配設されており、複数のチップPを規則配列したシート6と、シート6の外周部を保持した状態で昇降するシートホルダ7と、シートホルダ7の下方に配設されてシート6の下面に当接するエキスパンドリング8と、シート6の下方に配設されたエジェクタ機構9から構成されている。
シートホルダ7の昇降を調整することによりシート6のテンションが調整されるようになっており、移載ヘッド3によるチップPのピックアップの際には、シートホルダ7を下降させてシート6のテンションを高めることにより複数のチップPを所定の間隔に調整する。
エジェクタ機構9は、エジェクタ9aと、エジェクタ9aを昇降させてシート6の裏面に接離させる昇降機構9bと、エジェクタ9aを任意の電子部品の下方に水平移動させる水平移動機構9cから構成されている。エジェクタ機構9は、任意のチップPの下方でエジェクタ9aを上昇させ、図示しないニードルによりチップPを上方に突き上げる等の動作を行うことにより、チップPのシート6からの剥離を促進する機能を有している。
図1において、チップ収納部2の側方には、基板4を保持する基板保持部10が配設されている。基板保持部10には図示しない基板搬入機構により基板4が搬入され、基板保持部10に保持された基板4の所定の実装位置にチップが実装される。実装後の基板4は図示しない基板搬出機構により基板保持部10から搬出される。
図1において、チップ実装装置1の上部には、移載ヘッド3と、移載ヘッド3をチップ収納部2に保持されたシート6と基板保持部10に保持された基板4とを含む領域の上方
で水平移動させる水平移動機構12が配設されている。移載ヘッド3には、電子部品の吸着機構を備えたノズル3aが昇降及び回転可能に備えられている。移載ヘッド3はエジェクタ機構9とともにチップのピックアップ機構を構成しており、チップ収納部2の任意のチップPを移載ヘッド3のノズル3aとエジェクタ機構9のエジェクタ9aにより上下から挟んだ状態で、エジェクタ9aのニードルを上昇させるとともにノズル3aを上昇させ、シート6からチップPを剥離してノズル3aに吸着することによりピックアップを行う。チップPを吸着してピックアップしたノズル3aは、移載ヘッド3の移動により基板4の所定の実装位置の上方に移動した後に下降してチップPの実装を行う。
図1において、チップ実装装置1の上部には、第1のカメラ13と、第1のカメラ13を部品収納部2に保持されたシート6の上方で水平移動させる水平移動機構14が配設されている。第1のカメラ13は、チップ収納部2に収納されているチップPを上方から撮像する。チップ収納部2と基板保持部10の間には第2のカメラ15が配設されている。第2のカメラ15は、移載ヘッド3のノズル3aに吸着されたチップPを下方からスキャニングして撮像する。
次に、チップ実装装置1の制御系の構成について説明する。図2において、ノズル3aを昇降及び回転させる駆動機構3bと、エジェクタ機構9と、移載ヘッド3を水平移動させる水平移動機構12と、第1のカメラ13と、第1のカメラ13を水平移動させる水平移動機構14は、制御部20と通信可能に接続されており、記憶手段としての記憶部21に記憶された制御プログラムや各種のデータに基づいて制御部20から送信される制御指令を受けて所定の動作を実行する。
第1のチップ認識部22は第1のカメラ13とともに第1の認識手段として機能し、第1のカメラ13により撮像されたチップ収納部2の任意のチップPの位置及び姿勢を認識する。第1の認識手段による認識結果と記憶部21に記憶されたチップデータに基づいて演算部24により移載ヘッド3の水平移動機構12及びノズル3aの駆動機構3bの制御量が演算され、この制御量に基づいてピックアップ位置が位置決めされたノズル3aは、チップPの中心部を正常姿勢で吸着してチップ収納部2からピックアップする。
第2のチップ認識部23は第2のカメラ15とともに第2の認識手段として機能し、ノズル3aに吸着された状態で第2のカメラ15によりスキャニングされたチップPの位置及び姿勢を認識する。第2の認識手段による認識結果と記憶部21に記憶されたチップデータと基板データに基づいて演算部24により移載ヘッド3の水平移動機構12及びノズル3aの駆動機構3bの制御量が演算され、この制御量に基づいて、ノズル3aに吸着されたチップPが基板4の所定の位置に所定の実装高さで実装される。
記憶部21には、チップ実装装置1における3通りの実装パターンが制御プログラムに設定されている。第1の実装パターン21aによれば、第1の認識手段(第1のカメラ13と第1のチップ認識部22)による認識結果に基づいて移載ヘッド3の移動機構12及びノズル3aの駆動機構3bを制御することにより移載ヘッド3のノズル3aに吸着されたチップPを基板保持部10に保持された基板4の実装位置に実装する。そして、第2の実装パターン21bによれば、第2の認識手段(第2のカメラ15と第2のチップ認識部23)による認識結果に基づいて移載ヘッド3の移動機構12及びノズル3aの駆動機構3bを制御することにより移載ヘッド3のノズル3aに吸着されたチップPを基板保持部10に保持された基板4の実装位置に実装する。
第1の実装パターン21aによれば、第1の認識手段による認識結果のみに基づいて実装を行い、第2の認識手段による認識を行わないので、実装工程が簡略化されて高速実装が可能となり実装に要する時間を短縮することができるという利点がある。一方、第2の
実装パターン21bによれば、第1の認識手段による認識結果に基づいて移載ヘッド3のノズル3aに吸着されたチップPの位置及び姿勢にずれがある場合であっても、実装する前段階において再度チップPの位置及び姿勢を認識して補正するようにしているので、より高精度な実装ができるという利点がある。
一方、第3の実装パターン21cによれば、判定部25による判定結果に基づいて第1の実装パターン21aと第2の実装パターン21bによる制御プログラムを自動的に選択して実装を行う。第2のカメラ15によるスキャニングはチップPの裏面を認識することにより行われるが、チップPの裏面に欠けや割れ等の不整部が存在している場合にはチップPの形状等の認識ができないことがある。そのため、第2の認識手段による認識にエラーが発生し、以後の制御が不能となって実装動作を中断する。判定部25は、第2の制御手段により移載ヘッド3のノズル3aに吸着されたチップPが正常に認識されたか否かを判定する判定手段として機能し、判定部25における判定結果に基づいて実装パターンが選択される。すなわち、第2の認識手段によるチップPの認識が正常になされていないと判定部25により判定された場合には、第1の認識手段による認識結果に基づいて実装を行う第1の実装パターンが選択され、一方、第2の認識手段によるチップPの認識が正常になされていると判定部25により判定された場合には、第2の認識手段による認識結果に基づいて実装を行う第2の実装パターンが選択される。
チップ実装装置1における実装動作は、第1の実装パターン21a及び第2の実装パターン21b、第3の実装パターン21cの何れかの実装パターンに選択可能になっており、オペレータは、表示部26にメニュー表示される各実装パターンから任意の実装パターンを選択することができる。図3において、第1の実装パターン21aを「高速実装モード」、第2の実装パターン21bを「高精度実装モード」、第3の実装パターン21cを「混合実装モード」とメニュー表示した例を示している。表示部26は、タッチパネルによる入力機能を備えたCRTや液晶パネル等の可視的表示手段から構成されており、オペレータが、「高速実装モード」、「高精度実装モード」、「混合実装モード」のうち何れかのエリアを指先でタッチした後に「確定」のエリアをタッチすることにより所望の実装モードを選択することができる選択手段として機能する。
また、チップ実装装置1において実装を予定するチップの品種毎に第1の実装パターン21a及び第2の実装パターン21b、第3の実装パターン21cと関連付けたチップ品種データを記憶部21に記憶させておき、実装対象となるチップの品種を選択すると自動的に関連付けられた実装パターンが選択されるように構成することもできる。図4は、チップの品種を選択可能にメニュー表示した例であり、チップの品種が「部品A」、「部品B」・・・として画像表示され、チップの品種に対応した実装モードやサイズ等が併せて表示される。オペレータが実装対象となるチップを選択して指先でタッチした後に「確定」のエリアをタッチすることにより、選択したチップの品種に対応して予め関連付けられた実装モードが選択されるようになっている。
操作・入力部27は、表示部26におけるタッチパネルとして構成される他にキーボードやドライバ等としても構成され、記憶部21に記憶させる制御プログラムや各種データを入力するとともにチップ実装装置1における実装動作をマニュアルで操作する機能を備えている。
次に、チップ実装装置1における実装動作について説明する。図5は、第1の実装パターン(高速実装モード)を選択した場合の第1の実装工程と、第2の実装パターン(高精度実装モード)を選択した場合の第2の実装工程と、第3の実装パターン(混合実装モード)を選択した場合の第3の実装工程を示している。
実装動作を開始すると、まず、チップ実装装置1における実装モードを選択し、第1の実装工程乃至第3の実装工程の何れかを選択する(選択工程・・・ST1)。次に、第1の認識手段によりチップ収納部2に収納されたチップPを認識する(第1の認識工程・・・ST2)。第1の認識手段によりチップPが正常に認識されると、第1の認識工程(ST2)における認識結果に基づいて移載ヘッド3のノズル3aにチップPを吸着してピックアップする(ピックアップ工程・・・ST3)。このピックアップ工程(ST3)までは、第1の実装工程乃至第3の実装工程の全ての工程において共通して実行される。
次に、高速実装モードを選択した場合の第1の実装工程においては、第1の認識工程(ST2)における認識結果に基づいて移載ヘッド3のノズル3aに吸着されたチップPを基板保持部10に保持された基板4の実装位置に実装する(ST4)。
一方、高精度実装モードを選択した場合の第2の実装工程においては、ピックアップ工程(ST3)において移載ヘッド3のノズル3aに吸着されたチップPを第2の認識手段により認識する(第2の認識工程・・・ST5)。第2の認識手段によりチップPが正常に認識されると、第2の認識工程(ST5)における認識結果に基づいて移載ヘッド3のノズル3aに吸着されたチップPを基板保持部10に保持された基板4の実装位置に実装する(ST6)。なお、第1の認識工程(ST2)、第2の認識工程(ST5)において、チップPが正常に認識されない異常認識が検知されると認識エラーとなって実装動作が中断する(ST7)。
また、混合実装モードを選択した場合の第3の実装工程においては、第2の認識工程(ST5)の後に、移載ヘッド3のノズル3aに吸着されたチップPが第2の認識手段により正常に認識されたか否かの判定を行う(判定工程・・・ST8)。移載ヘッド3のノズル3aに吸着されたチップPが正常に認識されていると判定工程(ST8)において判定された場合には、第2の認識工程(ST5)における認識結果に基づいて移載ヘッド3のノズル3aに吸着されたチップPを基板保持部10に保持された基板4の実装位置に実装する(ST6)。一方、移載ヘッド3のノズル3aに吸着されたチップPが正常に検出されていないと判定工程(ST8)において判定された場合には、第1の認識工程(ST2)における認識結果に基づいて移載ヘッド3のノズル3aに吸着されたチップPを基板保持部10に保持された基板4の実装位置に実装する(ST4)。
第1の実装工程は高度な実装精度を必要としない場合に好適であり、チップ実装装置1における実装動作の制御プログラムを第1の実装パターン(高速実装モード)に選択することにより、実装動作のタクトタイムを短縮して実装効率を向上させることができる。また、第2の実装工程は高度な実装精度を必要とする場合に好適であり、チップ実装装置1における実装動作の制御プログラムを第2の実装パターン(高精度実装モード)に選択することにより高精度な実装ができる。
第3の実装工程においては、認識エラーが発生しない限り第2の実装パターンで高精度の実装を行い、認識エラーが発生した場合にのみ第1の実装パターンで実装を行うようになっているので、高精度実装と高速実装を両立させることができる。従って、チップの微小な欠けや割れ等は許容できる場合には、実装動作を中断させることなく第1の認識手段による認識結果に基づいて実装を行うことにより実装効率を向上させることができる。
なお、第1の実装工程及び第3の実装工程では、チップの微小な欠けや割れ等が存在していても実装動作を中断することなく実装が継続されるので、実装品質においてチップの微小な欠けや割れ等を許容できない場合には、認識エラーによる実装動作中断工程(ST7)を含む第2の実装パターン(高精度実装モード)を選択して第2の実装工程により実装を行う。
本発明のチップ実装装置およびチップ実装方法によれば、第2の認識手段によりチップが正常に認識されなかった場合には第1の認識結果に基づいてチップの実装を行うことにより、実装動作を中断することなく継続した実装が可能となって実装効率が向上するという利点を有し、移載ヘッドによりチップをピックアップして基板上の実装位置に実装するチップ実装分野において有用である。
本発明の一実施の形態におけるチップ実装装置の側面図 本発明の一実施の形態におけるチップ実装装置の制御系の構成図 本発明の一実施の形態におけるチップ実装装置の選択手段の説明図 本発明の一実施の形態におけるチップ実装装置の選択手段の説明図 本発明の一実施の形態におけるチップ実装装置の実装動作のフローチャート
符号の説明
1 チップ実装装置
2 チップ収納部
3 移載ヘッド
4 基板
10 基板保持部
13 第1のカメラ
15 第2のカメラ
22 第1のチップ認識部
23 第2のチップ認識部
25 判定部
P チップ

Claims (2)

  1. チップを収納するチップ収納部と、前記チップ収納部に収納されたチップが実装される基板を保持する基板保持部と、前記チップ収納部からチップを吸着してピックアップするとともに前記基板保持部に保持された基板上の実装位置に実装する移載ヘッドと、前記チップ収納部に収納されたチップを認識する第1の認識手段と、前記第1の認識手段による認識結果に基づいてピックアップされて前記移載ヘッドに吸着されたチップを認識する第2の認識手段と、前記移載ヘッドに吸着されたチップが前記第2の認識手段により正常に認識されたか否かを判定する判定手段とを備え、
    前記判定手段により、前記移載ヘッドに吸着されたチップが前記第2の認識手段により正常に認識されたと判定された場合には前記第2の認識手段による認識結果に基づいて実装を行い、前記移載ヘッドに吸着されたチップが前記第2の認識手段により正常に認識されていないと判定された場合には前記第1の認識手段による認識結果に基づいて実装を行うことを特徴とするチップ実装装置。
  2. チップ収納部に収納されたチップを移載ヘッドに吸着してピックアップして基板保持部に保持された基板上の実装位置に実装するチップ実装方法であって、
    前記チップ収納部に収納されたチップを認識する第1の認識工程と、前記第1の認識工程における認識結果に基づいて前記移載ヘッドによりチップを吸着してピックアップするピックアップ工程と、前記ピックアップ工程において前記移載ヘッドに吸着されたチップを認識する第2の認識工程と、前記移載ヘッドに吸着されたチップが前記第2の認識工程において正常に認識されたか否かを判定する判定工程と、前記判定工程において、前記移載ヘッドに吸着されたチップが正常に認識されたと判定された場合には前記第2の認識工程における認識結果に基づいて実装を行い、前記移載ヘッドに吸着されたチップが正常に検出されていないと判定された場合には前記第1の認識工程における認識結果に基づいて実装を行う工程を含むことを特徴とするチップ実装方法。
JP2005371462A 2005-12-26 2005-12-26 チップ実装装置およびチップ実装方法 Expired - Fee Related JP4389868B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005371462A JP4389868B2 (ja) 2005-12-26 2005-12-26 チップ実装装置およびチップ実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005371462A JP4389868B2 (ja) 2005-12-26 2005-12-26 チップ実装装置およびチップ実装方法

Publications (2)

Publication Number Publication Date
JP2007173661A true JP2007173661A (ja) 2007-07-05
JP4389868B2 JP4389868B2 (ja) 2009-12-24

Family

ID=38299788

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005371462A Expired - Fee Related JP4389868B2 (ja) 2005-12-26 2005-12-26 チップ実装装置およびチップ実装方法

Country Status (1)

Country Link
JP (1) JP4389868B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007173662A (ja) * 2005-12-26 2007-07-05 Matsushita Electric Ind Co Ltd チップ実装装置およびチップ実装方法
JP7482413B2 (ja) 2020-06-25 2024-05-14 パナソニックIpマネジメント株式会社 部品搭載装置及び部品搭載方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007173662A (ja) * 2005-12-26 2007-07-05 Matsushita Electric Ind Co Ltd チップ実装装置およびチップ実装方法
JP4569466B2 (ja) * 2005-12-26 2010-10-27 パナソニック株式会社 チップ実装装置およびチップ実装方法
JP7482413B2 (ja) 2020-06-25 2024-05-14 パナソニックIpマネジメント株式会社 部品搭載装置及び部品搭載方法

Also Published As

Publication number Publication date
JP4389868B2 (ja) 2009-12-24

Similar Documents

Publication Publication Date Title
JP4559243B2 (ja) 電子部品の装着方法及び電子部品の装着装置
JP6053195B2 (ja) ダイ実装システムのウエハマップ管理装置
CN108364880B (zh) 半导体制造装置及半导体器件的制造方法
WO2013080408A1 (ja) 部品実装方法及び部品実装システム
JPWO2013108368A1 (ja) 電子部品実装装置および電子部品実装方法
WO2014119305A1 (ja) 下受けピンの配置決定支援装置および配置決定支援方法
JP5761771B2 (ja) ウエハマップデータ照合システム
JP5903588B2 (ja) 下受けピンの配置決定支援装置および配置決定支援方法
JP4389868B2 (ja) チップ実装装置およびチップ実装方法
JP2009246285A (ja) 部品実装装置
JP4569466B2 (ja) チップ実装装置およびチップ実装方法
JP5903589B2 (ja) 下受けピンの配置決定支援装置および配置決定支援方法
JP2014150092A (ja) 下受けピンの配置決定支援装置および配置決定支援方法
JP4761672B2 (ja) ボンディング方法及びボンディング装置
JP5773490B2 (ja) ダイ突き上げ動作管理システム
JP5627362B2 (ja) ダイ供給装置
JP4457715B2 (ja) チップのピックアップ装置およびピックアップ方法
JP4341581B2 (ja) チップのピックアップ装置およびピックアップ方法
JP2002094297A (ja) 電子部品実装方法及び電子部品実装装置
JP6573481B2 (ja) グリップリング、アダプタ及びダイ位置特定装置
JP2019091774A (ja) 領域ティーチ方法および部品実装用装置
JP4341580B2 (ja) チップのピックアップ装置およびピックアップ方法
JP2003258008A (ja) 電子部品のピックアップ方法
JP2002185115A (ja) ボール搭載装置およびボール搭載装置における搭載ヘッドの位置調整方法
JP3757900B2 (ja) 電子部品実装装置の電子部品実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070925

A977 Report on retrieval

Effective date: 20090820

Free format text: JAPANESE INTERMEDIATE CODE: A971007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090915

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Effective date: 20090928

Free format text: JAPANESE INTERMEDIATE CODE: A61

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20121016

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20121016

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20131016

LAPS Cancellation because of no payment of annual fees