JP2007173638A - Sensor module and manufacturing method thereof - Google Patents
Sensor module and manufacturing method thereof Download PDFInfo
- Publication number
- JP2007173638A JP2007173638A JP2005371087A JP2005371087A JP2007173638A JP 2007173638 A JP2007173638 A JP 2007173638A JP 2005371087 A JP2005371087 A JP 2005371087A JP 2005371087 A JP2005371087 A JP 2005371087A JP 2007173638 A JP2007173638 A JP 2007173638A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- sensor
- substrate
- sensor element
- mounting substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Pressure Sensors (AREA)
Abstract
Description
本発明は、センサ素子とセンサ素子の出力信号を信号処理する信号処理回路が形成されたICチップとが1つの実装基板に実装されたセンサモジュールの製造方法、センサモジュールに関するものである。 The present invention relates to a sensor module manufacturing method and a sensor module in which a sensor element and an IC chip on which a signal processing circuit for processing an output signal of the sensor element is formed are mounted on one mounting substrate.
近年、チップサイズパッケージ(Chip Size Package:CSP)を有するセンサエレメントとして、ウェハレベルパッケージング技術を利用して形成したセンサ素子(例えば、加速度センサ、ジャイロセンサなどのMEMS)が各所で研究開発されており、センサ素子と、当該センサ素子の出力信号を信号処理する信号処理回路が形成されたICチップとを1つの実装基板に実装したセンサモジュールが提案されている。 In recent years, as a sensor element having a chip size package (CSP), sensor elements (for example, MEMS such as an acceleration sensor and a gyro sensor) formed by using wafer level packaging technology have been researched and developed in various places. A sensor module has been proposed in which a sensor element and an IC chip on which a signal processing circuit for processing an output signal of the sensor element is formed are mounted on a single mounting board.
また、従来から、1枚の回路基板の一表面側に半導体ベアチップがフリップチップ実装されるとともに、他表面側に半導体部品が半田実装された半導体実装モジュールとして、半導体ベアチップの平面サイズよりも半導体部品の平面サイズが大きい場合に、半導体部品の投影面内に半導体ベアチップが収まるように半導体ベアチップと半導体部品との相対的な位置関係を設定することにより半導体ベアチップと回路基板との接続信頼性を高めた半導体実装モジュールが提案されている(例えば、特許文献1参照)。 Conventionally, as a semiconductor mounting module in which a semiconductor bare chip is flip-chip mounted on one surface side of one circuit board and a semiconductor component is solder-mounted on the other surface side, the semiconductor component is larger than the planar size of the semiconductor bare chip. The reliability of the connection between the semiconductor bare chip and the circuit board is improved by setting the relative positional relationship between the semiconductor bare chip and the semiconductor component so that the semiconductor bare chip is within the projection plane of the semiconductor component when the planar size of the semiconductor component is large. A semiconductor mounting module has been proposed (see, for example, Patent Document 1).
ここにおいて、上記特許文献1には、上述の半導体実装モジュールの製造方法として、回路基板の上記一表面側にチップ接続用電極を覆う未硬化の熱硬化性樹脂層を形成した後、半導体ベアチップのパッド上に設けたAuバンプを回路基板のチップ接続用電極に位置合わせしてから、半導体ベアチップを加熱した状態で半導体ベアチップに適宜の荷重をかけることでAuバンプをチップ接続用電極に熱圧着するとともに熱硬化性樹脂層を熱硬化させ、その後、回路基板の上記他表面側の部品接続用電極に半田部を形成し、続いて、半導体部品の端子を半田部に位置合わせして当接させてから、リフローを行うことによって回路基板の部品接続用電極と半導体部品の端子とを接合する方法が記載されている。
Here, in
ところで、MEMSとしては、加速度センサやジャイロセンサなどが広く知られており、加速度センサとしては、加速度が印加されたときのピエゾ抵抗からなるゲージ抵抗のひずみによる抵抗値の変化により加速度を検出するピエゾ抵抗形の加速度センサや、加速度が印加されたときの固定電極と可動電極との間の静電容量の変化により加速度を検出する容量形の加速度センサなどが知られている。 By the way, an acceleration sensor, a gyro sensor, and the like are widely known as MEMS, and as an acceleration sensor, a piezoelectric element that detects acceleration by a change in resistance value due to a strain of a gauge resistance composed of a piezoresistor when acceleration is applied. A resistance-type acceleration sensor, a capacitance-type acceleration sensor that detects acceleration based on a change in capacitance between a fixed electrode and a movable electrode when acceleration is applied, and the like are known.
ピエゾ抵抗形の加速度センサとしては、矩形枠状のフレーム部の内側に配置される重り部が一方向へ延長された撓み部を介してフレーム部に揺動自在に支持された片持ち式のものや、枠状のフレーム部の内側に配置される重り部が相反する2方向へ延長された一対の撓み部を介してフレーム部に揺動自在に支持された両持ち式のものなどが提案されており、近年では、枠状のフレーム部の内側に配置される重り部が四方へ延長された4つの撓み部を介してフレーム部に揺動自在に支持され、互いに直交する3方向それぞれの加速度を各別に検出可能なものも提案されている(例えば、特許文献2,3参照)。
As a piezoresistive acceleration sensor, a cantilever type is supported in such a manner that a weight portion arranged inside a rectangular frame-like frame portion is swingably supported by the frame portion via a bending portion extended in one direction. Also proposed is a dual-support type that is swingably supported by the frame portion through a pair of flexure portions that are extended in two opposite directions with weight portions arranged inside the frame-shaped frame portion. In recent years, a weight portion arranged inside a frame-like frame portion is supported by the frame portion through four flexible portions extended in four directions so as to be swingable, and accelerations in three directions orthogonal to each other. Have been proposed (see, for example,
なお、上述のピエゾ抵抗形の加速度センサでは、重り部および撓み部が可動部を構成し、ピエゾ抵抗がセンシング部を構成している。また、容量形の加速度センサ(例えば、特許文献4参照)やジャイロセンサ(例えば、特許文献5参照)では、可動電極を設けた重り部や可動電極を兼ねる重り部などが可動部を構成しており、固定電極と可動電極とによりセンシング部を構成している。
ところで、上述のセンサ素子とICチップとを1つの実装基板に実装したセンサモジュールにおいて、センサ素子の平面サイズよりもICチップの平面サイズが大きい場合に、当該センサモジュールの製造方法として、上記特許文献1に記載された半導体実装モジュールの製造方法に準じた製造方法を採用することが考えられる。 By the way, in the sensor module in which the sensor element and the IC chip described above are mounted on one mounting substrate, when the planar size of the IC chip is larger than the planar size of the sensor element, as a manufacturing method of the sensor module, It is conceivable to employ a manufacturing method according to the manufacturing method of the semiconductor mounting module described in 1.
すなわち、上述のセンサモジュールの製造方法として、平面サイズの小さなセンサ素子の外部接続用電極上に設けたAuバンプを実装基板の一表面上のセンサ接続用電極に熱圧着することでセンサ素子を実装基板の上記一表面側にフリップチップ実装してから、実装基板の他表面上のIC接続用電極を覆うように未硬化の熱硬化性樹脂層(アンダーフィル用樹脂)を形成し、続いて、平面サイズの大きなICチップのパッド上に設けたAuバンプを実装基板の他表面上のIC接続用電極に熱圧着するのと同時に熱硬化性樹脂層を熱硬化させてアンダーフィルを形成することでICチップを実装基板の上記他表面側にフリップチップ実装する製造方法が考えられる。 That is, as a method for manufacturing the sensor module described above, the sensor element is mounted by thermocompression bonding of the Au bump provided on the external connection electrode of the sensor element having a small planar size to the sensor connection electrode on one surface of the mounting substrate. After flip-chip mounting on the one surface side of the substrate, an uncured thermosetting resin layer (underfill resin) is formed so as to cover the IC connection electrode on the other surface of the mounting substrate, By thermally bonding the Au bumps provided on the pads of the IC chip having a large planar size to the IC connection electrodes on the other surface of the mounting substrate, the thermosetting resin layer is thermally cured to form an underfill. A manufacturing method in which an IC chip is flip-chip mounted on the other surface side of the mounting substrate is conceivable.
しかしながら、このような製造方法を採用する場合には、センサ素子と実装基板との線膨張率差に起因してセンサ素子に残留応力が発生してセンサ素子のセンサ特性が変動するという不具合があった。 However, when such a manufacturing method is adopted, there is a problem in that the sensor element has a residual stress due to a difference in linear expansion coefficient between the sensor element and the mounting substrate, and the sensor characteristics of the sensor element fluctuate. It was.
本発明は上記事由に鑑みて為されたものであり、その目的は、センサ素子のセンサ特性の変動を抑制することができ、且つ、実装基板とセンサ素子およびICチップとの接続信頼性を高めることができるセンサモジュールの製造方法、センサモジュールを提供することにある。 The present invention has been made in view of the above-described reasons, and an object of the present invention is to suppress fluctuations in sensor characteristics of the sensor element, and to improve the connection reliability between the mounting substrate, the sensor element, and the IC chip. Another object is to provide a method for manufacturing a sensor module and a sensor module.
請求項1の発明は、センサ素子と、センサ素子の出力信号を信号処理する信号処理回路が形成されたICチップでありセンサ素子の平面サイズ以上の平面サイズのICチップと、一表面側にICチップがフリップチップ実装されるとともに他表面側におけるICチップの投影面内でセンサ素子がフリップチップ実装される実装基板と、実装基板とICチップとの間に介在するアンダーフィルとを備え、センサ素子の外部接続用電極と実装基板の前記他表面側のセンサ接続用電極とが第1のバンプを介して接合され、ICチップのパッドと実装基板の前記一表面側のIC接続用電極とが第2のバンプを介して接合されたセンサモジュールの製造方法であって、ICチップと実装基板の前記一表面との間に未硬化の熱硬化性樹脂からなるアンダーフィル用樹脂材を介在させた状態で加熱および荷重の印加を行うことでICチップのパッド上に予め形成してある第2のバンプをIC接続用電極に熱圧着するのと同時にアンダーフィル用樹脂材を熱硬化させる第1の実装工程と、第1の実装工程の後でセンサ素子の外部接続用電極と実装基板のセンサ接続用電極とを両者の間に第1のバンプが介在する形で位置合わせしセンサ素子に対して常温で荷重を印加することで外部接続用電極とセンサ接続用電極とを第1のバンプを介して常温接合する第2の実装工程とを備えることを特徴とする。
The invention of
この発明によれば、第1の実装工程において平面サイズの大きなICチップを実装基板の一表面側に実装した後、第2の実装工程において平面サイズの小さなセンサ素子の外部接続用電極と実装基板のセンサ接続用電極とを第1のバンプを介して常温接合するようにしているので、センサ素子と実装基板との線膨張率差に起因した残留応力の低減が可能となり、センサ素子のセンサ特性の変動を抑制することができる。また、第2の実装工程において実装基板の他表面側でセンサ素子の外部接続用電極とセンサ接続用電極とを第1のバンプを介して接合する際には、ICチップと実装基板との間にアンダーフィルが介在しているので、センサ素子への荷重の印加時にICチップが破損したりICチップと実装基板との接続信頼性が低下するのを防止することができるとともに、センサ素子と実装基板との接続信頼性を高めることができる。 According to the present invention, after mounting an IC chip having a large planar size on one surface side of the mounting substrate in the first mounting process, the external connection electrode and mounting substrate of the sensor element having a small planar size are mounted in the second mounting process. Since the sensor connection electrode is bonded at room temperature via the first bump, the residual stress due to the difference in linear expansion coefficient between the sensor element and the mounting substrate can be reduced, and the sensor characteristics of the sensor element can be reduced. Fluctuations can be suppressed. Further, when the external connection electrode and the sensor connection electrode of the sensor element are bonded via the first bump on the other surface side of the mounting substrate in the second mounting step, the gap between the IC chip and the mounting substrate is determined. Since underfill is present in the IC, it is possible to prevent the IC chip from being damaged or the connection reliability between the IC chip and the mounting substrate from being reduced when a load is applied to the sensor element. Connection reliability with the substrate can be improved.
請求項2の発明は、センサ素子と、センサ素子の出力信号を信号処理する信号処理回路が形成されたICチップでありセンサ素子の平面サイズ以上の平面サイズのICチップと、一面開口した箱状の実装基板であって外底面側にICチップがフリップチップ実装されるとともに内底面側におけるICチップの投影面内でセンサ素子がフリップチップ実装される実装基板とを備えたセンサモジュールであって、実装基板の外底面とICチップとの間に介在する熱硬化性樹脂からなるアンダーフィルとを備え、センサ素子の外部接続用電極と実装基板の前記内底面側のセンサ接続用電極とが第1のAuバンプを介して接合され、ICチップのパッドと実装基板の前記外底面側のIC接続用電極とがICチップのパッドに設けた第2のAuバンプを介して接合されてなることを特徴とする。
The invention of
この発明によれば、平面サイズの大きなICチップを実装基板の外底面側に実装した後、平面サイズの小さなセンサ素子の外部接続用電極と実装基板の内底面側のセンサ接続用電極とを第1のAuバンプを介して常温接合するという製造方法を採用することが可能となり、センサ素子と実装基板との線膨張率差に起因した残留応力の低減が可能となり、センサ素子のセンサ特性の変動を抑制することが可能となる。また、上記製造方法を採用すれば、実装基板の内底面側でセンサ素子の外部接続用電極とセンサ接続用電極とを第1のAuバンプを介して接合する際には、ICチップと実装基板との間にアンダーフィルが介在しているので、センサ素子への荷重の印加時にICチップと実装基板の外底面との間にアンダーフィルが介在しているので、センサ素子への荷重の印加時にICチップが破損したりICチップと実装基板との接続信頼性が低下するのを防止することができるとともに、センサ素子と実装基板との接続信頼性を高めることができる。 According to the present invention, after mounting an IC chip having a large planar size on the outer bottom surface side of the mounting substrate, the external connection electrode of the sensor element having a small planar size and the sensor connecting electrode on the inner bottom surface side of the mounting substrate are It is possible to adopt a manufacturing method in which room-temperature bonding is performed through one Au bump, and it is possible to reduce residual stress due to a difference in linear expansion coefficient between the sensor element and the mounting substrate, and to change the sensor characteristics of the sensor element. Can be suppressed. Further, when the above manufacturing method is adopted, when the external connection electrode of the sensor element and the sensor connection electrode are joined via the first Au bump on the inner bottom surface side of the mounting substrate, the IC chip and the mounting substrate are used. Since there is an underfill between the IC chip and the sensor element, an underfill is interposed between the IC chip and the outer bottom surface of the mounting board. When a load is applied to the sensor element, It is possible to prevent the IC chip from being damaged or the connection reliability between the IC chip and the mounting substrate from being lowered, and the connection reliability between the sensor element and the mounting substrate can be increased.
請求項3の発明は、請求項3の発明において、前記ICチップの平面サイズが前記実装基板の前記内底面のサイズよりも大きく、且つ、前記ICチップの投影面内に前記内底面が収まる形で前記ICチップが前記実装基板の外底面側にフリップチップ実装されてなることを特徴とする。 According to a third aspect of the present invention, in the third aspect of the invention, the planar size of the IC chip is larger than the size of the inner bottom surface of the mounting substrate, and the inner bottom surface fits within the projection surface of the IC chip. The IC chip is flip-chip mounted on the outer bottom surface side of the mounting substrate.
この発明によれば、前記ICチップの実装時や前記センサ素子の実装時に前記実装基板が反るのを防止することが可能となり、前記ICチップおよび前記センサ素子と前記実装基板との接続信頼性を高めることが可能となる。 According to the present invention, it is possible to prevent the mounting substrate from warping when the IC chip is mounted or when the sensor element is mounted, and the connection reliability between the IC chip and the sensor element and the mounting substrate can be prevented. Can be increased.
請求項1の発明では、センサ素子のセンサ特性の変動を抑制することができ、且つ、実装基板とセンサ素子およびICチップとの接続信頼性を高めることができるという効果がある。 According to the first aspect of the present invention, it is possible to suppress fluctuations in the sensor characteristics of the sensor element and to improve the connection reliability between the mounting substrate, the sensor element, and the IC chip.
請求項2の発明では、センサ素子のセンサ特性の変動を抑制することが可能になり、且つ、実装基板とセンサ素子およびICチップとの接続信頼性を高めることが可能になるという効果がある。
According to the invention of
本実施形態のセンサモジュールについて図1〜図15を参照しながら説明する。 The sensor module of this embodiment will be described with reference to FIGS.
本実施形態のセンサモジュールは、加速度センサモジュールであり、図3〜図5に示すように、センサ素子である加速度センサエレメントAと、加速度センサエレメントAの出力信号を信号処理する信号処理回路が形成されたICチップ4と、加速度センサエレメントAおよびICチップ4が実装されるセラミック基板からなる実装基板5と、実装基板5とICチップ4との間に介在する熱硬化性樹脂からなるアンダーフィル8とを備えている。
The sensor module of this embodiment is an acceleration sensor module, and as shown in FIGS. 3 to 5, an acceleration sensor element A that is a sensor element and a signal processing circuit that processes an output signal of the acceleration sensor element A are formed. The mounted
上述の実装基板5は、一面開口した箱状に形成されており、外底面5b側にICチップ4がフリップチップ実装されるとともに内底面5a側に加速度センサエレメントAがフリップチップ実装されている。したがって、上述のアンダーフィル8は、実装基板5の外底面5bとICチップ4との間に介在している。
The above-described
ところで、本実施形態の加速度センサモジュールでは、ICチップ4の平面サイズが加速度センサエレメントAの平面サイズよりも大きく、加速度センサエレメントAが実装基板5の内底面5a側においてICチップ4の投影面内に収まる形でフリップチップ実装されている(要するに、実装基板5は、一表面側にICチップ4がフリップチップ実装されるとともに他表面側におけるICチップ4の投影面内で加速度センサエレメントAがフリップチップ実装されている)。
By the way, in the acceleration sensor module of the present embodiment, the planar size of the
以下、加速度センサエレメントAについて詳細に説明してから、加速度センサモジュールについて具体的に説明する。 Hereinafter, the acceleration sensor element A will be described in detail, and then the acceleration sensor module will be described in detail.
加速度センサエレメントAは、図6に示すように、第1の半導体基板を用いて形成され後述のセンシング部を有するセンサ基板1と、第2の半導体基板を用いて形成されセンサ基板1のセンシング部に電気的に接続される複数の貫通孔配線24を有しセンサ基板1の一表面側(図6(b)の上面側)に封着された貫通孔配線形成基板2と、第3の半導体基板を用いて形成されセンサ基板1の他表面側(図6(b)の下面側)に封着されたカバー基板3とを備えている。ここにおいて、センサ基板1および貫通孔配線形成基板2およびカバー基板3の外周形状は矩形状であり、貫通孔配線形成基板2およびカバー基板3はセンサ基板1と同じ外形寸法に形成されている。なお、図7(a)は図6(b)の要部拡大図、図7(b)は図6(a)のC−C’概略断面図である。
As shown in FIG. 6, the acceleration sensor element A is formed using a first semiconductor substrate and includes a
上述のセンサ基板1は、シリコン基板からなる支持基板10a上のシリコン酸化膜からなる絶縁層(埋込酸化膜)10b上にn形のシリコン層(活性層)10cを有するSOIウェハを加工することにより形成してあり、貫通孔配線形成基板2は第1のシリコンウェハを加工することにより形成し、カバー基板3は第2のシリコンウェハを加工することにより形成してある。すなわち、本実施形態では、SOIウェハが第1の半導体基板を構成し、第1のシリコンウェハが第2の半導体基板を構成し、第2のシリコンウェハが第3の半導体基板を構成している。なお、本実施形態では、SOIウェハにおける支持基板10aの厚さを300μm〜500μm程度、絶縁層10bの厚さを0.3μm〜1.5μm程度、シリコン層10cの厚さを4μm〜10μm程度とし、また、第1のシリコンウェハの厚さを200μm〜300μm程度、第2のシリコンウェハの厚さを100〜300μm程度としてあるが、これらの数値は特に限定するものではない。また、SOIウェハの主表面であるシリコン層10cの表面は(100)面としてある。
The
センサ基板1は、図8〜図10に示すように、枠状(本実施形態では、矩形枠状)のフレーム部11を備え、フレーム部11の内側に配置される重り部12が一表面側(図6(b)および図8(b)の上面側)において可撓性を有する4つの短冊状の撓み部13を介してフレーム部11に揺動自在に支持されている。言い換えれば、センサ基板1は、枠状のフレーム部11の内側に配置される重り部12が重り部12から四方へ延長された4つの撓み部13を介してフレーム部11に揺動自在に支持されている。ここで、フレーム部11は、上述のSOIウェハの支持基板10a、絶縁層10b、シリコン層10cそれぞれを利用して形成してある。これに対して、撓み部13は、上述のSOIウェハにおけるシリコン層10cを利用して形成してあり、フレーム部11よりも十分に薄肉となっている。
As shown in FIGS. 8 to 10, the
重り部12は、上述の4つの撓み部13を介してフレーム部11に支持された直方体状のコア部12aと、センサ基板1の上記一表面側から見てコア部12aの四隅それぞれに連続一体に連結された直方体状の4つの付随部12bとを有している。言い換えれば、重り部12は、フレーム部11の内側面に一端部が連結された各撓み部13の他端部が外側面に連結されたコア部12aと、コア部12aと一体に形成されコア部12aとフレーム部11との間の空間に配置される4つの付随部12bとを有している。つまり、各付随部12bは、センサ基板1の上記一表面側から見て、フレーム部11とコア部12aと互いに直交する方向に延長された2つの撓み部13,13とで囲まれる空間に配置されており、各付随部12bそれぞれとフレーム部11との間にはスリット14が形成され、撓み部13を挟んで隣り合う付随部12b間の間隔が撓み部13の幅寸法よりも長くなっている。ここにおいて、コア部12aは、上述のSOIウェハの支持基板10a、絶縁層10b、シリコン層10cそれぞれを利用して形成し、各付随部12bは、SOIウェハの支持基板10aを利用して形成してある。しかして、センサ基板1の上記一表面側において各付随部12bの表面は、コア部12aの表面を含む平面からセンサ基板1の上記他表面側(図6(b)および図8(b)の下面側)へ離間して位置している。なお、センサ基板1の上述のフレーム部11、重り部12、各撓み部13は、リソグラフィ技術およびエッチング技術を利用して形成すればよい。
The
ところで、図8(a),(b)それぞれの右下に示したように、センサ基板1の上記一表面に平行な面内でフレーム部11の一辺に沿った一方向をx軸の正方向、この一辺に直交する辺に沿った一方向をy軸の正方向、センサ基板1の厚み方向の一方向をz軸の正方向と規定すれば、重り部12は、x軸方向に延長されてコア部12aを挟む2つ1組の撓み部13,13と、y軸方向に延長されてコア部12aを挟む2つ1組の撓み部13,13とを介してフレーム部11に支持されていることになる。なお、上述のx軸、y軸、z軸の3軸により規定した直交座標では、センサ基板1において上述のシリコン層10cにより形成された部分の表面における重り部12の中心位置を原点としている。
By the way, as shown in the lower right of each of FIGS. 8A and 8B, one direction along one side of the
重り部12のコア部12aからx軸の正方向に延長された撓み部13(図8(a)の右側の撓み部13)は、コア部12a近傍に2つ1組のピエゾ抵抗Rx2,Rx4が形成されるとともに、フレーム部11近傍に1つのピエゾ抵抗Rz2が形成されている。一方、重り部12のコア部12aからx軸の負方向に延長された撓み部13(図8(a)の左側の撓み部13)は、コア部12a近傍に2つ1組のピエゾ抵抗Rx1,Rx3が形成されるとともに、フレーム部11近傍に1つのピエゾ抵抗Rz3が形成されている。ここに、コア部12a近傍に形成された4つのピエゾ抵抗Rx1,Rx2,Rx3,Rx4は、x軸方向の加速度を検出するために形成されたもので、平面形状が細長の長方形状であって、長手方向が撓み部13の長手方向に一致するように形成してあり、図11における左側のブリッジ回路Bxを構成するように配線(センサ基板1に形成されている拡散層配線、金属配線17など)によって接続されている。なお、ピエゾ抵抗Rx1〜Rx4は、x軸方向の加速度がかかったときに撓み部13において応力が集中する応力集中領域に形成されている。
The bending portion 13 (the bending
また、重り部12のコア部12aからy軸の正方向に延長された撓み部13(図8(a)の上側の撓み部13)はコア部12a近傍に2つ1組のピエゾ抵抗Ry1,Ry3が形成されるとともに、フレーム部11近傍に1つのピエゾ抵抗Rz1が形成されている。一方、重り部12のコア部12aからy軸の負方向に延長された撓み部13(図8(a)の下側の撓み部13)はコア部12a近傍に2つ1組のピエゾ抵抗Ry2,Ry4が形成されるとともに、フレーム部11側の端部に1つのピエゾ抵抗Rz4が形成されている。ここに、コア部12a近傍に形成された4つのピエゾ抵抗Ry1,Ry2,Ry3,Ry4は、y軸方向の加速度を検出するために形成されたもので、平面形状が細長の長方形状であって、長手方向が撓み部13の長手方向に一致するように形成してあり、図11における中央のブリッジ回路Byを構成するように配線(センサ基板1に形成されている拡散層配線、金属配線17など)によって接続されている。なお、ピエゾ抵抗Ry1〜Ry4は、y軸方向の加速度がかかったときに撓み部13において応力が集中する応力集中領域に形成されている。
Further, the bending portion 13 (the
また、フレーム部11近傍に形成された4つのピエゾ抵抗Rz1,Rz2,Rz3,Rz4は、z軸方向の加速度を検出するために形成されたものであり、図11における右側のブリッジ回路Bzを構成するように配線(センサ基板1に形成されている拡散層配線、金属配線17など)によって接続されている。ただし、2つ1組となる撓み部13,13のうち一方の組の撓み部13,13に形成したピエゾ抵抗Rz1,Rz4は長手方向が撓み部13,13の長手方向と一致するように形成されているのに対して、他方の組の撓み部13,13に形成したピエゾ抵抗Rz2,Rz3は長手方向が撓み部13,13の幅方向(短手方向)と一致するように形成されている。
Further, the four piezoresistors Rz1, Rz2, Rz3, and Rz4 formed in the vicinity of the
なお、図6〜図8では、センサ基板1における金属配線17のうち第1の接続用接合金属層19近傍の部位のみを図示してあり、拡散層配線の図示は省略してある。
6-8, only the site | part of the
ここで、センサ基板1の動作の一例について説明する。
Here, an example of the operation of the
いま、センサ基板1に加速度がかかっていない状態で、センサ基板1に対してx軸の正方向に加速度がかかったとすると、x軸の負方向に作用する重り部12の慣性力によってフレーム部11に対して重り部12が変位し、結果的にx軸方向を長手方向とする撓み部13,13が撓んで当該撓み部13,13に形成されているピエゾ抵抗Rx1〜Rx4の抵抗値が変化することになる。この場合、ピエゾ抵抗Rx1,Rx3は引張応力を受け、ピエゾ抵抗Rx2,Rx4は圧縮応力を受ける。一般的にピエゾ抵抗は引張応力を受けると抵抗値(抵抗率)が増大し、圧縮応力を受けると抵抗値(抵抗率)が減少する特性を有しているので、ピエゾ抵抗Rx1,Rx3は抵抗値が増大し、ピエゾ抵抗Rx2,Rx4は抵抗値が減少することになる。したがって、図11に示した一対の入力端子VDD,GND間に外部電源から一定の直流電圧を印加しておけば、図11に示した左側のブリッジ回路Bxの出力端子X1,X2間の電位差がx軸方向の加速度の大きさに応じて変化する。同様に、y軸方向の加速度がかかった場合には図11に示した中央のブリッジ回路Byの出力端子Y1,Y2間の電位差がy軸方向の加速度の大きさに応じて変化し、z軸方向の加速度がかかった場合には図11に示した右側のブリッジ回路Bzの出力端子Z1,Z2間の電位差がz軸方向の加速度の大きさに応じて変化する。しかして、上述のセンサ基板1は、各ブリッジ回路Bx〜Bzそれぞれの出力電圧の変化を検出することにより、当該センサ基板1に作用したx軸方向、y軸方向、z軸方向それぞれの加速度を検出することができる。本実施形態では、重り部12と各撓み部13とで可動部を構成しており、各ピエゾ抵抗Rx1〜Rx4,Ry1〜Ry4,Rz1〜Rz4それぞれが、センサ基板1におけるセンシング部を構成している。
Now, assuming that acceleration is applied to the
ところで、センサ基板1は、図11に示すように、上述の3つのブリッジ回路Bx,By,Bzに共通の2つの入力端子VDD,GNDと、ブリッジ回路Bxの2つの出力端子X1,X2と、ブリッジ回路Byの2つの出力端子Y1,Y2と、ブリッジ回路Bzの2つの出力端子Z1,Z2とを備えており、これらの各入力端子VDD,GNDおよび各出力端子X1,X2,Y1,Y2,Z1,Z2が、上記一表面側(つまり、貫通孔配線形成基板2側)に第1の接続用接合金属層19として設けられており、貫通孔配線形成基板2に形成された貫通孔配線24と電気的に接続されている。すなわち、センサ基板1には、8つの接続用接合金属層19が形成され、貫通孔配線形成基板2には、8つの貫通孔配線24が形成されている。なお、8つの第1の接続用接合金属層19は、外周形状が矩形状(本実施形態では、正方形状)であり、フレーム部11の周方向に離間して配置されている(矩形枠状のフレーム部11の4辺それぞれに2つずつ配置されている)。
By the way, as shown in FIG. 11, the
また、センサ基板1のフレーム部11上には、フレーム部11よりも開口面積が大きな枠状(矩形枠状)の第1の封止用接合金属層18が形成されており、上述の8つの接続用接合金属層19は、フレーム部11において第1の封止用接合金属層18よりも内側に配置されている。要するに、センサ基板1は、第1の封止用接合金属層18の幅寸法をフレーム部11の幅寸法に比べて小さく設定し、第1の封止用接合金属層18と各接続用接合金属層19とを同一平面上に形成してある。
In addition, a frame-shaped (rectangular frame-shaped) first sealing
ここにおいて、センサ基板1は、上記一表面側において上記シリコン層10c上にシリコン酸化膜とシリコン窒化膜との積層膜からなる絶縁膜16が形成されており、第1の接続用接合金属層19および第1の封止用接合金属層18および金属配線17は絶縁膜16の同一レベル面上に同一厚さで形成されている。
Here, in the
また、第1の封止用接合金属層18および第1の接続用接合金属層19は、接合用のAu膜と絶縁膜16との間に密着性改善用のTi膜を介在させてある。言い換えれば、第1の封止用接合金属層18および第1の接続用接合金属層19は、絶縁膜16の同一レベル面上に形成されたTi膜と当該Ti膜上に形成されたAu膜との積層膜により構成されている。要するに、第1の接続用接合金属層19と第1の封止用接合金属層18とは同一の金属材料により形成されているので、第1の接続用接合金属層19と第1の封止用接合金属層18とを同時に形成することができるとともに、第1の接続用接合金属層19と第1の封止用接合金属層18とを同じ厚さに形成することができる。なお、第1の封止用接合金属層18および第1の接続用接合金属層19は、Ti膜の膜厚を15〜50nm、Au膜の膜厚を500nmに設定してあり、金属配線17の膜厚は1μmに設定してあるが、これらの数値は一例であって特に限定するものではない。ここにおいて、各Au膜の材料は、純金に限らず不純物を添加したものでもよい。また、本実施形態では、各Au膜と絶縁膜16との間に密着性改善用の密着層としてTi膜を介在させてあるが、密着層の材料はTiに限らず、例えば、Cr、Nb、Zr、TiN、TaNなどでもよい。
In addition, the first sealing
上述の各ピエゾ抵抗Rx1〜Rx4,Ry1〜Ry4,Rz1〜Rz4および上記各拡散層配線は、上記シリコン層10cにおけるそれぞれの形成部位に適宜濃度のp形不純物をドーピングすることにより形成されており、上述の金属配線17は、絶縁膜16上にスパッタ法や蒸着法などにより成膜した金属膜(例えば、Al膜、Al合金膜など)をリソグラフィ技術およびエッチング技術を利用してパターニングすることにより形成されており、金属配線17は絶縁膜16に設けたコンタクトホールを通して拡散層配線と電気的に接続されている。また、第1の接続用接合金属層19と金属配線17とは、第1の接続用接合金属層19における金属配線17との接続部位19b(図7(b)参照)が、貫通孔配線形成基板2におけるセンサ基板1との対向面に形成された後述の変位空間形成用凹部21内に位置する形で電気的に接続されている。
Each of the above-described piezoresistors Rx1 to Rx4, Ry1 to Ry4, Rz1 to Rz4, and each of the diffusion layer wirings is formed by doping a p-type impurity with an appropriate concentration in each formation site in the
貫通孔配線形成基板2は、図12〜図14に示すように、センサ基板1側(図6(b)における下面側)の表面に、センサ基板1の重り部12と各撓み部13とで構成される可動部の変位空間を確保する上述の変位空間形成用凹部21が形成されるとともに、変位空間形成用凹部21の周部に厚み方向に貫通する複数(本実施形態では、8つ)の貫通孔22が形成されており、厚み方向の両面および貫通孔22の内面とに跨って熱絶縁膜(シリコン酸化膜)からなる絶縁膜23が形成され、貫通孔配線24と貫通孔22の内面との間に絶縁膜23の一部が介在している。ここにおいて、貫通孔配線形成基板2の8つの貫通孔配線24は当該貫通孔配線形成基板2の周方向に離間して形成されている。また、貫通孔配線24の材料としては、Cuを採用しているが、Cuに限らず、例えば、Niなどを採用してもよい。
As shown in FIGS. 12 to 14, the through-hole
また、貫通孔配線形成基板2は、センサ基板1側の表面において変位空間形成用凹部21の周部に、各貫通孔配線24それぞれと電気的に接続された複数(本実施形態では、8つ)の第2の接続用接合金属層29が形成されている。貫通孔配線形成基板2は、センサ基板1側の表面の周部には、全周に亘って枠状(矩形枠状)の第2の封止用接合金属層28が形成されており、上述の8つの第2の接続用接合金属層29は、外周形状が細長の長方形状であり、第2の封止用接合金属層28よりも内側に配置されている。ここにおいて、第2の接続用接合金属層29は、長手方向の一端部が貫通孔配線24と接合されており、他端側の部位がセンサ基板1の金属配線17よりも外側でセンサ基板1の第1の接続用接合金属層19と接合されて電気的に接続されるように配置してある。要するに、貫通孔配線形成基板2の周方向において貫通孔配線24と当該貫通孔配線24に対応する第1の接続用接合金属層19との位置をずらしてあり、第2の接続用接合金属層29を、長手方向が第2の封止用接合金属層28の周方向に一致し且つ貫通孔配線24と第1の接続用接合金属層19とに跨る形で配置してある。
In addition, the through-hole
また、第2の封止用接合金属層28および第2の接続用接合金属層29は、接合用のAu膜と絶縁膜23との間に密着性改善用のTi膜を介在させてある。言い換えれば、第2の封止用接合金属層28および第2の接続用接合金属層29は、絶縁膜23の同一レベル面上に形成されたTi膜と当該Ti膜上に形成されたAu膜との積層膜により構成されている。要するに、第2の接続用接合金属層29と第2の封止用接合金属層28とは同一の金属材料により形成されているので、第2の接続用接合金属層29と第2の封止用接合金属層28とを同時に形成することができるとともに、第2の接続用接合金属層29と第2の封止用接合金属層28とを同じ厚さに形成することができる。なお、第2の封止用接合金属層28および第2の接続用接合金属層29は、Ti膜の膜厚を15〜50nm、Au膜の膜厚を500nmに設定してあるが、これらの数値は一例であって特に限定するものではない。ここにおいて、各Au膜の材料は、純金に限らず不純物を添加したものでもよい。また、本実施形態では、各Au膜と絶縁膜23との間に密着性改善用の密着層としてTi膜を介在させてあるが、密着層の材料はTiに限らず、例えば、Cr、Nb、Zr、TiN、TaNなどでもよい。
The second sealing bonding
また、貫通孔配線形成基板2におけるセンサ基板1側とは反対側の表面には、各貫通孔配線24それぞれと電気的に接続された複数の外部接続用電極25が形成されている。ここで、各外部接続用電極25は、厚み方向に積層されたTi膜とCu膜とNi膜とAu膜との積層膜により構成されており、最上層がAu膜となっている。なお、各外部接続用電極25の外周形状は矩形状となっている。
A plurality of
カバー基板3は、図15に示すように、センサ基板1との対向面に、重り部12の変位空間を形成する所定深さ(例えば、5μm〜10μm程度)の凹部31を形成してある。ここにおいて、凹部31は、リソグラフィ技術およびエッチング技術を利用して形成してある。なお、本実施形態では、カバー基板3におけるセンサ基板1との対向面に、重り部12の変位空間を形成する凹部31を形成してあるが、重り部12のコア部12aおよび各付随部12bのうち支持基板10aを利用して形成されている部分の厚さを、フレーム部11において支持基板10aを利用して形成されている部分の厚さに比べて、センサ基板1の厚み方向への重り部12の許容変位量分だけ薄くするようにすれば、カバー基板3に凹部31を形成しなくても、センサ基板1の上記他表面側には上記他表面に交差する方向への重り部12の変位を可能とする隙間が重り部12とカバー基板3との間に形成される。
As shown in FIG. 15, the
ところで、上述の加速度センサエレメントAにおけるセンサ基板1と貫通孔配線形成基板2とは、第1の封止用接合金属層18と第2の封止用接合金属層28とが接合されるとともに、第1の接続用接合金属層19と第2の接続用接合金属層29とが接合され、センサ基板1とカバー基板3とは、互いの対向面の周部同士が接合されている。また、本実施形態の加速度センサエレメントAは、センサ基板1を多数形成したSOIウェハと貫通孔配線形成基板2を多数形成した第1のシリコンウェハおよびカバー基板3を多数形成した第2のシリコンウェハとをウェハレベルで接合してから、ダイシング工程により所望のチップサイズの加速度センサエレメントに切断されている。したがって、貫通孔配線形成基板2とカバー基板3とがセンサ基板1と同じ外形サイズとなり、小型のチップサイズパッケージを実現できるとともに、製造が容易になる。
By the way, the
ここにおいて、センサ基板1と貫通孔配線形成基板2およびカバー基板3との接合方法としては、センサ基板1の残留応力を少なくするためにより低温での接合が可能な接合方法を採用することが望ましく、本実施形態では、常温接合法を採用している。常温接合法では、接合前に互いの接合面へアルゴンのプラズマ若しくはイオンビーム若しくは原子ビームを真空中で照射して各接合面の清浄化・活性化を行ってから、接合面同士を接触させ、常温下で接合する。本実施形態では、上述の常温接合法により、常温下で適宜の荷重を印加して、第1の封止用接合金属層18と第2の封止用接合金属層28とを接合するのと同時に、第1の接続用接合金属層19と第2の接続用接合金属層29とを接合しており、また、上述の常温接合法により、常温下でセンサ基板1のフレーム部11とカバー基板3の周部とを接合している。しかして、本実施形態の加速度センサエレメントAでは、センサ基板1と貫通孔配線基板2との間の接合がAu−Au接合となり、センサ基板1とカバー基板3との接合がSi−Si接合となっている。また、本実施形態では、センサ基板1と貫通孔配線形成基板2およびカバー基板3とが同じ半導体材料であるSiにより形成されているので、センサ基板1と貫通孔配線形成基板2およびカバー基板3との線膨張率差に起因した応力(センサ基板1における残留応力)が上記ブリッジ回路の出力信号に与える影響を低減でき、貫通孔配線形成基板2およびカバー基板3がセンサ基板1と異なる材料により形成されている場合に比べて、センサ特性のばらつきを低減することができる。なお、センサ基板1は、SOIウェハを加工して形成してあるが、SOIウェハに限らず、例えば、シリコンウェハを加工して形成してもよい。
Here, as a method for bonding the
また、上述のICチップ4は、加速度センサエレメントAの出力信号を増幅する増幅回路、出力信号のオフセット(オフセット電圧)を調整するオフセット調整回路、出力信号の温度補償を行う温度補償回路などが集積化されたASIC(Application Specific IC)であり、シリコンウェハを用いて形成してある。
Further, the above-described
また、実装基板5は、上述のように一面開口した箱状に形成されており、内部空間51に加速度センサエレメントAが収納されて内底面5a側に加速度センサエレメントAが配置されるとともに、外底面5b側にICチップ4が配置される。ここで、本実施形態の加速度センサモジュールでは、加速度センサエレメントAの外部接続用電極25と実装基板5の内底面5a側のセンサ接続用電極53とがセンサ接続用電極53上に設けた第1のAuバンプ9を介して接合され電気的に接続され、ICチップ4のパッド41と実装基板5の外底面5b側のIC接続用電極54とがICチップ4のパッド41に設けた第2のAuバンプ7を介して接合されて電気的に接続されている。また、実装基板5は、内底面5aと外底面5bとの間の部位に、センサ接続用電極53とIC接続用電極54とを電気的に接続する配線(図示せず)が埋設され、実装基板5の周壁には、IC接続用電極54と実装基板5の一面側に形成されたリード電極55とを電気的に接続する配線(図示せず)が埋設されている。なお、本実施形態では、第1のAuバンプ9が第1のバンプを構成し、第2のAuバンプ7が第2のバンプを構成している。
Further, the mounting
また、本実施形態の加速度センサモジュールでは、ICチップ4の平面サイズが実装基板5の内底面5aのサイズよりも大きく、且つ、ICチップ4の投影面内に内底面5aが収まる形でICチップ4が実装基板5の外底面5b側にフリップチップ実装されている。
In the acceleration sensor module according to the present embodiment, the
以下、本実施形態の加速度センサモジュールの製造方法について図1および図2を参照しながら説明する。 Hereinafter, a method for manufacturing the acceleration sensor module of the present embodiment will be described with reference to FIGS.
まず、実装基板5の内底面5a上に設けられている各センサ接続用電極53の表面上にスタッドバンプからなる第1のAuバンプ9を形成するバンプ形成工程を行うことにより、図1(a)に示す構造を得る。
First, by performing a bump forming step of forming first Au bumps 9 made of stud bumps on the surface of each
その後、実装基板5の外底面5b側に未硬化の熱硬化性樹脂からなるシート状のアンダーフィル用樹脂材81を貼着する樹脂材貼着工程を行うことにより、図1(b)に示す構造を得る。なお、樹脂材貼着工程は、アンダーフィル用樹脂材81を適宜温度に加熱した状態で適宜荷重を印加する。
Thereafter, by performing a resin material adhering step of adhering a sheet-like
次に、ICチップ4のパッド41に予め形成してあるスタッドバンプからなる第2のAuバンプ7(図2参照)と実装基板5のIC接続用電極54との位置合わせを行ってから、ICチップ4と実装基板5の外底面5bとの間にアンダーフィル用樹脂材81を介在させた状態で例えばICチップ4に対して加熱および荷重の印加を行うことでICチップ4のパッド41上の第2のAuバンプ7を実装基板5のIC接続用電極54に熱圧着するのと同時にアンダーフィル用樹脂材81を熱硬化させることでアンダーフィル8を形成する第1の実装工程を行うことにより、図1(c)に示す構造を得る。なお、第2のAuバンプ7は、スタッドバンプに限らず、めっきバンプでもよい。
Next, the second Au bump 7 (see FIG. 2) made of a stud bump formed in advance on the
その後、加速度センサエレメントAの外部接続用電極25および実装基板5に形成した第1のAuバンプ9それぞれにアルゴンのプラズマ若しくはイオンビーム若しくは原子ビームを真空中で照射して表面を清浄化・活性化する活性化工程を行ってから、加速度センサエレメントAの外部接続用電極25と実装基板5のセンサ接続用電極53とを両者の間に第1のAuバンプ9が介在する形で位置合わせ(ここでは、加速度センサエレメントAの外部接続用電極25と第1のAuバンプ9とを位置合わせ)し加速度センサエレメントAに対して常温で荷重を印加することで外部接続用電極25とセンサ接続用電極53とを第1のAuバンプ9を介して常温接合する(外部接続用電極25と第1のAuバンプ9とを常温接合する)第2の実装工程を行うことにより、図1(d)に示す構造の加速度センサモジュールを得る。
Thereafter, the
以上説明した加速度センサモジュールの製造方法によれば、実装基板5の内底面5a側のセンサ接続用電極53上に第1のAuバンプ9を形成してから、第1の実装工程において平面サイズの大きなICチップ4を実装基板5の外底面5b側に実装した後、第2の実装工程において平面サイズの小さな加速度センサエレメントAの外部接続用電極25と実装基板5のセンサ接続用電極53とを第1のAuバンプ9を介して常温接合するようにしているので、加速度センサエレメントAの外部接続電極25上に第1のAuバンプ9を形成する必要がなく、しかも、加速度センサエレメントAと実装基板5との線膨張率差に起因した残留応力の低減が可能となり、加速度センサエレメントAのセンサ特性の変動を抑制することができる。また、第2の実装工程において実装基板5の内底面5a側で加速度センサエレメントAの外部接続用電極25とセンサ接続用電極53とを第1のAuバンプ9を介して接合する際には、ICチップ4と実装基板5との間にアンダーフィル8が介在しているので、加速度センサエレメントAへの荷重の印加時にICチップ4が破損したりICチップ4と実装基板5との接続信頼性が低下するのを防止することができるとともに、加速度センサエレメントAと実装基板5との接続信頼性を高めることができる。
According to the acceleration sensor module manufacturing method described above, the
見方を換えれば、本実施形態の加速度センサモジュールでは、上記構成を採用していることにより、実装基板5の内底面5a側のセンサ接続用電極53上に第1のAuバンプ9を形成してから、平面サイズの大きなICチップ4を実装基板5の外底面5b側に実装した後、平面サイズの小さな加速度センサエレメントAの外部接続用電極25と実装基板5の内底面側のセンサ接続用電極53とを第1のAuバンプ9を介して常温接合する(上述の例では、外部接続用電極25と第1のAuバンプ9とを常温接合する)という製造方法を採用することが可能となり、製造時に加速度センサエレメントAの外部接続電極25上に第1のAuバンプ9を形成する必要がなく、しかも、加速度センサエレメントAと実装基板5との線膨張率差に起因した残留応力の低減が可能となり、加速度センサエレメントAのセンサ特性の変動を抑制することが可能となる。ICチップ4の平面サイズが実装基板5の内底面5aのサイズよりも大きく、且つ、ICチップ4の投影面内に内底面5aが収まる形でICチップ4が実装基板5の外底面5b側にフリップチップ実装されているので、ICチップ4の実装時や加速度センサエレメントAの実装時に実装基板5が反るのを防止することが可能となり、ICチップ4および加速度センサエレメントAと実装基板5との接続信頼性を高めることが可能となる。
In other words, in the acceleration sensor module of the present embodiment, the
上述の実施形態では、センサエレメントとしてピエゾ抵抗形の加速度センサエレメントを例示したが、本発明の技術思想は、ピエゾ抵抗形の加速度センサエレメントに限らず、例えば、容量形の加速度センサエレメントやジャイロセンサエレメントなど他のセンサエレメントにも適用でき、容量形の加速度センサエレメントやジャイロセンサエレメントでは、可動電極を設けた重り部や可動電極を兼ねる重り部などが可動部を構成し、固定電極と可動電極とによりセンシング部を構成することとなる。 In the above-described embodiment, the piezoresistive acceleration sensor element is exemplified as the sensor element. However, the technical idea of the present invention is not limited to the piezoresistive acceleration sensor element, and for example, a capacitive acceleration sensor element or a gyro sensor. It can also be applied to other sensor elements such as elements. In capacitive acceleration sensor elements and gyro sensor elements, the weight part with a movable electrode or the weight part that also serves as the movable electrode constitutes the movable part, and the fixed electrode and the movable electrode Thus, a sensing unit is configured.
A 加速度センサエレメント
4 ICチップ
5 実装基板
5a 内底面
5b 外底面
7 第2のAuバンプ
8 アンダーフィル
9 第1のAuバンプ
25 外部接続用電極
41 パッド
53 センサ接続用電極
54 IC接続用電極
81 アンダーフィル用樹脂材
A
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005371087A JP4816065B2 (en) | 2005-12-22 | 2005-12-22 | Manufacturing method of sensor module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005371087A JP4816065B2 (en) | 2005-12-22 | 2005-12-22 | Manufacturing method of sensor module |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007173638A true JP2007173638A (en) | 2007-07-05 |
JP4816065B2 JP4816065B2 (en) | 2011-11-16 |
Family
ID=38299767
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005371087A Expired - Fee Related JP4816065B2 (en) | 2005-12-22 | 2005-12-22 | Manufacturing method of sensor module |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4816065B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117747560A (en) * | 2024-02-19 | 2024-03-22 | 成都汉芯国科集成技术有限公司 | 3D packaging chip based on gallium arsenide, gallium nitride and diamond and packaging method |
CN117747560B (en) * | 2024-02-19 | 2024-05-14 | 成都汉芯国科集成技术有限公司 | 3D packaging chip based on gallium arsenide, gallium nitride and diamond and packaging method |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002050861A (en) * | 2000-08-01 | 2002-02-15 | Matsushita Electric Ind Co Ltd | Device and method for cold junction |
JP2005129888A (en) * | 2003-10-03 | 2005-05-19 | Matsushita Electric Works Ltd | Sensor device and sensor system, and manufacturing method therefor |
-
2005
- 2005-12-22 JP JP2005371087A patent/JP4816065B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002050861A (en) * | 2000-08-01 | 2002-02-15 | Matsushita Electric Ind Co Ltd | Device and method for cold junction |
JP2005129888A (en) * | 2003-10-03 | 2005-05-19 | Matsushita Electric Works Ltd | Sensor device and sensor system, and manufacturing method therefor |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117747560A (en) * | 2024-02-19 | 2024-03-22 | 成都汉芯国科集成技术有限公司 | 3D packaging chip based on gallium arsenide, gallium nitride and diamond and packaging method |
CN117747560B (en) * | 2024-02-19 | 2024-05-14 | 成都汉芯国科集成技术有限公司 | 3D packaging chip based on gallium arsenide, gallium nitride and diamond and packaging method |
Also Published As
Publication number | Publication date |
---|---|
JP4816065B2 (en) | 2011-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4839826B2 (en) | Sensor module | |
JP5049253B2 (en) | Semiconductor element | |
JP3938198B1 (en) | Wafer level package structure and sensor element | |
JP4715503B2 (en) | Manufacturing method of sensor module | |
JP4925275B2 (en) | Semiconductor device | |
JP3938204B1 (en) | Wafer level package structure and sensor element | |
JP2007263766A (en) | Sensor device | |
JP3938205B1 (en) | Sensor element | |
JP4081496B2 (en) | Wafer level package structure, acceleration sensor | |
JP3938199B1 (en) | Wafer level package structure and sensor device | |
JP2010008172A (en) | Semiconductor device | |
JP4816065B2 (en) | Manufacturing method of sensor module | |
JP4665733B2 (en) | Sensor element | |
JP5395412B2 (en) | Interposer | |
JP3938206B1 (en) | Wafer level package structure and sensor element | |
JP5069410B2 (en) | Sensor element | |
JP3938196B1 (en) | Sensor module | |
JP3938203B1 (en) | Sensor element and wafer level package structure | |
JP4844118B2 (en) | Sensor module and manufacturing method thereof | |
JP2007171153A (en) | Sensor element | |
JP4000169B2 (en) | Chip size package | |
JP2008244174A (en) | Method of manufacturing sensor element | |
JP4000168B2 (en) | Sensor device | |
JP2007266320A (en) | Sensor module | |
JP2008244169A (en) | Sensor element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080911 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100727 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100813 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100817 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101018 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110802 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110815 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140909 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140909 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |