JP5069410B2 - The sensor element - Google Patents

The sensor element Download PDF

Info

Publication number
JP5069410B2
JP5069410B2 JP2005341254A JP2005341254A JP5069410B2 JP 5069410 B2 JP5069410 B2 JP 5069410B2 JP 2005341254 A JP2005341254 A JP 2005341254A JP 2005341254 A JP2005341254 A JP 2005341254A JP 5069410 B2 JP5069410 B2 JP 5069410B2
Authority
JP
Grant status
Grant
Patent type
Prior art keywords
formed
metal layer
substrate
bonding metal
portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005341254A
Other languages
Japanese (ja)
Other versions
JP2007147408A (en )
Inventor
威 中筋
佳治 佐名川
亮 友井田
薫 戸根
充彦 植田
將有 鎌倉
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Description

本発明は、例えば、加速度センサエレメント、ジャイロセンサエレメントなどのセンサエレメントに関するものである。 The present invention is, for example, an acceleration sensor element, it relates to a sensor element such as a gyro sensor element.

近年、チップサイズパッケージ(Chip Size Package:CSP)を有するセンサエレメントとして、ウェハレベルパッケージング技術を利用して形成したセンサエレメントが各所で研究開発されている(例えば、特許文献1参照)。 Recently, a chip size package: a sensor element having a (Chip Size Package CSP), a sensor element formed by using a wafer-level packaging technology has been studied and developed in many places (e.g., see Patent Document 1).

ここにおいて、上記特許文献1には、図11(a)に示すように、複数のMEMS(Micro Electro Mechanical System)素子211およびMEMS素子211のセンシング部(図示せず)に電気的に接続された金属配線(引き出し電極)217を形成した第1の半導体ウェハ210と、金属配線217に電気的に接続される貫通孔配線224およびMEMS素子211を気密封止する空間を形成するための凹所221を形成した第2の半導体ウェハ220とを対向させてから、図11(b)に示すように第1の半導体ウェハ210と第2の半導体ウェハ220とをウェハレベルで貼り合わせることでウェハレベルパッケージ構造体200を形成し、ウェハレベルパッケージ構造体200から個々のセンサエレメントに分割する技術が開示されている。 Here, in the Patent Document 1, as shown in FIG. 11 (a), which is electrically connected to the sensing portion of the plurality of MEMS (Micro Electro Mechanical System) element 211 and the MEMS device 211 (not shown) recesses 221 for forming the first semiconductor wafer 210 formed with metal wires (lead electrode) 217, a space for hermetically sealing the through-hole wiring 224 and the MEMS device 211 is electrically connected to the metal wiring 217 a second semiconductor wafer 220 from so as to face the formation of the wafer level package by the first semiconductor wafer 210 as shown in FIG. 11 (b) and the second semiconductor wafer 220 bonded at the wafer level to form a structure 200, split discloses a technique from the wafer level package structure 200 into individual sensor elements. なお、このようにして製造されたセンサエレメントは、第1の半導体ウェハ210から切り出された部分がセンサ基板を構成し、第2の半導体ウェハ220から切り出された部分が貫通孔配線形成基板を構成している。 The sensor element manufactured in this way, cut out portions from the first semiconductor wafer 210 constitutes a sensor substrate, is cut out portion from the second semiconductor wafer 220 constituting the through-hole wiring formed substrate are doing.

ここで、第1の半導体ウェハ210における第2の半導体ウェハ220との対向面には、各センサエレメントに対応する領域ごとに、MEMS素子211および当該MEMS素子211に電気的に接続された金属配線217を囲む第1の封止用接合金属層(封止用下地金属膜)218が形成され、第2の半導体ウェハ220における第1の半導体ウェハ210との対向面には、各センサエレメントに対応する領域ごとに、凹所221を囲み第1の封止用接合金属層218に対向する第2の封止用接合金属層(封止用下地金属膜)228が形成されている。 Here, the surface facing the second semiconductor wafer 220 in the first semiconductor wafer 210, for each region corresponding to each sensor element, electrically connected to the metal wiring to the MEMS device 211 and the MEMS device 211 first sealing bonding metal layer surrounding the 217 (sealing base metal film) 218 ​​is formed, on the surface facing the first semiconductor wafer 210 in the second semiconductor wafer 220, corresponding to the respective sensor elements for each region, the second sealing joint metal layer (sealing base metal film) 228 facing the first sealing bonding metal layer 218 surrounding the recess 221 is formed.

また、第1の半導体ウェハ210は、第1の封止用接合金属層218よりも内側で金属配線217と電気的に接続された第1の接続用接合金属層219が形成され、第2の半導体ウェハ220は、第2の封止用接合金属層228よりも内側に貫通孔配線224と電気的に接続された第2の接続用接合金属層229が形成されている。 The first semiconductor wafer 210 is first connecting bonding metal layer 219 is formed which is connected to the metal wiring 217 electrically at the inner side than the first sealing bonding metal layer 218, the second the semiconductor wafer 220, the second second connecting bonding metal layer 229 which is a through-hole wiring 224 electrically connected inside the sealing bonding metal layer 228 is formed.

そして、上述のウェハレベルパッケージ構造体200は、第1の半導体ウェハ210の第1の封止用接合金属層218と第2の半導体ウェハ220の第2の封止用接合金属層228とが例えばAuSnなどの半田からなる第1の半田部238を介して接合されるとともに、第1の接続用接合金属層219と第2の接続用接合金属層229とが第2の半田部239を介して接合されている。 Then, the wafer level package structure 200 described above, the first second sealing bonding metal layer 228 of the sealing bonding metal layer 218 a second semiconductor wafer 220 of the first semiconductor wafer 210, for example, together they are joined via a first solder portion 238 made of solder, such as AuSn, and the first connecting bonding metal layer 219 and the second connecting bonding metal layer 229 through a second solder portion 239 They are joined.

ところで、MEMSとしては、加速度センサやジャイロセンサなどが広く知られており、加速度センサとしては、加速度が印加されたときのピエゾ抵抗からなるゲージ抵抗のひずみによる抵抗値の変化により加速度を検出するピエゾ抵抗形の加速度センサや、加速度が印加されたときの固定電極と可動電極との間の静電容量の変化により加速度を検出する容量形の加速度センサなどが知られている。 Meanwhile, as the MEMS, it is widely known and an acceleration sensor or a gyro sensor, the acceleration sensor detects acceleration by a change in resistance due to strain gauge resistors formed of piezo-resistance when the acceleration is applied piezo or an acceleration sensor of resistive, an acceleration sensor of the capacitive type for detecting acceleration are known from the change in capacitance between the stationary electrode and the movable electrode when the acceleration is applied.

ピエゾ抵抗形の加速度センサとしては、矩形枠状のフレーム部の内側に配置される重り部が一方向へ延長された撓み部を介してフレーム部に揺動自在に支持された片持ち式のものや、枠状のフレーム部の内側に配置される重り部が相反する2方向へ延長された一対の撓み部を介してフレーム部に揺動自在に支持された両持ち式のものなどが提案されており、近年では、枠状のフレーム部の内側に配置される重り部が四方へ延長された4つの撓み部を介してフレーム部に揺動自在に支持され、互いに直交する3方向それぞれの加速度を各別に検出可能なものも提案されている(例えば、特許文献2,3参照)。 The acceleration sensor of the piezoresistive type, those weight portion disposed inside of the rectangular frame-shaped frame portion is cantilevered swingably supported on the frame portion via a bending portion extended in one direction and, like those of the frame-shaped double-sided which the weight portion is swingably supported to the frame portion via a pair of flexures which is extended to the two opposite directions are arranged inside the frame portion is proposed and it has, in recent years, is swingably supported by the frame part via four flexures weight portion is extended in all directions, which is arranged inside the frame-shaped frame portion, three directions each acceleration orthogonal to each other the have been proposed those detectable each other (for example, see Patent documents 2 and 3).

なお、上述のピエゾ抵抗形の加速度センサでは、重り部および撓み部が可動部を構成し、ピエゾ抵抗がセンシング部を構成している。 In the acceleration sensor of the piezoresistive type described above, the weight portion and the flexible portion constitutes a movable portion, piezoresistance constitute a sensing portion. また、容量形の加速度センサ(例えば、特許文献4参照)やジャイロセンサ(例えば、特許文献5参照)では、可動電極を設けた重り部や可動電極を兼ねる重り部などが可動部を構成しており、固定電極と可動電極とによりセンシング部を構成している。 The acceleration sensor of the capacitive type (e.g., see Patent Document 4) or a gyro sensor (e.g., see Patent Document 5), the like weight section which also serves as a weight section and a movable electrode having a movable electrode constituting the movable portion cage constitutes a sensing portion by a fixed electrode and the movable electrode.
特開2005−251898号公報 JP 2005-251898 JP 特開2004−109114号公報 JP 2004-109114 JP 特開2004−233072号公報 JP 2004-233072 JP 特開2004−028912号公報 JP 2004-028912 JP 特開2005−292117号公報 JP 2005-292117 JP

ところで、上記特許文献1に記載のウェハレベルパッケージング技術を利用して形成されたセンサエレメントでは、例えばプリント配線基板やMID基板などの実装基板へ半田リフロー技術を利用して実装するためには、複数の半田リフロー用パッドを一表面に有し各半田リフロー用パッドと電気的に接続された貫通孔配線を有するインターポーザをセンサエレメントに接合する必要があり、実装高さが高くなってしまうという不具合があった。 Incidentally, in the sensor element which is formed by using a wafer-level packaging technique described in Patent Document 1, for example, to implement utilizing the mounting solder reflow technique to the substrate such as a printed wiring board and MID substrate, must joining an interposer having a plurality of through holes wiring connected each solder reflow pad electrically has solder reflow pad one surface to the sensor element, a problem that mounting height is increased was there.

本発明は上記事由に鑑みて為されたものであり、その目的は、インターポーザを用いることなく実装基板へ半田リフローにより実装可能であり、且つ、平面サイズの小型化を図れるセンサエレメントを提供することにある。 The present invention has been made in view of the above circumstances, and its object is may be implemented by solder reflow to the mounting substrate without using an interposer, and, to provide a sensor element downsizing of planar size It is in.

請求項1の発明は、第1の半導体基板を用いて形成されセンシング部を有するセンサ基板と、第2の半導体基板を用いて形成されセンシング部に電気的に接続される複数の貫通孔配線を有しセンサ基板の一表面側に封着された貫通孔配線形成基板とを備え、センサ基板は、前記一表面における周部の全周に亘って第1の封止用接合金属層が形成されるとともに、第1の封止用接合金属層よりも内側にセンシング部と電気的に接続された第1の接続用接合金属層が形成され、貫通孔配線形成基板は、センサ基板側の表面における周部の全周に亘って第2の封止用接合金属層が形成されるとともに、第2の封止用接合金属層よりも内側に各貫通孔配線それぞれと電気的に接続された複数の第2の接続用接合金属層が形成され、且つ、センサ基板側 The invention of claim 1 includes a sensor substrate having a sensing portion formed by a first semiconductor substrate, a plurality of through-holes wiring to be electrically connected is formed in the sensing portion using the second semiconductor substrate and a has a through-hole wiring formed substrate which is sealed to the one surface side of the sensor substrate, the sensor substrate, the first sealing joint metal layer over the entire circumference in the circumferential portion of the one surface is formed Rutotomoni, first connecting bonding metal layer connected to the sensing unit electrically inside the first sealing bonding metal layer is formed, the through-hole wiring formed substrate, the surface of the sensor substrate side together with the second sealing joint metal layer over the entire circumference in the circumferential portion is formed, the through-holes wires respectively electrically connected to the plurality of inside the second sealing bonding metal layer a second connecting bonding metal layer is formed, and the sensor substrate は反対側の表面に各貫通孔配線それぞれと電気的に接続された複数の半田リフロー用パッドが形成され、センサ基板と貫通孔配線形成基板とは、第1の封止用接合金属層と第2の封止用接合金属層とが直接接合されるとともに、第1の接続用接合金属層と第2の接続用接合金属層とが直接接合され、貫通孔配線形成基板における複数の半田リフロー用パッドのレイアウトに応じてセンサ基板と貫通孔配線形成基板との少なくとも一方に設けて第1の接続用接合金属層と第2の接続用接合金属層との接合部位と第2の接続用接合金属層と貫通孔配線との接続部位との相対的な位置関係を調整する再配線部が設けられ、貫通孔配線と第2の接続用接合金属層との接続部位の位置を第1の接続用接合金属層からずらしてあることを特徴とする。 Opposite the plurality of solder reflow pads that are electrically connected to each of the through-hole wiring is formed on the surface of the, the sensor substrate and the through-hole wiring formed substrate, first a first sealing bonding metal layer with the second sealing bonding metal layer is engaged into direct contact, a first connection for bonding metal layer and the second connecting bonding metal layer is engaged into direct contact, a plurality of solder in the through-hole wiring formed substrate bonding site and a second connection between the first connecting bonding metal layer and the second connecting bonding metal layer disposed on at least one of the sensor substrate and the through-hole wiring formed substrate according to layout reflow pad rewiring unit you adjust the relative positional relationship between the use bonding metal layer and the connection portion between the through-hole wiring is provided et al is, the position of the connection portion between the through-hole interconnection and a second connecting bonding metal layer wherein the are offset from the first connecting bonding metal layer.

この発明によれば、貫通孔配線形成基板におけるセンサ基板側とは反対側の表面に各貫通孔配線それぞれと電気的に接続された複数の半田リフロー用パッドが形成されているので、インターポーザを用いることなく実装基板へ半田リフローにより実装可能であり、しかも、貫通孔配線形成基板における複数の半田リフロー用パッドのレイアウトに応じてセンサ基板と貫通孔配線形成基板との少なくとも一方に設けて第1の接続用接合金属層と第2の接続用接合金属層との接合部位と第2の接続用接合金属層と貫通孔配線との接続部位との相対的な位置関係を調整する再配線部が設けられ、貫通孔配線と第2の接続用接合金属層との接続部位の位置を第1の接続用接合金属層からずらしてあるので、各半田リフロー用パッドの大きさや位置など According to the present invention, since a plurality of solder reflow pads that are electrically connected to each of the through-hole wiring is formed on the surface opposite to the sensor substrate side in the through-hole wiring formed substrate, using an interposer it may be implemented by solder reflow to the mounting substrate without, moreover, the provided on at least one of the sensor substrate and the through-hole wiring formed substrate according to layout a plurality of solder reflow pad in the through-hole wiring formed substrate 1 redistribution unit and connected for bonding metal layer that adjusting the relative positional relationship between the connection portion between the through-hole wiring between the bonding site and a second connecting bonding metal layer between the second connecting bonding metal layer is provided et is, since the position of the connection portion between the through-hole interconnection and a second connecting bonding metal layer are offset from the first connecting bonding metal layer, such as size and position of each solder reflow pad レイアウトの調整が可能であり、平面サイズの小型化を図れる。 It is possible to adjust the layout, downsizing of the planar size.

請求項2の発明は、請求項1の発明において、前記センサ基板は、前記第1の封止用接合金属層および前記第1の接続用接合金属層が形成された枠状のフレーム部と、フレーム部の内側に配置され前記一表面に交差する方向に変位可能であって前記センシング部が形成された可動部とを有し、前記貫通孔配線形成基板における前記センサ基板側の表面には、可動部の変位空間を確保する変位空間形成用凹部が形成され、当該変位空間形成用凹部の周部に前記第2の封止用接合金属層および前記第2の接続用接合金属層が形成され、前記第2の接続用接合金属層は、細長の形状であり且つ長手方向が前記第2の封止用接合金属層の周方向に一致する形で配置されてなり、前記第2の接続用接合金属層の長手方向の中間部が前記再配線部を構成し The invention of claim 2 is the invention of claim 1, said sensor substrate, said first sealing joint metal layer and the first connecting bonding metal layer is formed frame-shaped frame portion, and a frame portion of the disposed inside the movable portion in which the sensing portion is formed by a displaceable in a direction intersecting the one surface, on the sensor substrate-side surface of the through hole wiring forming board, displacement space forming recesses to secure the displacement space of the movable portion is formed, circumferential second sealing bonding metal layer portion and the second connecting bonding metal layer of the displacement space forming recesses are formed , for the second connecting bonding metal layer is shaped at it and the longitudinal direction of the elongated is disposed in a manner that matches the circumferential direction of the second sealing bonding metal layer, said second connection middle portion in the longitudinal direction of the bonding metal layer constitutes the rewiring section いることを特徴とする。 And said that you are.

この発明によれば、前記第2の接続用接合金属層が、細長の形状であり且つ長手方向が前記第2の封止用接合金属層の周方向に一致する形で配置されているので、前記センサ基板のフレーム部の幅方向における前記第1の接続用接合金属層の外形寸法を小さくすることが可能となってフレーム部の幅寸法を小さくすることができ、平面サイズの小型化を図れ、また、前記第2の接続用接合金属層の長手方向の中間部が前記再配線部を構成しているので、前記再配線部を前記第1の接続用接合金属層および前記第2の接続用接合金属層とは別途に形成する場合に比べて製造プロセスが簡単になり、低コスト化を図れる。 According to the present invention, the second connecting bonding metal layer, since the shape is and and longitudinal direction of the elongated are arranged in a manner that matches the circumferential direction of the second sealing bonding metal layer, wherein in the width direction of the frame portion of the sensor substrate and the first it is possible to reduce the external dimensions of the connecting bonding metal layer can reduce the width dimension of the frame portion, Hakare the size of the planar size in addition, since the intermediate portion in the longitudinal direction of the second connecting bonding metal layer constitutes a pre Symbol rewiring section, before Symbol rewiring the first connecting bonding metal layer portion and the second the manufacturing process is simplified in comparison with the case of separately forming the connecting bonding metal layer, thereby the cost.

請求項3の発明は、請求項2の発明において、第3の半導体基板を用いて形成され前記センサ基板の他表面側に封着されたカバー基板を備え、前記第1の半導体基板と前記第2の半導体基板および前記第3の半導体基板とはウェハレベルで接合されてから所望のチップサイズに切断されてなることを特徴とする。 The invention of claim 3 is the invention of claim 2, the third is the formed using a semiconductor substrate includes a bonded electrode cover substrate to another surface side of the sensor substrate, the said first semiconductor substrate first the second semiconductor substrate and said third semiconductor substrate characterized by comprising been cut into a desired chip size from being bonded at the wafer level.

この発明によれば、前記貫通孔配線形成基板と前記カバー基板とが前記センサ基板と同じ外形サイズとなり、小型のチップサイズパッケージを実現できる。 According to the present invention, the through-hole interconnection formation substrate and said cover substrate is the same outer size as the sensor substrate can be realized a small chip size package.

請求項4の発明は、請求項1ないし請求項3の発明において、前記各接続用接合金属層と前記各封止用接合金属層とが同一の金属材料により形成されてなることを特徴とする。 The invention of claim 4 is the invention of claims 1 to 3, wherein each connecting bonding metal layer and the respective sealing bonding metal layer is characterized by comprising are formed of the same metal material .

この発明によれば、前記第1の接続用接合金属層と前記第2の接続用接合金属層との接合と、前記第1の封止用接合金属層と前記第2の封止用接合金属層との接合とを、例えば常温接合法などにより同時に行うことが可能となり、従来のように接合箇所ごとに半田を供給する工程およびリフローの工程をなくすことができ、製造プロセスの簡略化を図れるとともに前記センサ基板と前記貫通孔配線形成基板との間の距離の高精度化を図れ、しかも、残留応力に起因したセンサ特性の変動を抑制することができる。 According to the present invention, the first and connecting bonding metal layer and the bonding between the second connecting bonding metal layer, the first said and sealing bonding metal layer of the second sealing joint metal and bonding between the layers, for example, can be performed simultaneously by such room-temperature bonding method, process and a reflow step of supplying solder to each conventional joint as can be eliminated, thereby simplifying the manufacturing process It said sensor substrate and Hakare the accuracy of the distance between the through-hole wiring formed substrate, moreover, it is possible to suppress the variation of the sensor characteristics due to residual stress with.

請求項5の発明は、請求項1ないし請求項4の発明において、前記半田リフロー用パッドは、厚み方向に積層された少なくとも二層の金属膜からなり、最上層の金属膜がAuにより形成され、当該最上層直下の金属膜がNiにより形成されてなることを特徴とする。 The invention of claim 5 is the invention of claims 1 to 4, wherein the solder reflow pad is made of a metal film of at least two layers are laminated in the thickness direction, the uppermost layer of the metal film is formed by Au characterized in that the metal film directly beneath the top layer is formed by Ni.

この発明によれば、最上層の金属膜がAuにより形成されているので、酸化を防止することができ、また、当該最上層直下の金属膜がNiにより形成されているので、Cuにより形成されている場合に比べて半田に溶食されにくくなり、膜厚を薄くすることが可能となる。 According to the present invention, since the uppermost metal film is formed by Au, it is possible to prevent oxidation, and since the metal film directly beneath the top layer is formed by Ni, is formed by Cu less likely to be erosion on the solder in comparison with the case in which it is possible to reduce the film thickness.

請求項1の発明では、インターポーザを用いることなく実装基板へ半田リフローにより実装可能であり、且つ、平面サイズの小型化を図れるという効果がある。 In the invention of claim 1, it may be implemented by solder reflow to the mounting substrate without using an interposer, and there is an effect that downsizing of the planar size.

以下、本実施形態のセンサエレメントについて図1〜図10を参照しながら説明する。 It will be described below with reference to Figures 1-10 for the sensor element of the present embodiment.

本実施形態のセンサエレメントは、加速度センサエレメントであり、図1に示すように、第1の半導体基板を用いて形成され後述のセンシング部を有するセンサ基板1と、第2の半導体基板を用いて形成されセンサ基板1のセンシング部に電気的に接続される複数の貫通孔配線24を有しセンサ基板1の一表面側(図1(b)の上面側)に封着された貫通孔配線形成基板2と、第3の半導体基板を用いて形成されセンサ基板1の他表面側(図1(b)の下面側)に封着されたカバー基板3とを備えている。 Sensor element of the present embodiment, an acceleration sensor element, as shown in FIG. 1, the sensor substrate 1 having a sensing portion described later is formed using a first semiconductor substrate, using the second semiconductor substrate through hole wiring formed which is sealed to (upper side in FIG. 1 (b)) formed one surface of the sensor substrate 1 has a plurality of through holes wiring 24 which is electrically connected to the sensing portion of the sensor substrate 1 a substrate 2, and a third formed using a semiconductor substrate other surface side of the sensor substrate 1 covering the substrate 3 which is sealed in (Fig. 1 lower surface side of the (b)). ここにおいて、センサ基板1および貫通孔配線形成基板2およびカバー基板3の外周形状は矩形状であり、貫通孔配線形成基板2およびカバー基板3はセンサ基板1と同じ外形寸法に形成されている。 Here, the outer peripheral shape of the sensor substrate 1 and the through-hole wiring formed substrate 2 and the cover substrate 3 is rectangular, the through-hole wiring formed substrate 2 and the cover substrate 3 is formed on the same outer dimensions as the sensor substrate 1. なお、図2(a)は図1(b)の要部拡大図、図2(b)は図1(a)のC−C'概略断面図である。 Incidentally, FIGS. 2 (a) is a fragmentary enlarged view of FIG. 1 (b), FIG. 2 (b) is a C-C 'sectional view of FIG. 1 (a).

上述のセンサ基板1は、シリコン基板からなる支持基板10a上のシリコン酸化膜からなる絶縁層(埋込酸化膜)10b上にn形のシリコン層(活性層)10cを有するSOIウェハを加工することにより形成してあり、貫通孔配線形成基板2は第1のシリコンウェハを加工することにより形成し、カバー基板3は第2のシリコンウェハを加工することにより形成してある。 Sensor substrate 1 described above, by processing an SOI wafer having a silicon insulating layer of silicon oxide film on consisting substrate support substrate 10a (buried oxide film) n-type silicon layer on the 10b (active layer) 10c Yes formed by, the through-hole wiring formed substrate 2 is formed by processing the first silicon wafer, the cover substrate 3 is formed by processing the second silicon wafer. すなわち、本実施形態では、SOIウェハが第1の半導体基板を構成し、第1のシリコンウェハが第2の半導体基板を構成し、第2のシリコンウェハが第3の半導体基板を構成している。 That is, in this embodiment, SOI wafer to form a first semiconductor substrate, the first silicon wafer to form a second semiconductor substrate, a second silicon wafer constitutes a third semiconductor substrate . なお、本実施形態では、SOIウェハにおける支持基板10aの厚さを300μm〜500μm程度、絶縁層10bの厚さを0.3μm〜1.5μm程度、シリコン層10cの厚さを4μm〜10μm程度とし、また、第1のシリコンウェハの厚さを200μm〜300μm程度、第2のシリコンウェハの厚さを100〜300μm程度としてあるが、これらの数値は特に限定するものではない。 In the present embodiment, 300Myuemu~500myuemu about the thickness of the support substrate 10a in the SOI wafer, 0.3Myuemu~1.5Myuemu about the thickness of the insulating layer 10b, and the thickness of the silicon layer 10c is set to about 4μm~10μm in addition, about 200μm~300μm the thickness of the first silicon wafer, although the thickness of the second silicon wafer as about 100 to 300 [mu] m, these values ​​are not particularly limited. また、SOIウェハの主表面であるシリコン層10cの表面は(100)面としてある。 The surface of the silicon layer 10c is the main surface of the SOI wafer is a (100) plane.

センサ基板1は、図3〜図5に示すように、枠状(本実施形態では、矩形枠状)のフレーム部11を備え、フレーム部11の内側に配置される重り部12が一表面側(図1 (b)および図3(b)の上面側)において可撓性を有する4つの短冊状の撓み部13を介してフレーム部11に揺動自在に支持されている。 The sensor substrate 1, as shown in FIGS. 3 to 5 (in the present embodiment, a rectangular frame shape) frame shape provided with a frame portion 11 of the weight portion 12 disposed inside of the frame portion 11 is one surface is supported swingably to the frame portion 11 through the four strip-shaped slack portion 13 having flexibility in (upper side in FIG. 1 (b) and Figure 3 (b)). 言い換えれば、センサ基板1は、枠状のフレーム部11の内側に配置される重り部12が重り部12から四方へ延長された4つの撓み部13を介してフレーム部11に揺動自在に支持されている。 In other words, the sensor substrate 1 is rockably to the frame portion 11 through the bending portion 13 from the weight section 12 is the weight portion 12 of four which is extended to all directions, which is arranged inside the frame-shaped frame portion 11 supporting It is. ここで、フレーム部11は、上述のSOIウェハの支持基板10a、絶縁層10b、シリコン層10cそれぞれを利用して形成してある。 Here, the frame portion 11, the support substrate 10a of the aforementioned SOI wafer, an insulating layer 10b, is formed by using the respective silicon layer 10c. これに対して、撓み部13は、上述のSOIウェハにおけるシリコン層10cを利用して形成してあり、フレーム部11よりも十分に薄肉となっている。 In contrast, the flexures 13, Yes formed by using a silicon layer 10c in the SOI wafer described above, it is sufficiently made thinner than the frame portion 11.

重り部12は、上述の4つの撓み部13を介してフレーム部11に支持された直方体状のコア部12aと、センサ基板1の上記一表面側から見てコア部12aの四隅それぞれに連続一体に連結された直方体状の4つの付随部12bとを有している。 Weight section 12 is continuously and integrally into a rectangular core portion 12a which is supported by the frame portion 11 via four flexures 13 described above, four corners of the core portion 12a as viewed from the first surface side of the sensor substrate 1 and a rectangular parallelepiped four associated portion 12b which is connected to. 言い換えれば、重り部12は、フレーム部11の内側面に一端部が連結された各撓み部13の他端部が外側面に連結されたコア部12aと、コア部12aと一体に形成されコア部12aとフレーム部11との間の空間に配置される4つの付随部12bとを有している。 In other words, the weight section 12 includes a core portion 12a to which the other end portion of the flexure 13 having one end portion on the inner surface of the frame portion 11 is coupled is coupled to the outer surface, is formed integrally with the core portion 12a Core and a four associated portion 12b which is arranged in the space between the parts 12a and the frame portion 11. つまり、各付随部12bは、センサ基板1の上記一表面側から見て、フレーム部11とコア部12aと互いに直交する方向に延長された2つの撓み部13,13とで囲まれる空間に配置されており、各付随部12bそれぞれとフレーム部11との間にはスリット14が形成され、撓み部13を挟んで隣り合う付随部12b間の間隔が撓み部13の幅寸法よりも長くなっている。 That is, each associated section 12b, when viewed from the first surface side of the sensor substrate 1, arranged in a space surrounded by the two flexures 13 and 13 which extend in a direction orthogonal to the frame portion 11 and the core portion 12a are, slit 14 is formed between the respective associated portions 12b respectively and the frame portion 11, is longer than the width of the spacing flexures 13 between associated portions 12b adjacent across the flexures 13 there. ここにおいて、コア部12aは、上述のSOIウェハの支持基板10a、絶縁層10b、シリコン層10cそれぞれを利用して形成し、各付随部12bは、SOIウェハの支持基板10aを利用して形成してある。 Here, the core section 12a, the supporting substrate 10a of the aforementioned SOI wafer, an insulating layer 10b, formed using the respective silicon layer 10c, each associated section 12b, formed using the supporting substrate 10a of the SOI wafer and Aru. しかして、センサ基板1の上記一表面側において各付随部12bの表面は、コア部12aの表面を含む平面からセンサ基板1の上記他表面側(図1 (b)および図3(b)の下面側)へ離間して位置している。 Thus, in the first surface side of the sensor substrate 1 of the accompanying unit 12b, the other surface side of the sensor substrate 1 from the plane including the surface of the core portion 12a (FIG. 1 (b) and Figure 3 (b) is located at a distance to the lower side). なお、センサ基板1の上述のフレーム部11、重り部12、各撓み部13は、リソグラフィ技術およびエッチング技術を利用して形成すればよい。 Incidentally, the above-mentioned frame portion 11 of the sensor substrate 1, the weight portion 12, the flexure 13 may be formed by using a lithography technique and an etching technique.

ところで、図3(a),(b)それぞれの右下に示したように、センサ基板1の上記一表面に平行な面内でフレーム部11の一辺に沿った一方向をx軸の正方向、この一辺に直交する辺に沿った一方向をy軸の正方向、センサ基板1の厚み方向の一方向をz軸の正方向と規定すれば、重り部12は、x軸方向に延長されてコア部12aを挟む2つ1組の撓み部13,13と、y軸方向に延長されてコア部12aを挟む2つ1組の撓み部13,13とを介してフレーム部11に支持されていることになる。 Incidentally, FIG. 3 (a), (b), as shown in each of the lower right, the positive direction of the x-axis direction along the one side of the frame portion 11 in a plane parallel to the first surface of the sensor substrate 1 if defining a one-way along the side perpendicular to the one side in the positive direction, one direction in the thickness direction of the sensor substrate 1 in the y-axis and the positive direction of the z-axis, the weight portion 12 is extended in the x-axis direction Te two pair of flexures 13 and 13 sandwich the core portion 12a, is supported by the frame portion 11 through the y-axis two is extended to sandwich the core portion 12a in the direction a pair of flexures 13 and 13 I would have. なお、上述のx軸、y軸、z軸の3軸により規定した直交座標では、センサ基板1において上述のシリコン層10cにより形成された部分の表面における重り部12の中心位置を原点としている。 Incidentally, x-axis described above, the y-axis, orthogonal coordinates defined by three axes of the z-axis, and the origin at the center position of the weight section 12 in the surface of the portion formed by the silicon layer 10c of the above in the sensor substrate 1.

重り部12のコア部12aからx軸の正方向に延長された撓み部13(図3(a)の右側の撓み部13)は、コア部12a近傍に2つ1組のピエゾ抵抗Rx2,Rx4が形成されるとともに、フレーム部11近傍に1つのピエゾ抵抗Rz2が形成されている。 The core portion 12a x-axis positive direction is extended to the flexure 13 from the weight section 12 (right side of flexures 13 of FIG. 3 (a)), two in the vicinity of the core portion 12a 1 pair of piezoresistive Rx2, Rx4 together but are formed, one piezoresistive Rz2 is formed in the frame portion 11 near. 一方、重り部12のコア部12aからx軸の負方向に延長された撓み部13(図3(a)の左側の撓み部13)は、コア部12a近傍に2つ1組のピエゾ抵抗Rx1,Rx3が形成されるとともに、フレーム部11近傍に1つのピエゾ抵抗Rz3が形成されている。 On the other hand, the core portion 12a x negative direction extending the flexure of the shaft 13 from the weight section 12 (bending portion 13 of the left side of FIG. 3 (a)), two in the vicinity of the core portion 12a 1 pair of piezoresistive Rx1 , together Rx3 is formed, the frame portion 11 one piezoresistive near Rz3 is formed. ここに、コア部12a近傍に形成された4つのピエゾ抵抗Rx1,Rx2,Rx3,Rx4は、x軸方向の加速度を検出するために形成されたもので、平面形状が細長の長方形状であって、長手方向が撓み部13の長手方向に一致するように形成してあり、図6における左側のブリッジ回路Bxを構成するように配線(センサ基板1に形成されている拡散層配線、金属配線17など)によって接続されている。 Here, the core portion 12a 4 single piezo resistor formed in the vicinity of Rx1, Rx2, Rx3, Rx4 has been formed in order to detect the acceleration in the x-axis direction, a rectangular shape of an elongated planar shape the longitudinal direction Yes formed so as to match the longitudinal direction of the bending portion 13, the diffusion layer is formed on the wiring (the sensor substrate 1 so as to constitute a bridge circuit Bx in the left side in FIG 6 wires, metal wires 17 It is connected by the like). なお、ピエゾ抵抗Rx1〜Rx4は、x軸方向の加速度がかかったときに撓み部13において応力が集中する応力集中領域に形成されている。 Incidentally, the piezoresistive Rx1~Rx4 the stress in the flexures 13 when applied acceleration in the x-axis direction are formed in the stress concentration area to be focused.

また、重り部12のコア部12aからy軸の正方向に延長された撓み部13(図3(a)の上側の撓み部13)はコア部12a近傍に2つ1組のピエゾ抵抗Ry1,Ry3が形成されるとともに、フレーム部11近傍に1つのピエゾ抵抗Rz1が形成されている。 Moreover, (the upper bending portion 13 of FIG. 3 (a)) core portion 12a y forward direction extending the flexure of the shaft 13 from the weight section 12 are two in the vicinity of the core portion 12a 1 pair of piezoresistive Ry1, with Ry3 are formed, one piezoresistive Rz1 is formed in the frame portion 11 near. 一方、重り部12のコア部12aからy軸の負方向に延長された撓み部13(図3(a)の下側の撓み部13)はコア部12a近傍に2つ1組のピエゾ抵抗Ry2,Ry4が形成されるとともに、フレーム部11側の端部に1つのピエゾ抵抗Rz4が形成されている。 On the other hand, (flexures 13 of the lower side in FIG. 3 (a)) core portion 12a y negative direction extending the flexure of the shaft 13 from the weight section 12 is two in the vicinity of the core portion 12a 1 pair of piezoresistive Ry2 , together with Ry4 are formed, one piezoresistive Rz4 the end of the frame portion 11 side is formed. ここに、コア部12a近傍に形成された4つのピエゾ抵抗Ry1,Ry2,Ry3,Ry4は、y軸方向の加速度を検出するために形成されたもので、平面形状が細長の長方形状であって、長手方向が撓み部13の長手方向に一致するように形成してあり、図6における中央のブリッジ回路Byを構成するように配線(センサ基板1に形成されている拡散層配線、金属配線17など)によって接続されている。 Here, the core portion 12a 4 single piezo resistor formed in the vicinity of Ry1, Ry2, Ry3, Ry4 has been formed in order to detect the acceleration in the y-axis direction, a rectangular shape of an elongated planar shape the longitudinal direction Yes formed so as to match the longitudinal direction of the bending portion 13, the center of the bridge circuit wiring so as to constitute a by (diffusion layer wiring formed on the sensor substrate 1 in FIG. 6, the metal wiring 17 It is connected by the like). なお、ピエゾ抵抗Ry1〜Ry4は、y軸方向の加速度がかかったときに撓み部13において応力が集中する応力集中領域に形成されている。 Incidentally, the piezoresistive Ry1~Ry4 the stress in the flexures 13 when acceleration in the y-axis direction is applied are formed in the stress concentration area to be focused.

また、フレーム部11近傍に形成された4つのピエゾ抵抗Rz1,Rz2,Rz3,Rz4は、z軸方向の加速度を検出するために形成されたものであり、図6における右側のブリッジ回路Bzを構成するように配線(センサ基板1に形成されている拡散層配線、金属配線17など)によって接続されている。 The four piezoresistors Rz1 formed in the frame portion 11 near, Rz2, Rz3, Rz4 has been formed in order to detect the acceleration in the z-axis direction, constituting a right side of the bridge circuit Bz shown in FIG. 6 to as wiring (diffusion layer is formed on the sensor substrate 1 wires, such as metal wires 17) are connected by. ただし、2つ1組となる撓み部13,13のうち一方の組の撓み部13,13に形成したピエゾ抵抗Rz1,Rz4は長手方向が撓み部13,13の長手方向と一致するように形成されているのに対して、他方の組の撓み部13,13に形成したピエゾ抵抗Rz2,Rz3は長手方向が撓み部13,13の幅方向(短手方向)と一致するように形成されている。 However, forming such the piezoresistive Rz1, Rz4 formed in one set of flexures 13 and 13 of the two pair to become flexures 13, 13 coincides with the longitudinal direction of the longitudinal deflection portion 13, 13 whereas are piezoresistive Rz2, Rz3 formed on the other set of flexures 13 and 13 are formed to match the width direction of the longitudinal deflection portion 13, 13 (lateral direction) there.

なお、図1〜図3では、センサ基板1における金属配線17のうち第1の接続用接合金属層19近傍の部位のみを図示してあり、拡散層配線の図示は省略してある。 In FIGS. 1 to 3, Yes illustrates only the portion of the first bonding metal layer 19 near connection of the metal wiring 17 on the sensor substrate 1, the illustration of the diffusion layer wirings are omitted.

ここで、センサ基板1の動作の一例について説明する。 Here, an example of operation of the sensor substrate 1.

いま、センサ基板1に加速度がかかっていない状態で、センサ基板1に対してx軸の正方向に加速度がかかったとすると、x軸の負方向に作用する重り部12の慣性力によってフレーム部11に対して重り部12が変位し、結果的にx軸方向を長手方向とする撓み部13,13が撓んで当該撓み部13,13に形成されているピエゾ抵抗Rx1〜Rx4の抵抗値が変化することになる。 Now, in a state in which the sensor substrate 1 is not under acceleration, when an acceleration is applied in the positive direction of the x-axis to the sensor substrate 1, the frame portion 11 by the inertial force of the weight portion 12 acting in the negative direction of the x-axis weight section 12 is displaced with respect to, resulting in the resistance of the piezoresistive Rx1~Rx4 formed on the flexure portion 13 is bent flexures 13, 13 for the x-axis direction is the longitudinal direction is changed It will be. この場合、ピエゾ抵抗Rx1,Rx3は引張応力を受け、ピエゾ抵抗Rx2,Rx4は圧縮応力を受ける。 In this case, the piezo resistance Rx1, Rx3 are subjected to tensile stress, the piezo resistance Rx2, Rx4 is subjected to a compressive stress. 一般的にピエゾ抵抗は引張応力を受けると抵抗値(抵抗率)が増大し、圧縮応力を受けると抵抗値(抵抗率)が減少する特性を有しているので、ピエゾ抵抗Rx1,Rx3は抵抗値が増大し、ピエゾ抵抗Rx2,Rx4は抵抗値が減少することになる。 Generally the resistance piezoresistors under tensile stress (resistivity) increases, since the resistance value subjected to compressive stress (resistivity) has a decreasing characteristic, piezoresistive Rx1, Rx3 resistance value is increased, piezoresistive Rx2, Rx4 will be resistance value decreases. したがって、図6に示した一対の入力端子VDD,GND間に外部電源から一定の直流電圧を印加しておけば、図6に示した左側のブリッジ回路Bxの出力端子X1,X2間の電位差がx軸方向の加速度の大きさに応じて変化する。 Accordingly, the pair of input terminals VDD shown in FIG. 6, if applying a constant DC voltage from an external power source between GND, the potential difference between the output terminals X1, X2 of the bridge circuit Bx left of FIG. 6 changes according to the magnitude of the acceleration in the x-axis direction. 同様に、y軸方向の加速度がかかった場合には図6に示した中央のブリッジ回路Byの出力端子Y1,Y2間の電位差がy軸方向の加速度の大きさに応じて変化し、z軸方向の加速度がかかった場合には図6に示した右側のブリッジ回路Bzの出力端子Z1,Z2間の電位差がz軸方向の加速度の大きさに応じて変化する。 Similarly, the potential difference between the output terminals Y1, Y2 of the center of the bridge circuit By shown in Figure 6 when the acceleration in the y-axis direction is applied is changed according to the magnitude of the acceleration in the y-axis direction, z-axis potential difference between the output terminals Z1, Z2 of the right of the bridge circuit Bz shown in FIG. 6 is changed according to the magnitude of the acceleration in the z-axis direction when the direction of the acceleration is applied. しかして、上述のセンサ本体1は、各ブリッジ回路Bx〜Bzそれぞれの出力電圧の変化を検出することにより、当該センサ基板1に作用したx軸方向、y軸方向、z軸方向それぞれの加速度を検出することができる。 Thus, the sensor body 1 described above, by detecting a change in the bridge circuits Bx~Bz respective output voltage, x-axis direction exerted on the sensor substrate 1, y-axis, the z-axis direction acceleration it is possible to detect. 本実施形態では、重り部12と各撓み部13とで可動部を構成しており、各ピエゾ抵抗Rx1〜Rx4,Ry1〜Ry4,Rz1〜Rz4それぞれが、センサ基板1におけるセンシング部を構成している。 In the present embodiment, it constitutes the movable portion between the weight section 12 and the bending portion 13, the piezoresistive Rx1 to Rx4, Ry1 to Ry4, Rz1 to Rz4 are each constitutes a sensing portion of the sensor substrate 1 there.

ところで、センサ基板1は、図6に示すように、上述の3つのブリッジ回路Bx,By,Bzに共通の2つの入力端子VDD,GNDと、ブリッジ回路Bxの2つの出力端子X1,X2と、ブリッジ回路Byの2つの出力端子Y1,Y2と、ブリッジ回路Bzの2つの出力端子Z1,Z2とを備えており、これらの各入力端子VDD,GNDおよび各出力端子X1,X2,Y1,Y2,Z1,Z2が、上記一表面側(つまり、貫通孔配線形成基板2側)に第1の接続用接合金属層19として設けられており、貫通孔配線形成基板2に形成された貫通孔配線24と電気的に接続されている。 Incidentally, the sensor substrate 1, as shown in FIG. 6, three bridge circuits Bx above, By A, common two input terminals VDD to Bz, and GND, and two output terminals X1, X2 of the bridge circuit Bx, and two output terminals Y1, Y2 of the bridge circuit by a, two output terminals of the bridge circuit Bz Z1, and a Z2, each of these input terminals VDD, GND and the output terminals X1, X2, Y1, Y2, Z1, Z2 is the first surface side (i.e., the through-hole wiring formed substrate 2 side) is provided as a first connection for bonding metal layer 19, which is formed in the through-hole wiring formed substrate 2 through hole wiring 24 It is electrically connected to the. すなわち、センサ基板1には、8つの接続用接合金属層19が形成され、貫通孔配線形成基板2には、8つの貫通孔配線24が形成されている。 That is, the sensor substrate 1, it is formed eight connections for bonding metal layer 19, the through-hole wiring formed substrate 2, eight through holes wiring 24 is formed. なお、8つの第1の接続用接合金属層19は、外周形状が矩形状(本実施形態では、正方形状)であり、フレーム部11の周方向に離間して配置されている(矩形枠状のフレーム部11の4辺それぞれに2つずつ配置されている)。 Incidentally, the eight first connecting bonding metal layer 19, the outer peripheral shape rectangular shape (in this embodiment, a square-shaped), and are spaced apart in the circumferential direction of the frame portion 11 (rectangular frame shape They are arranged two by two on four sides each of the frame portions 11).

また、センサ基板1のフレーム部11上には、フレーム部11よりも開口面積が大きな枠状(矩形枠状)の第1の封止用接合金属層18が形成されており、上述の8つの接続用接合金属層19は、フレーム部11において第1の封止用接合金属層18よりも内側に配置されている。 Further, on the frame portion 11 of the sensor substrate 1, the frame part 11 an opening area larger frame-like than are the first sealing joint metal layer 18 of the (rectangular frame shape) is formed, the above-mentioned eight connecting the bonding metal layer 19 is disposed on the inner side of the first sealing joint metal layer 18 in the frame part 11. 要するに、センサ基板1は、第1の封止用接合金属層18の幅寸法をフレーム部11の幅寸法に比べて小さく設定し、第1の封止用接合金属層18と各接続用接合金属層19とを同一平面上に形成してある。 In short, the sensor substrate 1, the width of the first sealing joint metal layer 18 is set smaller than the width of the frame portion 11, the connecting bonding metal between the first sealing joint metal layer 18 It is formed a layer 19 on the same plane.

ここにおいて、センサ基板1は、上記一表面側において上記シリコン層10c上にシリコン酸化膜とシリコン窒化膜との積層膜からなる絶縁膜16が形成されており、第1の接続用接合金属層19および第1の封止用接合金属層18および金属配線17は絶縁膜16上に形成されている。 Here, the sensor substrate 1, in the first surface side and the insulating film 16 composed of a laminated film of a silicon oxide film and a silicon nitride film is formed on the silicon layer 10c, the first connecting bonding metal layer 19 and a first sealing joint metal layer 18 and the metal wiring 17 is formed on the insulating film 16.

また、第1の封止用接合金属層18および第1の接続用接合金属層19は、接合用のAu膜と絶縁膜16との間に密着性改善用のTi膜を介在させてある。 The first sealing bonding metal layer 18 and the first connecting bonding metal layer 19, are interposed a Ti film for adhesion improvement between the Au film and the insulating film 16 for bonding. 言い換えれば、第1の封止用接合金属層18および第1の接続用接合金属層19は、絶縁膜16上に形成されたTi膜と当該Ti膜上に形成されたAu膜との積層膜により構成されている。 In other words, the first sealing joint metal layer 18 and the first connecting bonding metal layer 19, a laminated film of an Au film formed on the Ti film and the Ti film formed on the insulating film 16 and it is made of. 要するに、第1の接続用接合金属層19と第1の封止用接合金属層18とは同一の金属材料により形成されているので、第1の接続用接合金属層19と第1の封止用接合金属層18とを同時に形成することができるとともに、第1の接続用接合金属層19と第1の封止用接合金属層18とを略同じ厚さに形成することができる。 In short, since the first connecting bonding metal layer 19 and the first sealing joint metal layer 18 are formed of the same metal material, a first connecting bonding metal layer 19 first sealing with the use bonding metal layer 18 can be formed simultaneously, it is possible to form the first connecting bonding metal layer 19 and a first sealing joint metal layer 18 in a substantially same thickness. なお、第1の封止用接合金属層18および第1の接続用接合金属層19は、Ti膜の膜厚を30nm、Au膜の膜厚を500nmに設定してあり、金属配線17の膜厚は1μmに設定してあるが、これらの数値は一例であって特に限定するものではない。 The first sealing bonding metal layer 18 and the first connecting bonding metal layer 19, 30 nm the thickness of the Ti film and have set the thickness of the Au film 500 nm, the film of the metal wiring 17 the thickness is set at 1μm, but these numbers are not particularly limited merely an example.

上述の各ピエゾ抵抗Rx1〜Rx4,Ry1〜Ry4,Rz1〜Rz4および上記各拡散層配線は、上記シリコン層10cにおけるそれぞれの形成部位に適宜濃度のp形不純物をドーピングすることにより形成されており、上述の金属配線17は、絶縁膜16上にスパッタ法や蒸着法などにより成膜した金属膜(例えば、Al膜、Al−Si膜など)をリソグラフィ技術およびエッチング技術を利用してパターニングすることにより形成されており、金属配線17は絶縁膜16に設けたコンタクトホールを通して拡散層配線と電気的に接続されている。 Each piezoresistive above Rx1 to Rx4, Ry1 to Ry4, Rz1 to Rz4 and each diffusion layer line is formed by doping a p-type impurity appropriately concentration in each of the formation region of the silicon layer 10c, metal wires 17 described above, a metal film formed by sputtering or vapor deposition on the insulating film 16 (e.g., Al film, etc. Al-Si film) by a patterned using lithography and etching techniques are formed, the metal wiring 17 is diffused layer wiring electrically connected through a contact hole formed in the insulating film 16. また、第1の接続用接合金属層19と金属配線17とは、第1の接続用接合金属層19における金属配線17との接続部位19b( 図2(b)参照)が、貫通孔配線形成基板2におけるセンサ基板1との対向面に形成された後述の変位空間形成用凹部21内に位置する形で電気的に接続されている。 Also, the first connecting bonding metal layer 19 and the metal wire 17, the connection portion 19b of the metal wiring 17 in the first connecting bonding metal layer 19 (see FIG. 2 (b) see) is a through hole wiring are electrically connected in a manner that positions the displacement space forming recesses 21 will be described later, formed on the surface facing the sensor substrate 1 in the formation substrate 2.

貫通孔配線形成基板2は、図7〜図9に示すように、センサ基板1側(図2(a)における下面側)の表面に、センサ基板1の重り部12と各撓み部13とで構成される可動部の変位空間を確保する上述の変位空間形成用凹部21が形成されるとともに、変位空間形成用凹部21の周部に厚み方向に貫通する複数(本実施形態では、8つ)の貫通孔22が形成されており、厚み方向の両面および貫通孔22の内面とに跨って熱絶縁膜(シリコン酸化膜)からなる絶縁膜23が形成され、貫通孔配線24と貫通孔22の内面との間に絶縁膜23の一部が介在している。 In the through-hole wiring formed substrate 2, as shown in FIGS. 7-9, the surface of the sensor substrate 1 side (lower side in FIG. 2 (a)), and the weight portion 12 of the sensor substrate 1 and each of the flexures 13 with displacement space forming recesses 21 described above to ensure the displacement space configured movable portion is formed, a plurality of penetrating in the thickness direction in the peripheral portion of the displacement space forming recesses 21 (in this embodiment, eight) through holes 22 are formed, an insulating film 23 made of heat insulating film (silicon oxide film) across the inner surface of the thickness direction of the double-sided and the through hole 22 is formed, the through-hole wiring 24 and the through-holes 22 part of the insulating film 23 between the inner surface is interposed. ここにおいて、貫通孔配線形成基板2の8つの貫通孔配線24は当該貫通孔配線形成基板2の周方向に離間して形成されている。 Here, eight through holes wiring 24 of the through-hole wiring formed substrate 2 are formed spaced apart in the circumferential direction of the through-hole wiring formed substrate 2. また、貫通孔配線24の材料としては、Cuを採用しているが、Cuに限らず、例えば、Niなどを採用してもよい。 The material of the through-hole interconnection 24 adopts the Cu, is not limited to Cu, for example, may be employed, such as Ni.

また、貫通孔配線形成基板2は、センサ基板1側の表面において変位空間形成用凹部21の周部に、各貫通孔配線24それぞれと電気的に接続された複数(本実施形態では、8つ)の第2の接続用接合金属層29が形成されている。 The through-hole wiring formed substrate 2, the peripheral portion of the displacement space forming recesses 21 in the surface of the sensor substrate 1 side, in the respective through holes wires 24 more which are electrically connected to each (in this embodiment, the eight ) second connecting bonding metal layer 29 is formed. 貫通孔配線形成基板2は、センサ基板1側の表面の周部には、全周に亘って枠状(矩形枠状)の第2の封止用接合金属層28が形成されており、上述の8つの第2の接続用接合金属層29は、外周形状が細長の長方形状であり、第2の封止用接合金属層28よりも内側に配置されている。 Through hole wiring formed substrate 2, on the peripheral portion of the sensor substrate 1 side of the surface, the second sealing joint metal layer 28 of the entire periphery over by the frame-shaped (rectangular frame shape) is formed, above second connecting bonding metal layer 29 of eight is a rectangular is elongated outer peripheral shape, is disposed inside the second sealing joint metal layer 28. ここにおいて、第2の接続用接合金属層29は、長手方向の一端部が貫通孔配線24と接合されており、他端側の部位がセンサ基板1の金属配線17よりも外側でセンサ基板1の第1の接続用接合金属層19と接合されて電気的に接続されるように配置してある。 Here, the second connecting bonding metal layer 29, one longitudinal end portion is joined to the through hole wiring 24, the sensor substrate 1 outside than the metal wires 17 sites sensor substrate 1 at the other end the first joining the connecting bonding metal layer 19 of is disposed so as to be electrically connected. 要するに、貫通孔配線形成基板2の周方向において貫通孔配線24と当該貫通孔配線24に対応する第1の接続用接合金属層19との位置をずらしてあり、第2の接続用接合金属層29を、長手方向が第2の封止用接合金属層28の周方向に一致し且つ貫通孔配線24と第1の接続用接合金属層19とに跨る形で配置してある。 In short, Yes shifting the positions of the first connecting bonding metal layer 19 corresponding to the through-hole wiring 24 and the through hole wiring 24 in the circumferential direction of the through-hole wiring formed substrate 2, the second connecting bonding metal layer 29, the longitudinal direction is disposed in a manner extending over a second circumferentially coincide and the through-hole wiring 24 of the sealing bonding metal layer 28 and the first connecting bonding metal layer 19.

また、第2の封止用接合金属層28および第2の接続用接合金属層29は、接合用のAu膜と絶縁膜23との間に密着性改善用のTi膜を介在させてある。 The second sealing bonding metal layer 28 and the second connecting bonding metal layer 29, are interposed a Ti film for adhesion improvement between the Au film and the insulating film 23 for bonding. 言い換えれば、第2の封止用接合金属層28および第2の接続用接合金属層29は、絶縁膜23上に形成されたTi膜と当該Ti膜上に形成されたAu膜との積層膜により構成されている。 In other words, the second sealing joint metal layer 28 and the second connecting bonding metal layer 29, a laminated film of an Au film formed on the Ti film and the Ti film formed on the insulating film 23 and it is made of. 要するに、第2の接続用接合金属層29と第2の封止用接合金属層28とは同一の金属材料により形成されているので、第2の接続用接合金属層29と第2の封止用接合金属層28とを同時に形成することができるとともに、第2の接続用接合金属層29と第2の封止用接合金属層28とを略同じ厚さに形成することができる。 In short, since the second connecting bonding metal layer 29 and the second sealing joint metal layer 28 are formed of the same metal material, and the second connecting bonding metal layer 29 second sealing with the use bonding metal layer 28 can be formed simultaneously, it is possible to form a second connection for bonding metal layer 29 and a second sealing bonding metal layer 28 in a substantially same thickness. なお、第2の封止用接合金属層28および第2の接続用接合金属層29は、Ti膜の膜厚を30nm、Au膜の膜厚を500nmに設定してあるが、これらの数値は一例であって特に限定するものではない。 The second sealing bonding metal layer 28 and the second connecting bonding metal layer 29, 30 nm the thickness of the Ti film and the thickness of the Au film is set to 500 nm, these numbers is not particularly limited merely an example.

また、貫通孔配線形成基板2におけるセンサ基板1側とは反対側の表面には、各貫通孔配線24それぞれと電気的に接続された複数(本実施形態では、8つ)の半田リフロー用パッド25が外部接続用電極として形成されている。 Further, the opposite surface to the sensor substrate 1 side in the through-hole wiring formed substrate 2 (in the present embodiment, eight) the respective through holes wires 24 more which are electrically connected to each pad for solder reflow 25 is formed as an electrode for external connection. ここで、各半田リフロー用パッド25は、外周形状が矩形状であり、貫通孔配線形成基板2におけるセンサ基板1側とは反対側の表面上において当該貫通孔配線形成基板2の周方向に略等間隔で離間して配置されており、四隅のうちの1箇所で貫通孔配線24に重なっている。 Here, the solder reflow pad 25 is outer peripheral shape rectangular, the sensor substrate 1 side in the through-hole wiring formed board 2 substantially in the circumferential direction of the through-hole wiring formed substrate 2 on the surface of the opposite equally spaced are spaced apart at overlaps the through hole wiring 24 in one corner of. なお、各半田リフロー用パッド25の大きさは、半田リフローに適した大きさを下回らないように設計してあり、隣り合う半田リフロー用パッド25間の距離は、半田リフローに適した距離を下回らないように設計してある。 The size of each solder reflow pad 25 is also designed to provide not less than the size suitable for reflow soldering, the distance between the solder reflow pad 25 adjacent the lower than the appropriate distance for the solder reflow It is designed so as not.

ところで、本実施形態では、第2の接続用接合金属層29の長手方向の中間部が、貫通孔配線形成基板2における複数の半田リフロー用パッド25の所望のレイアウトに応じて第1の接続用接合金属層19と第2の接続用接合金属層29との接合部位と第2の接続用接合金属層29と貫通孔配線24との接続部位との相対的な位置関係を調整する再配線部を構成している。 Incidentally, in the present embodiment, the intermediate portion in the longitudinal direction of the second connecting bonding metal layer 29, for the first connection in accordance with the desired layout of the plurality of solder reflow pad 25 in the through-hole wiring formed substrate 2 rewiring unit for adjusting the relative positional relationship between the connection portion between the bonding metal layer 19 and the bonding portion and the second connecting bonding metal layer 29 and the second connecting bonding metal layer 29 and the through hole wiring 24 constitute a.

また、各半田リフロー用パッド25は、厚み方向に積層されたTi膜とCu膜とNi膜とAu膜との積層膜により構成されており、最上層がAu膜となっている。 Further, the solder reflow pad 25 is constituted by a laminated film of a Ti film and the Cu film and the Ni film and Au film are laminated in the thickness direction, and the top layer is a Au film. ここにおいて、各半田リフロー用パッド25は、厚み方向に積層された少なくとも二層の金属膜により構成されて、最上層の金属膜がAuにより形成され、当該最上層直下の金属膜がNiにより形成されていれば、最上層の金属膜がAuにより形成されていることにより、酸化を防止することができ、また、当該最上層直下の金属膜がNiにより形成されていることにより、Cuにより形成されている場合に比べて半田に溶食されにくくなり、膜厚を薄くすることが可能となる。 Wherein each solder reflow pad 25 is formed, is made of a metal film of at least two layers are laminated in the thickness direction, the uppermost layer of the metal film is formed by Au, the metal film directly beneath the top layer is a Ni if it is, by the uppermost metal film is formed by Au, it is possible to prevent oxidation and by the metal film directly beneath the top layer is formed by Ni, formed by Cu It is less likely to be erosion on the solder in comparison with the case that it is possible to reduce the film thickness. また、各半田リフロー用パッド25の厚み方向の最下層の金属膜がTiにより形成されていることにより、各半田リフロー用パッド25と絶縁膜23との密着性を高めることができる。 Further, it is possible to lowermost metal film in the thickness direction of the solder reflow pad 25 by being formed by Ti, enhance the adhesion between the respective solder reflow pad 25 and the insulating film 23.

カバー基板3は、図10に示すように、センサ基板1との対向面に、重り部12の変位空間を形成する所定深さ(例えば、5μm〜10μm程度)の凹部31を形成してある。 Cover substrate 3, as shown in FIG. 10, the surface facing the sensor substrate 1, a predetermined depth to form a displacement space of the weight portion 12 (e.g., about 5 m to 10 m) is formed with recesses 31. ここにおいて、凹部31は、リソグラフィ技術およびエッチング技術を利用して形成してある。 Here, the recess 31 is formed by using a lithography technique and an etching technique. なお、本実施形態では、カバー基板3におけるセンサ基板1との対向面に、重り部12の変位空間を形成する凹部31を形成してあるが、重り部12のコア部12aおよび各付随部12bのうち支持基板10aを利用して形成されている部分の厚さを、フレーム部11において支持基板10aを利用して形成されている部分の厚さに比べて、センサ基板1の厚み方向への重り部12の許容変位量分だけ薄くするようにすれば、カバー基板3に凹部31を形成しなくても、センサ基板1の上記他表面側には上記他表面に交差する方向への重り部12の変位を可能とする隙間が重り部12とカバー基板3との間に形成される。 In the present embodiment, the surface facing the sensor substrate 1 of the cover substrate 3, is formed a recess 31 which forms a displacement space of the weight portion 12, the core portion 12a and the associated part 12b of the weight portion 12 the one thickness of a portion which is formed by using the supporting substrate 10a, and than the thickness of a portion which is formed by using the supporting substrate 10a in the frame portion 11, the thickness direction of the sensor substrate 1 if so thin as allowable displacement amount of the weight portion 12, even without forming the recess 31 in the cover substrate 3, on the other surface side of the sensor substrate 1 in a direction intersecting to the other surface weight clearance to allow displacement of the part 12 is formed between the weight portion 12 and the cover substrate 3.

ところで、上述の加速度センサエレメントにおけるセンサ基板1と貫通孔配線形成基板2とは、第1の封止用接合金属層18と第2の封止用接合金属層28とが接合されるとともに、第1の接続用接合金属層19と第2の接続用接合金属層29とが接合され、センサ基板1とカバー基板3とは、互いの対向面の周部同士が接合されている。 Incidentally, the sensor substrate 1 in the acceleration sensor element described above and the through-hole wiring formed substrate 2, together with the first sealing joint metal layer 18 and the second sealing joint metal layer 28 is bonded, the one connection for bonding metal layer 19 and the second connecting bonding metal layer 29 is joined with the sensor substrate 1 and the cover substrate 3, between the peripheral portion of the opposing surface of each other are joined. また、本実施形態の加速度センサエレメントは、センサ基板1を多数形成したSOIウェハと貫通孔配線形成基板2を多数形成した第1のシリコンウェハおよびカバー基板3を多数形成した第2のシリコンウェハとをウェハレベルで接合してから、ダイシング工程により所望のチップサイズの加速度センサエレメントに切断されている。 Further, the acceleration sensor element of this embodiment, a second silicon wafer having a large number forming the first silicon wafer and the cover substrate 3 formed many and many-formed SOI wafer the sensor substrate 1 and the through-hole wiring formed substrate 2 from bonded at the wafer level, it is cut to the acceleration sensor element of a desired chip size by dicing process. したがって、貫通孔配線形成基板2とカバー基板3とがセンサ基板1と同じ外形サイズとなり、小型のチップサイズパッケージを実現できるとともに、製造が容易になる。 Therefore, a through hole wiring formed substrate 2 and the cover substrate 3 is the same external size as the sensor substrate 1, it is possible to realize a small chip size package, manufacturing is facilitated.

ここにおいて、センサ基板1と貫通孔配線形成基板2およびカバー基板3との接合方法としては、センサ基板1の残留応力を少なくするためにより低温での接合が可能な接合方法を採用することが望ましく、本実施形態では、常温接合法を採用している。 Here, as a method of bonding the sensor substrate 1 and the through-hole wiring formed substrate 2 and the cover substrate 3, desirably to adopt a joining method capable of bonding at a low temperature by order to reduce the residual stress of the sensor substrate 1 in the present embodiment employs a room-temperature bonding method. 常温接合法では、接合前に互いの接合面へアルゴンのプラズマ若しくはイオンビーム若しくは原子ビームを真空中で照射して各接合面の清浄化・活性化を行ってから、接合面同士を接触させ、常温下で接合する。 The room-temperature bonding method, after performing a cleaning-activation of the bonding surfaces of the plasma or ion beam or atom beam of argon to bonding surfaces of each other prior to bonding by irradiating in a vacuum, contacting the bonding surfaces together, joining at ordinary temperature. 本実施形態では、上述の常温接合法により、常温下で適宜の荷重を印加して、第1の封止用接合金属層18と第2の封止用接合金属層28とを接合するのと同時に、第1の接続用接合金属層19と第2の接続用接合金属層29とを接合しており、また、上述の常温接合法により、常温下でセンサ基板1のフレーム部11とカバー基板3の周部とを接合している。 In this embodiment, the room temperature bonding method described above, by applying an appropriate load at room temperature, for bonding the first sealing joint metal layer 18 and a second sealing bonding metal layer 28 and the at the same time, the first connecting bonding metal layer 19 is bonded to the second connecting bonding metal layer 29, also by a room temperature bonding method described above, the frame portion 11 of the sensor substrate 1 at room temperature and the cover substrate and joining the third peripheral portion. しかして、本実施形態の加速度センサエレメントでは、センサ基板1と貫通孔配線基板2との間の接合がAu−Au接合となり、センサ基板1とカバー基板3との接合がSi−Si接合となっている。 Thus, the acceleration sensor element of this embodiment, the bonding between the sensor substrate 1 and the through-hole wiring board 2 becomes Au-Au bonding, bonding between the sensor substrate 1 and the cover substrate 3 is a Si-Si bonding ing. また、本実施形態では、センサ基板1と貫通孔配線形成基板2およびカバー基板3とが同じ半導体材料であるSiにより形成されているので、センサ基板1と貫通孔配線形成基板2およびカバー基板3との線膨張率差に起因した応力(センサ基板1における残留応力)が上記ブリッジ回路の出力信号に与える影響を低減でき、貫通孔配線形成基板2およびカバー基板3がセンサ基板1と異なる材料により形成されている場合に比べて、センサ特性のばらつきを低減することができる。 Further, in the present embodiment, since the sensor substrate 1 and the through-hole wiring formed substrate 2 and the cover substrate 3 is formed by Si which is the same semiconductor material, the sensor substrate 1 and the through-hole wiring formed substrate 2 and the cover substrate 3 the can be reduced the influence on the output signal of the bridge circuit, the through-hole wiring formed substrate 2 and the cover substrate 3 is different from the sensor substrate 1 material (residual stress in the sensor substrate 1) stress due to the difference in linear expansion coefficient between the as compared with the case being formed, it is possible to reduce variations in sensor characteristics. なお、センサ基板1は、SOIウェハを加工して形成してあるが、SOIウェハに限らず、例えば、シリコンウェハを加工して形成してもよい。 The sensor substrate 1 is is formed by processing the SOI wafer is not limited to the SOI wafer, for example, it may be formed by processing a silicon wafer.

以上説明した本実施形態の加速度センサエレメントでは、貫通孔配線形成基板2におけるセンサ基板1側とは反対側の表面に各貫通孔配線24それぞれと電気的に接続された複数の半田リフロー用パッド25が形成されているので、インターポーザを用いることなく実装基板へ半田リフローにより実装可能であり、しかも、貫通孔配線形成基板2における複数の半田リフロー用パッド25の所望のレイアウトに応じて第1の接続用接合金属層19と第2の接続用接合金属層29との接合部位と第2の接続用接合金属層29と貫通孔配線24との接続部位との相対的な位置関係を調整する再配線部が設けられているので、各半田リフロー用パッド25の大きさや位置などのレイアウトの調整が可能であり、平面サイズの小型化を図れる。 In the above acceleration sensor element of the embodiment described, the through-hole interconnection formation plurality of solder reflow pad 25 that is each through hole wiring 24 electrically connected to the respective surfaces opposite to the sensor substrate 1 side of the substrate 2 since There has been formed, it may be implemented by solder reflow to the mounting substrate without using an interposer, moreover, the first connection in accordance with the desired layout of the plurality of solder reflow pad 25 in the through-hole wiring formed substrate 2 redistribution of adjusting the relative positional relationship between the joint portion and the second connecting bonding metal layer 29 and the connecting portion between the through-hole wiring 24 and use the bonding metal layer 19 and the second connecting bonding metal layer 29 since parts are provided, are possible layout adjustments such as the size and position of each solder reflow pad 25, downsizing of the planar size.

また、本実施形態の加速度センサエレメントでは、第2の接続用接合金属層29が、細長の形状であり且つ長手方向が第2の封止用接合金属層28の周方向に一致する形で配置されているので、センサ基板1のフレーム部11の幅方向における第1の接続用接合金属層19の外形寸法を小さくすることが可能となってフレーム部11の幅寸法を小さくすることができ、平面サイズの小型化を図れ、また、第2の接続用接合金属層29の長手方向の中間部が上記再配線部を構成しているので、上記再配線部を第1の接続用接合金属層19および第2の接続用接合金属層29とは別途に形成する場合に比べて製造プロセスが簡単になり、低コスト化を図れる。 Further, the acceleration sensor element of this embodiment, the second connecting bonding metal layer 29, in the form of elongated and longitudinally arranged in a manner consistent to the circumferential direction of the second sealing bonding metal layer 28 since it is, it is possible to reduce the width dimension of the frame portion 11 it is possible to reduce the outer dimensions of the first connecting bonding metal layer 19 in the width direction of the frame portion 11 of the sensor substrate 1, Hakare miniaturization of the planar size, also, since the intermediate portion in the longitudinal direction of the second connecting bonding metal layer 29 constitutes the re-wiring portion, the re-wiring portion first connecting bonding metal layer manufacturing process is simplified in comparison with the case of separately forming the 19 and the second connecting bonding metal layer 29, thereby the cost. なお、本実施形態では、上記再配線部を貫通孔配線形成基板2に設けてあるが、上記再配線部(以下、第1の再配線部と称す)は、貫通孔配線形成基板2とセンサ基板1との少なくとも一方に設けてあればよく、センサ基板1に設ける場合には、例えば第1の接続用接合金属層19の一部により形成すればよい。 In the present embodiment, it is provided with the re-wiring portion in the through-hole wiring formed substrate 2, but the re-wiring portion (hereinafter, referred to as a first redistribution unit) includes a through-hole wiring formed substrate 2 sensor may be provided over the at least one of the substrate 1, in the case of providing the sensor substrate 1, for example, it may be formed by a part of the first connecting bonding metal layer 19.

また、上述のように、各接続用接合金属層19,29と各封止用接合金属層18,28とが同一の金属材料により形成されているので、第1の接続用接合金属層19と第2の接続用接合金属層29との接合と、第1の封止用接合金属層18と第2の封止用接合金属層28との接合とを、例えば常温接合法などにより同時に行うことが可能となり、従来のように接合箇所ごとに半田を供給する工程およびリフローの工程をなくすことができ、製造プロセスの簡略化を図れるとともにセンサ基板1と貫通孔配線形成基板2との間の距離の高精度化を図れ、しかも、残留応力に起因したセンサ特性の変動を抑制することができる。 Further, as described above, since the respective connecting bonding metal layer 19, 29 and the respective sealing bonding metal layer 18 and 28 are formed of the same metal material, a first connecting bonding metal layer 19 and joining the second connecting bonding metal layer 29, a first sealing joint metal layer 18 and the bonding of the second sealing bonding metal layer 28, for example, be carried out simultaneously by such room temperature bonding method becomes possible, solder every conventional joint as it is possible to eliminate steps and reflow step of supplying, the distance between the sensor substrate 1 with attained the simplification of the manufacturing process and the through-hole wiring formed substrate 2 Hakare the accuracy of, moreover, it is possible to suppress the variation of the sensor characteristics due to residual stresses.

上述の実施形態では、貫通孔配線形成基板2における複数の半田リフロー用パッド25の所望のレイアウトに応じてセンサ基板1と貫通孔配線形成基板2との少なくとも一方に設けて第1の接続用接合金属層19と第2の接続用接合金属層29との接合部位と第2の接続用接合金属層29と貫通孔配線24との接続部位との相対的な位置関係を調整する上記第1の再配線部を備えているが、上記第1の再配線部に限らず、上記第1の再配線部と、上記レイアウトに応じて貫通孔配線形成基板2に設けて互いに接続する半田用リフローパッド25と貫通孔配線24との相対的な位置関係を調整する第2の再配線部とのうち少なくとも一方の再配線部が設けられていれば、各半田リフロー用パッド25の大きさや位置などのレイアウトの調整が可 In the embodiment described above, the first bonding connection is provided to at least one of the sensor substrate 1 and the through-hole wiring formed substrate 2 in accordance with the desired layout of the plurality of solder reflow pad 25 in the through-hole wiring formed substrate 2 It said first adjusting the relative positional relationship between the connection portion between the metal layer 19 and the bonding site and the through-hole wiring 24 and the second connecting bonding metal layer 29 and the second connecting bonding metal layer 29 is provided with the redistribution unit, the first is not limited to the re-wiring portion, the the first redistribution unit, reflow pad solder connected to each other by providing the through-hole wiring formed substrate 2 in accordance with the layout 25 and if at least one of the re-wiring portion of the second redistribution unit is provided to adjust the relative positional relationship between the through-hole interconnection 24, such as the size and position of each solder reflow pad 25 variable adjustment of the layout であり、平面サイズの小型化を図れる。 , And the downsizing of the planar size.

上述の実施形態では、センサエレメントとしてピエゾ抵抗形の加速度センサエレメントを例示したが、本発明の技術思想は、ピエゾ抵抗形の加速度センサエレメントに限らず、例えば、容量形の加速度センサエレメントやジャイロセンサエレメントなど他のセンサエレメントにも適用でき、容量形の加速度センサエレメントやジャイロセンサエレメントでは、可動電極を設けた重り部や可動電極を兼ねる重り部などが可動部を構成し、固定電極と可動電極とによりセンシング部を構成することとなる。 In the embodiment described above has exemplified the acceleration sensor element of the piezoresistive type as the sensor element, the technical concept of the present invention is not limited to the acceleration sensor element of the piezoresistive type, for example, an acceleration sensor element or a gyro sensor of the capacitive type It can be applied to other sensor elements, such as elements, the acceleration sensor element or a gyro sensor element displacement, such as weight portion serving as a weight section and a movable electrode having a movable electrode constitute a movable portion, the fixed electrode and the movable electrode It constitutes the sensing section by the.

実施形態の加速度センサエレメントを示し、(a)は概略平面図、(b)は(a)のA−A'概略断面図である。 Shows an acceleration sensor element embodiment, (a) is a schematic plan view is an A-A 'schematic sectional view of (b) is (a). 同上の加速度センサエレメントを示し、(a)は図1(b)の要部拡大図、(b)は図1(a)のC−C'概略断面図である。 Shows an acceleration sensor element of the same, (a) shows the enlarged view of FIG. 1 (b), a C-C 'sectional view of (b) FIGS 1 (a). 同上におけるセンサ基板を示し、(a)は概略平面図、(b)は(a)のB−A'概略断面図である。 Shows the sensor substrate in the high frequency, a B-A 'schematic sectional view of (a) is a schematic plan view, (b) (a). 同上におけるセンサ基板を示し、(a)は図3(a)のA−A'概略断面図、(b)は図3(a)のC−C'概略断面図である。 Shows the sensor substrate in the high frequency, (a) shows the A-A 'schematic sectional view, C-C of (b) is FIGS. 3 (a)' in FIGS. 3 (a) is a schematic cross-sectional view. 同上におけるセンサ基板を示す概略下面図である。 It is a schematic bottom view of a sensor substrate in the high frequency. 同上におけるセンサ基板の回路図である。 It is a circuit diagram of the sensor substrate in the high frequency. 同上における貫通孔配線形成基板を示し、(a)は概略平面図、(b)は(a)のA−A'概略断面図である。 Shows the through-hole wiring formed substrate in the high frequency is an A-A 'schematic sectional view of (a) is a schematic plan view, (b) (a). 同上における貫通孔配線形成基板を示し、図7(b)の要部拡大図である。 Shows the through-hole wiring formed substrate in the high frequency is an enlarged view in Figure 7 (b). 同上における貫通孔配線形成基板の下面図である。 It is a bottom view of the through-hole wiring formed substrate in the high frequency. 同上におけるカバー基板を示し、(a)は概略平面図、(b)は(a)のA−A'概略断面図である。 Shows the cover substrate in the high frequency is an A-A 'schematic sectional view of (a) is a schematic plan view, (b) (a). 従来例のウェハレベルパッケージ構造体の製造方法の説明図である。 It is an explanatory view of a manufacturing method of the wafer level package structure of a conventional example.

符号の説明 DESCRIPTION OF SYMBOLS

1 センサ基板 2 貫通孔配線形成基板 3 カバー基板 11 フレーム部 12 重り部 13 撓み部 17 金属配線 18 第1の封止用接合金属層 19 第1の接続用接合金属層 21 変位空間形成用凹部 24 貫通孔配線 25 半田リフロー用パッド 28 第2の封止用接合金属層 29 第2の接続用接合金属層 1 sensor substrate 2 through hole wiring forming substrate 3 covers the substrate 11 frame portion 12 weight portion 13 bending portion 17 the metal wire 18 first sealing bonding metal layer 19 first connecting bonding metal layer 21 displacement space forming recesses 24 through hole wiring 25 solder reflow pad 28 second sealing bonding metal layer 29 second connecting bonding metal layer

Claims (5)

  1. 第1の半導体基板を用いて形成されセンシング部を有するセンサ基板と、第2の半導体基板を用いて形成されセンシング部に電気的に接続される複数の貫通孔配線を有しセンサ基板の一表面側に封着された貫通孔配線形成基板とを備え、センサ基板は、前記一表面における周部の全周に亘って第1の封止用接合金属層が形成されるとともに、第1の封止用接合金属層よりも内側にセンシング部と電気的に接続された第1の接続用接合金属層が形成され、貫通孔配線形成基板は、センサ基板側の表面における周部の全周に亘って第2の封止用接合金属層が形成されるとともに、第2の封止用接合金属層よりも内側に各貫通孔配線それぞれと電気的に接続された複数の第2の接続用接合金属層が形成され、且つ、センサ基板側とは反対側の表面に First the sensor substrate having a sensing portion formed by using a semiconductor substrate, one surface of the sensor substrate has a plurality of through-holes wiring electrically connected to the sensing unit is formed using a second semiconductor substrate and a through-hole wiring formed substrate which is sealed to the side, the sensor substrate, the first sealing joint metal layer over the entire circumference in the circumferential portion of the one surface is formed, the first sealing the first connecting bonding metal layer is formed than sealing the bonding metal layer is connected to the sensing portion and electrically to the inner through hole wiring forming board, the entire circumference of the peripheral portion in the surface of the sensor substrate second with bonding metal layer is formed for sealing, the second respective through holes wiring inside the sealing bonding metal layer and electrically connected to the plurality of second connecting bonding metal Te layers are formed, and, on the surface opposite to the sensor substrate side 貫通孔配線それぞれと電気的に接続された複数の半田リフロー用パッドが形成され、センサ基板と貫通孔配線形成基板とは、第1の封止用接合金属層と第2の封止用接合金属層とが直接接合されるとともに、第1の接続用接合金属層と第2の接続用接合金属層とが直接接合され、貫通孔配線形成基板における複数の半田リフロー用パッドのレイアウトに応じてセンサ基板と貫通孔配線形成基板との少なくとも一方に設けて第1の接続用接合金属層と第2の接続用接合金属層との接合部位と第2の接続用接合金属層と貫通孔配線との接続部位との相対的な位置関係を調整する再配線部が設けられ、貫通孔配線と第2の接続用接合金属層との接続部位の位置を第1の接続用接合金属層からずらしてあることを特徴とするセンサエレメント。 A plurality of solder reflow pad has a through hole wiring respectively electrically connected is formed, the sensor substrate and the through-hole wiring forming substrate, a first sealing joint metal layer and the second sealing joint metal together and the layers are engaged against directly engaged against the first connecting bonding metal layer and the second connecting bonding metal layer directly, the layout of a plurality of reflow soldering pads of the through-hole wiring formed substrate first bonding site and a second connecting bonding metal layer and the through hole of the connecting bonding metal layer and the second connecting bonding metal layer disposed on at least one of the sensor substrate and the through-hole wiring formed substrate according rewiring unit you adjust the relative positional relationship between the connection portion of the wiring is provided et al is, the through-hole interconnection and the position of the connecting portion between the second connecting bonding metal layer first connecting bonding metal sensor element, characterized in that are offset from the layer.
  2. 前記センサ基板は、前記第1の封止用接合金属層および前記第1の接続用接合金属層が形成された枠状のフレーム部と、フレーム部の内側に配置され前記一表面に交差する方向に変位可能であって前記センシング部が形成された可動部とを有し、前記貫通孔配線形成基板における前記センサ基板側の表面には、可動部の変位空間を確保する変位空間形成用凹部が形成され、当該変位空間形成用凹部の周部に前記第2の封止用接合金属層および前記第2の接続用接合金属層が形成され、前記第2の接続用接合金属層は、細長の形状であり且つ長手方向が前記第2の封止用接合金属層の周方向に一致する形で配置されてなり、前記第2の接続用接合金属層の長手方向の中間部が前記再配線部を構成していることを特徴とする請求項1記載のセンサ The sensor substrate is a direction crossing the first and sealing the bonding metal layer and the first connecting bonding metal layer is formed frame-shaped frame portion is disposed inside of the frame portion and the first surface and a movable portion to which the sensing unit a displaceable is formed, on the sensor substrate-side surface of the through hole wiring forming board, the displacement space forming recesses to secure the displacement space of the movable portion is formed, the peripheral second sealing bonding metal layer portion and the second connecting bonding metal layer of the displacement space forming recess is formed, said second connecting bonding metal layer, the elongated shape and is made been and are arranged in a manner that the longitudinal direction coincides with the circumferential direction of the second sealing bonding metal layer, an intermediate portion in the longitudinal direction of the second connecting bonding metal layer is pre-Symbol rewiring sensor according to claim 1, characterized in that it constitutes a part レメント。 Remento.
  3. 第3の半導体基板を用いて形成され前記センサ基板の他表面側に封着されたカバー基板を備え、前記第1の半導体基板と前記第2の半導体基板および前記第3の半導体基板とはウェハレベルで接合されてから所望のチップサイズに切断されてなることを特徴とする請求項2記載のセンサエレメント。 The third is formed by using a semiconductor substrate comprising a cover substrate that is sealed to the other surface side of the sensor substrate, said first semiconductor substrate and said second semiconductor substrate and said third semiconductor substrate and wafer sensor element according to claim 2, wherein the after being joined at the level formed by cutting into a desired chip size.
  4. 前記各接続用接合金属層と前記各封止用接合金属層とが同一の金属材料により形成されてなることを特徴とする請求項1ないし請求項3のいずれかに記載のセンサエレメント。 Sensor element according to any one of claims 1 to 3, characterized in that said each connecting bonding metal layer and the respective sealing bonding metal layer are formed of the same metal material.
  5. 前記半田リフロー用パッドは、厚み方向に積層された少なくとも二層の金属膜からなり、最上層の金属膜がAuにより形成され、当該最上層直下の金属膜がNiにより形成されてなることを特徴とする請求項1ないし請求項4のいずれかに記載のセンサエレメント。 The solder reflow pad is made of a metal film of at least two layers are laminated in the thickness direction, the uppermost layer of the metal film is formed by Au, wherein a metal film directly beneath the top layer is formed by Ni sensor element according to any one of claims 1 to 4,.
JP2005341254A 2005-11-25 2005-11-25 The sensor element Expired - Fee Related JP5069410B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005341254A JP5069410B2 (en) 2005-11-25 2005-11-25 The sensor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005341254A JP5069410B2 (en) 2005-11-25 2005-11-25 The sensor element

Publications (2)

Publication Number Publication Date
JP2007147408A true JP2007147408A (en) 2007-06-14
JP5069410B2 true JP5069410B2 (en) 2012-11-07

Family

ID=38208986

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005341254A Expired - Fee Related JP5069410B2 (en) 2005-11-25 2005-11-25 The sensor element

Country Status (1)

Country Link
JP (1) JP5069410B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4915677B2 (en) * 2008-05-27 2012-04-11 パナソニック株式会社 Method of manufacturing a sensor device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10256867A (en) * 1997-01-07 1998-09-25 Matsushita Electric Ind Co Ltd Vibrator, its manufacture and electronic device using the vibrator
JPH10200362A (en) * 1997-01-16 1998-07-31 Matsushita Electric Ind Co Ltd Oscillator
US6228675B1 (en) * 1999-07-23 2001-05-08 Agilent Technologies, Inc. Microcap wafer-level package with vias
US6770503B1 (en) * 1999-10-21 2004-08-03 The Charles Stark Draper Laboratory, Inc. Integrated packaging of micromechanical sensors and associated control circuits
KR100413789B1 (en) * 1999-11-01 2003-12-31 삼성전자주식회사 High vacuum packaging microgyroscope and manufacturing method thereof
JP3608455B2 (en) * 1999-11-30 2005-01-12 松下電工株式会社 Semiconductor acceleration sensor
JP3519720B2 (en) * 2001-06-11 2004-04-19 松下電器産業株式会社 Electronic device
JP4589605B2 (en) * 2002-07-26 2010-12-01 パナソニック電工株式会社 Semiconductor multi-axis acceleration sensor
JP4342174B2 (en) * 2002-12-27 2009-10-14 新光電気工業株式会社 Electronic device and method of manufacturing the same
JP4157414B2 (en) * 2003-04-17 2008-10-01 セイコーインスツル株式会社 Capacitive force sensing device
JP4859347B2 (en) * 2004-02-18 2012-01-25 セイコーエプソン株式会社 Vibratory gyroscope
JP4475976B2 (en) * 2004-02-23 2010-06-09 三菱電機株式会社 Hermetically sealed package
JP4312631B2 (en) * 2004-03-03 2009-08-12 三菱電機株式会社 Wafer level package structure and method of manufacturing the same, and divided elements from the wafer level package structure
JP4371217B2 (en) * 2004-03-12 2009-11-25 日本電気株式会社 Hermetically sealed structure of a semiconductor device
JP4304482B2 (en) * 2004-03-17 2009-07-29 株式会社デンソー Pressure sensor
JPWO2005093827A1 (en) * 2004-03-26 2008-02-14 株式会社フジクラ Through wiring board and its manufacturing method

Also Published As

Publication number Publication date Type
JP2007147408A (en) 2007-06-14 application

Similar Documents

Publication Publication Date Title
US6979873B2 (en) Semiconductor device having multiple substrates
US7322241B2 (en) Acceleration sensor with redundant contact holes
US6201284B1 (en) Multi-axis acceleration sensor and manufacturing method thereof
US20130283912A1 (en) Sensor device and related fabrication methods
US20080030205A1 (en) Physical quantity sensor
US5932809A (en) Sensor with silicon strain gage
US8220330B2 (en) Vertically integrated MEMS sensor device with multi-stimulus sensing
US20090261430A1 (en) Physical quantity sensor and method for manufacturing the same
US20100148341A1 (en) Semiconductor device and method for manufacturing the same
US8186221B2 (en) Vertically integrated MEMS acceleration transducer
US20090267165A1 (en) Wafer level package structure, and sensor device obtained from the same package structure
US20110290023A1 (en) Element structure, inertia sensor, and electronic device
US20090008728A1 (en) Semiconductor device and manufacturing method of the same
US7010976B2 (en) Acceleration sensor and manufacturing method thereof
JP2005249454A (en) Capacity type acceleration sensor
JP2006211468A (en) Semiconductor sensor
JP2004333133A (en) Inertial force sensor
JP2006275660A (en) Semiconductor sensor and its manufacturing method
US20130285165A1 (en) Method for manufacturing a hybrid integrated component
US20130299928A1 (en) Hybridly integrated component and method for the production thereof
US20060180896A1 (en) Sensor system
US20090159997A1 (en) Wafer level package structure and production method therefor
US6935176B2 (en) Capacitive dynamic quantity sensor device
US20090152656A1 (en) Sensor device and production method therefor
US7069789B2 (en) Inertial sensor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080822

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100722

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120110

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20120112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120724

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120817

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150824

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees