JP4157414B2 - Capacitance type external force detection device - Google Patents

Capacitance type external force detection device Download PDF

Info

Publication number
JP4157414B2
JP4157414B2 JP2003112623A JP2003112623A JP4157414B2 JP 4157414 B2 JP4157414 B2 JP 4157414B2 JP 2003112623 A JP2003112623 A JP 2003112623A JP 2003112623 A JP2003112623 A JP 2003112623A JP 4157414 B2 JP4157414 B2 JP 4157414B2
Authority
JP
Japan
Prior art keywords
external force
insulator
wiring
detection device
force detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003112623A
Other languages
Japanese (ja)
Other versions
JP2004317339A (en
Inventor
稔 須藤
光男 鎗田
健二 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2003112623A priority Critical patent/JP4157414B2/en
Publication of JP2004317339A publication Critical patent/JP2004317339A/en
Application granted granted Critical
Publication of JP4157414B2 publication Critical patent/JP4157414B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Pressure Sensors (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、実装を容易にする静電容量型外力検出装置に関する。
【0002】
【従来の技術】
静電容量型外力検出装置は、図6に示されるような装置が知られていた(例えば、特許文献1参照。)。
【0003】
即ち、外力を検出するセンサ・チップ100と信号処理回路121が形成されたチップ120とがある。センサ・チップ100には、絶縁膜101とポリシリコン102、103、104が形成されている。ポリシリコン103は、梁によって接続され(図示せず)、ポリシリコン103は、外力によって変位可能な錘を形成する。外力によって錘103が変位するとポリシリコン102、104間のギャップで形成される静電容量が変化する。この静電容量の変化によって、外力を計測することが可能となる。
【0004】
センサ・チップ100には、その出力を外部へ取り出すパッド105があり、チップ120には、そのセンサ・チップ100からの出力を入力とするパッド123とがあり、パッド105とパッド123とはワイヤー110によって、電気的に接続されている。
【0005】
センサ・チップ100からの信号が、ワイヤー110を介して、信号処理回路121が形成されたチップ120へ接続され、信号処理回路121によって、外力を演算する。
【0006】
【特許文献1】
特開平10−206169(第2−3頁、第15図)
【0007】
【発明が解決しようとする課題】
従来の静電容量型外力検出装置では、センサと信号処理回路をワイヤーで接続するため、それぞれにワイヤー・ボンディングするためのパッドが必要となり、センサ及び信号処理回路ともにサイズが大きくなってしまった。また、ワイヤーの寄生容量によって、センサの検出精度を低下させるという課題があった。
【0008】
そこで、この発明の目的は従来のこのような課題を解決するために、センサと信号処理回路を小型で、かつ、高精度に検出する静電容量型外力検出装置を得ることを目的としている。
【0009】
【課題を解決するための手段】
本願発明にかかる静電容量型外力検出装置は、第一の絶縁体基板と、第一の絶縁体基板の表面から裏面に貫通するように形成された第一および第二の貫通孔と、第一の絶縁体基板の表面に形成された第一および第二の配線とを有する。さらに、第一の絶縁体基板の裏面に配置された第一の半導体層と、第一の半導体層の裏面に配置された第一の絶縁膜と、を有する。さらに、第一の半導体層中に形成された第一の空間と、第一の絶縁膜の裏面に配置された第二の半導体層と、第二の半導体層中に形成された第二の空間と、第二の空間中に形成された錘と、第一の半導体層中に形成された錘の変位を検出する信号処理回路と、を有する。そして、第一の配線は、第一の貫通孔を介して第一の絶縁体基板の下面の第一の空間に接続されており、信号処理回路の入力及び出力の一部は、第二の貫通孔を介して、第二の配線により前記第一の絶縁体基板の表面に接続されていることを特徴とする。
【0010】
さらに、本願発明にかかる静電容量型外力検出装置は、第一または第二の配線が、第一の絶縁体基板の表面で接続されていることを特徴とする。
【0011】
さらに、本願発明にかかる静電容量型外力検出装置は、第二の空間が、真空であることを特徴とする。
【0012】
【発明の実施の形態】
上記問題点を解決するために、この発明では静電容量型外力検出装置において、センサと信号処理回路を集積化し、センサからの信号線を、センサ上部の絶縁体を貫通させ、前記絶縁体の上部へ接続し、信号処理回路の信号線も、前記絶縁体を貫通させ絶縁体の上部へ接続し、絶縁体の上部で、センサからの信号線と信号処理回路の信号線を、導体をパターニングして、接続した。
【0013】
【実施例】
以下に、本発明の実施例を図面に基づいて説明する。図1は、本発明の第一の実施例を示す静電容量型外力検出装置である。半導体1(以下Si1と記載する)と酸化膜2と半導体3(以下Si3と記載する)が積層されたSOI構造の基板に、異方性エッチング等により加工が施され、錘の役割をする構造体4と空間6、7が形成される。錘4は、外力によって変位可能なように、バネの役割をする梁によってSi3に支えられている。
【0014】
また、Si1には、ICのプレーナ・プロセス等により信号処理回路5が形成されている。Si1上には、信号処理回路5の入力、もしくは、出力に接続された導体(例えばAL)配線15が、形成されている。
【0015】
Si3は、台座の役割をする絶縁体10、例えばガラスと(陽極)接合される。絶縁体11には、貫通孔16(点線の○で囲った部分)があり、絶縁体11の表面と裏面を貫通している。今、図1において、絶縁体11の上側を表面、下側(S i1側)を裏面とする。絶縁体11の裏面には、導体(例えばAL)による配線14および、容量電極兼配線パターン13が形成されている。
【0016】
外力によって、錘4が変位すると、Si1と容量電極13の空間7の隙間が変わり、Si1と容量電極13の間の静電容量が変化する。この容量の変化を検出することで外力を測定することができる。
【0017】
容量電極13は、絶縁体11の貫通孔16を介して、絶縁体11の表側へ接続される。絶縁体11の表側には、導体による配線12があり、配線12と容量電極13がコンタクトをとり、接続される。
【0018】
一方、信号処理回路5からの配線15は、絶縁体11の裏面に形成された配線14と、コンタクトをとり、さらに、絶縁体11の貫通孔16を介して、絶縁体11の表側に形成されている配線12と接続される。
【0019】
次に信号処理回路5からの配線15と絶縁体11の裏面に形成された配線14との接続について述べる。図2にその箇所の概略図を示す。Si1の上に酸化膜23が形成されその上に信号処理回路(図2では図示せず)からの配線15がパターニングされている。絶縁体11からの配線14との接続部分には、Si1中にSi1と異なる不純物型のwell21が形成されている。
【0020】
図2に示すように、絶縁体11からの配線14とSi1の接触部分にギャップ22を設けることで、Si1と絶縁体11との接合時に、段差が発生し、Si1と絶縁体11の(陽極)接合で隙間が発生するのを防ぐ。ギャップ22の高さは、配線14の厚さA及び配線15の厚さCの和(A+C)よりも小さくする。また、well21の深さDは、ギャップ22の深さよりも深くする。空間24には、絶縁体11とSi1を接合した時に、配線14及び15の一部が入り込む。
【0021】
信号処理回路5からの配線15と絶縁体11の裏面に形成された配線14との接続は、図2に示すように、導体(例えばAL)と導体(例えばAL)との接触による接続以外にも、図3に示すように、活性層1と配線14の接触箇所の活性層1の領域に高濃度の不純物拡散する場合もある。図3では、絶縁体11の裏面に形成された配線14とSi1との接続箇所の概略を示している。
【0022】
信号処理回路(図3では図示せず)からの導体配線15は、Si1に形成された、well21中に形成された高濃度拡散20とコンタクトを形成し、その高濃度拡散20は、絶縁体11の裏面に形成された配線14とコンタクトをとることで、信号処理回路からの配線15は、高濃度拡散20及び、配線14を介して、絶縁体11の表側の配線12へ電気的に接続される。
【0023】
高濃度拡散20とwell21は同一の不純物型とし、それは、Si1の不純物型と異なるものとする。例えば、高濃度拡散20とwell21は、n型とし、Si1はp型とする。また、Si1がp型の場合は、Si1に形成される信号処理回路の一番低い電位とSi1の電位を等しくする。このようにすることで、高濃度拡散20及びwell21とSi1の絶縁が可能となる。
【0024】
図3に示すように、絶縁体11からの配線14とS i1の接触部分にギャップ22を設けることで、Si1と絶縁体11との接合時に、段差が発生し、Si1と絶縁体11の(陽極)接合で隙間が発生するのを防ぐ。ギャップ22の深さは、配線14の厚さAよりも浅くする。またコンタクトを確実にとるために、ギャップ22の深さは、高濃度拡散20の深さBよりも浅くする。
【0025】
また、図1では、Si1と酸化膜2とSi3が積層されたSOI構造の基板としているが、これは、錘4の形成の際に、Si3をエッチングする時に、Siの異方性ドライエッチングを行う時のエッチング・ストップ層として、酸化膜2を利用することができる為である。従って、エッチング・ストップの条件を、例えば、エッチング速度と時間で制御すれば、SOI基板を使用する必要はない。
【0026】
図4に、本発明の図1の静電容量型外力検出装置の平面図を示す。図1は、図4のX−X‘平面での断面図を示している。図4において、斜線が入っている部分がパターニングされた導体による配線(図1の12)である。図4の導体による配線中の丸が、絶縁体11の表面と裏面をつなぐ貫通孔である。
【0027】
導体12は、金属薄膜を絶縁体11に貼り付けた後に、パターニングすることで実現できる。別の方法としては、導体12は、高濃度の半導体とし、絶縁体11と高濃度の半導体を(陽極)接合で張り合わせ、その後、適切な厚さまで高濃度の半導体を研磨等により薄くした後に、高濃度の半導体をパターニングすることで、実現することもできる。
【0028】
また、Si3と絶縁体10を陽極接合した後、高濃度半導体と陽極接合して貫通孔をふさいだ絶縁体11とSi1を真空中で陽極接合することで、錘4の空間6及び7を真空に保つことが可能である。空間を真空に保つことで、錘が空気中よりも動きやすくなり、より感度の高い外力検出装置の作製が可能となる。
【0029】
図5に、本発明の第2の実施例を示す。図1との違いは、第一の絶縁体上にパターニングされた配線12の上に、バンプ30が形成されている点である。バンプ30の位置は、図5では貫通孔16の上としているが、特に貫通孔の上以外にバンプを形成してもかまわない。
【0030】
バンプ形成後、バンプ面を下にして実装基板にのせ、加熱することで表面実装することができる。
【0031】
以上説明したように、本発明によれば外力を検出するセンサとその信号処理をする回路を同一素子として作製し、絶縁体基板の貫通孔を介してセンサの出力と信号処理回路を接続することで、小型化と、耐ノイズ性の優れた精度の高い静電容量型外力検出装置を構築することが可能である。
【0032】
【発明の効果】
本発明の静電容量型外力検出装置は、小型化かつ、高精度化できるという効果がある。
【図面の簡単な説明】
【図1】 本発明の第一の実施例の静電容量型外力検出装置
【図2】本発明の第一の実勢例の静電容量型外力検出装置の一部分
【図3】本発明の第一の実勢例の静電容量型外力検出装置の一部分
【図4】本発明の第一の実施例の静電容量型外力検出装置の平面図
【図5】本発明の第二の実施例の静電容量型外力検出装置
【図6】 従来の静電容量型外力検出装置
【符号の説明】
1、3 Si
2 酸化膜
4 錘
5 信号処理回路
10、11 絶縁体
16 貫通孔
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a capacitance-type external force detection device that facilitates mounting.
[0002]
[Prior art]
As a capacitance type external force detection device, a device as shown in FIG. 6 has been known (for example, refer to Patent Document 1).
[0003]
That is, there are a sensor chip 100 for detecting an external force and a chip 120 on which a signal processing circuit 121 is formed. In the sensor chip 100, an insulating film 101 and polysilicons 102, 103, and 104 are formed. The polysilicon 103 is connected by a beam (not shown), and the polysilicon 103 forms a weight that can be displaced by an external force. When the weight 103 is displaced by an external force, the capacitance formed by the gap between the polysilicons 102 and 104 changes. This change in capacitance makes it possible to measure the external force.
[0004]
The sensor chip 100 has a pad 105 for taking out its output to the outside, and the chip 120 has a pad 123 that receives the output from the sensor chip 100 as an input. Are electrically connected.
[0005]
A signal from the sensor chip 100 is connected to the chip 120 on which the signal processing circuit 121 is formed via the wire 110, and the signal processing circuit 121 calculates an external force.
[0006]
[Patent Document 1]
JP-A-10-206169 (page 2-3, FIG. 15)
[0007]
[Problems to be solved by the invention]
In the conventional electrostatic capacity type external force detection device, since the sensor and the signal processing circuit are connected by a wire, a pad for wire bonding is required for each, and both the sensor and the signal processing circuit have been increased in size. In addition, there is a problem that the detection accuracy of the sensor is lowered due to the parasitic capacitance of the wire.
[0008]
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to obtain a capacitance-type external force detection device that detects a sensor and a signal processing circuit in a small size and with high accuracy in order to solve such a conventional problem.
[0009]
[Means for Solving the Problems]
The capacitance-type external force detection device according to the present invention includes a first insulator substrate, first and second through holes formed so as to penetrate from the front surface to the back surface of the first insulator substrate, And first and second wirings formed on the surface of one insulator substrate. Furthermore, it has the 1st semiconductor layer arrange | positioned at the back surface of a 1st insulator substrate, and the 1st insulating film arrange | positioned at the back surface of a 1st semiconductor layer. Furthermore, the first space formed in the first semiconductor layer, the second semiconductor layer disposed on the back surface of the first insulating film , and the second space formed in the second semiconductor layer And a weight formed in the second space, and a signal processing circuit for detecting displacement of the weight formed in the first semiconductor layer. The first wiring is connected to the first space on the lower surface of the first insulator substrate through the first through hole, and a part of the input and output of the signal processing circuit is the second It is connected to the surface of said 1st insulator board | substrate by the 2nd wiring through the through-hole.
[0010]
Furthermore, the capacitance-type external force detection device according to the present invention is characterized in that the first or second wiring is connected on the surface of the first insulator substrate.
[0011]
Furthermore, the capacitance-type external force detection device according to the present invention is characterized in that the second space is a vacuum.
[0012]
DETAILED DESCRIPTION OF THE INVENTION
In order to solve the above problems, in the present invention, in the capacitive external force detection device, the sensor and the signal processing circuit are integrated, the signal line from the sensor is passed through the insulator above the sensor, Connected to the top, the signal line of the signal processing circuit also penetrates the insulator and connected to the top of the insulator, and on the top of the insulator, the signal line from the sensor and the signal line of the signal processing circuit are patterned conductors And connected.
[0013]
【Example】
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a capacitance type external force detection device showing a first embodiment of the present invention. A structure in which an SOI structure substrate in which a semiconductor 1 (hereinafter referred to as Si1), an oxide film 2 and a semiconductor 3 (hereinafter referred to as Si3) are stacked is processed by anisotropic etching or the like and functions as a weight. A body 4 and spaces 6 and 7 are formed. The weight 4 is supported on the Si 3 by a beam serving as a spring so that it can be displaced by an external force.
[0014]
Further, a signal processing circuit 5 is formed in Si1 by an IC planar process or the like. A conductor (for example, AL) wiring 15 connected to the input or output of the signal processing circuit 5 is formed on Si1.
[0015]
Si3 is (anodic) bonded to an insulator 10 serving as a pedestal, for example, glass. The insulator 11 has a through hole 16 (portion surrounded by a dotted line circle) and penetrates the front surface and the back surface of the insulator 11. In FIG. 1, the upper side of the insulator 11 is the front surface and the lower side (Si 1 side) is the back surface. On the back surface of the insulator 11, wirings 14 made of a conductor (for example, AL) and capacitive electrode / wiring patterns 13 are formed.
[0016]
When the weight 4 is displaced by an external force, the gap between the space 7 between the Si 1 and the capacitive electrode 13 changes, and the capacitance between the Si 1 and the capacitive electrode 13 changes. The external force can be measured by detecting this change in capacitance.
[0017]
The capacitive electrode 13 is connected to the front side of the insulator 11 through the through hole 16 of the insulator 11. On the front side of the insulator 11, there is a wiring 12 made of a conductor, and the wiring 12 and the capacitor electrode 13 are contacted and connected.
[0018]
On the other hand, the wiring 15 from the signal processing circuit 5 is in contact with the wiring 14 formed on the back surface of the insulator 11 and is formed on the front side of the insulator 11 through the through hole 16 of the insulator 11. Connected to the wiring 12.
[0019]
Next, connection between the wiring 15 from the signal processing circuit 5 and the wiring 14 formed on the back surface of the insulator 11 will be described. FIG. 2 shows a schematic diagram of the location. An oxide film 23 is formed on Si1, and a wiring 15 from a signal processing circuit (not shown in FIG. 2) is patterned thereon. An impurity type well 21 different from Si1 is formed in Si1 at a connection portion from the insulator 11 to the wiring 14.
[0020]
As shown in FIG. 2, by providing a gap 22 at the contact portion between the wiring 14 from the insulator 11 and Si1, a step is generated when the Si1 and the insulator 11 are joined, and the (anode) between the Si1 and the insulator 11 ) Prevents gaps from occurring during joining. The height of the gap 22 is made smaller than the sum (A + C) of the thickness A of the wiring 14 and the thickness C of the wiring 15. Further, the depth D of the well 21 is made deeper than the depth of the gap 22. A part of the wirings 14 and 15 enters the space 24 when the insulator 11 and Si1 are joined.
[0021]
As shown in FIG. 2, the connection between the wiring 15 from the signal processing circuit 5 and the wiring 14 formed on the back surface of the insulator 11 is not limited to the connection between the conductor (for example, AL) and the conductor (for example, AL). In addition, as shown in FIG. 3, there is a case where high-concentration impurities are diffused in the region of the active layer 1 where the active layer 1 and the wiring 14 are in contact. In FIG. 3, the outline of the connection location of the wiring 14 formed on the back surface of the insulator 11 and Si1 is shown.
[0022]
The conductor wiring 15 from the signal processing circuit (not shown in FIG. 3) forms a contact with the high-concentration diffusion 20 formed in the well 21 formed in Si1, and the high-concentration diffusion 20 is connected to the insulator 11. The wiring 15 from the signal processing circuit is electrically connected to the wiring 12 on the front side of the insulator 11 through the high-concentration diffusion 20 and the wiring 14 by making contact with the wiring 14 formed on the back surface of the insulating layer 11. The
[0023]
The high concentration diffusion 20 and the well 21 have the same impurity type, which is different from the impurity type of Si1. For example, the high-concentration diffusion 20 and the well 21 are n-type, and Si1 is p-type. When Si1 is p-type, the lowest potential of the signal processing circuit formed on Si1 is made equal to the potential of Si1. By doing so, the high concentration diffusion 20 and well 21 can be insulated from Si1.
[0024]
As shown in FIG. 3, by providing a gap 22 at the contact portion between the wiring 14 from the insulator 11 and Si 1, a step is generated at the time of joining Si1 and the insulator 11, and ( Anode) Prevents gaps from forming. The depth of the gap 22 is made shallower than the thickness A of the wiring 14. In order to ensure contact, the depth of the gap 22 is made shallower than the depth B of the high concentration diffusion 20.
[0025]
In FIG. 1, the substrate is an SOI structure in which Si1, oxide film 2 and Si3 are stacked. This is because when Si3 is etched when the weight 4 is formed, anisotropic dry etching of Si is performed. This is because the oxide film 2 can be used as an etching stop layer when performing. Therefore, if the etching stop condition is controlled by, for example, the etching rate and time, there is no need to use an SOI substrate.
[0026]
FIG. 4 is a plan view of the capacitance-type external force detection device of FIG. 1 according to the present invention. FIG. 1 is a cross-sectional view taken along the plane XX ′ of FIG. In FIG. 4, the hatched portion is a wiring (12 in FIG. 1) made of a patterned conductor. The circle in the wiring by the conductor of FIG. 4 is a through hole that connects the front surface and the back surface of the insulator 11.
[0027]
The conductor 12 can be realized by patterning after attaching a metal thin film to the insulator 11. As another method, the conductor 12 is a high-concentration semiconductor, the insulator 11 and the high-concentration semiconductor are bonded together by (anodic) bonding, and then the high-concentration semiconductor is thinned by polishing or the like to an appropriate thickness. It can also be realized by patterning a high concentration semiconductor.
[0028]
Further, after anodically bonding Si3 and the insulator 10, the insulators 11 and Si1, which are anodically bonded to the high-concentration semiconductor and block the through-holes, are anodically bonded in vacuum, whereby the spaces 6 and 7 of the weight 4 are vacuumed. It is possible to keep on. By keeping the space in a vacuum, the weight can move more easily than in the air, and a highly sensitive external force detection device can be manufactured.
[0029]
FIG. 5 shows a second embodiment of the present invention. The difference from FIG. 1 is that bumps 30 are formed on the wiring 12 patterned on the first insulator. The position of the bump 30 is on the through hole 16 in FIG. 5, but a bump may be formed other than on the through hole.
[0030]
After bump formation, surface mounting can be performed by placing the bump surface on the mounting substrate and heating.
[0031]
As described above, according to the present invention, the sensor for detecting the external force and the circuit for processing the signal are manufactured as the same element, and the output of the sensor and the signal processing circuit are connected through the through hole of the insulating substrate. Thus, it is possible to construct a highly accurate electrostatic capacity type external force detection device that is small in size and excellent in noise resistance.
[0032]
【The invention's effect】
The capacitance-type external force detection device of the present invention is advantageous in that it can be reduced in size and increased in accuracy.
[Brief description of the drawings]
FIG. 1 shows a capacitive external force detection device according to a first embodiment of the present invention. FIG. 2 shows a part of a capacitive external force detection device according to a first actual example of the present invention. FIG. 4 is a plan view of a capacitance-type external force detection device according to the first embodiment of the present invention. FIG. 5 is a plan view of the capacitance-type external force detection device according to the first embodiment of the present invention. Capacitance-type external force detection device [Fig. 6] Conventional capacitance-type external force detection device [Explanation of symbols]
1, 3 Si
2 Oxide film 4 Weight 5 Signal processing circuit 10, 11 Insulator 16 Through hole

Claims (3)

第一の絶縁体基板と、
前記第一の絶縁体基板の表面から裏面に貫通するように形成された第一および第二の貫通孔と、
前記第一の絶縁体基板の表面に形成された第一および第二の配線と、
前記第一の絶縁体基板の裏面に配置された第一の半導体層と、
前記第一の半導体層の裏面に配置された第一の絶縁膜と、
前記第一の半導体層中に形成された、形状の変化を静電容量の変化により検出するための第一の空間と、
前記第一の絶縁膜の裏面に配置された第二の半導体層と、
前記第二の半導体層中に形成された第二の空間と、
前記第二の空間内に配置された、外力によって変位することで前記第一の空間の形状を変化させる錘と、
前記第一の半導体層中に形成された前記錘の変位を検出する信号処理回路と、
を有し、
前記第一の配線は、前記第一の貫通孔を介して前記第一の絶縁体基板の下面の第一の空間に接続されており、
前記信号処理回路の入力及び出力の一部は、前記第二の貫通孔を介して、前記第二の配線により前記第一の絶縁体基板の表面に接続されていることを特徴とする静電容量型外力検出装置。
A first insulator substrate;
First and second through holes formed so as to penetrate from the front surface to the back surface of the first insulator substrate;
First and second wirings formed on the surface of the first insulator substrate;
A first semiconductor layer disposed on the back surface of the first insulator substrate;
A first insulating film disposed on the back surface of the first semiconductor layer;
A first space formed in the first semiconductor layer for detecting a change in shape by a change in capacitance ;
A second semiconductor layer disposed on the back surface of the first insulating film ;
A second space formed in the second semiconductor layer;
A weight disposed in the second space , the weight changing the shape of the first space by being displaced by an external force ;
A signal processing circuit for detecting displacement of the weight formed in the first semiconductor layer;
Have
The first wiring is connected to the first space on the lower surface of the first insulator substrate through the first through hole,
Part of the input and output of the signal processing circuit is connected to the surface of the first insulator substrate by the second wiring through the second through hole. Capacitive external force detection device.
前記第一または前記第二の配線が、前記第一の絶縁体基板の表面で接続されていることを特徴とする請求項1に記載の静電容量型外力検出装置。  2. The electrostatic capacity type external force detection device according to claim 1, wherein the first or second wiring is connected on a surface of the first insulator substrate. 前記第二の空間が、真空であることを特徴とする請求項1または2に記載の静電容量型外力検出装置。It said second space, capacitive force detection device according to claim 2, characterized in that the vacuum.
JP2003112623A 2003-04-17 2003-04-17 Capacitance type external force detection device Expired - Fee Related JP4157414B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003112623A JP4157414B2 (en) 2003-04-17 2003-04-17 Capacitance type external force detection device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003112623A JP4157414B2 (en) 2003-04-17 2003-04-17 Capacitance type external force detection device

Publications (2)

Publication Number Publication Date
JP2004317339A JP2004317339A (en) 2004-11-11
JP4157414B2 true JP4157414B2 (en) 2008-10-01

Family

ID=33472768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003112623A Expired - Fee Related JP4157414B2 (en) 2003-04-17 2003-04-17 Capacitance type external force detection device

Country Status (1)

Country Link
JP (1) JP4157414B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5069410B2 (en) * 2005-11-25 2012-11-07 パナソニック株式会社 Sensor element
JP2008281351A (en) * 2007-05-08 2008-11-20 Denso Corp Electronic device
CN217535470U (en) * 2019-05-14 2022-10-04 株式会社村田制作所 Cavity SOI substrate

Also Published As

Publication number Publication date
JP2004317339A (en) 2004-11-11

Similar Documents

Publication Publication Date Title
US7821085B2 (en) Physical quantity sensor and method for manufacturing the same
KR101115968B1 (en) Capacitive dynamic quantity sensor and semiconductor device
JP4766143B2 (en) Semiconductor device and manufacturing method thereof
JP2011146687A (en) Semiconductor device and method of manufacturing the same
JP2002071493A (en) Semiconductor pressure sensor
JP3433871B2 (en) Integrated semiconductor strain sensor and method of manufacturing the same
JP4835082B2 (en) Semiconductor device and manufacturing method thereof
JP4157414B2 (en) Capacitance type external force detection device
JP2850558B2 (en) Semiconductor pressure sensor and method of manufacturing the same
US6924537B2 (en) Semiconductor device including a potential drawing portion formed at a corner
JP3938199B1 (en) Wafer level package structure and sensor device
US11538855B2 (en) SOI semiconductor structure and method for manufacturing an SOI semiconductor structure
CN115985851A (en) Pressure sensor and manufacturing method thereof
JP6970935B2 (en) Physical quantity sensor
US10260974B2 (en) Electronic part with sensor exposed to ambient air
CN111211219B (en) Semiconductor sensor structure
CN111435700B (en) Semiconductor sensor structure
US8387459B2 (en) MEMS sensor
JPH08181330A (en) Manufacture of semiconductor sensor
JP3646980B2 (en) Capacitance type sensor and manufacturing method thereof
CN116281835A (en) MEMS device, preparation method thereof and electronic device
JP4783915B2 (en) Semiconductor dynamic quantity sensor
JP2005031092A (en) Semi-conductor mechanical mass sensor
CN111435701A (en) Component semiconductor structure
JP2000208554A (en) Semiconductor device and production thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080311

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080509

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080708

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080711

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4157414

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091108

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 3

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120718

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130718

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees