JP4844118B2 - Sensor module and manufacturing method thereof - Google Patents

Sensor module and manufacturing method thereof Download PDF

Info

Publication number
JP4844118B2
JP4844118B2 JP2005371089A JP2005371089A JP4844118B2 JP 4844118 B2 JP4844118 B2 JP 4844118B2 JP 2005371089 A JP2005371089 A JP 2005371089A JP 2005371089 A JP2005371089 A JP 2005371089A JP 4844118 B2 JP4844118 B2 JP 4844118B2
Authority
JP
Japan
Prior art keywords
substrate
sensor
chip
sensor element
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005371089A
Other languages
Japanese (ja)
Other versions
JP2007173640A (en
Inventor
充彦 植田
佳治 佐名川
威 中筋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Electric Works Co Ltd
Original Assignee
Panasonic Corp
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Works Ltd filed Critical Panasonic Corp
Priority to JP2005371089A priority Critical patent/JP4844118B2/en
Publication of JP2007173640A publication Critical patent/JP2007173640A/en
Application granted granted Critical
Publication of JP4844118B2 publication Critical patent/JP4844118B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Pressure Sensors (AREA)

Description

本発明は、センサ素子と、センサ素子の出力信号を信号処理する信号処理回路が形成されたICチップと、センサ素子が収納されるパッケージとを備えたセンサモジュールおよびその製造方法に関するものである。   The present invention relates to a sensor module including a sensor element, an IC chip on which a signal processing circuit for processing an output signal of the sensor element is formed, and a package in which the sensor element is housed, and a method for manufacturing the sensor module.

従来から、マイクロマシンニング技術を利用して形成されたたセンサ素子(例えば、加速度センサ、ジャイロセンサなどのMEMS)と、当該センサ素子の出力信号を信号処理する信号処理回路が形成されたICチップとを1つの実装基板に実装したセンサモジュールが提案されている(例えば、特許文献1参照)。   Conventionally, a sensor element (for example, an MEMS such as an acceleration sensor and a gyro sensor) formed by utilizing micromachining technology, and an IC chip on which a signal processing circuit for processing an output signal of the sensor element is formed Has been proposed (see, for example, Patent Document 1).

ここにおいて、特許文献1に開示されたセンサモジュールは、例えば、図19に示すように、ジャイロセンサ(角速度センサ)からなるセンサ素子A’と、ICチップ4’と、センサ素子A’およびICチップ4’それぞれがフリップチップ実装されるMID基板からなる実装基板50’とを備えており、実装基板50’の一表面(図19における下面)にセンサ素子A’を収納する収納凹所(以下、第1の収納凹所と称す)51’が形成されるとともに、実装基板50’の他表面(図19における上面)にICチップ4’を収納する収納凹所(以下、第2の収納凹所と称す)52’が形成されている。すなわち、図19に示した構成のセンサモジュールは、実装基板50’における第1の収納凹所51’の内底面にセンサ素子A’がフリップチップ実装され、実装基板50’における第2の収納凹所52’の内底面にICチップ4’がフリップチップ実装されている。また、上述のセンサモジュールは、第1の収納凹所51’に充填されてセンサ素子A’を封止した第1の封止部61’と、第2の収納凹所52’に充填されてICチップ4’を封止した第2の封止部62’とを備えている。   Here, for example, as shown in FIG. 19, the sensor module disclosed in Patent Document 1 includes a sensor element A ′ composed of a gyro sensor (angular velocity sensor), an IC chip 4 ′, a sensor element A ′, and an IC chip. 4 ′, each of which includes a mounting substrate 50 ′ composed of an MID substrate on which flip chip mounting is performed, and a storage recess (hereinafter referred to as “sensor recess”) for storing the sensor element A ′ on one surface (the lower surface in FIG. 19) of the mounting substrate 50 ′. A first storage recess 51 ′ is formed, and a storage recess (hereinafter referred to as a second storage recess) for storing the IC chip 4 ′ on the other surface (the upper surface in FIG. 19) of the mounting substrate 50 ′. 52 ′) is formed. That is, in the sensor module having the configuration shown in FIG. 19, the sensor element A ′ is flip-chip mounted on the inner bottom surface of the first housing recess 51 ′ in the mounting substrate 50 ′, and the second housing recess in the mounting substrate 50 ′. An IC chip 4 ′ is flip-chip mounted on the inner bottom surface of the location 52 ′. The sensor module described above is filled in the first housing recess 51 ′ and the first sealing portion 61 ′ filled with the sensor element A ′ and the second housing recess 52 ′. And a second sealing portion 62 ′ that seals the IC chip 4 ′.

ところで、MEMSとしては、加速度センサやジャイロセンサなどが広く知られており、加速度センサとしては、加速度が印加されたときのピエゾ抵抗からなるゲージ抵抗のひずみによる抵抗値の変化により加速度を検出するピエゾ抵抗形の加速度センサや、加速度が印加されたときの固定電極と可動電極との間の静電容量の変化により加速度を検出する容量形の加速度センサなどが知られている。   By the way, an acceleration sensor, a gyro sensor, and the like are widely known as MEMS, and as an acceleration sensor, a piezoelectric element that detects acceleration by a change in resistance value due to a strain of a gauge resistance composed of a piezoresistor when acceleration is applied. A resistance-type acceleration sensor, a capacitance-type acceleration sensor that detects acceleration based on a change in capacitance between a fixed electrode and a movable electrode when acceleration is applied, and the like are known.

ピエゾ抵抗形の加速度センサとしては、矩形枠状のフレーム部の内側に配置される重り部が一方向へ延長された撓み部を介してフレーム部に揺動自在に支持された片持ち式のものや、枠状のフレーム部の内側に配置される重り部が相反する2方向へ延長された一対の撓み部を介してフレーム部に揺動自在に支持された両持ち式のものなどが提案されており、近年では、枠状のフレーム部の内側に配置される重り部が四方へ延長された4つの撓み部を介してフレーム部に揺動自在に支持され、互いに直交する3方向それぞれの加速度を各別に検出可能なものも提案されている(例えば、特許文献2,3参照)。   As a piezoresistive acceleration sensor, a cantilever type is supported in such a manner that a weight portion arranged inside a rectangular frame-like frame portion is swingably supported by the frame portion via a bending portion extended in one direction. Also proposed is a dual-support type that is swingably supported by the frame portion through a pair of flexure portions that are extended in two opposite directions with weight portions arranged inside the frame-shaped frame portion. In recent years, a weight portion arranged inside a frame-like frame portion is supported by the frame portion through four flexible portions extended in four directions so as to be swingable, and accelerations in three directions orthogonal to each other. Have been proposed (see, for example, Patent Documents 2 and 3).

なお、上述のピエゾ抵抗形の加速度センサでは、重り部および撓み部が可動部を構成し、ピエゾ抵抗がセンシング部を構成している。また、容量形の加速度センサ(例えば、特許文献4参照)やジャイロセンサ(例えば、特許文献5参照)では、可動電極を設けた重り部や可動電極を兼ねる重り部などが可動部を構成しており、固定電極と可動電極とによりセンシング部を構成している。
特開2005−129888号公報 特開2004−109114号公報 特開2004−233072号公報 特開2004−028912号公報 特開2005−292117号公報
In the above-described piezoresistive acceleration sensor, the weight part and the bending part constitute a movable part, and the piezoresistor constitutes a sensing part. Further, in a capacitive acceleration sensor (for example, see Patent Document 4) and a gyro sensor (for example, see Patent Document 5), a weight part provided with a movable electrode or a weight part that also serves as a movable electrode constitutes the movable part. The sensing unit is configured by the fixed electrode and the movable electrode.
JP 2005-129888 A JP 2004-109114 A JP 2004-233072 A JP 2004-028912 A JP 2005-292117 A

ところで、図19に示した構成のセンサモジュールでは、センサ素子A’とICチップ4’とが互いの厚み方向において重なるように配置されているので、両者を実装基板の同一平面上に実装する場合に比べて、パッケージを兼ねる実装基板50’の平面サイズを小型化することができ、プリント基板などの回路基板などへの実装面積を小さくすることができるという利点がある。   By the way, in the sensor module having the configuration shown in FIG. 19, since the sensor element A ′ and the IC chip 4 ′ are arranged so as to overlap each other in the thickness direction, both are mounted on the same plane of the mounting substrate. As compared with the above, there is an advantage that the planar size of the mounting board 50 ′ which also serves as a package can be reduced, and the mounting area on a circuit board such as a printed board can be reduced.

しかしながら、図19に示した構成のセンサモジュールでは、第2の収納凹所52’の開口面積によりICチップ4’の平面サイズが制限されてしまうので、同図のようにICチップ4’の平面サイズがセンサ素子A’の平面サイズよりも大きい場合には、第2の収納凹所52’の内底面の面積を第1の収納凹所51’の内底面の面積よりも大きくする必要があり、センサ素子A’の平面サイズに比べて回路基板への実装面積が比較的大きくなってしまう。   However, in the sensor module having the configuration shown in FIG. 19, since the planar size of the IC chip 4 ′ is limited by the opening area of the second housing recess 52 ′, the planar surface of the IC chip 4 ′ as shown in FIG. When the size is larger than the planar size of the sensor element A ′, it is necessary to make the area of the inner bottom surface of the second storage recess 52 ′ larger than the area of the inner bottom surface of the first storage recess 51 ′. Therefore, the mounting area on the circuit board is relatively large compared to the planar size of the sensor element A ′.

本発明は上記事由に鑑みて為されたものであり、その目的は、回路基板への実装面積をより小さくすることができるセンサモジュールおよびその製造方法を提供することにある。   The present invention has been made in view of the above reasons, and an object of the present invention is to provide a sensor module and a method for manufacturing the same that can reduce the mounting area on a circuit board.

請求項1の発明は、センサ素子と、センサ素子の出力信号を信号処理する信号処理回路が形成されたICチップと、センサ素子およびICチップを外部回路と接続するための配線が形成されセンサ素子が収納されるパッケージとを備え、パッケージは、センサ素子が内側に配置される筒状基板と、筒状基板の軸方向の一端側に配置される板状基板とで構成され、板状基板の一面側にセンサ素子がフリップチップ実装されるとともに、他面側にICチップがフリップチップ実装され、前記配線と電気的に接続された外部回路接続用の端子が筒状基板の軸方向の他端側に形成されてなることを特徴とする。   According to the first aspect of the present invention, a sensor element, an IC chip on which a signal processing circuit for processing an output signal of the sensor element is formed, and a wiring for connecting the sensor element and the IC chip to an external circuit are formed. The package is composed of a cylindrical substrate in which the sensor element is disposed inside, and a plate-shaped substrate disposed on one end side in the axial direction of the cylindrical substrate. The sensor element is flip-chip mounted on one surface side, the IC chip is flip-chip mounted on the other surface side, and an external circuit connection terminal electrically connected to the wiring is the other end in the axial direction of the cylindrical substrate It is formed on the side.

この発明によれば、パッケージは、センサ素子が内側に配置される筒状基板と、筒状基板の軸方向の一端側に配置される板状基板とで構成され、板状基板の一面側にセンサ素子がフリップチップ実装されるとともに、他面側にICチップがフリップチップ実装され、前記配線と電気的に接続された外部回路接続用の端子が筒状基板の軸方向の他端側に形成されているので、ICチップの平面サイズを小さくすることなく回路基板への実装面積をより小さくすることができる。   According to this invention, the package is configured by the cylindrical substrate on which the sensor element is disposed on the inner side and the plate-shaped substrate disposed on one end side in the axial direction of the cylindrical substrate, and on the one surface side of the plate-shaped substrate. The sensor element is flip-chip mounted, the IC chip is flip-chip mounted on the other side, and an external circuit connection terminal electrically connected to the wiring is formed on the other axial end of the cylindrical substrate Therefore, the mounting area on the circuit board can be further reduced without reducing the planar size of the IC chip.

請求項2の発明は、請求項1記載のセンサモジュールの製造方法であって、板状基板の前記他面側にICチップをフリップチップ実装するIC実装工程と、IC実装工程の後で板状基板と筒状基板とを機械的且つ電気的に結合する基板間結合工程と、基板間結合工程の後でセンサ素子を板状基板の前記一面側にフリップチップ実装するセンサ実装工程とを備えることを特徴とする。   The invention of claim 2 is a method for manufacturing a sensor module according to claim 1, wherein an IC mounting step of flip-chip mounting an IC chip on the other surface side of the plate-like substrate, and a plate shape after the IC mounting step A substrate-to-substrate coupling step for mechanically and electrically coupling the substrate and the cylindrical substrate, and a sensor mounting step for flip-chip mounting the sensor element on the one surface side of the plate-shaped substrate after the substrate-to-substrate coupling step. It is characterized by.

この発明によれば、回路基板への実装面積がより小さなセンサモジュールを提供することができる。   According to the present invention, a sensor module having a smaller mounting area on a circuit board can be provided.

請求項3の発明は、請求項2の発明において、前記IC実装工程と前記基板間結合工程との間に、前記板状基板の前記一面側にセンサ素子実装用のバンプを形成するバンプ形成工程を備え、前記センサ実装工程では、前記センサ素子を前記バンプ形成工程にて形成されたバンプを介して前記板状基板にフリップチップ実装することを特徴とする。   The invention of claim 3 is the bump forming step of forming bumps for mounting sensor elements on the one surface side of the plate-like substrate between the IC mounting step and the inter-substrate coupling step in the invention of claim 2. In the sensor mounting step, the sensor element is flip-chip mounted on the plate-like substrate via the bumps formed in the bump forming step.

この発明によれば、前記板状基板の前記一面側にセンサ素子実装用のバンプをスタッドバンプ法により形成する際に、前記基板間結合工程の後でバンプを形成する場合に比べてバンプの形成が容易になる。   According to this invention, when the bump for mounting the sensor element is formed on the one surface side of the plate-like substrate by the stud bump method, the bump is formed as compared with the case where the bump is formed after the inter-substrate coupling step. Becomes easier.

請求項1の発明では、回路基板への実装面積をより小さくすることができるという効果がある。   In the invention of claim 1, there is an effect that the mounting area on the circuit board can be further reduced.

請求項2の発明では、回路基板への実装面積がより小さなセンサモジュールを提供することができるという効果がある。   In the invention of claim 2, there is an effect that it is possible to provide a sensor module having a smaller mounting area on the circuit board.

(実施形態1)
本実施形態のセンサモジュールについて図1〜図16を参照しながら説明する。
(Embodiment 1)
The sensor module of this embodiment will be described with reference to FIGS.

本実施形態のセンサモジュールは、加速度センサモジュールであり、図1〜図3に示すように、加速度センサエレメントからなるセンサ素子Aと、センサ素子Aの出力信号を信号処理する信号処理回路が形成されたICチップ4と、センサ素子AおよびICチップ4を外部回路と接続するための配線(図示せず)が形成されセンサ素子Aが収納される箱状(本実施形態では、矩形箱状)のパッケージ5とを備えている。また、本実施形態の加速度センサモジュールは、センサ素子AおよびICチップ4がパッケージ5にフリップチップ実装されており、ICチップ4とパッケージ5との間にICチップ4を封止したアンダーフィル8が形成されている。ここにおいて、本実施形態の加速度センサモジュールでは、ICチップ4の平面サイズがセンサ素子Aの平面サイズよりも大きく、パッケージ5の内側に配置されるセンサ素子Aがパッケージ5の外側に配置されるICチップ4の投影面内に収まる形でパッケージ5にフリップチップ実装されている。   The sensor module of the present embodiment is an acceleration sensor module, and as shown in FIGS. 1 to 3, a sensor element A composed of an acceleration sensor element and a signal processing circuit for processing an output signal of the sensor element A are formed. The IC chip 4, the sensor element A and a wiring (not shown) for connecting the IC chip 4 to an external circuit are formed, and the sensor element A is housed in a box shape (in this embodiment, a rectangular box shape). Package 5. In the acceleration sensor module of this embodiment, the sensor element A and the IC chip 4 are flip-chip mounted on the package 5, and an underfill 8 in which the IC chip 4 is sealed is provided between the IC chip 4 and the package 5. Is formed. Here, in the acceleration sensor module of the present embodiment, the IC chip 4 is larger in plane size than the sensor element A, and the sensor element A arranged inside the package 5 is arranged outside the package 5. The package 5 is flip-chip mounted so as to be within the projection plane of the chip 4.

以下、センサ素子Aについて詳細に説明してから、加速度センサモジュールについて具体的に説明する。   Hereinafter, the sensor element A will be described in detail, and then the acceleration sensor module will be described in detail.

センサ素子Aは、図7に示すように、第1の半導体基板を用いて形成され後述のセンシング部を有するセンサ基板1と、第2の半導体基板を用いて形成されセンサ基板1のセンシング部に電気的に接続される複数の貫通孔配線24を有しセンサ基板1の一表面側(図7(b)の上面側)に封着された貫通孔配線形成基板2と、第3の半導体基板を用いて形成されセンサ基板1の他表面側(図7(b)の下面側)に封着されたカバー基板3とを備えている。ここにおいて、センサ基板1および貫通孔配線形成基板2およびカバー基板3の外周形状は矩形状であり、貫通孔配線形成基板2およびカバー基板3はセンサ基板1と同じ外形寸法に形成されている。なお、図8(a)は図7(b)の要部拡大図、図8(b)は図7(a)のC−C’概略断面図である。   As shown in FIG. 7, the sensor element A is formed using a first semiconductor substrate and has a sensor unit 1 having a sensing unit, which will be described later, and a sensing unit of the sensor substrate 1 formed using a second semiconductor substrate. A through-hole wiring forming substrate 2 having a plurality of through-hole wirings 24 electrically connected and sealed on one surface side (the upper surface side in FIG. 7B) of the sensor substrate 1, and a third semiconductor substrate And a cover substrate 3 formed on the other surface side of the sensor substrate 1 (on the lower surface side in FIG. 7B). Here, the outer peripheral shapes of the sensor substrate 1, the through-hole wiring formation substrate 2, and the cover substrate 3 are rectangular, and the through-hole wiring formation substrate 2 and the cover substrate 3 are formed to have the same outer dimensions as the sensor substrate 1. 8A is an enlarged view of a main part of FIG. 7B, and FIG. 8B is a schematic cross-sectional view taken along the line C-C ′ of FIG.

上述のセンサ基板1は、シリコン基板からなる支持基板10a上のシリコン酸化膜からなる絶縁層(埋込酸化膜)10b上にn形のシリコン層(活性層)10cを有するSOIウェハを加工することにより形成してあり、貫通孔配線形成基板2は第1のシリコンウェハを加工することにより形成し、カバー基板3は第2のシリコンウェハを加工することにより形成してある。すなわち、本実施形態では、SOIウェハが第1の半導体基板を構成し、第1のシリコンウェハが第2の半導体基板を構成し、第2のシリコンウェハが第3の半導体基板を構成している。なお、本実施形態では、SOIウェハにおける支持基板10aの厚さを300μm〜500μm程度、絶縁層10bの厚さを0.3μm〜1.5μm程度、シリコン層10cの厚さを4μm〜10μm程度とし、また、第1のシリコンウェハの厚さを200μm〜300μm程度、第2のシリコンウェハの厚さを100〜300μm程度としてあるが、これらの数値は特に限定するものではない。また、SOIウェハの主表面であるシリコン層10cの表面は(100)面としてある。   The sensor substrate 1 described above processes an SOI wafer having an n-type silicon layer (active layer) 10c on an insulating layer (buried oxide film) 10b made of a silicon oxide film on a support substrate 10a made of a silicon substrate. The through-hole wiring forming substrate 2 is formed by processing the first silicon wafer, and the cover substrate 3 is formed by processing the second silicon wafer. That is, in this embodiment, the SOI wafer constitutes the first semiconductor substrate, the first silicon wafer constitutes the second semiconductor substrate, and the second silicon wafer constitutes the third semiconductor substrate. . In this embodiment, the thickness of the support substrate 10a in the SOI wafer is about 300 μm to 500 μm, the thickness of the insulating layer 10b is about 0.3 μm to 1.5 μm, and the thickness of the silicon layer 10c is about 4 μm to 10 μm. The thickness of the first silicon wafer is about 200 μm to 300 μm, and the thickness of the second silicon wafer is about 100 to 300 μm. However, these numerical values are not particularly limited. The surface of the silicon layer 10c, which is the main surface of the SOI wafer, is a (100) plane.

センサ基板1は、図9〜図11に示すように、枠状(本実施形態では、矩形枠状)のフレーム部11を備え、フレーム部11の内側に配置される重り部12が一表面側(図7(b)および図9(b)の上面側)において可撓性を有する4つの短冊状の撓み部13を介してフレーム部11に揺動自在に支持されている。言い換えれば、センサ基板1は、枠状のフレーム部11の内側に配置される重り部12が重り部12から四方へ延長された4つの撓み部13を介してフレーム部11に揺動自在に支持されている。ここで、フレーム部11は、上述のSOIウェハの支持基板10a、絶縁層10b、シリコン層10cそれぞれを利用して形成してある。これに対して、撓み部13は、上述のSOIウェハにおけるシリコン層10cを利用して形成してあり、フレーム部11よりも十分に薄肉となっている。   As shown in FIGS. 9 to 11, the sensor substrate 1 includes a frame portion 11 having a frame shape (in this embodiment, a rectangular frame shape), and a weight portion 12 arranged inside the frame portion 11 is on one surface side. In FIG. 7 (b) and FIG. 9 (b), the frame portion 11 is swingably supported via four flexible strip-like bent portions 13 having flexibility. In other words, the sensor substrate 1 is swingably supported by the frame portion 11 via the four flexure portions 13 in which the weight portion 12 disposed inside the frame-shaped frame portion 11 extends from the weight portion 12 in four directions. Has been. Here, the frame portion 11 is formed using the above-described SOI wafer support substrate 10a, insulating layer 10b, and silicon layer 10c. On the other hand, the bending part 13 is formed using the silicon layer 10c in the above-described SOI wafer, and is sufficiently thinner than the frame part 11.

重り部12は、上述の4つの撓み部13を介してフレーム部11に支持された直方体状のコア部12aと、センサ基板1の上記一表面側から見てコア部12aの四隅それぞれに連続一体に連結された直方体状の4つの付随部12bとを有している。言い換えれば、重り部12は、フレーム部11の内側面に一端部が連結された各撓み部13の他端部が外側面に連結されたコア部12aと、コア部12aと一体に形成されコア部12aとフレーム部11との間の空間に配置される4つの付随部12bとを有している。つまり、各付随部12bは、センサ基板1の上記一表面側から見て、フレーム部11とコア部12aと互いに直交する方向に延長された2つの撓み部13,13とで囲まれる空間に配置されており、各付随部12bそれぞれとフレーム部11との間にはスリット14が形成され、撓み部13を挟んで隣り合う付随部12b間の間隔が撓み部13の幅寸法よりも長くなっている。ここにおいて、コア部12aは、上述のSOIウェハの支持基板10a、絶縁層10b、シリコン層10cそれぞれを利用して形成し、各付随部12bは、SOIウェハの支持基板10aを利用して形成してある。しかして、センサ基板1の上記一表面側において各付随部12bの表面は、コア部12aの表面を含む平面からセンサ基板1の上記他表面側(図7(b)および図9(b)の下面側)へ離間して位置している。なお、センサ基板1の上述のフレーム部11、重り部12、各撓み部13は、リソグラフィ技術およびエッチング技術を利用して形成すればよい。   The weight part 12 is continuously integrated with each of the rectangular parallelepiped core part 12a supported by the frame part 11 via the four flexure parts 13 and the four corners of the core part 12a when viewed from the one surface side of the sensor substrate 1. And four accompanying portions 12b having a rectangular parallelepiped shape connected to each other. In other words, the weight portion 12 is formed integrally with the core portion 12a and the core portion 12a in which the other end portion of each bending portion 13 whose one end portion is connected to the inner side surface of the frame portion 11 is connected to the outer surface. It has four accompanying parts 12b arranged in the space between the part 12a and the frame part 11. That is, each appendage portion 12b is disposed in a space surrounded by the frame portion 11 and the core portion 12a and the two bent portions 13 and 13 extending in a direction orthogonal to each other when viewed from the one surface side of the sensor substrate 1. In addition, a slit 14 is formed between each of the accompanying portions 12b and the frame portion 11, and the interval between the adjacent accompanying portions 12b with the bending portion 13 interposed therebetween is longer than the width dimension of the bending portion 13. Yes. Here, the core portion 12a is formed using the above-described SOI wafer support substrate 10a, the insulating layer 10b, and the silicon layer 10c, and each accompanying portion 12b is formed using the SOI wafer support substrate 10a. It is. Thus, the surface of each associated portion 12b on the one surface side of the sensor substrate 1 is from the plane including the surface of the core portion 12a to the other surface side of the sensor substrate 1 (FIGS. 7B and 9B). (Lower surface side). Note that the above-described frame portion 11, weight portion 12, and each bending portion 13 of the sensor substrate 1 may be formed using a lithography technique and an etching technique.

ところで、図9(a),(b)それぞれの右下に示したように、センサ基板1の上記一表面に平行な面内でフレーム部11の一辺に沿った一方向をx軸の正方向、この一辺に直交する辺に沿った一方向をy軸の正方向、センサ基板1の厚み方向の一方向をz軸の正方向と規定すれば、重り部12は、x軸方向に延長されてコア部12aを挟む2つ1組の撓み部13,13と、y軸方向に延長されてコア部12aを挟む2つ1組の撓み部13,13とを介してフレーム部11に支持されていることになる。なお、上述のx軸、y軸、z軸の3軸により規定した直交座標では、センサ基板1において上述のシリコン層10cにより形成された部分の表面における重り部12の中心位置を原点としている。   By the way, as shown in the lower right of each of FIGS. 9A and 9B, one direction along one side of the frame portion 11 in a plane parallel to the one surface of the sensor substrate 1 is the positive direction of the x axis. If one direction along the side orthogonal to the one side is defined as the positive direction of the y-axis and one direction of the thickness direction of the sensor substrate 1 is defined as the positive direction of the z-axis, the weight portion 12 is extended in the x-axis direction. The pair of flexible portions 13 and 13 sandwiching the core portion 12a and the pair of flexible portions 13 and 13 extending in the y-axis direction and sandwiching the core portion 12a are supported by the frame portion 11. Will be. In the orthogonal coordinates defined by the three axes of the above-described x axis, y axis, and z axis, the center position of the weight portion 12 on the surface of the portion of the sensor substrate 1 formed by the silicon layer 10c is the origin.

重り部12のコア部12aからx軸の正方向に延長された撓み部13(図9(a)の右側の撓み部13)は、コア部12a近傍に2つ1組のピエゾ抵抗Rx2,Rx4が形成されるとともに、フレーム部11近傍に1つのピエゾ抵抗Rz2が形成されている。一方、重り部12のコア部12aからx軸の負方向に延長された撓み部13(図9(a)の左側の撓み部13)は、コア部12a近傍に2つ1組のピエゾ抵抗Rx1,Rx3が形成されるとともに、フレーム部11近傍に1つのピエゾ抵抗Rz3が形成されている。ここに、コア部12a近傍に形成された4つのピエゾ抵抗Rx1,Rx2,Rx3,Rx4は、x軸方向の加速度を検出するために形成されたもので、平面形状が細長の長方形状であって、長手方向が撓み部13の長手方向に一致するように形成してあり、図12における左側のブリッジ回路Bxを構成するように配線(センサ基板1に形成されている拡散層配線、金属配線17など)によって接続されている。なお、ピエゾ抵抗Rx1〜Rx4は、x軸方向の加速度がかかったときに撓み部13において応力が集中する応力集中領域に形成されている。   The bending portion 13 (the bending portion 13 on the right side of FIG. 9A) extending from the core portion 12a of the weight portion 12 in the positive direction of the x-axis is a pair of piezoresistors Rx2 and Rx4 in the vicinity of the core portion 12a. Is formed, and one piezoresistor Rz2 is formed in the vicinity of the frame portion 11. On the other hand, the bending portion 13 (the bending portion 13 on the left side of FIG. 9A) extended from the core portion 12a of the weight portion 12 in the negative direction of the x-axis is a pair of piezoresistors Rx1 in the vicinity of the core portion 12a. , Rx3 are formed, and one piezoresistor Rz3 is formed in the vicinity of the frame portion 11. Here, the four piezoresistors Rx1, Rx2, Rx3, and Rx4 formed in the vicinity of the core portion 12a are formed to detect acceleration in the x-axis direction, and the planar shape is an elongated rectangular shape. The wiring is formed so that the longitudinal direction thereof coincides with the longitudinal direction of the bending portion 13, and wiring (diffuse layer wiring formed on the sensor substrate 1, metal wiring 17 is formed so as to constitute the left bridge circuit Bx in FIG. 12. Etc.). Note that the piezoresistors Rx1 to Rx4 are formed in a stress concentration region where stress is concentrated in the bent portion 13 when acceleration in the x-axis direction is applied.

また、重り部12のコア部12aからy軸の正方向に延長された撓み部13(図9(a)の上側の撓み部13)はコア部12a近傍に2つ1組のピエゾ抵抗Ry1,Ry3が形成されるとともに、フレーム部11近傍に1つのピエゾ抵抗Rz1が形成されている。一方、重り部12のコア部12aからy軸の負方向に延長された撓み部13(図9(a)の下側の撓み部13)はコア部12a近傍に2つ1組のピエゾ抵抗Ry2,Ry4が形成されるとともに、フレーム部11側の端部に1つのピエゾ抵抗Rz4が形成されている。ここに、コア部12a近傍に形成された4つのピエゾ抵抗Ry1,Ry2,Ry3,Ry4は、y軸方向の加速度を検出するために形成されたもので、平面形状が細長の長方形状であって、長手方向が撓み部13の長手方向に一致するように形成してあり、図12における中央のブリッジ回路Byを構成するように配線(センサ基板1に形成されている拡散層配線、金属配線17など)によって接続されている。なお、ピエゾ抵抗Ry1〜Ry4は、y軸方向の加速度がかかったときに撓み部13において応力が集中する応力集中領域に形成されている。   Further, the bending portion 13 (the upper bending portion 13 in FIG. 9A) extending from the core portion 12a of the weight portion 12 in the positive direction of the y-axis is a pair of piezoresistors Ry1, in the vicinity of the core portion 12a. Ry3 is formed, and one piezoresistor Rz1 is formed in the vicinity of the frame portion 11. On the other hand, the bending portion 13 (the lower bending portion 13 in FIG. 9A) extending from the core portion 12a of the weight portion 12 in the negative direction of the y-axis is a pair of piezoresistors Ry2 in the vicinity of the core portion 12a. , Ry4 are formed, and one piezoresistor Rz4 is formed at the end on the frame part 11 side. Here, the four piezoresistors Ry1, Ry2, Ry3, and Ry4 formed in the vicinity of the core portion 12a are formed to detect acceleration in the y-axis direction, and the planar shape is an elongated rectangular shape. The wiring is formed so that the longitudinal direction coincides with the longitudinal direction of the bending portion 13, and the wiring (the diffusion layer wiring formed on the sensor substrate 1, the metal wiring 17 is formed so as to form the central bridge circuit By in FIG. 12. Etc.). Note that the piezoresistors Ry1 to Ry4 are formed in a stress concentration region where stress is concentrated in the flexure 13 when acceleration in the y-axis direction is applied.

また、フレーム部11近傍に形成された4つのピエゾ抵抗Rz1,Rz2,Rz3,Rz4は、z軸方向の加速度を検出するために形成されたものであり、図12における右側のブリッジ回路Bzを構成するように配線(センサ基板1に形成されている拡散層配線、金属配線17など)によって接続されている。ただし、2つ1組となる撓み部13,13のうち一方の組の撓み部13,13に形成したピエゾ抵抗Rz1,Rz4は長手方向が撓み部13,13の長手方向と一致するように形成されているのに対して、他方の組の撓み部13,13に形成したピエゾ抵抗Rz2,Rz3は長手方向が撓み部13,13の幅方向(短手方向)と一致するように形成されている。   Further, the four piezoresistors Rz1, Rz2, Rz3, and Rz4 formed in the vicinity of the frame portion 11 are formed to detect acceleration in the z-axis direction, and constitute the right bridge circuit Bz in FIG. Thus, they are connected by wiring (a diffusion layer wiring formed on the sensor substrate 1, a metal wiring 17 or the like). However, the piezoresistors Rz1 and Rz4 formed in one set of the bent portions 13 and 13 of the two bent portions 13 and 13 are formed so that the longitudinal direction thereof coincides with the longitudinal direction of the bent portions 13 and 13. On the other hand, the piezoresistors Rz2 and Rz3 formed in the other set of flexures 13 and 13 are formed such that the longitudinal direction coincides with the width direction (short direction) of the flexures 13 and 13. Yes.

なお、図7〜図9では、センサ基板1における金属配線17のうち第1の接続用接合金属層19近傍の部位のみを図示してあり、拡散層配線の図示は省略してある。   7-9, only the site | part of the metal wiring 17 in the sensor board | substrate 1 vicinity of the 1st joining metal layer 19 for connection is shown in figure, and illustration of a diffused layer wiring is abbreviate | omitted.

ここで、センサ基板1の動作の一例について説明する。   Here, an example of the operation of the sensor substrate 1 will be described.

いま、センサ基板1に加速度がかかっていない状態で、センサ基板1に対してx軸の正方向に加速度がかかったとすると、x軸の負方向に作用する重り部12の慣性力によってフレーム部11に対して重り部12が変位し、結果的にx軸方向を長手方向とする撓み部13,13が撓んで当該撓み部13,13に形成されているピエゾ抵抗Rx1〜Rx4の抵抗値が変化することになる。この場合、ピエゾ抵抗Rx1,Rx3は引張応力を受け、ピエゾ抵抗Rx2,Rx4は圧縮応力を受ける。一般的にピエゾ抵抗は引張応力を受けると抵抗値(抵抗率)が増大し、圧縮応力を受けると抵抗値(抵抗率)が減少する特性を有しているので、ピエゾ抵抗Rx1,Rx3は抵抗値が増大し、ピエゾ抵抗Rx2,Rx4は抵抗値が減少することになる。したがって、図12に示した一対の入力端子VDD,GND間に外部電源から一定の直流電圧を印加しておけば、図12に示した左側のブリッジ回路Bxの出力端子X1,X2間の電位差がx軸方向の加速度の大きさに応じて変化する。同様に、y軸方向の加速度がかかった場合には図12に示した中央のブリッジ回路Byの出力端子Y1,Y2間の電位差がy軸方向の加速度の大きさに応じて変化し、z軸方向の加速度がかかった場合には図12に示した右側のブリッジ回路Bzの出力端子Z1,Z2間の電位差がz軸方向の加速度の大きさに応じて変化する。しかして、上述のセンサ基板1は、各ブリッジ回路Bx〜Bzそれぞれの出力電圧の変化を検出することにより、当該センサ基板1に作用したx軸方向、y軸方向、z軸方向それぞれの加速度を検出することができる。本実施形態では、重り部12と各撓み部13とで可動部を構成しており、各ピエゾ抵抗Rx1〜Rx4,Ry1〜Ry4,Rz1〜Rz4それぞれが、センサ基板1におけるセンシング部を構成している。   Now, assuming that acceleration is applied to the sensor substrate 1 in the positive x-axis direction while no acceleration is applied to the sensor substrate 1, the frame portion 11 is caused by the inertial force of the weight 12 acting in the negative x-axis direction. Accordingly, the weight 12 is displaced, and as a result, the bending portions 13 and 13 whose longitudinal direction is the x-axis direction are bent, and the resistance values of the piezoresistors Rx1 to Rx4 formed in the bending portions 13 and 13 are changed. Will do. In this case, the piezoresistors Rx1 and Rx3 are subjected to tensile stress, and the piezoresistors Rx2 and Rx4 are subjected to compressive stress. In general, a piezoresistor has a characteristic that a resistance value (resistivity) increases when subjected to a tensile stress, and a resistance value (resistivity) decreases when subjected to a compressive stress. Therefore, the piezoresistors Rx1 and Rx3 are resistant. The value increases, and the resistance values of the piezoresistors Rx2 and Rx4 decrease. Therefore, if a constant DC voltage is applied from the external power supply between the pair of input terminals VDD and GND shown in FIG. 12, the potential difference between the output terminals X1 and X2 of the left bridge circuit Bx shown in FIG. It changes according to the magnitude of the acceleration in the x-axis direction. Similarly, when acceleration in the y-axis direction is applied, the potential difference between the output terminals Y1 and Y2 of the central bridge circuit By shown in FIG. 12 changes according to the magnitude of acceleration in the y-axis direction, and the z-axis When the acceleration in the direction is applied, the potential difference between the output terminals Z1 and Z2 of the right bridge circuit Bz shown in FIG. 12 changes according to the magnitude of the acceleration in the z-axis direction. Thus, the above-described sensor substrate 1 detects the change in the output voltage of each of the bridge circuits Bx to Bz, so that the acceleration in the x-axis direction, the y-axis direction, and the z-axis direction that acted on the sensor substrate 1 is detected. Can be detected. In this embodiment, the weight part 12 and each bending part 13 comprise a movable part, and each piezoresistor Rx1 to Rx4, Ry1 to Ry4, Rz1 to Rz4 constitutes a sensing part in the sensor substrate 1. Yes.

ところで、センサ基板1は、図12に示すように、上述の3つのブリッジ回路Bx,By,Bzに共通の2つの入力端子VDD,GNDと、ブリッジ回路Bxの2つの出力端子X1,X2と、ブリッジ回路Byの2つの出力端子Y1,Y2と、ブリッジ回路Bzの2つの出力端子Z1,Z2とを備えており、これらの各入力端子VDD,GNDおよび各出力端子X1,X2,Y1,Y2,Z1,Z2が、上記一表面側(つまり、貫通孔配線形成基板2側)に第1の接続用接合金属層19として設けられており、貫通孔配線形成基板2に形成された貫通孔配線24と電気的に接続されている。すなわち、センサ基板1には、8つの接続用接合金属層19が形成され、貫通孔配線形成基板2には、8つの貫通孔配線24が形成されている。なお、8つの第1の接続用接合金属層19は、外周形状が矩形状(本実施形態では、正方形状)であり、フレーム部11の周方向に離間して配置されている(矩形枠状のフレーム部11の4辺それぞれに2つずつ配置されている)。   By the way, as shown in FIG. 12, the sensor substrate 1 includes two input terminals VDD and GND common to the three bridge circuits Bx, By, and Bz described above, two output terminals X1 and X2 of the bridge circuit Bx, Two output terminals Y1 and Y2 of the bridge circuit By and two output terminals Z1 and Z2 of the bridge circuit Bz are provided. These input terminals VDD and GND and output terminals X1, X2, Y1, Y2, and the like. Z1 and Z2 are provided as the first connection bonding metal layer 19 on the one surface side (that is, the through hole wiring forming substrate 2 side), and the through hole wiring 24 formed on the through hole wiring forming substrate 2 is provided. And are electrically connected. That is, eight connecting metal layers 19 for connection are formed on the sensor substrate 1, and eight through-hole wirings 24 are formed on the through-hole wiring forming substrate 2. Note that the eight first connecting bonding metal layers 19 have a rectangular outer peripheral shape (in this embodiment, a square shape) and are spaced apart in the circumferential direction of the frame portion 11 (rectangular frame shape). 2 are arranged on each of the four sides of the frame part 11).

また、センサ基板1のフレーム部11上には、フレーム部11よりも開口面積が大きな枠状(矩形枠状)の第1の封止用接合金属層18が形成されており、上述の8つの接続用接合金属層19は、フレーム部11において第1の封止用接合金属層18よりも内側に配置されている。要するに、センサ基板1は、第1の封止用接合金属層18の幅寸法をフレーム部11の幅寸法に比べて小さく設定し、第1の封止用接合金属層18と各接続用接合金属層19とを同一平面上に形成してある。   In addition, a frame-shaped (rectangular frame-shaped) first sealing bonding metal layer 18 having a larger opening area than the frame portion 11 is formed on the frame portion 11 of the sensor substrate 1. The connection bonding metal layer 19 is disposed inside the first sealing bonding metal layer 18 in the frame portion 11. In short, the sensor substrate 1 is set so that the width dimension of the first sealing bonding metal layer 18 is smaller than the width dimension of the frame portion 11, and the first sealing bonding metal layer 18 and each connecting bonding metal. The layer 19 is formed on the same plane.

ここにおいて、センサ基板1は、上記一表面側において上記シリコン層10c上にシリコン酸化膜とシリコン窒化膜との積層膜からなる絶縁膜16が形成されており、第1の接続用接合金属層19および第1の封止用接合金属層18および金属配線17は絶縁膜16の同一レベル面上に同一厚さで形成されている。   Here, in the sensor substrate 1, an insulating film 16 made of a laminated film of a silicon oxide film and a silicon nitride film is formed on the silicon layer 10c on the one surface side, and a first connecting bonding metal layer 19 is formed. The first sealing bonding metal layer 18 and the metal wiring 17 are formed on the same level surface of the insulating film 16 with the same thickness.

また、第1の封止用接合金属層18および第1の接続用接合金属層19は、接合用のAu膜と絶縁膜16との間に密着性改善用のTi膜を介在させてある。言い換えれば、第1の封止用接合金属層18および第1の接続用接合金属層19は、絶縁膜16の同一レベル面上に形成されたTi膜と当該Ti膜上に形成されたAu膜との積層膜により構成されている。要するに、第1の接続用接合金属層19と第1の封止用接合金属層18とは同一の金属材料により形成されているので、第1の接続用接合金属層19と第1の封止用接合金属層18とを同時に形成することができるとともに、第1の接続用接合金属層19と第1の封止用接合金属層18とを同じ厚さに形成することができる。なお、第1の封止用接合金属層18および第1の接続用接合金属層19は、Ti膜の膜厚を15〜50nm、Au膜の膜厚を500nmに設定してあり、金属配線17の膜厚は1μmに設定してあるが、これらの数値は一例であって特に限定するものではない。ここにおいて、各Au膜の材料は、純金に限らず不純物を添加したものでもよい。また、本実施形態では、各Au膜と絶縁膜16との間に密着性改善用の密着層としてTi膜を介在させてあるが、密着層の材料はTiに限らず、例えば、Cr、Nb、Zr、TiN、TaNなどでもよい。   In addition, the first sealing bonding metal layer 18 and the first connecting bonding metal layer 19 have an adhesion improving Ti film interposed between the bonding Au film and the insulating film 16. In other words, the first sealing bonding metal layer 18 and the first connecting bonding metal layer 19 are composed of a Ti film formed on the same level surface of the insulating film 16 and an Au film formed on the Ti film. And a laminated film. In short, since the first connecting bonding metal layer 19 and the first sealing bonding metal layer 18 are formed of the same metal material, the first connecting bonding metal layer 19 and the first sealing metal layer 19 are formed. The first bonding metal layer 19 and the first sealing bonding metal layer 18 can be formed to have the same thickness. The first sealing bonding metal layer 18 and the first connecting bonding metal layer 19 have a Ti film thickness of 15 to 50 nm and an Au film thickness of 500 nm. The film thickness is set to 1 μm, but these numerical values are merely examples and are not particularly limited. Here, the material of each Au film is not limited to pure gold, and may be added with impurities. In this embodiment, a Ti film is interposed as an adhesion layer for improving adhesion between each Au film and the insulating film 16. However, the material of the adhesion layer is not limited to Ti, and, for example, Cr, Nb Zr, TiN, TaN, etc. may be used.

上述の各ピエゾ抵抗Rx1〜Rx4,Ry1〜Ry4,Rz1〜Rz4および上記各拡散層配線は、上記シリコン層10cにおけるそれぞれの形成部位に適宜濃度のp形不純物をドーピングすることにより形成されており、上述の金属配線17は、絶縁膜16上にスパッタ法や蒸着法などにより成膜した金属膜(例えば、Al膜、Al合金膜など)をリソグラフィ技術およびエッチング技術を利用してパターニングすることにより形成されており、金属配線17は絶縁膜16に設けたコンタクトホールを通して拡散層配線と電気的に接続されている。また、第1の接続用接合金属層19と金属配線17とは、第1の接続用接合金属層19における金属配線17との接続部位19b(図8(b)参照)が、貫通孔配線形成基板2におけるセンサ基板1との対向面に形成された後述の変位空間形成用凹部21内に位置する形で電気的に接続されている。   Each of the above-described piezoresistors Rx1 to Rx4, Ry1 to Ry4, Rz1 to Rz4, and each of the diffusion layer wirings is formed by doping a p-type impurity with an appropriate concentration in each formation site in the silicon layer 10c. The metal wiring 17 described above is formed by patterning a metal film (for example, an Al film, an Al alloy film, etc.) formed on the insulating film 16 by sputtering or vapor deposition using lithography technology and etching technology. The metal wiring 17 is electrically connected to the diffusion layer wiring through a contact hole provided in the insulating film 16. Further, the first connecting metal layer 19 for connection and the metal wiring 17 are formed so that the connecting portion 19b (see FIG. 8B) with the metal wiring 17 in the first connecting metal layer for connection 19 is formed as a through-hole wiring. The substrate 2 is electrically connected so as to be positioned in a later-described displacement space forming recess 21 formed on the surface of the substrate 2 facing the sensor substrate 1.

貫通孔配線形成基板2は、図13〜図15に示すように、センサ基板1側(図7(b)における下面側)の表面に、センサ基板1の重り部12と各撓み部13とで構成される可動部の変位空間を確保する上述の変位空間形成用凹部21が形成されるとともに、変位空間形成用凹部21の周部に厚み方向に貫通する複数(本実施形態では、8つ)の貫通孔22が形成されており、厚み方向の両面および貫通孔22の内面とに跨って熱絶縁膜(シリコン酸化膜)からなる絶縁膜23が形成され、貫通孔配線24と貫通孔22の内面との間に絶縁膜23の一部が介在している。ここにおいて、貫通孔配線形成基板2の8つの貫通孔配線24は当該貫通孔配線形成基板2の周方向に離間して形成されている。また、貫通孔配線24の材料としては、Cuを採用しているが、Cuに限らず、例えば、Niなどを採用してもよい。   As shown in FIGS. 13 to 15, the through-hole wiring forming substrate 2 is formed on the surface on the sensor substrate 1 side (the lower surface side in FIG. 7B) with the weight portion 12 and each bending portion 13 of the sensor substrate 1. The above-mentioned displacement space forming recesses 21 that secure the displacement space of the movable portion that is configured are formed, and a plurality (eight in the present embodiment) penetrates in the thickness direction in the peripheral portion of the displacement space formation recesses 21. Through-holes 22 are formed, and an insulating film 23 made of a thermal insulating film (silicon oxide film) is formed across both surfaces in the thickness direction and the inner surface of the through-holes 22. A part of the insulating film 23 is interposed between the inner surface and the inner surface. Here, the eight through-hole wirings 24 of the through-hole wiring forming substrate 2 are formed apart from each other in the circumferential direction of the through-hole wiring forming substrate 2. Moreover, although Cu is adopted as the material of the through-hole wiring 24, it is not limited to Cu, and for example, Ni may be adopted.

また、貫通孔配線形成基板2は、センサ基板1側の表面において変位空間形成用凹部21の周部に、各貫通孔配線24それぞれと電気的に接続された複数(本実施形態では、8つ)の第2の接続用接合金属層29が形成されている。貫通孔配線形成基板2は、センサ基板1側の表面の周部には、全周に亘って枠状(矩形枠状)の第2の封止用接合金属層28が形成されており、上述の8つの第2の接続用接合金属層29は、外周形状が細長の長方形状であり、第2の封止用接合金属層28よりも内側に配置されている。ここにおいて、第2の接続用接合金属層29は、長手方向の一端部が貫通孔配線24と接合されており、他端側の部位がセンサ基板1の金属配線17よりも外側でセンサ基板1の第1の接続用接合金属層19と接合されて電気的に接続されるように配置してある。要するに、貫通孔配線形成基板2の周方向において貫通孔配線24と当該貫通孔配線24に対応する第1の接続用接合金属層19との位置をずらしてあり、第2の接続用接合金属層29を、長手方向が第2の封止用接合金属層28の周方向に一致し且つ貫通孔配線24と第1の接続用接合金属層19とに跨る形で配置してある。   In addition, the through-hole wiring forming substrate 2 has a plurality (eight in this embodiment, eight) electrically connected to the respective through-hole wirings 24 on the periphery of the displacement space forming concave portion 21 on the surface on the sensor substrate 1 side. ) Second connecting bonding metal layer 29 is formed. The through-hole wiring forming substrate 2 has a frame-shaped (rectangular frame-shaped) second sealing bonding metal layer 28 formed around the entire periphery of the surface on the sensor substrate 1 side. The eight second connecting bonding metal layers 29 have a rectangular shape whose outer peripheral shape is an elongated shape, and are disposed on the inner side of the second sealing bonding metal layer 28. Here, one end of the second connection bonding metal layer 29 is bonded to the through-hole wiring 24, and the other end side is outside the metal wiring 17 of the sensor substrate 1 and the sensor substrate 1. The first connecting bonding metal layer 19 is bonded and electrically connected. In short, the positions of the through-hole wiring 24 and the first connecting bonding metal layer 19 corresponding to the through-hole wiring 24 are shifted in the circumferential direction of the through-hole wiring forming substrate 2, and the second connecting bonding metal layer 29 is arranged such that the longitudinal direction thereof coincides with the circumferential direction of the second sealing bonding metal layer 28 and straddles the through-hole wiring 24 and the first connecting bonding metal layer 19.

また、第2の封止用接合金属層28および第2の接続用接合金属層29は、接合用のAu膜と絶縁膜23との間に密着性改善用のTi膜を介在させてある。言い換えれば、第2の封止用接合金属層28および第2の接続用接合金属層29は、絶縁膜23の同一レベル面上に形成されたTi膜と当該Ti膜上に形成されたAu膜との積層膜により構成されている。要するに、第2の接続用接合金属層29と第2の封止用接合金属層28とは同一の金属材料により形成されているので、第2の接続用接合金属層29と第2の封止用接合金属層28とを同時に形成することができるとともに、第2の接続用接合金属層29と第2の封止用接合金属層28とを同じ厚さに形成することができる。なお、第2の封止用接合金属層28および第2の接続用接合金属層29は、Ti膜の膜厚を15〜50nm、Au膜の膜厚を500nmに設定してあるが、これらの数値は一例であって特に限定するものではない。ここにおいて、各Au膜の材料は、純金に限らず不純物を添加したものでもよい。また、本実施形態では、各Au膜と絶縁膜23との間に密着性改善用の密着層としてTi膜を介在させてあるが、密着層の材料はTiに限らず、例えば、Cr、Nb、Zr、TiN、TaNなどでもよい。   The second sealing bonding metal layer 28 and the second connecting bonding metal layer 29 have a Ti film for improving adhesion between the bonding Au film and the insulating film 23. In other words, the second sealing bonding metal layer 28 and the second connecting bonding metal layer 29 include a Ti film formed on the same level surface of the insulating film 23 and an Au film formed on the Ti film. And a laminated film. In short, since the second connecting bonding metal layer 29 and the second sealing bonding metal layer 28 are formed of the same metal material, the second connecting bonding metal layer 29 and the second sealing metal layer 29 are formed. The bonding metal layer 28 can be formed at the same time, and the second bonding metal layer 29 for connection and the second bonding metal layer 28 for sealing can be formed to the same thickness. The second sealing bonding metal layer 28 and the second connecting bonding metal layer 29 have a Ti film thickness of 15 to 50 nm and an Au film thickness of 500 nm. The numerical value is an example and is not particularly limited. Here, the material of each Au film is not limited to pure gold, and may be added with impurities. In the present embodiment, a Ti film is interposed as an adhesion improving adhesive layer between each Au film and the insulating film 23. However, the material of the adhesion layer is not limited to Ti, and, for example, Cr, Nb Zr, TiN, TaN, etc. may be used.

また、貫通孔配線形成基板2におけるセンサ基板1側とは反対側の表面には、各貫通孔配線24それぞれと電気的に接続された複数の外部接続用電極25が形成されている。ここで、各外部接続用電極25は、厚み方向に積層されたTi膜とCu膜とNi膜とAu膜との積層膜により構成されており、最上層がAu膜となっている。なお、各外部接続用電極25の外周形状は矩形状となっている。   A plurality of external connection electrodes 25 electrically connected to the respective through-hole wirings 24 are formed on the surface of the through-hole wiring forming substrate 2 opposite to the sensor substrate 1 side. Here, each external connection electrode 25 is constituted by a laminated film of a Ti film, a Cu film, a Ni film, and an Au film laminated in the thickness direction, and the uppermost layer is an Au film. The outer peripheral shape of each external connection electrode 25 is rectangular.

カバー基板3は、図16に示すように、センサ基板1との対向面に、重り部12の変位空間を形成する所定深さ(例えば、5μm〜10μm程度)の凹部31を形成してある。ここにおいて、凹部31は、リソグラフィ技術およびエッチング技術を利用して形成してある。なお、本実施形態では、カバー基板3におけるセンサ基板1との対向面に、重り部12の変位空間を形成する凹部31を形成してあるが、重り部12のコア部12aおよび各付随部12bのうち支持基板10aを利用して形成されている部分の厚さを、フレーム部11において支持基板10aを利用して形成されている部分の厚さに比べて、センサ基板1の厚み方向への重り部12の許容変位量分だけ薄くするようにすれば、カバー基板3に凹部31を形成しなくても、センサ基板1の上記他表面側には上記他表面に交差する方向への重り部12の変位を可能とする隙間が重り部12とカバー基板3との間に形成される。   As shown in FIG. 16, the cover substrate 3 is formed with a recess 31 having a predetermined depth (for example, about 5 μm to 10 μm) that forms a displacement space of the weight portion 12 on the surface facing the sensor substrate 1. Here, the recess 31 is formed using a lithography technique and an etching technique. In the present embodiment, the concave portion 31 that forms the displacement space of the weight portion 12 is formed on the surface of the cover substrate 3 that faces the sensor substrate 1, but the core portion 12a and each associated portion 12b of the weight portion 12 are formed. The thickness of the portion formed using the support substrate 10a of the sensor substrate 1 is compared with the thickness of the portion formed using the support substrate 10a in the frame portion 11 in the thickness direction of the sensor substrate 1. If the weight 12 is made thinner by the allowable displacement amount, the weight portion in the direction intersecting the other surface is formed on the other surface side of the sensor substrate 1 without forming the recess 31 in the cover substrate 3. A gap that enables the displacement of 12 is formed between the weight portion 12 and the cover substrate 3.

ところで、上述のセンサ素子Aにおけるセンサ基板1と貫通孔配線形成基板2とは、第1の封止用接合金属層18と第2の封止用接合金属層28とが接合されるとともに、第1の接続用接合金属層19と第2の接続用接合金属層29とが接合され、センサ基板1とカバー基板3とは、互いの対向面の周部同士が接合されている。また、本実施形態におけるセンサ素子Aは、センサ基板1を多数形成したSOIウェハと貫通孔配線形成基板2を多数形成した第1のシリコンウェハおよびカバー基板3を多数形成した第2のシリコンウェハとをウェハレベルで接合してから、ダイシング工程により所望のチップサイズの加速度センサエレメントに切断されている。したがって、貫通孔配線形成基板2とカバー基板3とがセンサ基板1と同じ外形サイズとなり、小型のチップサイズパッケージを実現できるとともに、製造が容易になる。   By the way, the sensor substrate 1 and the through-hole wiring formation substrate 2 in the sensor element A described above are bonded to the first sealing bonding metal layer 18 and the second sealing bonding metal layer 28, The first connecting bonding metal layer 19 and the second connecting bonding metal layer 29 are bonded to each other, and the sensor substrate 1 and the cover substrate 3 are bonded to each other on the peripheral portions of the opposing surfaces. The sensor element A in this embodiment includes an SOI wafer on which a large number of sensor substrates 1 are formed, a first silicon wafer on which a large number of through-hole wiring forming substrates 2 are formed, and a second silicon wafer on which a large number of cover substrates 3 are formed. Are bonded to each other at a wafer level and then cut into acceleration sensor elements having a desired chip size by a dicing process. Therefore, the through-hole wiring forming substrate 2 and the cover substrate 3 have the same outer size as the sensor substrate 1, and a small chip size package can be realized and manufacture is facilitated.

ここにおいて、センサ基板1と貫通孔配線形成基板2およびカバー基板3との接合方法としては、センサ基板1の残留応力を少なくするためにより低温での接合が可能な接合方法を採用することが望ましく、本実施形態では、常温接合法を採用している。常温接合法では、接合前に互いの接合面へアルゴンのプラズマ若しくはイオンビーム若しくは原子ビームを真空中で照射して各接合面の清浄化・活性化を行ってから、接合面同士を接触させ、常温下で接合する。本実施形態では、上述の常温接合法により、常温下で適宜の荷重を印加して、第1の封止用接合金属層18と第2の封止用接合金属層28とを接合するのと同時に、第1の接続用接合金属層19と第2の接続用接合金属層29とを接合しており、また、上述の常温接合法により、常温下でセンサ基板1のフレーム部11とカバー基板3の周部とを接合している。しかして、本実施形態におけるセンサ素子Aでは、センサ基板1と貫通孔配線基板2との間の接合がAu−Au接合となり、センサ基板1とカバー基板3との接合がSi−Si接合となっている。また、本実施形態では、センサ基板1と貫通孔配線形成基板2およびカバー基板3とが同じ半導体材料であるSiにより形成されているので、センサ基板1と貫通孔配線形成基板2およびカバー基板3との線膨張率差に起因した応力(センサ基板1における残留応力)が上記ブリッジ回路の出力信号に与える影響を低減でき、貫通孔配線形成基板2およびカバー基板3がセンサ基板1と異なる材料により形成されている場合に比べて、センサ特性のばらつきを低減することができる。なお、センサ基板1は、SOIウェハを加工して形成してあるが、SOIウェハに限らず、例えば、シリコンウェハを加工して形成してもよい。   Here, as a method for bonding the sensor substrate 1 to the through-hole wiring forming substrate 2 and the cover substrate 3, it is desirable to employ a bonding method that enables bonding at a lower temperature in order to reduce the residual stress of the sensor substrate 1. In this embodiment, a room temperature bonding method is employed. In the room temperature bonding method, before bonding, each bonding surface is irradiated with argon plasma, ion beam or atomic beam in vacuum to clean and activate each bonding surface, and then the bonding surfaces are brought into contact with each other. Join at room temperature. In the present embodiment, the first sealing bonding metal layer 18 and the second sealing bonding metal layer 28 are bonded by applying an appropriate load at normal temperature by the above-described normal temperature bonding method. At the same time, the first connection bonding metal layer 19 and the second connection bonding metal layer 29 are bonded, and the frame portion 11 and the cover substrate of the sensor substrate 1 are bonded at room temperature by the room temperature bonding method described above. 3 circumferences are joined. Thus, in the sensor element A according to the present embodiment, the bonding between the sensor substrate 1 and the through-hole wiring substrate 2 is an Au—Au bonding, and the bonding between the sensor substrate 1 and the cover substrate 3 is an Si—Si bonding. ing. In the present embodiment, since the sensor substrate 1, the through-hole wiring formation substrate 2, and the cover substrate 3 are formed of Si, which is the same semiconductor material, the sensor substrate 1, the through-hole wiring formation substrate 2, and the cover substrate 3 are used. The stress (residual stress in the sensor substrate 1) due to the difference in linear expansion coefficient with respect to the output signal of the bridge circuit can be reduced, and the through-hole wiring forming substrate 2 and the cover substrate 3 are made of a material different from that of the sensor substrate 1. Compared with the case where it is formed, variation in sensor characteristics can be reduced. The sensor substrate 1 is formed by processing an SOI wafer. However, the sensor substrate 1 is not limited to an SOI wafer, and may be formed by processing a silicon wafer, for example.

また、上述のICチップ4は、センサ素子Aの出力信号を増幅する増幅回路、出力信号のオフセット(オフセット電圧)を調整するオフセット調整回路、出力信号の温度補償を行う温度補償回路などが集積化されたASIC(Application Specific IC)であり、シリコンウェハを用いて形成してある。   The IC chip 4 described above is integrated with an amplifier circuit that amplifies the output signal of the sensor element A, an offset adjustment circuit that adjusts an offset (offset voltage) of the output signal, a temperature compensation circuit that performs temperature compensation of the output signal, and the like. ASIC (Application Specific IC), which is formed using a silicon wafer.

ところで、本実施形態の加速度センサモジュールは、図1〜図3に示すように、パッケージ5が、センサ素子Aが内側に配置される角筒状の筒状基板5aと、筒状基板5aの軸方向の一端側を閉塞する矩形板状の板状基板5bとで構成され、板状基板5bの一面側(図1(b)の下面側)にセンサ素子Aがフリップチップ実装されるとともに、他面側(図1(b)の上面側)にICチップ4がフリップチップ実装され、上記配線と電気的に接続された外部回路接続用の端子55が筒状基板5aの軸方向の他端側に形成されている。   By the way, as shown in FIGS. 1 to 3, the acceleration sensor module of the present embodiment includes a package 5 having a rectangular tubular substrate 5 a on which the sensor element A is disposed, and an axis of the tubular substrate 5 a. And a rectangular plate-like plate substrate 5b that closes one end side in the direction. The sensor element A is flip-chip mounted on one surface side (the lower surface side of FIG. 1B) of the plate-like substrate 5b, and others. The IC chip 4 is flip-chip mounted on the surface side (the upper surface side in FIG. 1B), and the external circuit connection terminal 55 electrically connected to the wiring is the other end side in the axial direction of the cylindrical substrate 5a. Is formed.

ここにおいて、板状基板5bは、フレキシブルプリント配線板(FPC)により構成されており、上記一面側にセンサ素子Aの各外部接続用電極25それぞれがバンプ(Auバンプ)9を介して電気的に接続される複数のセンサ接続用電極53および後述の複数の基板間結合用電極57が形成されるとともに、上記他面側にICチップ4の各パッド41それぞれがバンプ(Auバンプ)7を介して電気的に接続される複数のIC接続用電極54が形成され、センサ素子AとICチップ4とが規定の接続関係となるようにセンサ接続用電極53とIC接続用電極54とを電気的に接続する複数のスルーホールめっき部が形成されており、これらスルーホールめっき部が上記配線の一部を構成している。なお、本実施形態では、前者のバンプ9をセンサ接続用電極53上にスタッドバンプ法により形成したスタッドバンプにより構成している。また、後者のバンプ7をIC接続用電極54上にスタッドバンプ法により形成したスタッドバンプにより構成しているが、めっき法により形成しためっきバンプにより構成してもよい。また、各センサ接続用電極53および各基板間接合用電極57および各IC接続用電極54は、厚み方向に積層されたCu膜とNi膜とAu膜との積層膜により構成されており、最上層がAu膜となっている。   Here, the plate-like substrate 5b is composed of a flexible printed wiring board (FPC), and each external connection electrode 25 of the sensor element A is electrically connected to the one surface side via a bump (Au bump) 9. A plurality of sensor connection electrodes 53 to be connected and a plurality of inter-substrate coupling electrodes 57 to be described later are formed, and each pad 41 of the IC chip 4 is provided on each other surface via bumps (Au bumps) 7. A plurality of IC connection electrodes 54 to be electrically connected are formed, and the sensor connection electrode 53 and the IC connection electrode 54 are electrically connected so that the sensor element A and the IC chip 4 have a predetermined connection relationship. A plurality of through-hole plating portions to be connected are formed, and these through-hole plating portions constitute a part of the wiring. In the present embodiment, the former bump 9 is constituted by a stud bump formed on the sensor connection electrode 53 by a stud bump method. Further, the latter bump 7 is constituted by a stud bump formed by the stud bump method on the IC connection electrode 54, but may be constituted by a plating bump formed by a plating method. Each sensor connection electrode 53, each inter-substrate bonding electrode 57, and each IC connection electrode 54 are composed of a laminated film of a Cu film, a Ni film, and an Au film laminated in the thickness direction. Is an Au film.

一方、筒状基板5aは、セラミック基板により構成されており、軸方向の一端側に板状基板5aを機械的且つ電気的に接続するための複数の基板間結合用電極56が形成されるとともに、筒状基板5aの軸方向の他端側に外部回路接続用の複数の端子(リード電極)55が形成され、基板間結合用電極56と端子55とを電気的に接続する導体パターンが埋設されており、当該導体パターンが上記スルーホールめっき部とともに上記配線を構成している。ここにおいて、筒状基板5aと板状基板5bとは、筒状基板5aの複数の基板間結合用電極56と板状基板5bの複数の基板間結合用電極57とを半田(例えば、SnAgCuなどの鉛フリー半田)などからなる接合部58を介して接合することで機械的且つ電気的に結合されている。なお、各基板間結合用電極56および各端子55は、厚み方向に積層されたW膜とNi膜とAu膜との積層膜により構成されており、最上層がAu膜となっている。   On the other hand, the cylindrical substrate 5a is made of a ceramic substrate, and a plurality of inter-substrate coupling electrodes 56 for mechanically and electrically connecting the plate-like substrate 5a are formed on one end side in the axial direction. A plurality of terminals (lead electrodes) 55 for connecting an external circuit are formed on the other axial end of the cylindrical substrate 5a, and a conductor pattern for electrically connecting the inter-substrate coupling electrode 56 and the terminal 55 is embedded. The conductor pattern constitutes the wiring together with the through-hole plating part. Here, the cylindrical substrate 5a and the plate-like substrate 5b are formed by soldering a plurality of inter-substrate coupling electrodes 56 of the cylindrical substrate 5a and a plurality of inter-substrate coupling electrodes 57 of the plate-like substrate 5b (for example, SnAgCu or the like). And mechanically and electrically coupled to each other through a joint 58 made of lead-free solder). Each inter-substrate coupling electrode 56 and each terminal 55 are composed of a laminated film of a W film, an Ni film, and an Au film laminated in the thickness direction, and the uppermost layer is an Au film.

本実施形態の加速度センサモジュールをプリント基板などの回路基板へ実装して用いる場合には、回路基板上の回路パターンと端子55とを半田(例えば、SnAgCuなどの鉛フリー半田)などを用いて接合すればよい。   When the acceleration sensor module of the present embodiment is used by being mounted on a circuit board such as a printed circuit board, the circuit pattern on the circuit board and the terminal 55 are joined using solder (for example, lead-free solder such as SnAgCu). do it.

以下、本実施形態の加速度センサモジュールの製造方法について図4〜図6を参照しながら説明する。   Hereinafter, a method for manufacturing the acceleration sensor module of the present embodiment will be described with reference to FIGS.

まず、図5(a)に示す板状基板5bの上記他面側(図5(a)の上面側)に未硬化の熱硬化性樹脂からなるシート状のアンダーフィル用樹脂材81を貼着する樹脂材貼着工程を行うことにより、図5(b)に示す構造を得る。なお、樹脂材貼着工程は、アンダーフィル用樹脂材81を適宜温度に加熱した状態で適宜荷重を印加する。   First, a sheet-like underfill resin material 81 made of an uncured thermosetting resin is attached to the other surface side (upper surface side of FIG. 5A) of the plate-like substrate 5b shown in FIG. The structure shown in FIG.5 (b) is obtained by performing the resin material sticking process to perform. In the resin material attaching step, an appropriate load is applied in a state where the underfill resin material 81 is appropriately heated to a temperature.

次に、ICチップ4のパッド41に予め形成してあるスタッドバンプからなるバンプ7(図6参照)と板状基板5bのIC接続用電極54との位置合わせを行ってから、ICチップ4と板状基板5bの上記他面との間にアンダーフィル用樹脂材81を介在させた形で加熱およびICチップ4への荷重の印加を行うことでICチップ4のパッド41上のバンプ7を板状基板5bのIC接続用電極54に熱圧着するのと同時にアンダーフィル用樹脂材81を熱硬化させることでアンダーフィル8を形成するIC実装工程を行うことにより、図5(c)に示す構造を得る。要するに、IC実装工程では、板状基板5bの上記他面側にICチップ4をフリップチップ実装している。なお、バンプ7は、スタッドバンプに限らず、めっきバンプでもよい。   Next, after aligning the bumps 7 (see FIG. 6) made of stud bumps formed in advance on the pads 41 of the IC chip 4 with the IC connection electrodes 54 of the plate-like substrate 5b, the IC chip 4 and The bump 7 on the pad 41 of the IC chip 4 is formed by heating and applying a load to the IC chip 4 with the underfill resin material 81 interposed between the other surface of the plate-like substrate 5b. The structure shown in FIG. 5C is obtained by performing an IC mounting step of forming the underfill 8 by thermosetting the resin material 81 for underfill at the same time as thermocompression bonding to the IC connection electrode 54 of the substrate 5b. Get. In short, in the IC mounting process, the IC chip 4 is flip-chip mounted on the other surface side of the plate-like substrate 5b. The bumps 7 are not limited to stud bumps, and may be plated bumps.

その後、図4(a)に示すように筒状基板5aの基板間結合用電極56上に接合部58となる半田を塗布してから、図5(c)の状態の板状基板5bの基板間結合用電極57と筒状基板5aの基板間結合用電極56とを位置合わせしてリフローを行う(半田実装を行う)ことで板状基板5bと筒状基板5aとを機械的且つ電気的に結合する基板間結合工程を行うことにより、図4(b)に示す構造を得る。   Thereafter, as shown in FIG. 4 (a), solder to be a joint 58 is applied on the inter-substrate coupling electrode 56 of the cylindrical substrate 5a, and then the substrate of the plate-like substrate 5b in the state of FIG. 5 (c). The plate-like substrate 5b and the cylindrical substrate 5a are mechanically and electrically connected by aligning the inter-electrode 57 and the inter-substrate coupling electrode 56 of the cylindrical substrate 5a and performing reflow (solder mounting). The structure shown in FIG. 4B is obtained by performing the inter-substrate bonding step for bonding to the substrate.

次に、板状基板5bの上記一面側にスタッドバンプ法によりスタッドバンプからなるバンプ9を形成するバンプ形成工程を行うことにより、図4(c)に示す構造を得る。   Next, by performing a bump forming step for forming bumps 9 made of stud bumps by the stud bump method on the one surface side of the plate-like substrate 5b, the structure shown in FIG. 4C is obtained.

その後、センサ素子Aの外部接続用電極25および板状基板5bのセンサ接続用電極53上に形成したバンプ9それぞれにアルゴンのプラズマ若しくはイオンビーム若しくは原子ビームを真空中で照射して表面を清浄化・活性化する活性化工程を行ってから、センサ素子Aの外部接続用電極25とバンプ9とを位置合わせしセンサ素子Aに対して常温で荷重を印加することで外部接続用電極25とバンプ9とを常温接合するセンサ実装工程を行うことにより、図4(d)に示す構造の加速度センサモジュールを得る。要するに、センサ実装工程では、センサ素子Aを板状基板5bの上記一面側にフリップチップ実装している。   Thereafter, the bumps 9 formed on the external connection electrode 25 of the sensor element A and the sensor connection electrode 53 of the plate-like substrate 5b are each irradiated with argon plasma, ion beam or atomic beam in vacuum to clean the surface. After performing the activation process to be activated, the external connection electrode 25 and the bump 9 of the sensor element A are aligned, and a load is applied to the sensor element A at room temperature to thereby apply the external connection electrode 25 and the bump. By performing a sensor mounting process in which the sensor 9 is bonded at room temperature, an acceleration sensor module having a structure shown in FIG. 4D is obtained. In short, in the sensor mounting process, the sensor element A is flip-chip mounted on the one surface side of the plate-like substrate 5b.

以上説明した本実施形態の加速度センサモジュールでは、センサ素子AおよびICチップ4を外部回路と接続するための配線が形成されセンサ素子Aが収納されるパッケージ5を、センサ素子Aが内側に配置される筒状基板5aと、筒状基板5aの軸方向の上記一端側に配置される板状基板5bとで構成し、板状基板5bの上記一面側にセンサ素子Aがフリップチップ実装されるとともに、上記他面側にICチップ4がフリップチップ実装され、上記配線と電気的に接続された外部回路接続用の端子55が筒状基板5aの軸方向の上記他端側に形成されているので、図19に示した従来構成に比べて、ICチップ4の平面サイズを小さくすることなく回路基板への実装面積をより小さくすることができる。   In the acceleration sensor module of the present embodiment described above, the sensor element A and the IC chip 4 are formed on the inner side of the package 5 in which the wiring for connecting the sensor element A and the IC chip 4 to the external circuit is formed and the sensor element A is accommodated. A cylindrical substrate 5a and a plate-like substrate 5b arranged on the one end side in the axial direction of the cylindrical substrate 5a. The sensor element A is flip-chip mounted on the one surface side of the plate-like substrate 5b. Since the IC chip 4 is flip-chip mounted on the other surface side, and an external circuit connection terminal 55 electrically connected to the wiring is formed on the other end side in the axial direction of the cylindrical substrate 5a. Compared with the conventional configuration shown in FIG. 19, the mounting area on the circuit board can be further reduced without reducing the planar size of the IC chip 4.

なお、上述の加速度センサモジュールの製造方法によれば、センサ実装工程において平面サイズの小さなセンサ素子Aの外部接続用電極25とバンプ9とを常温接合するようにしているので、センサ素子Aと板状基板5bとの線膨張率差に起因した残留応力の低減が可能となり、センサ素子Aのセンサ特性の変動を抑制することができる。また、センサ素子Aを板状基板5bに実装する際には、ICチップ4と板状基板5bとの間にアンダーフィル8が介在しているので、センサ素子Aへの荷重の印加時にICチップ4が破損したりICチップ4と板状基板5bとの接続信頼性が低下するのを防止することができるとともに、バンプ9とセンサ接続用電極53との接続信頼性を高めることができセンサ素子Aと板状基板5bとの接続信頼性を高めることができる。   According to the method for manufacturing the acceleration sensor module described above, since the external connection electrodes 25 and the bumps 9 of the sensor element A having a small planar size are bonded at room temperature in the sensor mounting process, the sensor element A and the plate The residual stress due to the difference in linear expansion coefficient with the substrate 5b can be reduced, and fluctuations in sensor characteristics of the sensor element A can be suppressed. Further, when the sensor element A is mounted on the plate-like substrate 5b, since the underfill 8 is interposed between the IC chip 4 and the plate-like substrate 5b, the IC chip is applied when a load is applied to the sensor element A. 4 can be prevented from being damaged or the connection reliability between the IC chip 4 and the plate-like substrate 5b can be prevented, and the connection reliability between the bump 9 and the sensor connection electrode 53 can be increased. The connection reliability between A and the plate-like substrate 5b can be improved.

(実施形態2)
本実施形態のセンサモジュールの基本構成は、実施形態1の加速度センサモジュールと同じであり、製造方法が相違するので、製造方法について図17および図18を参照しながら説明する。なお、実施形態1と同様の構成要素には同一の符号を付し、製造方法についても実施形態1と同様の工程については説明を適宜省略する。
(Embodiment 2)
The basic configuration of the sensor module of the present embodiment is the same as that of the acceleration sensor module of the first embodiment, and the manufacturing method is different. Therefore, the manufacturing method will be described with reference to FIGS. 17 and 18. In addition, the same code | symbol is attached | subjected to the component similar to Embodiment 1, and description is abbreviate | omitted suitably about the process similar to Embodiment 1 also about a manufacturing method.

まず、図18(a)に示す板状基板5bの上記他面側(図18(a)の上面側)に未硬化の熱硬化性樹脂からなるシート状のアンダーフィル用樹脂材81を貼着する樹脂材貼着工程を行うことにより、図18(b)に示す構造を得る。   First, a sheet-like underfill resin material 81 made of an uncured thermosetting resin is attached to the other surface side (upper surface side of FIG. 18A) of the plate-like substrate 5b shown in FIG. The structure shown in FIG.18 (b) is obtained by performing the resin material sticking process to perform.

次に、ICチップ4のパッド41に予め形成してあるスタッドバンプからなるバンプ7(図6参照)と板状基板5bのIC接続用電極54との位置合わせを行ってから、ICチップ4と板状基板5bの上記他面との間にアンダーフィル用樹脂材81を介在させた形で加熱およびICチップ4への荷重の印加を行うことでICチップ4のパッド41上のバンプ7を板状基板5bのIC接続用電極54に熱圧着するのと同時にアンダーフィル用樹脂材81を熱硬化させることでアンダーフィル8を形成するIC実装工程を行うことにより、図18(c)に示す構造を得る。   Next, after aligning the bumps 7 (see FIG. 6) made of stud bumps formed in advance on the pads 41 of the IC chip 4 with the IC connection electrodes 54 of the plate-like substrate 5b, the IC chip 4 and The bump 7 on the pad 41 of the IC chip 4 is formed by heating and applying a load to the IC chip 4 with the underfill resin material 81 interposed between the other surface of the plate-like substrate 5b. 18C by performing an IC mounting process for forming the underfill 8 by thermosetting the resin material 81 for underfill at the same time as thermocompression bonding to the IC connection electrode 54 of the substrate 5b. Get.

続いて、板状基板5bの上記一面側にスタッドバンプ法によりスタッドバンプからなるバンプ9を形成するバンプ形成工程を行うことにより、図18(d)に示す構造を得る。   Subsequently, by performing a bump forming step of forming bumps 9 made of stud bumps by the stud bump method on the one surface side of the plate-like substrate 5b, the structure shown in FIG. 18D is obtained.

その後、図17(a)に示すように筒状基板5aの基板間結合用電極56上に接合部58となる半田を塗布してから、図18(d)の状態の板状基板5bの基板間結合用電極57と筒状基板5aの基板間結合用電極56とを位置合わせしてリフローを行う(半田実装を行う)ことで板状基板5bと筒状基板5aとを機械的且つ電気的に結合する基板間結合工程を行うことにより、図17(b)に示す構造を得る。   Thereafter, as shown in FIG. 17 (a), solder to be the joining portion 58 is applied onto the inter-substrate coupling electrode 56 of the cylindrical substrate 5a, and then the substrate of the plate-like substrate 5b in the state of FIG. 18 (d). The plate-like substrate 5b and the cylindrical substrate 5a are mechanically and electrically connected by aligning the inter-electrode 57 and the inter-substrate coupling electrode 56 of the cylindrical substrate 5a and performing reflow (solder mounting). The structure shown in FIG. 17B is obtained by performing the inter-substrate bonding step for bonding to the substrate.

次に、センサ素子Aの外部接続用電極25および板状基板5bのセンサ接続用電極53上に形成したバンプ9それぞれにアルゴンのプラズマ若しくはイオンビーム若しくは原子ビームを真空中で照射して表面を清浄化・活性化する活性化工程を行ってから、センサ素子Aの外部接続用電極25とバンプ9とを位置合わせしセンサ素子Aに対して常温で荷重を印加することで外部接続用電極25とバンプ9とを常温接合するセンサ実装工程を行うことにより、図17(c)に示す構造の加速度センサモジュールを得る。要するに、センサ実装工程では、センサ素子Aを板状基板5bの上記一面側にフリップチップ実装している。   Next, the surface of the bump 9 formed on the external connection electrode 25 of the sensor element A and the sensor connection electrode 53 of the plate-like substrate 5b is irradiated with argon plasma, ion beam or atomic beam in vacuum to clean the surface. The external connection electrode 25 and the bump 9 of the sensor element A are aligned with each other and a load is applied to the sensor element A at room temperature after performing the activation process of activation / activation. An acceleration sensor module having a structure shown in FIG. 17C is obtained by performing a sensor mounting process for bonding the bumps 9 at room temperature. In short, in the sensor mounting process, the sensor element A is flip-chip mounted on the one surface side of the plate-like substrate 5b.

要するに、本実施形態の加速度センサモジュールの製造方法では、IC実装工程と基板間結合工程との間に、板状基板5bの上記一面側にセンサ素子実装用のバンプ9を形成するバンプ形成工程を行っている点が実施形態1にて説明した製造方法とは異なる。   In short, in the method of manufacturing the acceleration sensor module according to the present embodiment, a bump forming step of forming the sensor element mounting bumps 9 on the one surface side of the plate-like substrate 5b is performed between the IC mounting step and the inter-substrate coupling step. This is different from the manufacturing method described in the first embodiment.

しかして、本実施形態の加速度センサモジュールの製造方法によれば、板状基板5bの上記一面側にセンサ素子実装用のバンプ9をスタッドバンプ法により形成する際に、実施形態1のように基板間結合工程の後でバンプ9を形成する場合に比べてバンプ9の形成が容易になる。   Thus, according to the method of manufacturing the acceleration sensor module of the present embodiment, when the bumps 9 for mounting the sensor elements are formed on the one surface side of the plate-like substrate 5b by the stud bump method, the substrate as in the first embodiment is used. Compared with the case where the bumps 9 are formed after the inter-bonding process, the formation of the bumps 9 becomes easier.

ところで、上述の各実施形態では、板状基板5bとしてフレキシブルプリント配線板を用いているが、板状基板5bは、フレキシブルプリント配線板に限らず、例えば、シリコン基板を用いてもよい。   By the way, in each above-mentioned embodiment, although the flexible printed wiring board is used as the plate-shaped board | substrate 5b, the plate-shaped board | substrate 5b is not restricted to a flexible printed wiring board, For example, you may use a silicon substrate.

また、各実施形態では、センサ素子Aであるセンサエレメントとしてピエゾ抵抗形の加速度センサエレメントを例示したが、本発明の技術思想は、ピエゾ抵抗形の加速度センサエレメントに限らず、例えば、容量形の加速度センサエレメントやジャイロセンサエレメントなど他のセンサエレメントにも適用でき、容量形の加速度センサエレメントやジャイロセンサエレメントでは、可動電極を設けた重り部や可動電極を兼ねる重り部などが可動部を構成し、固定電極と可動電極とによりセンシング部を構成することとなる。   In each embodiment, the piezoresistive acceleration sensor element is exemplified as the sensor element that is the sensor element A. However, the technical idea of the present invention is not limited to the piezoresistive acceleration sensor element. It can also be applied to other sensor elements such as acceleration sensor elements and gyro sensor elements. In capacitive acceleration sensor elements and gyro sensor elements, the weight part with a movable electrode or the weight part that also serves as the movable electrode constitutes the movable part. The sensing unit is constituted by the fixed electrode and the movable electrode.

実施形態1の加速度センサモジュールを示し、(a)は概略平面図、(b)は概略断面図である。The acceleration sensor module of Embodiment 1 is shown, (a) is a schematic plan view, (b) is a schematic sectional drawing. 同上の加速度センサモジュールの概略下面図である。It is a schematic bottom view of an acceleration sensor module same as the above. 同上の加速度センサモジュールの一部破断した概略斜視図である。It is the schematic perspective view which a part of acceleration sensor module same as the above fractured. 同上の加速度センサモジュールの製造方法を説明するための主要工程断面図である。It is principal process sectional drawing for demonstrating the manufacturing method of an acceleration sensor module same as the above. 同上の加速度センサモジュールの製造方法を説明するための主要工程断面図である。It is principal process sectional drawing for demonstrating the manufacturing method of an acceleration sensor module same as the above. 同上の加速度センサモジュールの製造方法の説明図である。It is explanatory drawing of the manufacturing method of an acceleration sensor module same as the above. 同上におけるセンサ素子を示し、(a)は概略平面図、(b)は(a)のD−D’概略断面図である。The sensor element in the same as above is shown, (a) is a schematic plan view, (b) is a D-D 'schematic sectional view of (a). 同上におけるセンサ素子を示し、(a)は図7(b)の要部拡大図、(b)は図7(a)のC−C’概略断面図である。The sensor element in the same as above is shown, (a) is an enlarged view of the main part of FIG. 7 (b), (b) is a schematic cross-sectional view of C-C 'of FIG. 7 (a). 同上におけるセンサ基板を示し、(a)は概略平面図、(b)は(a)のB−D’概略断面図である。The sensor board | substrate in the same is shown, (a) is a schematic plan view, (b) is B-D 'schematic sectional drawing of (a). 同上におけるセンサ基板を示し、(a)は図9(a)のD−D’概略断面図、(b)は図9(a)のC−C’概略断面図である。The sensor board | substrate in the same as the above is shown, (a) is D-D 'schematic sectional drawing of Fig.9 (a), (b) is C-C' schematic sectional drawing of Fig.9 (a). 同上におけるセンサ基板を示す概略下面図である。It is a schematic bottom view which shows the sensor board | substrate in the same as the above. 同上におけるセンサ基板の回路図である。It is a circuit diagram of the sensor board | substrate in the same as the above. 同上における貫通孔配線形成基板を示し、(a)は概略平面図、(b)は(a)のD−D’概略断面図である。The through-hole wiring formation board | substrate in the same as the above is shown, (a) is a schematic plan view, (b) is D-D 'schematic sectional drawing of (a). 同上における貫通孔配線形成基板を示し、図13(b)の要部拡大図である。The through-hole wiring formation board | substrate in the same as the above is shown, and it is the principal part enlarged view of FIG.13 (b). 同上における貫通孔配線形成基板の下面図である。It is a bottom view of the through-hole wiring formation board in the same as the above. 同上におけるカバー基板を示し、(a)は概略平面図、(b)は(a)のD−D’概略断面図である。The cover board | substrate in the same as the above is shown, (a) is a schematic plan view, (b) is D-D 'schematic sectional drawing of (a). 実施形態2の加速度センサモジュールの製造方法を説明するための主要工程断面図である。It is a main process sectional view for explaining the manufacturing method of the acceleration sensor module of Embodiment 2. 同上の加速度センサモジュールの製造方法を説明するための主要工程断面図である。It is principal process sectional drawing for demonstrating the manufacturing method of an acceleration sensor module same as the above. 従来例を示す概略断面図である。It is a schematic sectional drawing which shows a prior art example.

符号の説明Explanation of symbols

A センサ素子
4 ICチップ
5 パッケージ
5a 筒状基板
5b 板状基板
8 アンダーフィル
55 端子
A sensor element 4 IC chip 5 package 5a cylindrical substrate 5b plate substrate 8 underfill 55 terminal

Claims (3)

センサ素子と、センサ素子の出力信号を信号処理する信号処理回路が形成されたICチップと、センサ素子およびICチップを外部回路と接続するための配線が形成されセンサ素子が収納されるパッケージとを備え、パッケージは、センサ素子が内側に配置される筒状基板と、筒状基板の軸方向の一端側に配置される板状基板とで構成され、板状基板の一面側にセンサ素子がフリップチップ実装されるとともに、他面側にICチップがフリップチップ実装され、前記配線と電気的に接続された外部回路接続用の端子が筒状基板の軸方向の他端側に形成されてなることを特徴とするセンサモジュール。   An IC chip on which a sensor element, a signal processing circuit for processing an output signal of the sensor element are formed, and a package in which wiring for connecting the sensor element and the IC chip to an external circuit is formed and the sensor element is stored The package includes a cylindrical substrate on which the sensor element is disposed on the inside and a plate-shaped substrate disposed on one end side in the axial direction of the cylindrical substrate, and the sensor element is flipped on one surface side of the plate-shaped substrate. In addition to chip mounting, an IC chip is flip-chip mounted on the other surface side, and an external circuit connection terminal electrically connected to the wiring is formed on the other end side in the axial direction of the cylindrical substrate. A sensor module. 請求項1記載のセンサモジュールの製造方法であって、板状基板の前記他面側にICチップをフリップチップ実装するIC実装工程と、IC実装工程の後で板状基板と筒状基板とを機械的且つ電気的に結合する基板間結合工程と、基板間結合工程の後でセンサ素子を板状基板の前記一面側にフリップチップ実装するセンサ実装工程とを備えることを特徴とするセンサモジュールの製造方法。   2. The sensor module manufacturing method according to claim 1, wherein an IC mounting step of flip-chip mounting an IC chip on the other surface side of the plate-shaped substrate, and a plate-shaped substrate and a cylindrical substrate after the IC mounting step are performed. A sensor module comprising: an inter-substrate coupling step for mechanically and electrically coupling; and a sensor mounting step for flip-chip mounting a sensor element on the one side of the plate-like substrate after the inter-substrate coupling step. Production method. 前記IC実装工程と前記基板間結合工程との間に、前記板状基板の前記一面側にセンサ素子実装用のバンプを形成するバンプ形成工程を備え、前記センサ実装工程では、前記センサ素子を前記バンプ形成工程にて形成されたバンプを介して前記板状基板にフリップチップ実装することを特徴とする請求項2記載のセンサモジュールの製造方法。   Between the IC mounting step and the inter-substrate coupling step, a bump forming step of forming a bump for mounting a sensor element on the one surface side of the plate-like substrate is provided, and in the sensor mounting step, the sensor element is 3. The method of manufacturing a sensor module according to claim 2, wherein flip chip mounting is performed on the plate-like substrate through bumps formed in a bump forming step.
JP2005371089A 2005-12-22 2005-12-22 Sensor module and manufacturing method thereof Expired - Fee Related JP4844118B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005371089A JP4844118B2 (en) 2005-12-22 2005-12-22 Sensor module and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005371089A JP4844118B2 (en) 2005-12-22 2005-12-22 Sensor module and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2007173640A JP2007173640A (en) 2007-07-05
JP4844118B2 true JP4844118B2 (en) 2011-12-28

Family

ID=38299768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005371089A Expired - Fee Related JP4844118B2 (en) 2005-12-22 2005-12-22 Sensor module and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4844118B2 (en)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001024150A (en) * 1999-07-06 2001-01-26 Sony Corp Semiconductor device
JP2001189417A (en) * 1999-12-28 2001-07-10 New Japan Radio Co Ltd Semiconductor module package
JP2002158326A (en) * 2000-11-08 2002-05-31 Apack Technologies Inc Semiconductor device and manufacturing method thereof
JP4539155B2 (en) * 2003-10-03 2010-09-08 パナソニック電工株式会社 Manufacturing method of sensor system
JP2005183854A (en) * 2003-12-24 2005-07-07 Mitsubishi Electric Corp Semiconductor sensor device and method for manufacturing the same
JP2005308631A (en) * 2004-04-23 2005-11-04 Matsushita Electric Works Ltd Semiconductor dynamic quantity sensor

Also Published As

Publication number Publication date
JP2007173640A (en) 2007-07-05

Similar Documents

Publication Publication Date Title
JP4839826B2 (en) Sensor module
JP4715503B2 (en) Manufacturing method of sensor module
JP5049253B2 (en) Semiconductor element
JP3938198B1 (en) Wafer level package structure and sensor element
JP4925275B2 (en) Semiconductor device
JP4925272B2 (en) Semiconductor device
JP5395412B2 (en) Interposer
JP3938204B1 (en) Wafer level package structure and sensor element
JP3938205B1 (en) Sensor element
JP2007263766A (en) Sensor device
JP4081496B2 (en) Wafer level package structure, acceleration sensor
JP2008008672A (en) Acceleration sensor
JP2010008172A (en) Semiconductor device
JP4844118B2 (en) Sensor module and manufacturing method thereof
JP4665733B2 (en) Sensor element
JP4816065B2 (en) Manufacturing method of sensor module
JP3938206B1 (en) Wafer level package structure and sensor element
JP5069410B2 (en) Sensor element
JP3938196B1 (en) Sensor module
JP3938203B1 (en) Sensor element and wafer level package structure
JP4000169B2 (en) Chip size package
JP2007171153A (en) Sensor element
JP4000168B2 (en) Sensor device
JP4925274B2 (en) Semiconductor device
JP2008244174A (en) Method of manufacturing sensor element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090224

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110913

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110926

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141021

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141021

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees