JP3938196B1

JP3938196B1 - Sensor module

Info

Publication number: JP3938196B1
Application number: JP2005371088A
Authority: JP
Inventors: 威中筋; 佳治佐名川; 充彦植田
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 2005-12-22
Filing date: 2005-12-22
Publication date: 2007-06-27
Anticipated expiration: 2025-12-22
Also published as: JP2007173639A

Abstract

【課題】回路基板への実装面積をより小さくすることができるセンサモジュールを提供する。
【解決手段】センサモジュールは、加速度センサエレメントからなるセンサ素子Ａと、センサ素子Ａの出力信号を信号処理する信号処理回路が形成されたＩＣチップ４と、センサ素子ＡおよびＩＣチップ４が実装される実装基板５とを備え、実装基板５は、センサ素子Ａを収納する収納凹所５１が一表面に形成され収納凹所５１の内底面５ａにセンサ素子Ａがフリップチップ実装されるとともに他表面５ｂにＩＣチップ４がフリップチップ実装されている。ＩＣチップ４と実装基板５の上記他表面５ｂとの間には、ＩＣチップ４を封止したアンダーフィル８が形成されている。実装基板５の上記一表面における収納凹所５１の周部には、ＩＣチップ４に電気的に接続されるリード電極５５が形成されている。
【選択図】図１A sensor module capable of further reducing a mounting area on a circuit board is provided.
A sensor module includes a sensor element A composed of an acceleration sensor element, an IC chip 4 on which a signal processing circuit for processing an output signal of the sensor element A is formed, and the sensor element A and the IC chip 4 are mounted. The mounting substrate 5 has a storage recess 51 for storing the sensor element A formed on one surface, the sensor element A is flip-chip mounted on the inner bottom surface 5a of the storage recess 51, and the other surface. The IC chip 4 is flip-chip mounted on 5b. An underfill 8 that seals the IC chip 4 is formed between the IC chip 4 and the other surface 5 b of the mounting substrate 5. A lead electrode 55 that is electrically connected to the IC chip 4 is formed on the periphery of the storage recess 51 on the one surface of the mounting substrate 5.
[Selection] Figure 1

Description

本発明は、センサ素子とセンサ素子の出力信号を信号処理する信号処理回路が形成されたＩＣチップとが１つの実装基板に実装されたセンサモジュールに関するものである。 The present invention relates to a sensor module in which a sensor element and an IC chip on which a signal processing circuit for processing an output signal of the sensor element is formed are mounted on one mounting board.

従来から、マイクロマシンニング技術を利用して形成されたたセンサ素子（例えば、加速度センサ、ジャイロセンサなどのＭＥＭＳ）と、当該センサ素子の出力信号を信号処理する信号処理回路が形成されたＩＣチップとを１つの実装基板に実装したセンサモジュールが提案されている（例えば、特許文献１参照）。 Conventionally, a sensor element (for example, an MEMS such as an acceleration sensor and a gyro sensor) formed by utilizing micromachining technology, and an IC chip on which a signal processing circuit for processing an output signal of the sensor element is formed Has been proposed (see, for example, Patent Document 1).

ここにおいて、特許文献１に開示されたセンサモジュールは、例えば、図１６に示すように、ジャイロセンサ（角速度センサ）からなるセンサ素子Ａ’と、ＩＣチップ４’と、センサ素子Ａ’およびＩＣチップ４’それぞれがフリップチップ実装されるＭＩＤ基板からなる実装基板５’とを備えており、実装基板５’の一表面（図１６における下面）にセンサ素子Ａ’を収納する収納凹所（以下、第１の収納凹所と称す）５１’が形成されるとともに、実装基板５’の他表面（図１６における上面）にＩＣチップ４’を収納する収納凹所（以下、第２の収納凹所と称す）５２’が形成されている。すなわち、図１６に示した構成のセンサモジュールは、実装基板５’における第１の収納凹所５１’の内底面にセンサ素子Ａ’がフリップチップ実装され、実装基板５’における第２の収納凹所５２’の内底面にＩＣチップ４’がフリップチップ実装されている。また、上述のセンサモジュールは、第１の収納凹所５１’に充填されてセンサ素子Ａ’を封止した第１の封止部６１’と、第２の収納凹所５２’に充填されてＩＣチップ４’を封止した第２の封止部６２’とを備えている。 Here, for example, as shown in FIG. 16, the sensor module disclosed in Patent Document 1 includes a sensor element A ′ composed of a gyro sensor (angular velocity sensor), an IC chip 4 ′, a sensor element A ′, and an IC chip. 4 ′, each of which includes a mounting substrate 5 ′ composed of an MID substrate on which flip chip mounting is performed, and a storage recess (hereinafter referred to as “sensor recess”) for storing the sensor element A ′ on one surface (the lower surface in FIG. 16) of the mounting substrate 5 ′. A storage recess (hereinafter referred to as a second storage recess) 51 ′ is formed in the other surface (the upper surface in FIG. 16) of the mounting substrate 5 ′. 52 ′) is formed. That is, in the sensor module having the configuration shown in FIG. 16, the sensor element A ′ is flip-chip mounted on the inner bottom surface of the first housing recess 51 ′ in the mounting substrate 5 ′, and the second housing recess in the mounting substrate 5 ′. An IC chip 4 ′ is flip-chip mounted on the inner bottom surface of the location 52 ′. The sensor module described above is filled in the first housing recess 51 ′ and the first sealing portion 61 ′ filled with the sensor element A ′ and the second housing recess 52 ′. And a second sealing portion 62 ′ that seals the IC chip 4 ′.

ところで、ＭＥＭＳとしては、加速度センサやジャイロセンサなどが広く知られており、加速度センサとしては、加速度が印加されたときのピエゾ抵抗からなるゲージ抵抗のひずみによる抵抗値の変化により加速度を検出するピエゾ抵抗形の加速度センサや、加速度が印加されたときの固定電極と可動電極との間の静電容量の変化により加速度を検出する容量形の加速度センサなどが知られている。 By the way, an acceleration sensor, a gyro sensor, and the like are widely known as MEMS, and as an acceleration sensor, a piezoelectric element that detects acceleration by a change in resistance value due to a strain of a gauge resistance composed of a piezoresistor when acceleration is applied. A resistance-type acceleration sensor, a capacitance-type acceleration sensor that detects acceleration based on a change in capacitance between a fixed electrode and a movable electrode when acceleration is applied, and the like are known.

ピエゾ抵抗形の加速度センサとしては、矩形枠状のフレーム部の内側に配置される重り部が一方向へ延長された撓み部を介してフレーム部に揺動自在に支持された片持ち式のものや、枠状のフレーム部の内側に配置される重り部が相反する２方向へ延長された一対の撓み部を介してフレーム部に揺動自在に支持された両持ち式のものなどが提案されており、近年では、枠状のフレーム部の内側に配置される重り部が四方へ延長された４つの撓み部を介してフレーム部に揺動自在に支持され、互いに直交する３方向それぞれの加速度を各別に検出可能なものも提案されている（例えば、特許文献２，３参照）。 As a piezoresistive acceleration sensor, a cantilever type is supported in such a manner that a weight portion arranged inside a rectangular frame-like frame portion is swingably supported by the frame portion via a bending portion extended in one direction. Also proposed is a dual-support type that is swingably supported by the frame portion through a pair of flexure portions that are extended in two opposite directions with weight portions arranged inside the frame-shaped frame portion. In recent years, a weight portion arranged inside a frame-like frame portion is supported by the frame portion through four flexible portions extended in four directions so as to be swingable, and accelerations in three directions orthogonal to each other. Have been proposed (see, for example, Patent Documents 2 and 3).

なお、上述のピエゾ抵抗形の加速度センサでは、重り部および撓み部が可動部を構成し、ピエゾ抵抗がセンシング部を構成している。また、容量形の加速度センサ（例えば、特許文献４参照）やジャイロセンサ（例えば、特許文献５参照）では、可動電極を設けた重り部や可動電極を兼ねる重り部などが可動部を構成しており、固定電極と可動電極とによりセンシング部を構成している。
特開２００５−１２９８８８号公報特開２００４−１０９１１４号公報特開２００４−２３３０７２号公報特開２００４−０２８９１２号公報特開２００５−２９２１１７号公報 In the piezoresistive acceleration sensor described above, the weight portion and the bending portion constitute a movable portion, and the piezoresistor constitutes a sensing portion. Further, in a capacitive acceleration sensor (see, for example, Patent Document 4) and a gyro sensor (see, for example, Patent Document 5), a weight part provided with a movable electrode, a weight part also serving as a movable electrode, and the like constitute a movable part. The sensing unit is configured by the fixed electrode and the movable electrode.
JP 2005-129888 A JP 2004-109114 A JP 2004-233072 A JP 2004-028912 A JP 2005-292117 A

ところで、図１６に示した構成のセンサモジュールでは、センサ素子Ａ’とＩＣチップ４’とが互いの厚み方向において重なるように配置されているので、両者を実装基板の同一平面上に実装する場合に比べて、実装基板の平面サイズを小型化することができ、プリント基板などの回路基板などへの実装面積を小さくすることができるという利点がある。 By the way, in the sensor module having the configuration shown in FIG. 16, since the sensor element A ′ and the IC chip 4 ′ are arranged so as to overlap each other in the thickness direction, both are mounted on the same plane of the mounting substrate. As compared with the above, there is an advantage that the planar size of the mounting board can be reduced, and the mounting area on a circuit board such as a printed board can be reduced.

しかしながら、図１６に示した構成のセンサモジュールでは、第２の収納凹所５２’の開口面積によりＩＣチップ４’の平面サイズが制限されてしまうので、同図のようにＩＣチップ４’の平面サイズがセンサ素子Ａ’の平面サイズよりも大きい場合には、第２の収納凹所５２’の内底面の面積を第１の収納凹所５１’の内底面の面積よりも大きくする必要があり、センサ素子Ａ’の平面サイズに比べて回路基板への実装面積が比較的大きくなってしまう。 However, in the sensor module having the configuration shown in FIG. 16, the planar size of the IC chip 4 ′ is limited by the opening area of the second housing recess 52 ′. When the size is larger than the planar size of the sensor element A ′, it is necessary to make the area of the inner bottom surface of the second storage recess 52 ′ larger than the area of the inner bottom surface of the first storage recess 51 ′. Therefore, the mounting area on the circuit board is relatively large compared to the planar size of the sensor element A ′.

本発明は上記事由に鑑みて為されたものであり、その目的は、回路基板への実装面積をより小さくすることができるセンサモジュールを提供することにある。 This invention is made | formed in view of the said reason, The objective is to provide the sensor module which can make the mounting area to a circuit board smaller.

請求項１の発明は、センサ素子と、センサ素子の出力信号を信号処理する信号処理回路が形成されたＩＣチップと、センサ素子およびＩＣチップが実装される実装基板とを備え、実装基板は、一面が開放された矩形箱状に形成され、平面状の内底面にセンサ素子がフリップチップ実装されるとともに平面状の外底面にＩＣチップがフリップチップ実装され、ＩＣチップと実装基板の前記外底面との間にＩＣチップを封止するアンダーフィルが形成されてなることを特徴とする。 The invention of claim 1 includes a sensor element, an IC chip on which a signal processing circuit for processing an output signal of the sensor element is formed, and a mounting substrate on which the sensor element and the IC chip are mounted . is formed in a shape box rectangle which one surface is opened, IC on an outer bottom surface of the planar shape together when the sensor element on the inner bottom surface flat is flip-chip mounted chip is flip-chip mounted, IC chip and the mounting substrate An underfill for sealing the IC chip is formed between the outer bottom surface and the outer bottom surface .

この発明によれば、実装基板は、一面が開放された矩形箱状に形成され、平面状の内底面にセンサ素子がフリップチップ実装されるとともに平面状の外底面にＩＣチップがフリップチップ実装され、ＩＣチップと実装基板の前記外底面との間にＩＣチップを封止するアンダーフィルが形成されているので、従来のように実装基板の一表面にＩＣチップを収納する収納凹所が形成されるとともに実装基板の他表面にＩＣチップを収納する収納凹所が形成されている場合に比べて、ＩＣチップの平面サイズを小さくすることなく回路基板への実装面積をより小さくすることができる。 According to the present invention, the mounting substrate is formed on one side rectangular box that is opened, planar IC chip in a plane of the outer bottom surface together when the sensor element on the inner bottom surface is flip-chip mounted flip-chip is implemented, the underfill to seal is formed an IC chip between the outer bottom surface of the IC chip and the mounting board, housing for housing the IC chip to one front surface of the mounting board as in the conventional recess And the mounting area on the circuit board can be reduced without reducing the planar size of the IC chip compared to the case where the housing recess is formed on the other surface of the mounting board. Can do.

請求項２の発明は、請求項１の発明において、前記センサ素子は、センシング部を有するセンサ基板と、センサ基板と同じ平面サイズでありセンサ基板に重なる形で接合された少なくとも１枚のパッケージ用基板とで構成され、当該少なくとも１枚のパッケージ用基板にはセンシング部に電気的に接続される貫通孔配線が形成されてなることを特徴とする。 According to a second aspect of the present invention, in the first aspect of the invention, the sensor element is for a sensor substrate having a sensing portion and at least one package having the same planar size as the sensor substrate and bonded to the sensor substrate. The at least one package substrate is formed with a through-hole wiring electrically connected to the sensing unit.

この発明によれば、前記センサ素子の平面サイズがセンサ基板の平面サイズに等しいので、前記センサ素子の平面サイズがセンサ基板の平面サイズよりも大きい場合に比べて、前記実装基板の前記内底面の面積をより小さくすることができ、回路基板への実装面積をより小さくすることが可能となる。 According to the present invention, the so planar size of the sensor element is equal to the plane size of the sensor substrate, as compared with the case the plane size of the sensor element is larger than the planar size of the sensor substrate, the inner bottom surface of the mounting board Thus, the mounting area on the circuit board can be further reduced.

請求項１の発明では、回路基板への実装面積をより小さくすることができるという効果がある。 In the invention of claim 1, there is an effect that the mounting area on the circuit board can be further reduced.

本実施形態のセンサモジュールについて図１〜図１５を参照しながら説明する。 The sensor module of this embodiment will be described with reference to FIGS.

本実施形態のセンサモジュールは、加速度センサモジュールであり、図１〜図３に示すように、加速度センサエレメントからなるセンサ素子Ａと、センサ素子Ａの出力信号を信号処理する信号処理回路が形成されたＩＣチップ４と、センサ素子ＡおよびＩＣチップ４がフリップチップ実装されるセラミック基板からなる実装基板５とを備えている。 The sensor module of the present embodiment is an acceleration sensor module, and as shown in FIGS. 1 to 3, a sensor element A composed of an acceleration sensor element and a signal processing circuit for processing an output signal of the sensor element A are formed. IC chip 4 and mounting substrate 5 made of a ceramic substrate on which sensor element A and IC chip 4 are flip-chip mounted.

上述の実装基板５は、センサ素子Ａを収納する収納凹所５１が一表面（図１（ｂ）における下面）に形成され収納凹所５１の内底面５ａにセンサ素子Ａがフリップチップ実装されるとともに他表面（図１（ｂ）における上面）５ｂにＩＣチップ４がフリップチップ実装されている。要するに、実装基板５は、一面が開放された矩形箱状の形状に形成されている。 In the mounting substrate 5 described above, the housing recess 51 for housing the sensor element A is formed on one surface (the lower surface in FIG. 1B), and the sensor element A is flip-chip mounted on the inner bottom surface 5a of the housing recess 51. In addition, the IC chip 4 is flip-chip mounted on the other surface (upper surface in FIG. 1B) 5b. In short, the mounting substrate 5 is formed in a rectangular box shape with one surface open.

また、本実施形態の加速度センサモジュールは、ＩＣチップ４と実装基板５の上記他表面５ｂとの間にＩＣチップ４を封止したアンダーフィル８が形成されている。 In the acceleration sensor module of this embodiment, an underfill 8 in which the IC chip 4 is sealed is formed between the IC chip 4 and the other surface 5 b of the mounting substrate 5.

ところで、本実施形態の加速度センサモジュールでは、ＩＣチップ４の平面サイズがセンサ素子Ａの平面サイズよりも大きく、センサ素子Ａが実装基板５の収納凹所５１内においてＩＣチップ４の投影面内に収まる形でフリップチップ実装されている。 By the way, in the acceleration sensor module of the present embodiment, the planar size of the IC chip 4 is larger than the planar size of the sensor element A, and the sensor element A is in the projection plane of the IC chip 4 in the housing recess 51 of the mounting substrate 5. It is flip-chip mounted to fit.

以下、センサ素子Ａについて詳細に説明してから、加速度センサモジュールについて具体的に説明する。 Hereinafter, the sensor element A will be described in detail, and then the acceleration sensor module will be described in detail.

センサ素子Ａは、図６に示すように、第１の半導体基板を用いて形成され後述のセンシング部を有するセンサ基板１と、第２の半導体基板を用いて形成されセンサ基板１のセンシング部に電気的に接続される複数の貫通孔配線２４を有しセンサ基板１の一表面側（図６（ｂ）の上面側）に封着された貫通孔配線形成基板（第１のパッケージ用基板）２と、第３の半導体基板を用いて形成されセンサ基板１の他表面側（図６（ｂ）の下面側）に封着されたカバー基板（第２のパッケージ用基板）３とを備えている。ここにおいて、センサ基板１および貫通孔配線形成基板２およびカバー基板３の外周形状は矩形状であり、貫通孔配線形成基板２およびカバー基板３はセンサ基板１と同じ外形寸法（平面サイズ）に形成されている。なお、図７（ａ）は図６（ｂ）の要部拡大図、図７（ｂ）は図６（ａ）のＣ−Ｃ’概略断面図である。 As shown in FIG. 6, the sensor element A is formed using a first semiconductor substrate and includes a sensor substrate 1 having a sensing unit, which will be described later, and a second semiconductor substrate. A through-hole wiring forming substrate (first package substrate) having a plurality of electrically connected through-hole wirings 24 and sealed to one surface side (upper surface side in FIG. 6B) of the sensor substrate 1 2 and a cover substrate (second package substrate) 3 formed by using a third semiconductor substrate and sealed to the other surface side of the sensor substrate 1 (the lower surface side in FIG. 6B). Yes. Here, the outer peripheral shapes of the sensor substrate 1, the through-hole wiring forming substrate 2 and the cover substrate 3 are rectangular, and the through-hole wiring forming substrate 2 and the cover substrate 3 are formed to have the same external dimensions (planar size) as the sensor substrate 1. Has been. 7A is an enlarged view of a main part of FIG. 6B, and FIG. 7B is a schematic cross-sectional view taken along the line C-C ′ of FIG.

上述のセンサ基板１は、シリコン基板からなる支持基板１０ａ上のシリコン酸化膜からなる絶縁層（埋込酸化膜）１０ｂ上にｎ形のシリコン層（活性層）１０ｃを有するＳＯＩウェハを加工することにより形成してあり、貫通孔配線形成基板２は第１のシリコンウェハを加工することにより形成し、カバー基板３は第２のシリコンウェハを加工することにより形成してある。すなわち、本実施形態では、ＳＯＩウェハが第１の半導体基板を構成し、第１のシリコンウェハが第２の半導体基板を構成し、第２のシリコンウェハが第３の半導体基板を構成している。なお、本実施形態では、ＳＯＩウェハにおける支持基板１０ａの厚さを３００μｍ〜５００μｍ程度、絶縁層１０ｂの厚さを０．３μｍ〜１．５μｍ程度、シリコン層１０ｃの厚さを４μｍ〜１０μｍ程度とし、また、第１のシリコンウェハの厚さを２００μｍ〜３００μｍ程度、第２のシリコンウェハの厚さを１００〜３００μｍ程度としてあるが、これらの数値は特に限定するものではない。また、ＳＯＩウェハの主表面であるシリコン層１０ｃの表面は（１００）面としてある。 The sensor substrate 1 described above processes an SOI wafer having an n-type silicon layer (active layer) 10c on an insulating layer (buried oxide film) 10b made of a silicon oxide film on a support substrate 10a made of a silicon substrate. The through-hole wiring forming substrate 2 is formed by processing the first silicon wafer, and the cover substrate 3 is formed by processing the second silicon wafer. That is, in this embodiment, the SOI wafer constitutes the first semiconductor substrate, the first silicon wafer constitutes the second semiconductor substrate, and the second silicon wafer constitutes the third semiconductor substrate. . In this embodiment, the thickness of the support substrate 10a in the SOI wafer is about 300 μm to 500 μm, the thickness of the insulating layer 10b is about 0.3 μm to 1.5 μm, and the thickness of the silicon layer 10c is about 4 μm to 10 μm. The thickness of the first silicon wafer is about 200 μm to 300 μm, and the thickness of the second silicon wafer is about 100 to 300 μm. However, these numerical values are not particularly limited. The surface of the silicon layer 10c, which is the main surface of the SOI wafer, is a (100) plane.

センサ基板１は、図８〜図１０に示すように、枠状（本実施形態では、矩形枠状）のフレーム部１１を備え、フレーム部１１の内側に配置される重り部１２が一表面側（図６（ｂ）および図８（ｂ）の上面側）において可撓性を有する４つの短冊状の撓み部１３を介してフレーム部１１に揺動自在に支持されている。言い換えれば、センサ基板１は、枠状のフレーム部１１の内側に配置される重り部１２が重り部１２から四方へ延長された４つの撓み部１３を介してフレーム部１１に揺動自在に支持されている。ここで、フレーム部１１は、上述のＳＯＩウェハの支持基板１０ａ、絶縁層１０ｂ、シリコン層１０ｃそれぞれを利用して形成してある。これに対して、撓み部１３は、上述のＳＯＩウェハにおけるシリコン層１０ｃを利用して形成してあり、フレーム部１１よりも十分に薄肉となっている。 As shown in FIGS. 8 to 10, the sensor substrate 1 includes a frame portion 11 having a frame shape (in this embodiment, a rectangular frame shape), and a weight portion 12 disposed inside the frame portion 11 is on one surface side. In FIG. 6 (b) and FIG. 8 (b), the frame portion 11 is supported so as to be swingable through four flexible strip-shaped bending portions 13 having flexibility. In other words, the sensor substrate 1 is swingably supported by the frame portion 11 via the four flexure portions 13 in which the weight portion 12 disposed inside the frame-shaped frame portion 11 extends from the weight portion 12 in four directions. Has been. Here, the frame portion 11 is formed using the above-described SOI wafer support substrate 10a, insulating layer 10b, and silicon layer 10c. On the other hand, the bending part 13 is formed using the silicon layer 10c in the above-described SOI wafer, and is sufficiently thinner than the frame part 11.

重り部１２は、上述の４つの撓み部１３を介してフレーム部１１に支持された直方体状のコア部１２ａと、センサ基板１の上記一表面側から見てコア部１２ａの四隅それぞれに連続一体に連結された直方体状の４つの付随部１２ｂとを有している。言い換えれば、重り部１２は、フレーム部１１の内側面に一端部が連結された各撓み部１３の他端部が外側面に連結されたコア部１２ａと、コア部１２ａと一体に形成されコア部１２ａとフレーム部１１との間の空間に配置される４つの付随部１２ｂとを有している。つまり、各付随部１２ｂは、センサ基板１の上記一表面側から見て、フレーム部１１とコア部１２ａと互いに直交する方向に延長された２つの撓み部１３，１３とで囲まれる空間に配置されており、各付随部１２ｂそれぞれとフレーム部１１との間にはスリット１４が形成され、撓み部１３を挟んで隣り合う付随部１２ｂ間の間隔が撓み部１３の幅寸法よりも長くなっている。ここにおいて、コア部１２ａは、上述のＳＯＩウェハの支持基板１０ａ、絶縁層１０ｂ、シリコン層１０ｃそれぞれを利用して形成し、各付随部１２ｂは、ＳＯＩウェハの支持基板１０ａを利用して形成してある。しかして、センサ基板１の上記一表面側において各付随部１２ｂの表面は、コア部１２ａの表面を含む平面からセンサ基板１の上記他表面側（図６（ｂ）および図８（ｂ）の下面側）へ離間して位置している。なお、センサ基板１の上述のフレーム部１１、重り部１２、各撓み部１３は、リソグラフィ技術およびエッチング技術を利用して形成すればよい。 The weight part 12 is continuously integrated with each of the rectangular parallelepiped core part 12a supported by the frame part 11 via the four flexure parts 13 and the four corners of the core part 12a when viewed from the one surface side of the sensor substrate 1. And four accompanying portions 12b having a rectangular parallelepiped shape connected to each other. In other words, the weight portion 12 is formed integrally with the core portion 12a and the core portion 12a in which the other end portion of each bending portion 13 whose one end portion is connected to the inner side surface of the frame portion 11 is connected to the outer surface. It has four accompanying parts 12b arranged in the space between the part 12a and the frame part 11. That is, each appendage portion 12b is disposed in a space surrounded by the frame portion 11 and the core portion 12a and the two bent portions 13 and 13 extending in a direction orthogonal to each other when viewed from the one surface side of the sensor substrate 1. In addition, a slit 14 is formed between each of the accompanying portions 12b and the frame portion 11, and the interval between the adjacent accompanying portions 12b with the bending portion 13 interposed therebetween is longer than the width dimension of the bending portion 13. Yes. Here, the core portion 12a is formed using the above-described SOI wafer support substrate 10a, the insulating layer 10b, and the silicon layer 10c, and each accompanying portion 12b is formed using the SOI wafer support substrate 10a. It is. Thus, the surface of each associated portion 12b on the one surface side of the sensor substrate 1 is from the plane including the surface of the core portion 12a to the other surface side of the sensor substrate 1 (see FIGS. 6B and 8B). (Lower surface side). Note that the above-described frame portion 11, weight portion 12, and each bending portion 13 of the sensor substrate 1 may be formed using a lithography technique and an etching technique.

ところで、図８（ａ），（ｂ）それぞれの右下に示したように、センサ基板１の上記一表面に平行な面内でフレーム部１１の一辺に沿った一方向をｘ軸の正方向、この一辺に直交する辺に沿った一方向をｙ軸の正方向、センサ基板１の厚み方向の一方向をｚ軸の正方向と規定すれば、重り部１２は、ｘ軸方向に延長されてコア部１２ａを挟む２つ１組の撓み部１３，１３と、ｙ軸方向に延長されてコア部１２ａを挟む２つ１組の撓み部１３，１３とを介してフレーム部１１に支持されていることになる。なお、上述のｘ軸、ｙ軸、ｚ軸の３軸により規定した直交座標では、センサ基板１において上述のシリコン層１０ｃにより形成された部分の表面における重り部１２の中心位置を原点としている。 By the way, as shown in the lower right of each of FIGS. 8A and 8B, one direction along one side of the frame portion 11 in a plane parallel to the one surface of the sensor substrate 1 is the positive direction of the x-axis. If one direction along the side orthogonal to the one side is defined as the positive direction of the y-axis and one direction of the thickness direction of the sensor substrate 1 is defined as the positive direction of the z-axis, the weight portion 12 is extended in the x-axis direction. The pair of flexible portions 13 and 13 sandwiching the core portion 12a and the pair of flexible portions 13 and 13 extending in the y-axis direction and sandwiching the core portion 12a are supported by the frame portion 11. Will be. In the orthogonal coordinates defined by the three axes of the above-described x axis, y axis, and z axis, the center position of the weight portion 12 on the surface of the portion of the sensor substrate 1 formed by the silicon layer 10c is the origin.

重り部１２のコア部１２ａからｘ軸の正方向に延長された撓み部１３（図８（ａ）の右側の撓み部１３）は、コア部１２ａ近傍に２つ１組のピエゾ抵抗Ｒｘ２，Ｒｘ４が形成されるとともに、フレーム部１１近傍に１つのピエゾ抵抗Ｒｚ２が形成されている。一方、重り部１２のコア部１２ａからｘ軸の負方向に延長された撓み部１３（図８（ａ）の左側の撓み部１３）は、コア部１２ａ近傍に２つ１組のピエゾ抵抗Ｒｘ１，Ｒｘ３が形成されるとともに、フレーム部１１近傍に１つのピエゾ抵抗Ｒｚ３が形成されている。ここに、コア部１２ａ近傍に形成された４つのピエゾ抵抗Ｒｘ１，Ｒｘ２，Ｒｘ３，Ｒｘ４は、ｘ軸方向の加速度を検出するために形成されたもので、平面形状が細長の長方形状であって、長手方向が撓み部１３の長手方向に一致するように形成してあり、図１１における左側のブリッジ回路Ｂｘを構成するように配線（センサ基板１に形成されている拡散層配線、金属配線１７など）によって接続されている。なお、ピエゾ抵抗Ｒｘ１〜Ｒｘ４は、ｘ軸方向の加速度がかかったときに撓み部１３において応力が集中する応力集中領域に形成されている。 The bending portion 13 (the bending portion 13 on the right side of FIG. 8A) extended from the core portion 12a of the weight portion 12 in the positive direction of the x-axis is a pair of piezoresistors Rx2 and Rx4 in the vicinity of the core portion 12a. Is formed, and one piezoresistor Rz2 is formed in the vicinity of the frame portion 11. On the other hand, the bending portion 13 (the bending portion 13 on the left side of FIG. 8A) extended from the core portion 12a of the weight portion 12 in the negative direction of the x-axis is a pair of piezoresistors Rx1 in the vicinity of the core portion 12a. , Rx3 are formed, and one piezoresistor Rz3 is formed in the vicinity of the frame portion 11. Here, the four piezoresistors Rx1, Rx2, Rx3, and Rx4 formed in the vicinity of the core portion 12a are formed to detect acceleration in the x-axis direction, and the planar shape is an elongated rectangular shape. The wiring is formed so that the longitudinal direction coincides with the longitudinal direction of the bending portion 13 and wiring (diffuse layer wiring, metal wiring 17 formed on the sensor substrate 1 is formed so as to constitute the left bridge circuit Bx in FIG. Etc.). Note that the piezoresistors Rx1 to Rx4 are formed in a stress concentration region where stress is concentrated in the bent portion 13 when acceleration in the x-axis direction is applied.

また、重り部１２のコア部１２ａからｙ軸の正方向に延長された撓み部１３（図８（ａ）の上側の撓み部１３）はコア部１２ａ近傍に２つ１組のピエゾ抵抗Ｒｙ１，Ｒｙ３が形成されるとともに、フレーム部１１近傍に１つのピエゾ抵抗Ｒｚ１が形成されている。一方、重り部１２のコア部１２ａからｙ軸の負方向に延長された撓み部１３（図８（ａ）の下側の撓み部１３）はコア部１２ａ近傍に２つ１組のピエゾ抵抗Ｒｙ２，Ｒｙ４が形成されるとともに、フレーム部１１側の端部に１つのピエゾ抵抗Ｒｚ４が形成されている。ここに、コア部１２ａ近傍に形成された４つのピエゾ抵抗Ｒｙ１，Ｒｙ２，Ｒｙ３，Ｒｙ４は、ｙ軸方向の加速度を検出するために形成されたもので、平面形状が細長の長方形状であって、長手方向が撓み部１３の長手方向に一致するように形成してあり、図１１における中央のブリッジ回路Ｂｙを構成するように配線（センサ基板１に形成されている拡散層配線、金属配線１７など）によって接続されている。なお、ピエゾ抵抗Ｒｙ１〜Ｒｙ４は、ｙ軸方向の加速度がかかったときに撓み部１３において応力が集中する応力集中領域に形成されている。 Further, the bending portion 13 (the upper bending portion 13 in FIG. 8A) extended from the core portion 12a of the weight portion 12 in the positive direction of the y-axis is a pair of piezoresistors Ry1, in the vicinity of the core portion 12a. Ry3 is formed, and one piezoresistor Rz1 is formed in the vicinity of the frame portion 11. On the other hand, the bending portion 13 (the lower bending portion 13 in FIG. 8A) extended from the core portion 12a of the weight portion 12 in the negative direction of the y-axis is a pair of piezoresistors Ry2 in the vicinity of the core portion 12a. , Ry4 are formed, and one piezoresistor Rz4 is formed at the end on the frame part 11 side. Here, the four piezoresistors Ry1, Ry2, Ry3, and Ry4 formed in the vicinity of the core portion 12a are formed to detect acceleration in the y-axis direction, and the planar shape is an elongated rectangular shape. The wiring is formed so that the longitudinal direction coincides with the longitudinal direction of the bending portion 13, and the wiring (the diffusion layer wiring formed on the sensor substrate 1, the metal wiring 17 is formed so as to constitute the central bridge circuit By in FIG. 11. Etc.). Note that the piezoresistors Ry1 to Ry4 are formed in a stress concentration region where stress is concentrated in the flexure 13 when acceleration in the y-axis direction is applied.

また、フレーム部１１近傍に形成された４つのピエゾ抵抗Ｒｚ１，Ｒｚ２，Ｒｚ３，Ｒｚ４は、ｚ軸方向の加速度を検出するために形成されたものであり、図１１における右側のブリッジ回路Ｂｚを構成するように配線（センサ基板１に形成されている拡散層配線、金属配線１７など）によって接続されている。ただし、２つ１組となる撓み部１３，１３のうち一方の組の撓み部１３，１３に形成したピエゾ抵抗Ｒｚ１，Ｒｚ４は長手方向が撓み部１３，１３の長手方向と一致するように形成されているのに対して、他方の組の撓み部１３，１３に形成したピエゾ抵抗Ｒｚ２，Ｒｚ３は長手方向が撓み部１３，１３の幅方向（短手方向）と一致するように形成されている。 Further, the four piezoresistors Rz1, Rz2, Rz3, and Rz4 formed in the vicinity of the frame portion 11 are formed to detect acceleration in the z-axis direction, and constitute the right bridge circuit Bz in FIG. Thus, they are connected by wiring (a diffusion layer wiring formed on the sensor substrate 1, a metal wiring 17 or the like). However, the piezoresistors Rz1 and Rz4 formed in one set of the bent portions 13 and 13 of the two bent portions 13 and 13 are formed so that the longitudinal direction thereof coincides with the longitudinal direction of the bent portions 13 and 13. On the other hand, the piezoresistors Rz2 and Rz3 formed in the other set of flexures 13 and 13 are formed such that the longitudinal direction coincides with the width direction (short direction) of the flexures 13 and 13. Yes.

なお、図６〜図８では、センサ基板１における金属配線１７のうち第１の接続用接合金属層１９近傍の部位のみを図示してあり、拡散層配線の図示は省略してある。 6-8, only the site | part of the metal wiring 17 in the sensor board | substrate 1 vicinity of the 1st joining metal layer 19 for connection is shown in figure, and illustration of a diffused layer wiring is abbreviate | omitted.

ここで、センサ基板１の動作の一例について説明する。 Here, an example of the operation of the sensor substrate 1 will be described.

いま、センサ基板１に加速度がかかっていない状態で、センサ基板１に対してｘ軸の正方向に加速度がかかったとすると、ｘ軸の負方向に作用する重り部１２の慣性力によってフレーム部１１に対して重り部１２が変位し、結果的にｘ軸方向を長手方向とする撓み部１３，１３が撓んで当該撓み部１３，１３に形成されているピエゾ抵抗Ｒｘ１〜Ｒｘ４の抵抗値が変化することになる。この場合、ピエゾ抵抗Ｒｘ１，Ｒｘ３は引張応力を受け、ピエゾ抵抗Ｒｘ２，Ｒｘ４は圧縮応力を受ける。一般的にピエゾ抵抗は引張応力を受けると抵抗値（抵抗率）が増大し、圧縮応力を受けると抵抗値（抵抗率）が減少する特性を有しているので、ピエゾ抵抗Ｒｘ１，Ｒｘ３は抵抗値が増大し、ピエゾ抵抗Ｒｘ２，Ｒｘ４は抵抗値が減少することになる。したがって、図１１に示した一対の入力端子ＶＤＤ，ＧＮＤ間に外部電源から一定の直流電圧を印加しておけば、図１１に示した左側のブリッジ回路Ｂｘの出力端子Ｘ１，Ｘ２間の電位差がｘ軸方向の加速度の大きさに応じて変化する。同様に、ｙ軸方向の加速度がかかった場合には図１１に示した中央のブリッジ回路Ｂｙの出力端子Ｙ１，Ｙ２間の電位差がｙ軸方向の加速度の大きさに応じて変化し、ｚ軸方向の加速度がかかった場合には図１１に示した右側のブリッジ回路Ｂｚの出力端子Ｚ１，Ｚ２間の電位差がｚ軸方向の加速度の大きさに応じて変化する。しかして、上述のセンサ基板１は、各ブリッジ回路Ｂｘ〜Ｂｚそれぞれの出力電圧の変化を検出することにより、当該センサ基板１に作用したｘ軸方向、ｙ軸方向、ｚ軸方向それぞれの加速度を検出することができる。本実施形態では、重り部１２と各撓み部１３とで可動部を構成しており、各ピエゾ抵抗Ｒｘ１〜Ｒｘ４，Ｒｙ１〜Ｒｙ４，Ｒｚ１〜Ｒｚ４それぞれが、センサ基板１におけるセンシング部を構成している。 Now, assuming that acceleration is applied to the sensor substrate 1 in the positive x-axis direction while no acceleration is applied to the sensor substrate 1, the frame portion 11 is caused by the inertial force of the weight 12 acting in the negative x-axis direction. Accordingly, the weight 12 is displaced, and as a result, the bending portions 13 and 13 whose longitudinal direction is the x-axis direction are bent, and the resistance values of the piezoresistors Rx1 to Rx4 formed in the bending portions 13 and 13 are changed. Will do. In this case, the piezoresistors Rx1 and Rx3 are subjected to tensile stress, and the piezoresistors Rx2 and Rx4 are subjected to compressive stress. In general, a piezoresistor has a characteristic that a resistance value (resistivity) increases when subjected to a tensile stress, and a resistance value (resistivity) decreases when subjected to a compressive stress. Therefore, the piezoresistors Rx1 and Rx3 are resistant. The value increases, and the resistance values of the piezoresistors Rx2 and Rx4 decrease. Therefore, if a constant DC voltage is applied between the pair of input terminals VDD and GND shown in FIG. 11 from the external power supply, the potential difference between the output terminals X1 and X2 of the left bridge circuit Bx shown in FIG. It changes according to the magnitude of the acceleration in the x-axis direction. Similarly, when acceleration in the y-axis direction is applied, the potential difference between the output terminals Y1 and Y2 of the central bridge circuit By shown in FIG. 11 changes according to the magnitude of acceleration in the y-axis direction, and the z-axis When the acceleration in the direction is applied, the potential difference between the output terminals Z1 and Z2 of the right bridge circuit Bz shown in FIG. 11 changes according to the magnitude of the acceleration in the z-axis direction. Thus, the above-described sensor substrate 1 detects the change in the output voltage of each of the bridge circuits Bx to Bz, so that the acceleration in the x-axis direction, the y-axis direction, and the z-axis direction that acted on the sensor substrate 1 is detected. Can be detected. In this embodiment, the weight part 12 and each bending part 13 comprise a movable part, and each piezoresistor Rx1 to Rx4, Ry1 to Ry4, Rz1 to Rz4 constitutes a sensing part in the sensor substrate 1. Yes.

ところで、センサ基板１は、図１１に示すように、上述の３つのブリッジ回路Ｂｘ，Ｂｙ，Ｂｚに共通の２つの入力端子ＶＤＤ，ＧＮＤと、ブリッジ回路Ｂｘの２つの出力端子Ｘ１，Ｘ２と、ブリッジ回路Ｂｙの２つの出力端子Ｙ１，Ｙ２と、ブリッジ回路Ｂｚの２つの出力端子Ｚ１，Ｚ２とを備えており、これらの各入力端子ＶＤＤ，ＧＮＤおよび各出力端子Ｘ１，Ｘ２，Ｙ１，Ｙ２，Ｚ１，Ｚ２が、上記一表面側（つまり、貫通孔配線形成基板２側）に第１の接続用接合金属層１９として設けられており、貫通孔配線形成基板２に形成された貫通孔配線２４と電気的に接続されている。すなわち、センサ基板１には、８つの接続用接合金属層１９が形成され、貫通孔配線形成基板２には、８つの貫通孔配線２４が形成されている。なお、８つの第１の接続用接合金属層１９は、外周形状が矩形状（本実施形態では、正方形状）であり、フレーム部１１の周方向に離間して配置されている（矩形枠状のフレーム部１１の４辺それぞれに２つずつ配置されている）。 By the way, as shown in FIG. 11, the sensor substrate 1 includes two input terminals VDD and GND common to the above-described three bridge circuits Bx, By, and Bz, two output terminals X1 and X2 of the bridge circuit Bx, Two output terminals Y1 and Y2 of the bridge circuit By and two output terminals Z1 and Z2 of the bridge circuit Bz are provided. These input terminals VDD and GND and output terminals X1, X2, Y1, Y2, and the like. Z1 and Z2 are provided as the first connection bonding metal layer 19 on the one surface side (that is, the through hole wiring forming substrate 2 side), and the through hole wiring 24 formed on the through hole wiring forming substrate 2 is provided. And are electrically connected. That is, eight connecting metal layers 19 for connection are formed on the sensor substrate 1, and eight through-hole wirings 24 are formed on the through-hole wiring forming substrate 2. Note that the eight first connecting bonding metal layers 19 have a rectangular outer peripheral shape (in this embodiment, a square shape) and are spaced apart in the circumferential direction of the frame portion 11 (rectangular frame shape). 2 are arranged on each of the four sides of the frame part 11).

また、センサ基板１のフレーム部１１上には、フレーム部１１よりも開口面積が大きな枠状（矩形枠状）の第１の封止用接合金属層１８が形成されており、上述の８つの接続用接合金属層１９は、フレーム部１１において第１の封止用接合金属層１８よりも内側に配置されている。要するに、センサ基板１は、第１の封止用接合金属層１８の幅寸法をフレーム部１１の幅寸法に比べて小さく設定し、第１の封止用接合金属層１８と各接続用接合金属層１９とを同一平面上に形成してある。 In addition, a frame-shaped (rectangular frame-shaped) first sealing bonding metal layer 18 having a larger opening area than the frame portion 11 is formed on the frame portion 11 of the sensor substrate 1. The connection bonding metal layer 19 is disposed inside the first sealing bonding metal layer 18 in the frame portion 11. In short, the sensor substrate 1 is set so that the width dimension of the first sealing bonding metal layer 18 is smaller than the width dimension of the frame portion 11, and the first sealing bonding metal layer 18 and each connecting bonding metal. The layer 19 is formed on the same plane.

ここにおいて、センサ基板１は、上記一表面側において上記シリコン層１０ｃ上にシリコン酸化膜とシリコン窒化膜との積層膜からなる絶縁膜１６が形成されており、第１の接続用接合金属層１９および第１の封止用接合金属層１８および金属配線１７は絶縁膜１６の同一レベル面上に同一厚さで形成されている。 Here, in the sensor substrate 1, an insulating film 16 made of a laminated film of a silicon oxide film and a silicon nitride film is formed on the silicon layer 10c on the one surface side, and a first connecting bonding metal layer 19 is formed. The first sealing bonding metal layer 18 and the metal wiring 17 are formed on the same level surface of the insulating film 16 with the same thickness.

また、第１の封止用接合金属層１８および第１の接続用接合金属層１９は、接合用のＡｕ膜と絶縁膜１６との間に密着性改善用のＴｉ膜を介在させてある。言い換えれば、第１の封止用接合金属層１８および第１の接続用接合金属層１９は、絶縁膜１６の同一レベル面上に形成されたＴｉ膜と当該Ｔｉ膜上に形成されたＡｕ膜との積層膜により構成されている。要するに、第１の接続用接合金属層１９と第１の封止用接合金属層１８とは同一の金属材料により形成されているので、第１の接続用接合金属層１９と第１の封止用接合金属層１８とを同時に形成することができるとともに、第１の接続用接合金属層１９と第１の封止用接合金属層１８とを同じ厚さに形成することができる。なお、第１の封止用接合金属層１８および第１の接続用接合金属層１９は、Ｔｉ膜の膜厚を１５〜５０ｎｍ、Ａｕ膜の膜厚を５００ｎｍに設定してあり、金属配線１７の膜厚は１μｍに設定してあるが、これらの数値は一例であって特に限定するものではない。ここにおいて、各Ａｕ膜の材料は、純金に限らず不純物を添加したものでもよい。また、本実施形態では、各Ａｕ膜と絶縁膜１６との間に密着性改善用の密着層としてＴｉ膜を介在させてあるが、密着層の材料はＴｉに限らず、例えば、Ｃｒ、Ｎｂ、Ｚｒ、ＴｉＮ、ＴａＮなどでもよい。 In addition, the first sealing bonding metal layer 18 and the first connecting bonding metal layer 19 have an adhesion improving Ti film interposed between the bonding Au film and the insulating film 16. In other words, the first sealing bonding metal layer 18 and the first connecting bonding metal layer 19 are composed of a Ti film formed on the same level surface of the insulating film 16 and an Au film formed on the Ti film. And a laminated film. In short, since the first connecting bonding metal layer 19 and the first sealing bonding metal layer 18 are formed of the same metal material, the first connecting bonding metal layer 19 and the first sealing metal layer 19 are formed. The first bonding metal layer 19 and the first sealing bonding metal layer 18 can be formed to have the same thickness. The first sealing bonding metal layer 18 and the first connecting bonding metal layer 19 have a Ti film thickness of 15 to 50 nm and an Au film thickness of 500 nm. The film thickness is set to 1 μm, but these numerical values are merely examples and are not particularly limited. Here, the material of each Au film is not limited to pure gold, and may be added with impurities. In this embodiment, a Ti film is interposed as an adhesion layer for improving adhesion between each Au film and the insulating film 16. However, the material of the adhesion layer is not limited to Ti, and, for example, Cr, Nb Zr, TiN, TaN, etc. may be used.

上述の各ピエゾ抵抗Ｒｘ１〜Ｒｘ４，Ｒｙ１〜Ｒｙ４，Ｒｚ１〜Ｒｚ４および上記各拡散層配線は、上記シリコン層１０ｃにおけるそれぞれの形成部位に適宜濃度のｐ形不純物をドーピングすることにより形成されており、上述の金属配線１７は、絶縁膜１６上にスパッタ法や蒸着法などにより成膜した金属膜（例えば、Ａｌ膜、Ａｌ合金膜など）をリソグラフィ技術およびエッチング技術を利用してパターニングすることにより形成されており、金属配線１７は絶縁膜１６に設けたコンタクトホールを通して拡散層配線と電気的に接続されている。また、第１の接続用接合金属層１９と金属配線１７とは、第１の接続用接合金属層１９における金属配線１７との接続部位１９ｂ（図７（ｂ）参照）が、貫通孔配線形成基板２におけるセンサ基板１との対向面に形成された後述の変位空間形成用凹部２１内に位置する形で電気的に接続されている。 Each of the above-described piezoresistors Rx1 to Rx4, Ry1 to Ry4, Rz1 to Rz4, and each of the diffusion layer wirings is formed by doping a p-type impurity with an appropriate concentration in each formation site in the silicon layer 10c. The metal wiring 17 described above is formed by patterning a metal film (for example, an Al film, an Al alloy film, etc.) formed on the insulating film 16 by sputtering or vapor deposition using lithography technology and etching technology. The metal wiring 17 is electrically connected to the diffusion layer wiring through a contact hole provided in the insulating film 16. Further, the first connecting metal layer 19 for connection and the metal wiring 17 are connected to the metal wiring 17 in the first connecting metal layer 19 for connection, as shown in FIG. 7B (see FIG. 7B). The substrate 2 is electrically connected so as to be positioned in a later-described displacement space forming recess 21 formed on the surface of the substrate 2 facing the sensor substrate 1.

貫通孔配線形成基板２は、図１２〜図１４に示すように、センサ基板１側（図６（ｂ）における下面側）の表面に、センサ基板１の重り部１２と各撓み部１３とで構成される可動部の変位空間を確保する上述の変位空間形成用凹部２１が形成されるとともに、変位空間形成用凹部２１の周部に厚み方向に貫通する複数（本実施形態では、８つ）の貫通孔２２が形成されており、厚み方向の両面と各貫通孔２２の内面とに跨って熱絶縁膜（シリコン酸化膜）からなる絶縁膜２３が形成され、貫通孔配線２４と貫通孔２２の内面との間に絶縁膜２３の一部が介在している。ここにおいて、貫通孔配線形成基板２の８つの貫通孔配線２４は当該貫通孔配線形成基板２の周方向に離間して形成されている。また、貫通孔配線２４の材料としては、Ｃｕを採用しているが、Ｃｕに限らず、例えば、Ｎｉなどを採用してもよい。 As shown in FIGS. 12 to 14, the through-hole wiring forming substrate 2 is formed on the surface on the sensor substrate 1 side (the lower surface side in FIG. 6B) with the weight portion 12 and each bending portion 13 of the sensor substrate 1. The above-mentioned displacement space forming recesses 21 that secure the displacement space of the movable portion to be configured are formed, and a plurality (eight in the present embodiment) penetrates the peripheral portion of the displacement space formation recesses 21 in the thickness direction. Through-holes 22 are formed, and an insulating film 23 made of a thermal insulating film (silicon oxide film) is formed across both sides in the thickness direction and the inner surface of each through- hole 22, and through-hole wiring 24 and through-holes 22 are formed. A part of the insulating film 23 is interposed between the inner surface of the insulating film 23 and the inner surface. Here, the eight through-hole wirings 24 of the through-hole wiring forming substrate 2 are formed apart from each other in the circumferential direction of the through-hole wiring forming substrate 2. Moreover, although Cu is adopted as the material of the through-hole wiring 24, it is not limited to Cu, and for example, Ni may be adopted.

また、貫通孔配線形成基板２は、センサ基板１側の表面において変位空間形成用凹部２１の周部に、各貫通孔配線２４それぞれと電気的に接続された複数（本実施形態では、８つ）の第２の接続用接合金属層２９が形成されている。貫通孔配線形成基板２は、センサ基板１側の表面の周部には、全周に亘って枠状（矩形枠状）の第２の封止用接合金属層２８が形成されており、上述の８つの第２の接続用接合金属層２９は、外周形状が細長の長方形状であり、第２の封止用接合金属層２８よりも内側に配置されている。ここにおいて、第２の接続用接合金属層２９は、長手方向の一端部が貫通孔配線２４と接合されており、他端側の部位がセンサ基板１の金属配線１７よりも外側でセンサ基板１の第１の接続用接合金属層１９と接合されて電気的に接続されるように配置してある。要するに、貫通孔配線形成基板２の周方向において貫通孔配線２４と当該貫通孔配線２４に対応する第１の接続用接合金属層１９との位置をずらしてあり、第２の接続用接合金属層２９を、長手方向が第２の封止用接合金属層２８の周方向に一致し且つ貫通孔配線２４と第１の接続用接合金属層１９とに跨る形で配置してある。 In addition, the through-hole wiring forming substrate 2 has a plurality (eight in this embodiment, eight) electrically connected to the respective through-hole wirings 24 on the periphery of the displacement space forming concave portion 21 on the surface on the sensor substrate 1 side. ) Second connecting bonding metal layer 29 is formed. The through-hole wiring forming substrate 2 has a frame-shaped (rectangular frame-shaped) second sealing bonding metal layer 28 formed around the entire periphery of the surface on the sensor substrate 1 side. The eight second connecting bonding metal layers 29 have a rectangular shape whose outer peripheral shape is an elongated shape, and are disposed on the inner side of the second sealing bonding metal layer 28. Here, one end of the second connection bonding metal layer 29 is bonded to the through-hole wiring 24, and the other end side is outside the metal wiring 17 of the sensor substrate 1 and the sensor substrate 1. The first connecting bonding metal layer 19 is bonded and electrically connected. In short, the positions of the through-hole wiring 24 and the first connection bonding metal layer 19 corresponding to the through-hole wiring 24 in the circumferential direction of the through-hole wiring formation substrate 2 are shifted, and the second connection bonding metal layer 29 is arranged such that the longitudinal direction thereof coincides with the circumferential direction of the second sealing bonding metal layer 28 and straddles the through-hole wiring 24 and the first connecting bonding metal layer 19.

また、第２の封止用接合金属層２８および第２の接続用接合金属層２９は、接合用のＡｕ膜と絶縁膜２３との間に密着性改善用のＴｉ膜を介在させてある。言い換えれば、第２の封止用接合金属層２８および第２の接続用接合金属層２９は、絶縁膜２３の同一レベル面上に形成されたＴｉ膜と当該Ｔｉ膜上に形成されたＡｕ膜との積層膜により構成されている。要するに、第２の接続用接合金属層２９と第２の封止用接合金属層２８とは同一の金属材料により形成されているので、第２の接続用接合金属層２９と第２の封止用接合金属層２８とを同時に形成することができるとともに、第２の接続用接合金属層２９と第２の封止用接合金属層２８とを同じ厚さに形成することができる。なお、第２の封止用接合金属層２８および第２の接続用接合金属層２９は、Ｔｉ膜の膜厚を１５〜５０ｎｍ、Ａｕ膜の膜厚を５００ｎｍに設定してあるが、これらの数値は一例であって特に限定するものではない。ここにおいて、各Ａｕ膜の材料は、純金に限らず不純物を添加したものでもよい。また、本実施形態では、各Ａｕ膜と絶縁膜２３との間に密着性改善用の密着層としてＴｉ膜を介在させてあるが、密着層の材料はＴｉに限らず、例えば、Ｃｒ、Ｎｂ、Ｚｒ、ＴｉＮ、ＴａＮなどでもよい。 The second sealing bonding metal layer 28 and the second connecting bonding metal layer 29 have a Ti film for improving adhesion between the bonding Au film and the insulating film 23. In other words, the second sealing bonding metal layer 28 and the second connecting bonding metal layer 29 include a Ti film formed on the same level surface of the insulating film 23 and an Au film formed on the Ti film. And a laminated film. In short, since the second connecting bonding metal layer 29 and the second sealing bonding metal layer 28 are formed of the same metal material, the second connecting bonding metal layer 29 and the second sealing metal layer 29 are formed. The bonding metal layer 28 can be formed at the same time, and the second bonding metal layer 29 for connection and the second bonding metal layer 28 for sealing can be formed to the same thickness. The second sealing bonding metal layer 28 and the second connecting bonding metal layer 29 have a Ti film thickness of 15 to 50 nm and an Au film thickness of 500 nm. The numerical value is an example and is not particularly limited. Here, the material of each Au film is not limited to pure gold, and may be added with impurities. In the present embodiment, a Ti film is interposed as an adhesion improving adhesive layer between each Au film and the insulating film 23. However, the material of the adhesion layer is not limited to Ti, and, for example, Cr, Nb Zr, TiN, TaN, etc. may be used.

また、貫通孔配線形成基板２におけるセンサ基板１側とは反対側の表面には、各貫通孔配線２４それぞれと電気的に接続された複数の外部接続用電極２５が形成されている。ここで、各外部接続用電極２５は、厚み方向に積層されたＴｉ膜とＣｕ膜とＮｉ膜とＡｕ膜との積層膜により構成されており、最上層がＡｕ膜となっている。なお、各外部接続用電極２５の外周形状は矩形状となっている。 A plurality of external connection electrodes 25 electrically connected to the respective through-hole wirings 24 are formed on the surface of the through-hole wiring forming substrate 2 opposite to the sensor substrate 1 side. Here, each external connection electrode 25 is constituted by a laminated film of a Ti film, a Cu film, a Ni film, and an Au film laminated in the thickness direction, and the uppermost layer is an Au film. The outer peripheral shape of each external connection electrode 25 is rectangular.

カバー基板３は、図１５に示すように、センサ基板１との対向面に、重り部１２の変位空間を形成する所定深さ（例えば、５μｍ〜１０μｍ程度）の凹部３１を形成してある。ここにおいて、凹部３１は、リソグラフィ技術およびエッチング技術を利用して形成してある。なお、本実施形態では、カバー基板３におけるセンサ基板１との対向面に、重り部１２の変位空間を形成する凹部３１を形成してあるが、重り部１２のコア部１２ａおよび各付随部１２ｂのうち支持基板１０ａを利用して形成されている部分の厚さを、フレーム部１１において支持基板１０ａを利用して形成されている部分の厚さに比べて、センサ基板１の厚み方向への重り部１２の許容変位量分だけ薄くするようにすれば、カバー基板３に凹部３１を形成しなくても、センサ基板１の上記他表面側には上記他表面に交差する方向への重り部１２の変位を可能とする隙間が重り部１２とカバー基板３との間に形成される。 As shown in FIG. 15, the cover substrate 3 is formed with a recess 31 having a predetermined depth (for example, about 5 μm to 10 μm) that forms a displacement space of the weight portion 12 on the surface facing the sensor substrate 1. Here, the recess 31 is formed using a lithography technique and an etching technique. In the present embodiment, the concave portion 31 that forms the displacement space of the weight portion 12 is formed on the surface of the cover substrate 3 that faces the sensor substrate 1, but the core portion 12a and each associated portion 12b of the weight portion 12 are formed. The thickness of the portion formed using the support substrate 10a of the sensor substrate 1 is compared with the thickness of the portion formed using the support substrate 10a in the frame portion 11 in the thickness direction of the sensor substrate 1. If the weight 12 is made thinner by the allowable displacement amount, the weight portion in the direction intersecting the other surface is formed on the other surface side of the sensor substrate 1 without forming the recess 31 in the cover substrate 3. A gap that enables the displacement of 12 is formed between the weight portion 12 and the cover substrate 3.

ところで、上述のセンサ素子Ａにおけるセンサ基板１と貫通孔配線形成基板２とは、第１の封止用接合金属層１８と第２の封止用接合金属層２８とが接合されるとともに、第１の接続用接合金属層１９と第２の接続用接合金属層２９とが接合され、センサ基板１とカバー基板３とは、互いの対向面の周部同士が接合されている。また、本実施形態におけるセンサ素子Ａは、センサ基板１を多数形成したＳＯＩウェハと貫通孔配線形成基板２を多数形成した第１のシリコンウェハおよびカバー基板３を多数形成した第２のシリコンウェハとをウェハレベルで接合してから、ダイシング工程により所望のチップサイズのセンサ素子Ａに切断されている。したがって、貫通孔配線形成基板２とカバー基板３とがセンサ基板１と同じ外形サイズ（平面サイズ）となり、小型のチップサイズパッケージを実現できるとともに、製造が容易になる。 By the way, the sensor substrate 1 and the through-hole wiring formation substrate 2 in the sensor element A described above are bonded to the first sealing bonding metal layer 18 and the second sealing bonding metal layer 28, The first connecting bonding metal layer 19 and the second connecting bonding metal layer 29 are bonded to each other, and the sensor substrate 1 and the cover substrate 3 are bonded to each other on the peripheral portions of the opposing surfaces. The sensor element A in this embodiment includes an SOI wafer on which a large number of sensor substrates 1 are formed, a first silicon wafer on which a large number of through-hole wiring forming substrates 2 are formed, and a second silicon wafer on which a large number of cover substrates 3 are formed. Are bonded to each other at a wafer level and then cut into sensor elements A having a desired chip size by a dicing process. Therefore, the through-hole wiring forming substrate 2 and the cover substrate 3 have the same outer size (planar size) as the sensor substrate 1, and a small chip size package can be realized and manufacture is facilitated.

ここにおいて、センサ基板１と貫通孔配線形成基板２およびカバー基板３との接合方法としては、センサ基板１の残留応力を少なくするためにより低温での接合が可能な接合方法を採用することが望ましく、本実施形態では、常温接合法を採用している。常温接合法では、接合前に互いの接合面へアルゴンのプラズマ若しくはイオンビーム若しくは原子ビームを真空中で照射して各接合面の清浄化・活性化を行ってから、接合面同士を接触させ、常温下で接合する。本実施形態では、上述の常温接合法により、常温下で適宜の荷重を印加して、第１の封止用接合金属層１８と第２の封止用接合金属層２８とを接合するのと同時に、第１の接続用接合金属層１９と第２の接続用接合金属層２９とを接合しており、また、上述の常温接合法により、常温下でセンサ基板１のフレーム部１１とカバー基板３の周部とを接合している。しかして、本実施形態におけるセンサ素子Ａでは、センサ基板１と貫通孔配線基板２との間の接合がＡｕ−Ａｕ接合となり、センサ基板１とカバー基板３との接合がＳｉ−Ｓｉ接合となっている。また、本実施形態では、センサ基板１と貫通孔配線形成基板２およびカバー基板３とが同じ半導体材料であるＳｉにより形成されているので、センサ基板１と貫通孔配線形成基板２およびカバー基板３との線膨張率差に起因した応力（センサ基板１における残留応力）が上記ブリッジ回路の出力信号に与える影響を低減でき、貫通孔配線形成基板２およびカバー基板３がセンサ基板１と異なる材料により形成されている場合に比べて、センサ特性のばらつきを低減することができる。なお、センサ基板１は、ＳＯＩウェハを加工して形成してあるが、ＳＯＩウェハに限らず、例えば、シリコンウェハを加工して形成してもよい。 Here, as a method for bonding the sensor substrate 1 to the through-hole wiring forming substrate 2 and the cover substrate 3, it is desirable to employ a bonding method that enables bonding at a lower temperature in order to reduce the residual stress of the sensor substrate 1. In this embodiment, a room temperature bonding method is employed. In the room temperature bonding method, before bonding, each bonding surface is irradiated with argon plasma, ion beam or atomic beam in vacuum to clean and activate each bonding surface, and then the bonding surfaces are brought into contact with each other. Join at room temperature. In the present embodiment, the first sealing bonding metal layer 18 and the second sealing bonding metal layer 28 are bonded by applying an appropriate load at normal temperature by the above-described normal temperature bonding method. At the same time, the first connection bonding metal layer 19 and the second connection bonding metal layer 29 are bonded, and the frame portion 11 and the cover substrate of the sensor substrate 1 are bonded at room temperature by the room temperature bonding method described above. 3 circumferences are joined. Thus, in the sensor element A according to the present embodiment, the bonding between the sensor substrate 1 and the through-hole wiring substrate 2 is an Au—Au bonding, and the bonding between the sensor substrate 1 and the cover substrate 3 is an Si—Si bonding. ing. In the present embodiment, since the sensor substrate 1, the through-hole wiring formation substrate 2, and the cover substrate 3 are formed of Si, which is the same semiconductor material, the sensor substrate 1, the through-hole wiring formation substrate 2, and the cover substrate 3 are used. The stress (residual stress in the sensor substrate 1) due to the difference in linear expansion coefficient with respect to the output signal of the bridge circuit can be reduced, and the through-hole wiring forming substrate 2 and the cover substrate 3 are made of a material different from that of the sensor substrate 1. Compared with the case where it is formed, variation in sensor characteristics can be reduced. The sensor substrate 1 is formed by processing an SOI wafer. However, the sensor substrate 1 is not limited to an SOI wafer, and may be formed by processing a silicon wafer, for example.

また、上述のＩＣチップ４は、センサ素子Ａの出力信号を増幅する増幅回路、出力信号のオフセット（オフセット電圧）を調整するオフセット調整回路、出力信号の温度補償を行う温度補償回路などが集積化されたＡＳＩＣ（Application Specific ＩＣ）であり、シリコンウェハを用いて形成してある。 The IC chip 4 described above is integrated with an amplifier circuit that amplifies the output signal of the sensor element A, an offset adjustment circuit that adjusts an offset (offset voltage) of the output signal, a temperature compensation circuit that performs temperature compensation of the output signal, and the like. ASIC (Application Specific IC), which is formed using a silicon wafer.

また、実装基板５は、上述のように、上記一表面に形成された収納凹所５１の内底面５ａにセンサ素子Ａがフリップチップ実装されるとともに上記他表面５ｂにＩＣチップ４がフリップチップ実装されている。ここで、本実施形態の加速度センサモジュールでは、センサ素子Ａの外部接続用電極２５と実装基板５の収納凹所５１の内底面５ａに形成されているセンサ接続用電極５３とがセンサ接続用電極５３上に設けた第１のＡｕバンプ９を介して接合されて電気的に接続され、ＩＣチップ４のパッド４１と実装基板５の上記他表面５ｂに形成されているＩＣ接続用電極５４とがＩＣチップ４のパッド４１に設けた第２のＡｕバンプ７を介して接合されて電気的に接続されている。なお、センサ接続用電極５３およびＩＣ接続用電極５４は、厚み方向に積層されたＷ膜とＮｉ膜とＡｕ膜との積層膜により構成されており、最上層がＡｕ膜となっている。 As described above, the mounting substrate 5 has the sensor element A flip-chip mounted on the inner bottom surface 5a of the housing recess 51 formed on the one surface and the IC chip 4 flip-chip mounted on the other surface 5b. Has been. Here, in the acceleration sensor module of the present embodiment, the external connection electrode 25 of the sensor element A and the sensor connection electrode 53 formed on the inner bottom surface 5a of the housing recess 51 of the mounting substrate 5 are the sensor connection electrodes. An IC connection electrode 54 formed on the other surface 5 b of the mounting substrate 5 is bonded to and electrically connected via the first Au bump 9 provided on 53. The second Au bumps 7 provided on the pads 41 of the IC chip 4 are joined and electrically connected. The sensor connection electrode 53 and the IC connection electrode 54 are composed of a laminated film of a W film, a Ni film, and an Au film laminated in the thickness direction, and the uppermost layer is an Au film.

また、実装基板５は、収納凹所５１の内底面５ａと上記他表面５ｂとの間の部位に、センサ接続用電極５３とＩＣ接続用電極５４とを電気的に接続する配線（図示せず）が埋設され、上記一表面における収納凹所５１の周部と上記他表面５ｂとの間に、上記一表面における収納凹所５１の周部に形成されたリード電極５５とＩＣ接続用電極５４とを電気的に接続する配線（図示せず）が埋設されている。なお、本実施形態の加速度センサモジュールをプリント基板などの回路基板へ実装して用いる場合には、回路基板上の導体パターンとリード電極５５とを半田などを介して接合すればよい。 Further, the mounting substrate 5 has wiring (not shown) for electrically connecting the sensor connection electrode 53 and the IC connection electrode 54 to a portion between the inner bottom surface 5a of the housing recess 51 and the other surface 5b. ), And the lead electrode 55 and the IC connection electrode 54 formed on the peripheral portion of the storage recess 51 on the one surface between the peripheral portion of the storage recess 51 on the one surface and the other surface 5b. Wiring (not shown) for electrically connecting the two is embedded. When the acceleration sensor module of this embodiment is mounted on a circuit board such as a printed board and used, the conductor pattern on the circuit board and the lead electrode 55 may be joined via solder or the like.

また、本実施形態の加速度センサモジュールでは、ＩＣチップ４の平面サイズが実装基板５における収納凹所５１の内底面５ａのサイズよりも大きく、且つ、ＩＣチップ４の投影面内に内底面５ａが収まる形でＩＣチップ４が実装基板５の上記他表面５ｂにフリップチップ実装されている。 In the acceleration sensor module of the present embodiment, the planar size of the IC chip 4 is larger than the size of the inner bottom surface 5 a of the housing recess 51 in the mounting substrate 5, and the inner bottom surface 5 a is in the projection surface of the IC chip 4. The IC chip 4 is flip-chip mounted on the other surface 5b of the mounting substrate 5 so as to fit.

以下、本実施形態の加速度センサモジュールの製造方法について図４および図５を参照しながら説明する。 Hereinafter, a method for manufacturing the acceleration sensor module of the present embodiment will be described with reference to FIGS.

まず、実装基板５の収納凹所５１の内底面５ａ上に設けられている各センサ接続用電極５３の表面上にスタッドバンプからなる第１のＡｕバンプ９を形成するバンプ形成工程を行うことにより、図４（ａ）に示す構造を得る。 First, by performing a bump forming step of forming first Au bumps 9 made of stud bumps on the surface of each sensor connection electrode 53 provided on the inner bottom surface 5a of the housing recess 51 of the mounting substrate 5. Thus, the structure shown in FIG.

その後、実装基板５の上記他表面５ｂ側に未硬化の熱硬化性樹脂からなるシート状のアンダーフィル用樹脂材８１を貼着する樹脂材貼着工程を行うことにより、図４（ｂ）に示す構造を得る。なお、樹脂材貼着工程は、アンダーフィル用樹脂材８１を適宜温度に加熱した状態で適宜荷重を印加する。 Thereafter, by performing a resin material attaching step of attaching a sheet-like underfill resin material 81 made of an uncured thermosetting resin to the other surface 5b side of the mounting substrate 5, FIG. Get the structure shown. In the resin material attaching step, an appropriate load is applied in a state where the underfill resin material 81 is appropriately heated to a temperature.

次に、ＩＣチップ４のパッド４１に予め形成してあるスタッドバンプからなる第２のＡｕバンプ７（図５参照）と実装基板５のＩＣ接続用電極５４との位置合わせを行ってから、ＩＣチップ４と実装基板５の上記他表面５ｂとの間にアンダーフィル用樹脂材８１を介在させた形でＩＣチップ４に対して加熱および荷重の印加を行うことでＩＣチップ４のパッド４１上の第２のＡｕバンプ７を実装基板５のＩＣ接続用電極５４に熱圧着するのと同時にアンダーフィル用樹脂材８１を熱硬化させることでアンダーフィル８を形成する第１の実装工程を行うことにより、図４（ｃ）に示す構造を得る。なお、第２のＡｕバンプ７は、スタッドバンプに限らず、めっきバンプでもよい。 Next, the second Au bump 7 (see FIG. 5) made of a stud bump formed in advance on the pad 41 of the IC chip 4 and the IC connection electrode 54 of the mounting substrate 5 are aligned, and then the IC By heating and applying a load to the IC chip 4 with the underfill resin material 81 interposed between the chip 4 and the other surface 5 b of the mounting substrate 5, the pad 41 of the IC chip 4 is placed. By performing the first mounting step of forming the underfill 8 by thermosetting the second Au bump 7 to the IC connection electrode 54 of the mounting substrate 5 and simultaneously thermosetting the underfill resin material 81. The structure shown in FIG. 4C is obtained. The second Au bump 7 is not limited to a stud bump but may be a plating bump.

その後、センサ素子Ａの外部接続用電極２５および実装基板５に形成した第１のＡｕバンプ９それぞれにアルゴンのプラズマ若しくはイオンビーム若しくは原子ビームを真空中で照射して表面を清浄化・活性化する活性化工程を行ってから、センサ素子Ａの外部接続用電極２５と第１のＡｕバンプ９とを位置合わせしセンサ素子Ａに対して常温で荷重を印加することで外部接続用電極２５と第１のＡｕバンプ７とを常温接合する第２の実装工程を行うことにより、図４（ｄ）に示す構造の加速度センサモジュールを得る。 Thereafter, the external connection electrode 25 of the sensor element A and the first Au bump 9 formed on the mounting substrate 5 are each irradiated with argon plasma, ion beam or atomic beam in vacuum to clean and activate the surface. After performing the activation process, the external connection electrode 25 of the sensor element A and the first Au bump 9 are aligned, and a load is applied to the sensor element A at room temperature, so that the external connection electrode 25 and the first Au bump 9 are aligned. By performing a second mounting step in which one Au bump 7 is bonded at room temperature, an acceleration sensor module having a structure shown in FIG. 4D is obtained.

上述の加速度センサモジュールの製造方法によれば、実装基板５の収納凹所５１の内底面５ａ側のセンサ接続用電極５３上に第１のＡｕバンプ９を形成してから、第１の実装工程において平面サイズの大きなＩＣチップ４を実装基板５の上記他表面５ｂ側に実装した後、第２の実装工程において平面サイズの小さなセンサ素子Ａの外部接続用電極２５と第１のＡｕバンプ９とを常温接合するようにしているので、センサ素子Ａの外部接続電極２５上に第１のＡｕバンプ９を形成する必要がなく、しかも、センサ素子Ａと実装基板５との線膨張率差に起因した残留応力の低減が可能となり、センサ素子Ａのセンサ特性の変動を抑制することができる。また、第２の実装工程において実装基板５の収納凹所５１の内底面５ａ側でセンサ素子Ａの外部接続用電極２５とセンサ接続用電極５３とを第１のＡｕバンプ９を介して接合する際には、ＩＣチップ４と実装基板５との間にアンダーフィル８が介在しているので、センサ素子Ａへの荷重の印加時にＩＣチップ４が破損したりＩＣチップ４と実装基板５との接続信頼性が低下するのを防止することができるとともに、第１のＡｕバンプ９とセンサ接続用電極５３との接続信頼性を高めることができセンサ素子Ａと実装基板５との接続信頼性を高めることができる。 According to the method for manufacturing the acceleration sensor module described above, the first Au bump 9 is formed on the sensor connection electrode 53 on the inner bottom surface 5a side of the housing recess 51 of the mounting substrate 5, and then the first mounting step. After mounting the IC chip 4 having a large planar size on the other surface 5b side of the mounting substrate 5, the external connection electrodes 25 and the first Au bumps 9 of the sensor element A having a small planar size are mounted in the second mounting step. Is bonded at room temperature, it is not necessary to form the first Au bump 9 on the external connection electrode 25 of the sensor element A, and it is caused by the difference in linear expansion coefficient between the sensor element A and the mounting substrate 5. Thus, the residual stress can be reduced, and the fluctuation of the sensor characteristics of the sensor element A can be suppressed. Further, in the second mounting step, the external connection electrode 25 of the sensor element A and the sensor connection electrode 53 are bonded via the first Au bump 9 on the inner bottom surface 5 a side of the housing recess 51 of the mounting substrate 5. At this time, since the underfill 8 is interposed between the IC chip 4 and the mounting substrate 5, the IC chip 4 is damaged when a load is applied to the sensor element A, or the IC chip 4 and the mounting substrate 5 The connection reliability can be prevented from lowering, and the connection reliability between the first Au bump 9 and the sensor connection electrode 53 can be increased, and the connection reliability between the sensor element A and the mounting substrate 5 can be improved. Can be increased.

以上説明した本実施形態の加速度センサモジュールでは、実装基板５の一表面に形成され収納凹所５１の内底面５ａにセンサ素子Ａがフリップチップ実装されるとともに実装基板５の上記他表面５ｂにＩＣチップ４がフリップチップ実装され、ＩＣチップ４と実装基板５の上記他表面５ｂとの間にＩＣチップ４を封止するアンダーフィル８が形成されているので、図３に示した従来構成のように実装基板５’の他表面にＩＣチップ４’を収納する収納凹所５２’が形成されている場合に比べて、ＩＣチップ４の平面サイズを小さくすることなく回路基板への実装面積をより小さくすることができる。また、本実施形態の加速度センサモジュールでは、センサ素子Ａの平面サイズがセンサ基板１の平面サイズに等しいので、センサ素子Ａの平面サイズがセンサ基板１の平面サイズよりも大きい場合に比べて、実装基板５においてセンサ素子Ａを収納する収納凹所５１の内底面５ａの面積をより小さくすることができ、回路基板への実装面積をより小さくすることが可能となる。 In the acceleration sensor module according to this embodiment described above, the sensor element A is flip-chip mounted on the inner bottom surface 5a of the housing recess 51 formed on one surface of the mounting substrate 5, and the IC is mounted on the other surface 5b of the mounting substrate 5. Since the chip 4 is flip-chip mounted and the underfill 8 for sealing the IC chip 4 is formed between the IC chip 4 and the other surface 5b of the mounting substrate 5, the conventional configuration shown in FIG. Compared with the case where the housing recess 52 ′ for housing the IC chip 4 ′ is formed on the other surface of the mounting substrate 5 ′, the mounting area on the circuit board can be increased without reducing the planar size of the IC chip 4. Can be small. Further, in the acceleration sensor module of the present embodiment, since the planar size of the sensor element A is equal to the planar size of the sensor substrate 1, it is mounted compared to the case where the planar size of the sensor element A is larger than the planar size of the sensor substrate 1. The area of the inner bottom surface 5a of the housing recess 51 that houses the sensor element A in the substrate 5 can be further reduced, and the mounting area on the circuit board can be further reduced.

上述の実施形態では、センサ素子Ａであるセンサエレメントとしてピエゾ抵抗形の加速度センサエレメントを例示したが、本発明の技術思想は、ピエゾ抵抗形の加速度センサエレメントに限らず、例えば、容量形の加速度センサエレメントやジャイロセンサエレメントなど他のセンサエレメントにも適用でき、容量形の加速度センサエレメントやジャイロセンサエレメントでは、可動電極を設けた重り部や可動電極を兼ねる重り部などが可動部を構成し、固定電極と可動電極とによりセンシング部を構成することとなる。 In the above-described embodiment, the piezoresistive acceleration sensor element is exemplified as the sensor element that is the sensor element A. However, the technical idea of the present invention is not limited to the piezoresistive acceleration sensor element. It can also be applied to other sensor elements such as sensor elements and gyro sensor elements, and in capacitive acceleration sensor elements and gyro sensor elements, a weight part provided with a movable electrode or a weight part also serving as a movable electrode constitutes a movable part. A sensing unit is configured by the fixed electrode and the movable electrode.

実施形態の加速度センサモジュールを示し、（ａ）は概略平面図、（ｂ）は一部破断した概略正面図である。The acceleration sensor module of embodiment is shown, (a) is a schematic plan view, (b) is the schematic front view which fractured | ruptured partially. 同上の加速度センサモジュールの概略下面図である。It is a schematic bottom view of an acceleration sensor module same as the above. 同上の加速度センサモジュールの一部破断した概略斜視図である。It is the schematic perspective view which a part of acceleration sensor module same as the above fractured. 同上の加速度センサモジュールの製造方法を説明するための主要工程断面図である。It is principal process sectional drawing for demonstrating the manufacturing method of an acceleration sensor module same as the above. 同上の加速度センサモジュールの製造方法の説明図である。It is explanatory drawing of the manufacturing method of an acceleration sensor module same as the above. 同上におけるセンサ素子を示し、（ａ）は概略平面図、（ｂ）は（ａ）のＤ−Ｄ’概略断面図である。The sensor element in the same as above is shown, (a) is a schematic plan view, (b) is a D-D 'schematic sectional view of (a). 同上におけるセンサ素子を示し、（ａ）は図６（ｂ）の要部拡大図、（ｂ）は図６（ａ）のＣ−Ｃ’概略断面図である。The sensor element in the same as the above is shown, (a) is an enlarged view of the main part of FIG. 6 (b), (b) is a schematic cross-sectional view of C-C ′ of FIG. 同上におけるセンサ基板を示し、（ａ）は概略平面図、（ｂ）は（ａ）のＢ−Ｄ’概略断面図である。The sensor board | substrate in the same is shown, (a) is a schematic plan view, (b) is B-D 'schematic sectional drawing of (a). 同上におけるセンサ基板を示し、（ａ）は図８（ａ）のＤ−Ｄ’概略断面図、（ｂ）は図８（ａ）のＣ−Ｃ’概略断面図である。The sensor board | substrate in the same as the above is shown, (a) is D-D 'schematic sectional drawing of Fig.8 (a), (b) is C-C' schematic sectional drawing of Fig.8 (a). 同上におけるセンサ基板を示す概略下面図である。It is a schematic bottom view which shows the sensor board | substrate in the same as the above. 同上におけるセンサ基板の回路図である。It is a circuit diagram of the sensor board | substrate in the same as the above. 同上における貫通孔配線形成基板を示し、（ａ）は概略平面図、（ｂ）は（ａ）のＤ−Ｄ’概略断面図である。The through-hole wiring formation board | substrate in the same as the above is shown, (a) is a schematic plan view, (b) is D-D 'schematic sectional drawing of (a). 同上における貫通孔配線形成基板を示し、図１２（ｂ）の要部拡大図である。The through-hole wiring formation board | substrate in the same as the above is shown, and it is a principal part enlarged view of FIG.12 (b). 同上における貫通孔配線形成基板の下面図である。It is a bottom view of the through-hole wiring formation board in the same as the above. 同上におけるカバー基板を示し、（ａ）は概略平面図、（ｂ）は（ａ）のＤ−Ｄ’概略断面図である。The cover board | substrate in the same as the above is shown, (a) is a schematic plan view, (b) is D-D 'schematic sectional drawing of (a). 従来例を示す概略断面図である。It is a schematic sectional drawing which shows a prior art example.

Explanation of symbols

Ａセンサ素子
４ＩＣチップ
５実装基板
５ａ内底面
５ｂ他表面
８アンダーフィル
５１収納凹所
５５リード電極 A Sensor element 4 IC chip 5 Mounting substrate 5a Inner bottom surface 5b Other surface 8 Underfill 51 Storage recess 55 Lead electrode

Claims

A rectangular box having a sensor element, an IC chip on which a signal processing circuit for processing an output signal of the sensor element is formed, and a mounting board on which the sensor element and the IC chip are mounted . Jo the formed, an IC chip in a plane of the outer bottom surface together when the sensor element on the inner bottom surface flat is flip-chip mounted is flip-chip mounted, IC between the outer bottom surface of the IC chip and the mounting substrate 1. A sensor module comprising an underfill for sealing a chip.

The sensor element includes a sensor substrate having a sensing unit, and at least one package substrate having the same planar size as the sensor substrate and bonded to the sensor substrate, and the at least one package substrate. The sensor module according to claim 1, wherein a through-hole wiring electrically connected to the sensing unit is formed.