JP4000167B2 - Manufacturing method of sensor device - Google Patents

Manufacturing method of sensor device Download PDF

Info

Publication number
JP4000167B2
JP4000167B2 JP2006089555A JP2006089555A JP4000167B2 JP 4000167 B2 JP4000167 B2 JP 4000167B2 JP 2006089555 A JP2006089555 A JP 2006089555A JP 2006089555 A JP2006089555 A JP 2006089555A JP 4000167 B2 JP4000167 B2 JP 4000167B2
Authority
JP
Japan
Prior art keywords
sensor
metal layer
layer
bonding
electrical connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006089555A
Other languages
Japanese (ja)
Other versions
JP2007263761A (en
Inventor
崇史 奥戸
万士 片岡
隆司 西條
徹 馬場
浩嗣 後藤
久和 宮島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP2006089555A priority Critical patent/JP4000167B2/en
Priority to EP06833263A priority patent/EP1953817B1/en
Priority to PCT/JP2006/323459 priority patent/WO2007061059A1/en
Priority to KR1020087012910A priority patent/KR100985453B1/en
Priority to US12/094,771 priority patent/US7674638B2/en
Priority to TW095143559A priority patent/TWI310365B/en
Publication of JP2007263761A publication Critical patent/JP2007263761A/en
Application granted granted Critical
Publication of JP4000167B2 publication Critical patent/JP4000167B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Micromachines (AREA)
  • Pressure Sensors (AREA)
  • Weting (AREA)

Description

本発明は、例えば、加速度センサなどのセンサ装置の製造方法に関するものである。 The present invention is, for example, a method of manufacturing a sensor device such as an acceleration sensor.

従来から、図11および図12に示すように、センシング部であるピエゾ抵抗(図示せず)が設けられた加速度センサチップ101と、加速度センサチップ101の出力信号を信号処理する信号処理回路が形成されたICチップ102と、一面が開放された箱状であって内底面に加速度センサチップ101のフレーム部111が固着された実装基板105と、実装基板105との間に加速度センサチップ101およびICチップ102を収納する形で実装基板105の上記一面を閉塞する蓋体106とを備えたセンサ装置が提案されている(例えば、特許文献1参照)。   Conventionally, as shown in FIGS. 11 and 12, an acceleration sensor chip 101 provided with a piezoresistor (not shown) as a sensing unit and a signal processing circuit for processing an output signal of the acceleration sensor chip 101 are formed. The acceleration sensor chip 101 and the IC between the mounted IC chip 102, the mounting substrate 105 having a box shape with one surface open, and the frame portion 111 of the acceleration sensor chip 101 fixed to the inner bottom surface. There has been proposed a sensor device including a lid 106 that closes the one surface of the mounting substrate 105 so as to accommodate the chip 102 (see, for example, Patent Document 1).

ここにおいて、図11および図12に示した構成のセンサ装置は、ICチップ102が、加速度センサチップ101の重り部112および撓み部113の過度な変位を規制するストッパを兼ねており、加速度センサチップ101の主表面との間に所定間隔の隙間が形成されるように加速度センサチップ101の主表面側に固着されており、加速度センサチップ101の主表面側の複数のパッド116それぞれがボンディングワイヤ108を介してICチップ102の主表面側の複数のパッド121の一部と電気的に接続され、ICチップ102の残りのパッド121それぞれがボンディングワイヤ109を介して実装基板105の上記一面側に設けられた端子パターン151と電気的に接続されている。   Here, in the sensor device having the configuration shown in FIGS. 11 and 12, the IC chip 102 also serves as a stopper that restricts excessive displacement of the weight portion 112 and the bending portion 113 of the acceleration sensor chip 101, and the acceleration sensor chip. 101 is fixed to the main surface side of the acceleration sensor chip 101 so that a gap of a predetermined interval is formed between the main surface of the acceleration sensor chip 101, and each of the plurality of pads 116 on the main surface side of the acceleration sensor chip 101 is bonded to the bonding wire 108. Are electrically connected to a part of the plurality of pads 121 on the main surface side of the IC chip 102, and the remaining pads 121 of the IC chip 102 are provided on the one surface side of the mounting substrate 105 via bonding wires 109. The terminal pattern 151 is electrically connected.

このセンサ装置では、ICチップ102の主表面側の複数のパッド121の一部が加速度センサチップ101のパッド116とボンディングワイヤ108を介して電気的に接続されるとともに、ICチップ102の残りのパッド121がボンディングワイヤ109を介して実装基板105の上記一表面側に設けられた各端子パターン151とをボンディングワイヤ109を介して電気的に接続され、加速度センサチップ101とICチップ102とで構成されるセンサ本体が、実装基板105と蓋体106とで構成されるパッケージに収納されているので、回路基板などへの実装高さが高くなってしまい、センサ装置のより一層の低背化が望まれていた。   In this sensor device, a part of the plurality of pads 121 on the main surface side of the IC chip 102 is electrically connected to the pads 116 of the acceleration sensor chip 101 via the bonding wires 108 and the remaining pads of the IC chip 102. 121 is electrically connected to each terminal pattern 151 provided on the one surface side of the mounting substrate 105 through the bonding wire 109 through the bonding wire 109, and includes the acceleration sensor chip 101 and the IC chip 102. Since the sensor body is housed in a package made up of the mounting substrate 105 and the lid body 106, the mounting height on the circuit board or the like is increased, and a further reduction in the height of the sensor device is desired. It was rare.

そこで、センサ装置の低背化を図るために、加速度センサチップ101のフレーム部111に、センシング部と協働するIC部を形成することで、加速度センサチップ101とICチップ102とを1チップ化したセンサ装置が従来より提案されている。
特開2005−169541号公報
Therefore, in order to reduce the height of the sensor device, the acceleration sensor chip 101 and the IC chip 102 are integrated into one chip by forming an IC unit that cooperates with the sensing unit in the frame unit 111 of the acceleration sensor chip 101. Such sensor devices have been conventionally proposed.
JP 2005-169541 A

上述のセンサ装置では、フレーム部111にIC部を形成した後、IC部を含む加速度センサチップ101の表面にパッシベーション膜として機能する絶縁膜を形成しているのであるが、撓み部113の表面にも絶縁膜が形成されるため、この絶縁膜により撓み部113に引張応力が加わって、センシング部の感度が低下してしまう問題があった。また、撓み部113の応力バランスが悪いため、温度変化によって撓み部113に撓みが発生し、温度特性が悪化するという問題があった。   In the sensor device described above, after the IC portion is formed on the frame portion 111, an insulating film that functions as a passivation film is formed on the surface of the acceleration sensor chip 101 including the IC portion. In addition, since an insulating film is formed, a tensile stress is applied to the bent portion 113 by the insulating film, and there is a problem that the sensitivity of the sensing unit is lowered. Moreover, since the stress balance of the bending part 113 is bad, there existed a problem that a bending generate | occur | produces in the bending part 113 by a temperature change, and a temperature characteristic deteriorates.

本発明は上記事由に鑑みて為されたものであり、その目的とするところは、半導体基板の主表面側に形成された絶縁膜の応力によってピエゾ抵抗の特性が悪化するのを抑制したセンサ装置の製造方法を提供することにある。 The present invention has been made in view of the above circumstances, it is an object to prevent the characteristics of the piezoresistance is deteriorated by the stress of the insulating film formed on the main surface of the semiconductor substrate The object is to provide a method for manufacturing a sensor device.

請求項1の発明は、半導体基板を用いて形成され、ピエゾ抵抗が可動部に設けられたセンサ部と、センサ部と協働するIC部と、第1の封止用金属層および第1の電気接続用金属層が形成され、前記第1の封止用金属層がパッケージ用基板部に設けた第2の封止用金属層に接合されるとともに、前記第1の電気接続用金属層がパッケージ用基板部に設けた第2の電気接続用金属層に接合される接合用領域部とを備え、センサ部とIC部と接合用領域部との互いのレイアウト領域が異なり、接合用領域部において、各接合表面同士が活性化された封止用金属層同士、および、各接合表面同士が活性化された電気接続用金属層同士がそれぞれ常温接合されるセンサ装置の製造方法であって、半導体基板の主表面側にピエゾ抵抗およびIC部の形成に伴い複数の絶縁膜の積層膜からなる表面保護層を設ける際に、前記表面保護層を構成する1つの絶縁膜としてエッチングストッパ層を途中で形成するようにして前記表面保護層を設けた後、半導体基板の主表面側に形成されている前記表面保護層のうちセンサ部のレイアウト領域に形成されている部分を薄くするエッチバックおよび接合用領域部のレイアウト領域に形成されている部分を平坦化するエッチバックを前記表面保護層の表面から前記エッチングストッパ層に達する深さまで行い、接合用領域部の表面上に第1の封止用金属層および第1の電気接続用金属層を形成する金属層形成工程を行った後、センサ部のレイアウト領域に可動部を形成するパターニングを行うことを特徴とする。 According to a first aspect of the present invention, there is provided a sensor unit formed using a semiconductor substrate and having a piezoresistor provided in a movable unit, an IC unit cooperating with the sensor unit, a first sealing metal layer, and a first sealing layer. An electrical connection metal layer is formed, the first sealing metal layer is bonded to a second sealing metal layer provided on the package substrate portion, and the first electrical connection metal layer is and a bonding region portion joined to a second electrical connection metal layer provided on the package substrate portion, Ri mutual layout area Do different of the sensor unit and the IC unit and the bonding area portion, the junction area And a metal layer for sealing in which the bonding surfaces are activated, and a method for manufacturing a sensor device in which the metal layers for electrical connection in which the bonding surfaces are activated are bonded at room temperature. , Forming piezoresistor and IC part on main surface side of semiconductor substrate When providing the surface protective layer comprising a laminated film of a plurality of insulating films, after providing the surface protective layer so as to form an etching stopper layer in the middle as one insulating film constituting the surface protective layer, Etch back thinning the portion formed in the layout region of the sensor portion of the surface protective layer formed on the main surface side of the semiconductor substrate and flattening the portion formed in the layout region of the bonding region portion Etching back to the depth reaching the etching stopper layer from the surface of the surface protective layer, and forming the first sealing metal layer and the first electrical connection metal layer on the surface of the bonding region After the layer forming step, patterning for forming a movable portion in the layout region of the sensor portion is performed.

この発明によれば、半導体基板の主表面側に設けられた絶縁膜に起因して可動部に発生する応力を低減することができ、当該応力が、ピエゾ抵抗が可動部に設けられたセンサ部の特性に与える影響を低減することができ、しかも、常温接合するパッケージ用基板部との接合用領域部の表面を平坦化することができ、パッケージ用基板部を常温接合する接合工程の歩留まりを高めることができる。 According to the present invention, the stress generated in the movable part due to the insulating film provided on the main surface side of the semiconductor substrate can be reduced, and the stress is applied to the sensor part in which the piezoresistor is provided in the movable part. In addition, the surface of the bonding region portion with the package substrate portion to be bonded at room temperature can be flattened, and the yield of the bonding process for bonding the package substrate portion at room temperature can be reduced. Can be increased.

また、この発明によれば、半導体基板の主表面側にエッチングストッパ層を形成し、このエッチングストッパ層の上側に形成された絶縁膜をエッチングにより除去しているので、エッチング深さを一定にして、エッチング後に残る絶縁膜の厚みを一定に制御することができ、絶縁膜により可動部に加わる応力のばらつきが低減されるから、センサ部の特性のばらつきを抑制することができる。 Further, according to the present invention, an etching stopper layer formed on the main table surface of the semiconductor substrate, the upper side is formed an insulating film for the etching stopper layer so that is removed by etching, the etching depth constant Thus, the thickness of the insulating film remaining after etching can be controlled to be constant, and variations in stress applied to the movable portion by the insulating film are reduced, so that variations in characteristics of the sensor portion can be suppressed.

請求項1の発明では、半導体基板の主表面側に設けられた絶縁膜に起因して可動部に発生する応力を低減することができ、当該応力が、ピエゾ抵抗が可動部に設けられたセンサ部の特性に与える影響を低減することができ、しかも、常温接合するパッケージ用基板部との接合用領域部の表面を平坦化することができ、パッケージ用基板部を常温接合する接合工程の歩留まりを高めることができる。 According to the first aspect of the present invention, the stress generated in the movable part due to the insulating film provided on the main surface side of the semiconductor substrate can be reduced, and the stress is a sensor in which the piezoresistor is provided in the movable part. it is possible to reduce the influence on the characteristic parts, moreover, the yield of the bonding process can planarize the surface of the bonding area portion of the package substrate unit for room temperature bonding, to the room-temperature bonding the packaging substrate portion Can be increased.

以下、本発明に係る製造方法を用いて製造されたセンサ装置について図1〜図10を参照しながら説明する。   Hereinafter, a sensor device manufactured using the manufacturing method according to the present invention will be described with reference to FIGS.

このセンサ装置は、図2に示すウェハレベルパッケージ構造体100から分割された加速度センサであり、図2〜図4に示すように、後述のセンシング部を有するセンサ部E1と、センサ部E1と協働するIC部E2とが設けられたセンサ本体(センサ基板)1と、センサ本体1のIC部E2に電気的に接続される貫通孔配線24を有しセンサ本体1の一表面側(図2(c)の上面側)に接合された第1のパッケージ用基板部(貫通孔配線形成基板)2と、センサ本体1の他表面側(図3の下面側)に接合された第2のパッケージ用基板部(カバー基板)3とを備えている。ここにおいて、センサ本体1、第1のパッケージ用基板部2及び第2のパッケージ用基板部3の外周形状は矩形状であり、第1のパッケージ用基板部2及び第2のパッケージ用基板部3はセンサ本体1と同じ外形寸法に形成されている。   This sensor device is an acceleration sensor divided from the wafer level package structure 100 shown in FIG. 2, and as shown in FIGS. 2 to 4, a sensor unit E1 having a sensing unit, which will be described later, and the sensor unit E1. A sensor main body (sensor substrate) 1 provided with a working IC part E2 and a through-hole wiring 24 electrically connected to the IC part E2 of the sensor main body 1 (see FIG. 2). The first package substrate portion (through-hole wiring forming substrate) 2 bonded to the upper surface side of (c) and the second package bonded to the other surface side (lower surface side in FIG. 3) of the sensor body 1. And a substrate portion (cover substrate) 3. Here, the outer peripheral shapes of the sensor main body 1, the first package substrate unit 2 and the second package substrate unit 3 are rectangular, and the first package substrate unit 2 and the second package substrate unit 3 are rectangular. Are formed in the same outer dimensions as the sensor body 1.

センサ本体1は、シリコン基板からなる支持基板10a上のシリコン酸化膜からなる絶縁層(埋込酸化膜)10b上にn形のシリコン層(活性層)10cを有するSOI基板ウェハを加工することにより形成してあり、第1のパッケージ用基板部2は第1のシリコンウェハを加工することにより形成し、第2のパッケージ用基板部3は第2のシリコンウェハを加工することにより形成してある。なお、本実施形態では、SOIウェハにおける支持基板10aの厚さを300μm〜500μm程度、絶縁層10bの厚さを0.3μm〜1.5μm程度、シリコン層10cの厚さを4μm〜10μm程度とし、また、第1のシリコンウェハの厚さを200μm〜300μm程度、第2のシリコンウェハの厚さを100〜300μm程度としてあるが、これらの数値は特に限定するものではない。また、SOIウェハの主表面であるシリコン層10cの表面は(100)面としてある。   The sensor body 1 is obtained by processing an SOI substrate wafer having an n-type silicon layer (active layer) 10c on an insulating layer (buried oxide film) 10b made of a silicon oxide film on a support substrate 10a made of a silicon substrate. The first package substrate portion 2 is formed by processing the first silicon wafer, and the second package substrate portion 3 is formed by processing the second silicon wafer. . In this embodiment, the thickness of the support substrate 10a in the SOI wafer is about 300 μm to 500 μm, the thickness of the insulating layer 10b is about 0.3 μm to 1.5 μm, and the thickness of the silicon layer 10c is about 4 μm to 10 μm. The thickness of the first silicon wafer is about 200 μm to 300 μm, and the thickness of the second silicon wafer is about 100 to 300 μm. However, these numerical values are not particularly limited. The surface of the silicon layer 10c, which is the main surface of the SOI wafer, is a (100) plane.

センサ本体1は、図5(a)に示すように平面視において上述のセンシング部を有するセンサ部E1が中央部に形成され、このセンサ部E1をIC部E2が囲み、さらにIC部E2を後述の接合用領域部E3が囲むようにセンサ部E1、IC部E2、接合領域部E3のレイアウトが設計されている。   As shown in FIG. 5A, the sensor main body 1 is formed with a sensor portion E1 having the above-described sensing portion in a plan view in a plan view. The sensor portion E1 is surrounded by an IC portion E2, and the IC portion E2 is further described below. The layout of the sensor part E1, the IC part E2, and the joining area part E3 is designed so as to surround the joining area part E3.

ここにおいて、センサ本体1のセンサ部E1は、枠状(本実施形態では、矩形枠状)のフレーム部11を備え、フレーム部11の内側に配置される重り部12が一表面側(図5(b)の上面側)において可撓性を有する4つの短冊状の撓み部13を介してフレーム部11に揺動自在に支持されている。言い換えれば、センサ本体1のセンサ部E1は、枠状のフレーム部11の内側に配置される重り部12が重り部12から四方へ延長された4つの撓み部13を介してフレーム部11に揺動自在に支持されている。ここで、フレーム部11は、上述のSOIウェハの支持基板10a、絶縁層10b、シリコン層10cそれぞれを利用して形成してある。これに対して、撓み部13は、上述のSOIウェハにおけるシリコン層10cを利用して形成してあり、フレーム部11よりも十分に薄肉となっている。   Here, the sensor portion E1 of the sensor body 1 includes a frame portion 11 having a frame shape (in this embodiment, a rectangular frame shape), and a weight portion 12 disposed inside the frame portion 11 is on one surface side (FIG. 5). On the upper surface side of (b), the frame portion 11 is swingably supported via four flexible strip-shaped bending portions 13. In other words, the sensor part E1 of the sensor body 1 swings to the frame part 11 via the four bending parts 13 in which the weight part 12 arranged inside the frame-like frame part 11 is extended from the weight part 12 in four directions. It is supported freely. Here, the frame portion 11 is formed using the above-described SOI wafer support substrate 10a, insulating layer 10b, and silicon layer 10c. On the other hand, the bending part 13 is formed using the silicon layer 10c in the above-described SOI wafer, and is sufficiently thinner than the frame part 11.

重り部12は、上述の4つの撓み部13を介してフレーム部11に支持された直方体状のコア部12aと、センサ本体1の上記一表面側から見てコア部12aの四隅それぞれに連続一体に連結された直方体状の4つの付随部12bとを有している。言い換えれば、重り部12は、フレーム部11の内側面に一端部が連結された各撓み部13の他端部が外側面に連結されたコア部12aと、コア部12aと一体に形成されコア部12aとフレーム部11との間の空間に配置される4つの付随部12bとを有している。つまり、各付随部12bは、センサ基板1の上記一表面側から見て、フレーム部11とコア部12aと互いに直交する方向に延長された2つの撓み部13,13とで囲まれる空間に配置されており、各付随部12bそれぞれとフレーム部11との間にはスリット14が形成され、撓み部13を挟んで隣り合う付随部12b間の間隔が撓み部13の幅寸法よりも長くなっている。ここにおいて、コア部12aは、上述のSOIウェハの支持基板10a、絶縁層10b、シリコン層10cそれぞれを利用して形成し、各付随部12bは、SOIウェハの支持基板10aを利用して形成してある。しかして、センサ本体1の上記一表面側において各付随部12bの表面は、コア部12aの表面を含む平面からセンサ本体1の上記他表面側(図5(b)の下面側)へ離間して位置している。なお、センサ本体1の上述のフレーム部11、重り部12、各撓み部13は、リソグラフィ技術およびエッチング技術を利用して形成すればよい。   The weight portion 12 is continuously integrated with each of the rectangular parallelepiped core portion 12a supported by the frame portion 11 via the four flexure portions 13 and the four corners of the core portion 12a as viewed from the one surface side of the sensor body 1. And four accompanying portions 12b having a rectangular parallelepiped shape connected to each other. In other words, the weight portion 12 is formed integrally with the core portion 12a and the core portion 12a in which the other end portion of each bending portion 13 whose one end portion is connected to the inner side surface of the frame portion 11 is connected to the outer surface. It has four accompanying parts 12b arranged in the space between the part 12a and the frame part 11. That is, each appendage portion 12b is disposed in a space surrounded by the frame portion 11 and the core portion 12a and the two bent portions 13 and 13 extending in a direction orthogonal to each other when viewed from the one surface side of the sensor substrate 1. In addition, a slit 14 is formed between each of the accompanying portions 12b and the frame portion 11, and the interval between the adjacent accompanying portions 12b with the bending portion 13 interposed therebetween is longer than the width dimension of the bending portion 13. Yes. Here, the core portion 12a is formed using the above-described SOI wafer support substrate 10a, the insulating layer 10b, and the silicon layer 10c, and each accompanying portion 12b is formed using the SOI wafer support substrate 10a. It is. Thus, the surface of each associated portion 12b on the one surface side of the sensor body 1 is separated from the plane including the surface of the core portion 12a to the other surface side of the sensor body 1 (the lower surface side in FIG. 5B). Is located. Note that the above-described frame portion 11, weight portion 12, and each bending portion 13 of the sensor body 1 may be formed using a lithography technique and an etching technique.

ところで、図5(a)(b)それぞれの右下に示したように、センサ本体1の上記一表面に平行な面内でフレーム部11の一辺に沿った一方向をx軸の正方向、この一辺に直交する辺に沿った一方向をy軸の正方向、センサ基板1の厚み方向の一方向をz軸の正方向と規定すれば、重り部12は、x軸方向に延長されてコア部12aを挟む2つ1組の撓み部13,13と、y軸方向に延長されてコア部12aを挟む2つ1組の撓み部13,13とを介してフレーム部11に支持されていることになる。なお、上述のx軸、y軸、z軸の3軸により規定した直交座標では、センサ基板1において上述のシリコン層10cにより形成された部分の表面における重り部12の中心位置を原点としている。   By the way, as shown in the lower right of each of FIGS. 5A and 5B, one direction along one side of the frame portion 11 in a plane parallel to the one surface of the sensor body 1 is the positive direction of the x axis, If one direction along the side perpendicular to the one side is defined as the positive direction of the y-axis and one direction of the thickness direction of the sensor substrate 1 is defined as the positive direction of the z-axis, the weight portion 12 is extended in the x-axis direction. It is supported by the frame portion 11 via a pair of bending portions 13, 13 sandwiching the core portion 12a and a pair of bending portions 13, 13 extending in the y-axis direction and sandwiching the core portion 12a. Will be. In the orthogonal coordinates defined by the three axes of the above-described x axis, y axis, and z axis, the center position of the weight portion 12 on the surface of the portion of the sensor substrate 1 formed by the silicon layer 10c is the origin.

重り部12のコア部12aからx軸の正方向に延長された撓み部13(図5(a)の右側の撓み部13)は、コア部12a近傍に2つ1組のピエゾ抵抗Rx2,Rx4が形成されるとともに、フレーム部11近傍に1つのピエゾ抵抗Rz2が形成されている。一方、重り部12のコア部12aからx軸の負方向に延長された撓み部13(図5(a)の左側の撓み部13)は、コア部12a近傍に2つ1組のピエゾ抵抗Rx1,Rx3が形成されるとともに、フレーム部11近傍に1つのピエゾ抵抗Rz3が形成されている。ここに、コア部12a近傍に形成された4つのピエゾ抵抗Rx1,Rx2,Rx3,Rx4は、x軸方向の加速度を検出するために形成されたもので、平面形状が細長の長方形状であって、長手方向が撓み部13の長手方向(フレーム部11とコア部12aとの間を連結する方向)と一致するように形成してあり、図7における左側のブリッジ回路Bxを構成するようにセンサ基板1に形成されている図示しない配線(拡散層配線、金属配線など)によって接続されている。なお、ピエゾ抵抗Rx1〜Rx4は、x軸方向の加速度がかかったときに撓み部13において応力が集中する応力集中領域に形成されている。   The bending portion 13 (the bending portion 13 on the right side of FIG. 5A) extended from the core portion 12a of the weight portion 12 in the positive direction of the x-axis is a pair of piezoresistors Rx2 and Rx4 in the vicinity of the core portion 12a. Is formed, and one piezoresistor Rz2 is formed in the vicinity of the frame portion 11. On the other hand, the bending portion 13 (the bending portion 13 on the left side of FIG. 5A) extended from the core portion 12a of the weight portion 12 in the negative direction of the x-axis is a pair of piezoresistors Rx1 in the vicinity of the core portion 12a. , Rx3 are formed, and one piezoresistor Rz3 is formed in the vicinity of the frame portion 11. Here, the four piezoresistors Rx1, Rx2, Rx3, and Rx4 formed in the vicinity of the core portion 12a are formed to detect acceleration in the x-axis direction, and the planar shape is an elongated rectangular shape. 7 is formed so that the longitudinal direction thereof coincides with the longitudinal direction of the bent portion 13 (the direction connecting the frame portion 11 and the core portion 12a), and the sensor is configured to constitute the left bridge circuit Bx in FIG. They are connected by wiring (diffusion layer wiring, metal wiring, etc.) (not shown) formed on the substrate 1. Note that the piezoresistors Rx1 to Rx4 are formed in a stress concentration region where stress is concentrated in the bent portion 13 when acceleration in the x-axis direction is applied.

また、重り部12のコア部12aからy軸の正方向に延長された撓み部13(図5(a)の上側の撓み部13)はコア部12a近傍に2つ1組のピエゾ抵抗Ry1,Ry3が形成されるとともに、フレーム部11近傍に1つのピエゾ抵抗Rz1が形成されている。一方、重り部12のコア部12aからy軸の負方向に延長された撓み部13(図5(a)の下側の撓み部13)はコア部12a近傍に2つ1組のピエゾ抵抗Ry2,Ry4が形成されるとともに、フレーム部11側の端部に1つのピエゾ抵抗Rz4が形成されている。ここに、コア部12a近傍に形成された4つのピエゾ抵抗Ry1,Ry2,Ry3,Ry4は、y軸方向の加速度を検出するために形成されたもので、平面形状が細長の長方形状であって、長手方向が撓み部13の長手方向に一致するように形成してあり、図7における中央のブリッジ回路Byを構成するようにセンサ基板1に形成されている図示しない配線(拡散層配線、金属配線など)によって接続されている。なお、ピエゾ抵抗Ry1〜Ry4は、y軸方向の加速度がかかったときに撓み部13において応力が集中する応力集中領域に形成されている。   Further, the bending portion 13 (the upper bending portion 13 in FIG. 5A) extended from the core portion 12a of the weight portion 12 in the positive direction of the y-axis is a pair of piezoresistors Ry1, in the vicinity of the core portion 12a. Ry3 is formed, and one piezoresistor Rz1 is formed in the vicinity of the frame portion 11. On the other hand, the bending portion 13 (the lower bending portion 13 in FIG. 5A) extended from the core portion 12a of the weight portion 12 in the negative direction of the y-axis is a pair of piezoresistors Ry2 in the vicinity of the core portion 12a. , Ry4 are formed, and one piezoresistor Rz4 is formed at the end on the frame part 11 side. Here, the four piezoresistors Ry1, Ry2, Ry3, and Ry4 formed in the vicinity of the core portion 12a are formed to detect acceleration in the y-axis direction, and the planar shape is an elongated rectangular shape. Wiring (diffuse layer wiring, metal not shown) formed on the sensor substrate 1 so that the longitudinal direction coincides with the longitudinal direction of the flexure 13 and forms the central bridge circuit By in FIG. Connected by wiring). Note that the piezoresistors Ry1 to Ry4 are formed in a stress concentration region where stress is concentrated in the flexure 13 when acceleration in the y-axis direction is applied.

また、フレーム部11近傍に形成された4つのピエゾ抵抗Rz1,Rz2,Rz3,Rz4は、z軸方向の加速度を検出するために形成されたものであり、図7における右側のブリッジ回路Bzを構成するようにセンサ本体1に形成されている図示しない配線(拡散層配線、金属配線など)によって接続されている。ただし、2つ1組となる撓み部13,13のうち一方の組の撓み部13,13に形成したピエゾ抵抗Rz1,Rz4は長手方向が撓み部13,13の長手方向と一致するように形成されているのに対して、他方の組の撓み部13,13に形成したピエゾ抵抗Rz2,Rz3は長手方向が撓み部13,13の幅方向(短手方向)と一致するように形成されている。 Further, the four piezoresistors Rz1, Rz2, Rz3, and Rz4 formed in the vicinity of the frame portion 11 are formed to detect acceleration in the z-axis direction, and constitute the right bridge circuit Bz in FIG. wiring (not shown) are formed on the sensor body 1 to (diffusion layer wirings and metal wirings) are connected by. However, the piezoresistors Rz1 and Rz4 formed in one set of the bent portions 13 and 13 of the two bent portions 13 and 13 are formed so that the longitudinal direction thereof coincides with the longitudinal direction of the bent portions 13 and 13. On the other hand, the piezoresistors Rz2 and Rz3 formed in the other set of flexures 13 and 13 are formed such that the longitudinal direction coincides with the width direction (short direction) of the flexures 13 and 13. Yes.

なお、上述の各ピエゾ抵抗Rx1〜Rx4,Ry1〜Ry4,Rz1〜Rz4および上記各拡散層配線は、シリコン層10cにおけるそれぞれの形成部位に適宜濃度のp形不純物をドーピングすることにより形成されている。   The piezoresistors Rx1 to Rx4, Ry1 to Ry4, Rz1 to Rz4, and the diffusion layer wirings described above are formed by doping p-type impurities with appropriate concentrations at respective formation sites in the silicon layer 10c. .

ここで、センサ本体1のセンサ部E1の動作の一例について説明する。   Here, an example of operation | movement of the sensor part E1 of the sensor main body 1 is demonstrated.

いま、センサ本体1に加速度がかかっていない状態で、センサ本体1に対してx軸の正方向に加速度がかかったとすると、x軸の負方向に作用する重り部12の慣性力によってフレーム部11に対して重り部12が変位し、結果的にx軸方向を長手方向とする撓み部13,13が撓んで当該撓み部13,13に形成されているピエゾ抵抗Rx1〜Rx4の抵抗値が変化することになる。この場合、ピエゾ抵抗Rx1,Rx3は引張応力を受け、ピエゾ抵抗Rx2,Rx4は圧縮応力を受ける。一般的にピエゾ抵抗は引張応力を受けると抵抗値(抵抗率)が増大し、圧縮応力を受けると抵抗値(抵抗率)が減少する特性を有しているので、ピエゾ抵抗Rx1,Rx3は抵抗値が増大し、ピエゾ抵抗Rx2,Rx4は抵抗値が減少することになる。したがって、図7に示した一対の入力端子VDD,GND間に外部電源から一定の直流電圧を印加しておけば、図7に示した左側のブリッジ回路Bxの出力端子X1,X2間の電位差がx軸方向の加速度の大きさに応じて変化する。同様に、y軸方向の加速度がかかった場合には図7に示した中央のブリッジ回路Byの出力端子Y1,Y2間の電位差がy軸方向の加速度の大きさに応じて変化し、z軸方向の加速度がかかった場合には図7に示した右側のブリッジ回路Bzの出力端子Z1,Z2間の電位差がz軸方向の加速度の大きさに応じて変化する。しかして、上述のセンサ本体1のセンサ部E1は、各ブリッジ回路Bx〜Bzそれぞれの出力電圧の変化を検出することにより、当該センサ部E1に作用したx軸方向、y軸方向、z軸方向それぞれの加速度を検出することができる。本実施形態では、重り部12と各撓み部13とで可動部15を構成しており、各ピエゾ抵抗Rx1〜Rx4,Ry1〜Ry4,Rz1〜Rz4それぞれが、センサ本体1におけるセンシング部を構成している。   Now, assuming that acceleration is applied to the sensor body 1 in the positive x-axis direction while no acceleration is applied to the sensor body 1, the frame portion 11 is caused by the inertial force of the weight 12 acting in the negative x-axis direction. Accordingly, the weight 12 is displaced, and as a result, the bending portions 13 and 13 whose longitudinal direction is the x-axis direction are bent, and the resistance values of the piezoresistors Rx1 to Rx4 formed in the bending portions 13 and 13 are changed. Will do. In this case, the piezoresistors Rx1 and Rx3 are subjected to tensile stress, and the piezoresistors Rx2 and Rx4 are subjected to compressive stress. In general, a piezoresistor has a characteristic that a resistance value (resistivity) increases when subjected to a tensile stress, and a resistance value (resistivity) decreases when subjected to a compressive stress. Therefore, the piezoresistors Rx1 and Rx3 are resistant. The value increases, and the resistance values of the piezoresistors Rx2 and Rx4 decrease. Therefore, if a constant DC voltage is applied from the external power source between the pair of input terminals VDD and GND shown in FIG. 7, the potential difference between the output terminals X1 and X2 of the left bridge circuit Bx shown in FIG. It changes according to the magnitude of the acceleration in the x-axis direction. Similarly, when acceleration in the y-axis direction is applied, the potential difference between the output terminals Y1 and Y2 of the central bridge circuit By shown in FIG. 7 changes according to the magnitude of the acceleration in the y-axis direction, and the z-axis When the acceleration in the direction is applied, the potential difference between the output terminals Z1 and Z2 of the right bridge circuit Bz shown in FIG. 7 changes according to the magnitude of the acceleration in the z-axis direction. Thus, the sensor unit E1 of the sensor body 1 described above detects changes in the output voltages of the respective bridge circuits Bx to Bz, so that the x-axis direction, the y-axis direction, and the z-axis direction that act on the sensor unit E1 are detected. Each acceleration can be detected. In this embodiment, the weight part 12 and each bending part 13 comprise the movable part 15, and each piezoresistor Rx1-Rx4, Ry1-Ry4, Rz1-Rz4 comprises the sensing part in the sensor main body 1. FIG. ing.

また、センサ本体1のIC部E2は、CMOSを用いた集積回路(CMOS IC)であって上記センシング部であるピエゾ抵抗Rx1〜Rx4,Ry1〜Ry4,Rz1〜Rz4と協働する集積回路が形成されている。ここにおいて、IC部E2の集積回路は、上述のブリッジ回路Bx,By,Bzの出力信号に対して増幅、オフセット調整、温度補償などの信号処理を行って出力する信号処理回路や、信号処理回路において用いるデータを格納したEEPROMなどが集積化されている。   Further, the IC part E2 of the sensor body 1 is an integrated circuit (CMOS IC) using CMOS, and an integrated circuit that cooperates with the piezo resistors Rx1 to Rx4, Ry1 to Ry4, and Rz1 to Rz4 that are the sensing parts is formed. Has been. Here, the integrated circuit of the IC unit E2 includes a signal processing circuit that performs signal processing such as amplification, offset adjustment, and temperature compensation on the output signals of the bridge circuits Bx, By, and Bz, and a signal processing circuit. An EEPROM or the like that stores data used in is integrated.

ところで、センサ本体1は、シリコン層10cにおいてセンサ部E1の一部(コア部12a、各撓み部13、フレーム部11)およびIC部E2および接合用領域部E3に対応する部位の表面側にシリコン層10c上のシリコン酸化膜からなる第1の絶縁膜と第1の絶縁膜上のシリコン窒化膜からなる第2の絶縁膜との積層膜からなる表面絶縁膜16が形成されている。ここにおいて、センサ本体1のIC部E2は、多層配線技術を利用してセンサ本体1における当該IC部E2の占有面積の縮小化を図っており、表面絶縁膜16上に、少なくとも1層の層間絶縁膜(シリコン酸化膜)からなる第3の絶縁膜と、第3の絶縁膜上のパッシベーション膜(シリコン酸化膜とシリコン窒化膜との積層膜)からなる第4の絶縁膜とを含む多層構造部41が形成され、上記パッシベーション膜の適宜部位を除去することにより複数のパッド42を露出させてある。 By the way, the sensor main body 1 has silicon on the surface side of a part corresponding to a part of the sensor part E1 (core part 12a, each bending part 13, the frame part 11) and the IC part E2 and the joining area part E3 in the silicon layer 10c. A surface insulating film 16 made of a laminated film of a first insulating film made of a silicon oxide film on the layer 10c and a second insulating film made of a silicon nitride film on the first insulating film is formed. Here, IC portion E2 of the sensor body 1 is aimed at reduction of the occupied area of the IC portion E2 of definitive to sensor body 1 by using a multilayer wiring technique on the surface insulating film 16, at least 1 A third insulating film made of an interlayer insulating film (silicon oxide film), and a fourth insulating film made of a passivation film (a laminated film of a silicon oxide film and a silicon nitride film) on the third insulating film. are multilayer structures 41 including the formation, are to expose the pad 42 of the multiple by removing appropriate portions of the passivation film.

また、センサ本体1は、上記センシング部と上述の第1のパッケージ用基板部2の複数の貫通孔配線24とを電気的に接続するための複数の第1の電気接続用金属層19が接合用領域部E3において表面絶縁膜16上に形成されており、各パッド42が金属材料(例えば、Auなど)からなる引き出し配線43を介して第1の電気接続用金属層19と電気的に接続されている(図6参照)。ここで、本実施形態では、引き出し配線43の材料と第1の電気接続用金属層19の材料とを同じとして、引き出し配線43と第1の電気接続用金属層19とが連続する形で形成されている。なお、IC部E2に形成された複数のパッド42には、信号処理回路を通して上記センシング部と電気的に接続されるものと、信号処理回路を通さずに上記センシング部と電気的に接続されるものがあるが、いずれにしても、第1のパッケージ用基板部2の貫通孔配線24と上記センシング部とが電気的に接続されることとなる。   The sensor body 1 is joined to a plurality of first electrical connection metal layers 19 for electrically connecting the sensing section and the plurality of through-hole wirings 24 of the first package substrate section 2 described above. Is formed on the surface insulating film 16 in the area E3, and each pad 42 is electrically connected to the first electrical connection metal layer 19 via a lead wire 43 made of a metal material (for example, Au). (See FIG. 6). Here, in this embodiment, the material of the lead-out wiring 43 and the material of the first electrical connection metal layer 19 are the same, and the lead-out wiring 43 and the first electrical connection metal layer 19 are formed continuously. Has been. The plurality of pads 42 formed in the IC part E2 are electrically connected to the sensing part through a signal processing circuit and electrically connected to the sensing part without passing through the signal processing circuit. In any case, in any case, the through-hole wiring 24 of the first package substrate portion 2 and the sensing portion are electrically connected.

ここにおいて、センサ本体1の接合用領域部E3では、表面絶縁膜16上に、枠状(矩形枠状)の第1の封止用金属層18が形成されており、上述した複数の第1の電気接続用金属層19が第1の封止用金属層18よりも内側で表面絶縁膜16上に形成されている。要するに、センサ本体1は、第1の封止用金属層18と各電気接続用金属層19とを表面絶縁膜16のシリコン窒化膜を下地層として同一レベル面上に形成してある。ここで、複数の第1の電気接続用金属層19は、接合用領域部E3の周方向に離間して配置されている。   Here, in the bonding region E3 of the sensor main body 1, a frame-shaped (rectangular frame-shaped) first sealing metal layer 18 is formed on the surface insulating film 16, and the plurality of first layers described above. The electrical connection metal layer 19 is formed on the surface insulating film 16 on the inner side of the first sealing metal layer 18. In short, in the sensor body 1, the first sealing metal layer 18 and the respective electrical connection metal layers 19 are formed on the same level surface with the silicon nitride film of the surface insulating film 16 as a base layer. Here, the plurality of first electrical connection metal layers 19 are arranged apart from each other in the circumferential direction of the bonding region E3.

第1の封止用金属層18および第1の電気接続用金属層19は、接合用のAu膜と表面絶縁膜16との間に密着性改善用のTi膜を介在させてある。言い換えれば、第1の封止用金属層18および第1の電気接続用金属層19は、表面絶縁膜16上に形成されたTi膜と当該Ti膜上に形成されたAu膜との積層膜により構成されている。要するに、第1の電気接続用金属層19と第1の封止用金属層18とは同一の金属材料により形成されているので、第1の電気接続用金属層19と第1の封止用金属層18とを同時に形成することができるとともに、第1の電気接続用金属層19と第1の封止用金属層18とを略同じ厚さに形成することができる。なお、第1の封止用金属層18および第1の電気接続用金属層19は、Ti膜の膜厚を15〜50nm、Au膜の膜厚を500nmに設定してあるが、これらの数値は一例であって特に限定するものではない。ここにおいて、各Au膜の材料は、純金に限らず不純物を添加したものでもよい。また、本実施形態では、各Au膜と表面絶縁膜16との間に密着性改善用の密着層としてTi膜を介在させてあるが、密着層の材料はTiに限らず、例えば、Cr、Nb、Zr、TiN、TaNなどでもよい。   In the first sealing metal layer 18 and the first electrical connection metal layer 19, an adhesion improving Ti film is interposed between the bonding Au film and the surface insulating film 16. In other words, the first sealing metal layer 18 and the first electrical connection metal layer 19 are a laminated film of a Ti film formed on the surface insulating film 16 and an Au film formed on the Ti film. It is comprised by. In short, since the first electrical connection metal layer 19 and the first sealing metal layer 18 are formed of the same metal material, the first electrical connection metal layer 19 and the first sealing metal layer 19 are formed. The metal layer 18 can be formed at the same time, and the first electrical connection metal layer 19 and the first sealing metal layer 18 can be formed to have substantially the same thickness. Note that the first sealing metal layer 18 and the first electrical connection metal layer 19 have a Ti film thickness of 15 to 50 nm and an Au film thickness of 500 nm. Is an example and is not particularly limited. Here, the material of each Au film is not limited to pure gold, and may be added with impurities. Further, in this embodiment, a Ti film is interposed as an adhesion improving layer for adhesion between each Au film and the surface insulating film 16, but the material of the adhesion layer is not limited to Ti, for example, Cr, Nb, Zr, TiN, TaN, etc. may be used.

第1のパッケージ用基板部2は、図8および図9に示すように、センサ本体1側(図3における下面側)の表面に、センサ基板1の重り部12と各撓み部13とで構成される可動部15の変位空間を確保する変位空間形成用凹部21が形成されるとともに、変位空間形成用凹部21の周部に厚み方向に貫通する複数の貫通孔22が形成されており、厚み方向の両面および貫通孔22の内面とに跨って熱絶縁膜(シリコン酸化膜)からなる絶縁膜23が形成され、貫通孔配線24と貫通孔22の内面との間に絶縁膜23の一部が介在している。ここにおいて、第1のパッケージ用基板部2は、変位空間形成用凹部21の開口面の投影領域内にセンサ本体1のセンサ部E1およびIC部E2が収まるように変位空間形成用凹部21の開口面積を大きくしてあり、IC部E2の多層構造部41が変位空間形成用凹部21内に配置されるようになっている(図3、図4参照)。なお、第1のパッケージ用基板部2の複数の貫通孔配線24は当該第1のパッケージ用基板部2の周方向に離間して形成されている。また、貫通孔配線24の材料としては、Cuを採用しているが、Cuに限らず、例えば、Niなどを採用してもよい。   As shown in FIG. 8 and FIG. 9, the first package substrate portion 2 includes a weight portion 12 of the sensor substrate 1 and each bending portion 13 on the surface of the sensor main body 1 (the lower surface side in FIG. 3). The displacement space forming concave portion 21 that secures the displacement space of the movable portion 15 is formed, and a plurality of through holes 22 penetrating in the thickness direction are formed in the peripheral portion of the displacement space forming concave portion 21. An insulating film 23 made of a thermal insulating film (silicon oxide film) is formed across both surfaces in the direction and the inner surface of the through hole 22, and part of the insulating film 23 is formed between the through hole wiring 24 and the inner surface of the through hole 22. Is intervening. Here, the first package substrate portion 2 has the opening of the displacement space forming recess 21 so that the sensor portion E1 and the IC portion E2 of the sensor body 1 are within the projection area of the opening surface of the displacement space forming recess 21. The area is increased, and the multilayer structure portion 41 of the IC portion E2 is arranged in the displacement space forming recess 21 (see FIGS. 3 and 4). The plurality of through-hole wirings 24 of the first package substrate unit 2 are formed apart from each other in the circumferential direction of the first package substrate unit 2. Moreover, although Cu is adopted as the material of the through-hole wiring 24, it is not limited to Cu, and for example, Ni may be adopted.

また、第1のパッケージ用基板部2は、センサ本体1側の表面において変位空間形成用凹部21の周部に、各貫通孔配線24それぞれと電気的に接続された複数の第2の電気接続用金属層29が形成されている。また、第1のパッケージ用基板部2は、センサ本体1側の表面の周部の全周に亘って枠状(矩形枠状)の第2の封止用金属層28が形成されており、上述の複数の第2の電気接続用金属層29が第2の封止用金属層28よりも内側に配置されている(ここで、第2の封止用金属層28と各電気接続用金属層29とは絶縁膜23の同一レベル面上に形成してある)。ここにおいて、第2の電気接続用金属層29は、外周形状が細長の長方形状であり、長手方向の一端部が貫通孔配線24と接合されており、他端側の部位がセンサ本体1の第1の電気接続用金属層19と接合されて電気的に接続されるように配置してある。要するに、第1のパッケージ用基板部2の周方向において貫通孔配線24と当該貫通孔配線24に対応する第1の電気接続用金属層19との位置をずらしてあり、第2の電気接続用金属層29を、長手方向が第2の封止用金属層28の周方向に一致し且つ貫通孔配線24と第1の電気接続用金属層19とに跨る形で配置してある。   In addition, the first package substrate portion 2 has a plurality of second electrical connections electrically connected to the respective through-hole wirings 24 on the peripheral portion of the displacement space forming recess 21 on the surface on the sensor body 1 side. A metal layer 29 is formed. Further, the first package substrate 2 has a frame-shaped (rectangular frame-shaped) second sealing metal layer 28 formed over the entire circumference of the peripheral portion of the surface on the sensor body 1 side. The plurality of second electrical connection metal layers 29 are arranged inside the second sealing metal layer 28 (where the second sealing metal layer 28 and each electrical connection metal The layer 29 is formed on the same level surface of the insulating film 23). Here, the second electrical connection metal layer 29 has an elongated rectangular outer peripheral shape, one end portion in the longitudinal direction is joined to the through-hole wiring 24, and the other end side portion is the sensor body 1. The first electrical connection metal layer 19 is joined and electrically connected. In short, the positions of the through-hole wiring 24 and the first electrical connection metal layer 19 corresponding to the through-hole wiring 24 are shifted in the circumferential direction of the first package substrate portion 2, so that the second electrical connection The metal layer 29 is arranged so that the longitudinal direction thereof coincides with the circumferential direction of the second sealing metal layer 28 and straddles the through-hole wiring 24 and the first electrical connection metal layer 19.

また、第2の封止用金属層28および第2の電気接続用金属層29は、接合用のAu膜と絶縁膜23との間に密着性改善用のTi膜を介在させてある。言い換えれば、第2の封止用金属層28および第2の電気接続用金属層29は、絶縁膜23上に形成されたTi膜と当該Ti膜上に形成されたAu膜との積層膜により構成されている。要するに、第2の電気接続用金属層29と第2の封止用金属層28とは同一の金属材料により形成されているので、第2の電気接続用金属層29と第2の封止用金属層28とを同時に形成することができるとともに、第2の電気接続用金属層29と第2の封止用金属層28とを略同じ厚さに形成することができる。なお、第2の封止用金属層28および第2の電気接続用金属層29は、Ti膜の膜厚を15〜50nm、Au膜の膜厚を500nmに設定してあるが、これらの数値は一例であって特に限定するものではない。ここにおいて、各Au膜の材料は、純金に限らず不純物を添加したものでもよい。また、本実施形態では、各Au膜と表面絶縁膜16との間に密着性改善用の密着層としてTi膜を介在させてあるが、密着層の材料はTiに限らず、例えば、Cr、Nb、Zr、TiN、TaNなどでもよい。   In addition, the second sealing metal layer 28 and the second electrical connection metal layer 29 have an adhesion improving Ti film interposed between the bonding Au film and the insulating film 23. In other words, the second sealing metal layer 28 and the second electrical connection metal layer 29 are formed of a laminated film of a Ti film formed on the insulating film 23 and an Au film formed on the Ti film. It is configured. In short, since the second electrical connection metal layer 29 and the second sealing metal layer 28 are formed of the same metal material, the second electrical connection metal layer 29 and the second sealing metal layer 28 are formed. The metal layer 28 can be formed at the same time, and the second electrical connection metal layer 29 and the second sealing metal layer 28 can be formed to have substantially the same thickness. The second sealing metal layer 28 and the second electrical connection metal layer 29 have a Ti film thickness of 15 to 50 nm and an Au film thickness of 500 nm. Is an example and is not particularly limited. Here, the material of each Au film is not limited to pure gold, and may be added with impurities. Further, in this embodiment, a Ti film is interposed as an adhesion improving layer for adhesion between each Au film and the surface insulating film 16, but the material of the adhesion layer is not limited to Ti, for example, Cr, Nb, Zr, TiN, TaN, etc. may be used.

また、第1のパッケージ用基板部2におけるセンサ本体1側とは反対側の表面には、各貫通孔配線24それぞれと電気的に接続された複数の外部接続用電極25が形成されている。なお、各外部接続用電極25の外周形状は矩形状となっている。   A plurality of external connection electrodes 25 electrically connected to the respective through-hole wirings 24 are formed on the surface of the first package substrate 2 opposite to the sensor body 1 side. The outer peripheral shape of each external connection electrode 25 is rectangular.

第2のパッケージ用基板部3は、図10に示すように、センサ本体1との対向面に、重り部12の変位空間を形成する所定深さ(例えば、5μm〜10μm程度)の凹部31を形成してある。ここにおいて、凹部31は、リソグラフィ技術およびエッチング技術を利用して形成してある。なお、本実施形態では、第2のパッケージ用基板部3におけるセンサ本体1との対向面に、重り部12の変位空間を形成する凹部31を形成してあるが、重り部12のコア部12aおよび各付随部12bのうち支持基板10aを利用して形成されている部分の厚さを、フレーム部11において支持基板10aを利用して形成されている部分の厚さに比べて、センサ本体1の厚み方向への重り部12の許容変位量分だけ薄くするようにすれば、第2のパッケージ用基板部3に凹部31を形成しなくても、センサ本体1の上記他表面側には上記他表面に交差する方向への重り部12の変位を可能とする隙間が、重り部12と第2のパッケージ用基板部3との間に形成される。   As shown in FIG. 10, the second package substrate 3 has a recess 31 having a predetermined depth (for example, about 5 μm to 10 μm) that forms a displacement space of the weight 12 on the surface facing the sensor body 1. It is formed. Here, the recess 31 is formed using a lithography technique and an etching technique. In the present embodiment, the concave portion 31 that forms the displacement space of the weight portion 12 is formed on the surface of the second package substrate portion 3 that faces the sensor body 1, but the core portion 12 a of the weight portion 12 is formed. In addition, the thickness of the portion formed using the support substrate 10a in each of the associated portions 12b is compared with the thickness of the portion formed using the support substrate 10a in the frame portion 11. If the thickness is reduced by the allowable displacement amount of the weight portion 12 in the thickness direction, the second surface of the sensor body 1 may be formed on the other surface side without forming the recess 31 in the second package substrate portion 3. A gap that allows displacement of the weight portion 12 in a direction intersecting the other surface is formed between the weight portion 12 and the second package substrate portion 3.

ところで、上述のセンサ本体1と第1のパッケージ用基板部2とは、第1の封止用金属層18と第2の封止用金属層28とが接合されるとともに、第1の電気接続用金属層19と第2の電気接続用金属層29とが接合され、センサ本体1と第2のパッケージ用基板部3とは、互いの対向面の周部同士が接合されている。ここにおいて、本実施形態の加速度センサの製造にあたっては、図2に示すように、SOIウェハにセンサ基板1を複数形成したセンサウェハ10と、第1のシリコンウェハに第1のパッケージ用基板部2を複数形成した第1のパッケージウェハ20と、第2のシリコンウェハに第2のパッケージ用基板部3を複数形成した第2のパッケージウェハ30とをウェハレベルで常温接合することでウェハレベルパッケージ構造体100を形成してから、個々の加速度センサに分割する分割工程(ダイシング工程)により個々の加速度センサに分割されている(なお、図2(c)は図2(a)に示すウェハレベルパッケージ構造体100のうち丸Aで囲んだ部分の概略断面図である)。したがって、第1のパッケージ用基板部2と第2のパッケージ用基板部3とがセンサ本体1と同じサイズ(外形サイズ)となり、小型のチップサイズパッケージを実現できる。なお、本実施形態では、センサ本体1の接合用領域部E3と第1のパッケージ用基板部2と第2のパッケージ用基板部3とでパッケージを構成しており、当該パッケージ内で重り部12と各撓み部13とで構成される可動部15が変位可能となっている。   By the way, the sensor body 1 and the first package substrate 2 described above are bonded to the first sealing metal layer 18 and the second sealing metal layer 28 and have the first electrical connection. The metal layer 19 for electrical connection and the second metal layer 29 for electrical connection are joined, and the sensor body 1 and the second package substrate part 3 are joined at the peripheral portions of the opposing surfaces. Here, in manufacturing the acceleration sensor of the present embodiment, as shown in FIG. 2, a sensor wafer 10 in which a plurality of sensor substrates 1 are formed on an SOI wafer, and a first package substrate portion 2 on a first silicon wafer. A plurality of first package wafers 20 and a second package wafer 30 having a plurality of second package substrate portions 3 formed on a second silicon wafer are bonded at room temperature to a wafer level package structure. 100 is formed and then divided into individual acceleration sensors by a dividing process (dicing process) for dividing into individual acceleration sensors (FIG. 2 (c) shows the wafer level package structure shown in FIG. 2 (a). It is a schematic sectional view of a portion surrounded by a circle A in the body 100). Therefore, the first package substrate unit 2 and the second package substrate unit 3 have the same size (outer size) as the sensor body 1, and a small chip size package can be realized. In the present embodiment, the bonding region E3 of the sensor body 1, the first package substrate 2 and the second package substrate 3 form a package, and the weight 12 in the package. The movable part 15 constituted by the respective bending parts 13 can be displaced.

ここにおいて、本実施形態では、センサ本体1と第1のパッケージ用基板部2および第2のパッケージ用基板部3との接合方法として、常温接合法を採用している。以下、本実施形態の加速度センサの製造方法において特徴となる工程について図1を参照しながら説明するが、図1(a)〜(f)は図5(a)のA−A’断面に対応する部分の断面を示してある。   Here, in the present embodiment, a room temperature bonding method is employed as a bonding method between the sensor body 1 and the first package substrate unit 2 and the second package substrate unit 3. In the following, the steps characteristic of the method of manufacturing the acceleration sensor according to the present embodiment will be described with reference to FIG. 1. FIGS. 1A to 1F correspond to the AA ′ cross section of FIG. The cross section of the part to show is shown.

まず、SOIウェハの主表面側(シリコン層10cの表面側)に各ピエゾ抵抗Rx1〜Rx4,Ry1〜Ry4,Rz1〜Rz4、ブリッジ回路Bx,By,Bz形成用の拡散層配線やIC部E2を、CMOSプロセス技術などを利用して形成することによって、図1(a)に示す構造を得る。ここにおいて、IC部E2の各パッド42を露出させる工程が終了した段階では、表面絶縁膜16の全面に多層構造部41が形成されているが、当該多層構造部41のうちセンサ部E1および接合用領域部E3に対応する部位に形成されている部分には金属配線は設けられていない。なお、本実施形態では、表面絶縁膜16と多層構造部41とからなる多層絶縁膜により表面保護層44を構成している。   First, diffusion layer wiring for forming piezoresistors Rx1 to Rx4, Ry1 to Ry4, Rz1 to Rz4, bridge circuits Bx, By, and Bz and an IC portion E2 are provided on the main surface side of the SOI wafer (the surface side of the silicon layer 10c). The structure shown in FIG. 1A is obtained by forming using a CMOS process technology or the like. Here, at the stage where the step of exposing each pad 42 of the IC portion E2 is completed, the multilayer structure portion 41 is formed on the entire surface of the surface insulating film 16, and the sensor portion E1 and the bonding portion of the multilayer structure portion 41 are joined. The metal wiring is not provided in the part formed in the site | part corresponding to the use area | region part E3. In the present embodiment, the surface protective layer 44 is constituted by a multilayer insulating film composed of the surface insulating film 16 and the multilayer structure portion 41.

上述の各パッド42を露出させる工程が終了した後、表面保護層44のうちセンサ部E1および接合用領域部E3それぞれに対応する部位に形成されている部分を露出させるようにパターニングされたレジスト層(図示せず)をSOIウェハの主表面側に形成してから、当該レジスト層をエッチングマスクとして、上記多層絶縁膜のうちセンサ本体1におけるパッケージ用基板部2との接合用領域部E3に形成されている部位をエッチバックすることにより接合用領域部E3の表面を平坦化する平坦化工程を行うことによって、図1(b)に示す構造を得る。このエッチング処理によって、センサ部E1を構成する部位(すなわちフレーム部11の一部と可動部15とを構成する部位)に形成された多層絶縁膜からなる表面保護層44の一部(多層構造部41)が除去されて、表面絶縁膜16のみとなり、可動部15上に形成された絶縁膜の膜厚がより薄い寸法に調整されるので、可動部15の上面に形成された絶縁膜の応力により可動部15に発生する撓みが低減されるのである。なお、エッチバックはウェットエッチングにより行っており、表面絶縁膜16のシリコン窒化膜からなる第2の絶縁膜をエッチングストッパ層として利用している。   After the step of exposing each of the pads 42 is finished, the resist layer patterned so as to expose the portions formed in the portions corresponding to the sensor portion E1 and the bonding region portion E3 in the surface protective layer 44, respectively. (Not shown) is formed on the main surface side of the SOI wafer, and the resist layer is used as an etching mask, and is formed in the bonding region portion E3 of the sensor body 1 with the package substrate portion 2 in the multilayer insulating film. The structure shown in FIG. 1B is obtained by performing a flattening step of flattening the surface of the bonding region E3 by etching back the portion that has been formed. By this etching process, a part (multilayer structure part) of the surface protection layer 44 made of a multilayer insulating film formed in a part constituting the sensor part E1 (that is, a part constituting the frame part 11 and the movable part 15). 41) is removed, so that only the surface insulating film 16 is formed, and the thickness of the insulating film formed on the movable portion 15 is adjusted to a thinner dimension, so that the stress of the insulating film formed on the upper surface of the movable portion 15 is adjusted. As a result, the bending generated in the movable portion 15 is reduced. Etch back is performed by wet etching, and the second insulating film made of the silicon nitride film of the surface insulating film 16 is used as an etching stopper layer.

平坦化工程の後、接合用領域部E3の表面上に第1の封止用金属層18および第1の電気接続用金属層を形成する金属層形成工程を行い(なお、本実施形態では、当該金属層形成工程において引き出し配線43も形成している)、その後、SOIウェハの主表面側に、上述の表面絶縁膜16においてフレーム部11、重り部12のコア部12a、各撓み部13、IC部E2、接合用領域部E3それぞれに対応する部位を覆い他の部位を露出させるようにパターニングされたレジスト層(図示せず)を形成し、当該レジスト層をエッチングマスクとして、表面絶縁膜16の露出部分をエッチングすることで表面絶縁膜16をパターニングし、SOIウェハを主表面側から絶縁層10bに達する深さまでエッチングする表面側パターニング工程を行うことによって、図1(c)に示す構造を得る。ここにおいて、金属層形成工程では、SOIウェハの主表面側に、第1の封止用金属層18、第1の接続用金属層19、および引き出し配線43をスパッタ法などの薄膜形成技術およびリソグラフィ技術およびエッチング技術などを利用して形成している。また、表面側パターニング工程では、絶縁層10bをエッチングストッパ層として利用しており、当該表面側パターニング工程を行うことによって、SOIウェハにおけるシリコン層10cは、フレーム部11に対応する部位と、コア部12aに対応する部位と、各撓み部13それぞれに対応する部位と、IC部E2に対応する部位と、接合用領域部E3に対応する部位とが残る。なお、この表面側パターニング工程におけるエッチングに際しては、例えば、誘導結合プラズマ(ICP)型のドライエッチング装置を用いてドライエッチングを行えばよく、エッチング条件としては、絶縁層10bがエッチングストッパとして機能するような条件を設定する。   After the planarization step, a metal layer forming step for forming the first sealing metal layer 18 and the first electrical connection metal layer on the surface of the bonding region E3 is performed (in this embodiment, In the metal layer forming step, the lead-out wiring 43 is also formed), and then on the main surface side of the SOI wafer, the frame portion 11 in the surface insulating film 16 described above, the core portion 12a of the weight portion 12, the respective bent portions 13, A resist layer (not shown) patterned so as to cover portions corresponding to the IC portion E2 and the bonding region portion E3 and to expose other portions is formed, and the surface insulating film 16 is formed using the resist layer as an etching mask. A surface-side patterning step of patterning the surface insulating film 16 by etching the exposed portion of the substrate and etching the SOI wafer to a depth reaching the insulating layer 10b from the main surface side. By Ukoto to obtain a structure shown in Figure 1 (c). Here, in the metal layer forming step, the first sealing metal layer 18, the first connection metal layer 19, and the lead-out wiring 43 are formed on the main surface side of the SOI wafer by a thin film forming technique such as sputtering and lithography. It is formed using technology and etching technology. Further, in the surface side patterning step, the insulating layer 10b is used as an etching stopper layer, and by performing the surface side patterning step, the silicon layer 10c in the SOI wafer has a portion corresponding to the frame portion 11 and a core portion. A portion corresponding to 12a, a portion corresponding to each of the bending portions 13, a portion corresponding to the IC portion E2, and a portion corresponding to the joining region portion E3 remain. In the etching in this surface side patterning step, for example, dry etching may be performed using an inductively coupled plasma (ICP) type dry etching apparatus. As an etching condition, the insulating layer 10b functions as an etching stopper. Set appropriate conditions.

上述の表面側パターニング工程の後、SOIウェハの裏面側で支持基板10aに積層されているシリコン酸化膜10dにおいてフレーム部11に対応する部位とコア部12aに対応する部位と各付随部12bそれぞれに対応する部位とIC部E2に対応する部位と接合用領域部E3に対応する部位とを覆い且つ他の部位を露出させるようにパターニングされたレジスト層(図示せず)を形成し、その後、当該レジスト層をエッチングマスクとして、シリコン酸化膜10dの露出部分をエッチングすることでシリコン酸化膜10dをパターニングし、レジスト層を除去してから、シリコン酸化膜10dをエッチングマスクとして、SOIウェハを裏面側から絶縁層10bに達する深さまで略垂直にドライエッチングする裏面側パターニング工程を行うことによって、図1(d)に示す構造を得る。この裏面側パターニング工程では、絶縁層10bをエッチングストッパ層として利用しており、当該裏面側パターニング工程を行うことにより、SOIウェハにおける支持基板10aは、フレーム部11に対応する部位と、コア部12aに対応する部位と、各付随部12bそれぞれに対応する部位と、IC部E2に対応する部位と、接合用領域部E3に対応する部位とが残る。なお、この裏面側パターニング工程におけるエッチング装置としては、例えば、上述のICP型のドライエッチング装置を用いればよく、エッチング条件としては、絶縁層10bがエッチングストッパとして機能するような条件を設定する。   After the surface-side patterning step described above, in the silicon oxide film 10d laminated on the support substrate 10a on the back side of the SOI wafer, the portion corresponding to the frame portion 11, the portion corresponding to the core portion 12a, and each associated portion 12b Forming a resist layer (not shown) patterned so as to cover the corresponding part, the part corresponding to the IC part E2 and the part corresponding to the bonding area part E3 and to expose the other part; Using the resist layer as an etching mask, the exposed portion of the silicon oxide film 10d is etched to pattern the silicon oxide film 10d, and after removing the resist layer, the silicon wafer 10d as an etching mask and the SOI wafer from the back side. Back side patterning process for dry etching substantially perpendicularly to a depth reaching the insulating layer 10b By performing to obtain a structure shown in FIG. 1 (d). In this back side patterning step, the insulating layer 10b is used as an etching stopper layer, and by performing the back side patterning step, the support substrate 10a in the SOI wafer has a portion corresponding to the frame portion 11 and a core portion 12a. , A portion corresponding to each of the accompanying portions 12b, a portion corresponding to the IC portion E2, and a portion corresponding to the joining region portion E3 remain. For example, the above-described ICP type dry etching apparatus may be used as the etching apparatus in the back surface side patterning step, and the etching conditions are set such that the insulating layer 10b functions as an etching stopper.

裏面側パターニング工程の後、絶縁層10bのうちフレーム部11に対応する部位およびコア部12aに対応する部位およびIC部E2に対応する部位および接合用領域部E3に対応する部位を残して不要部分をウェットエッチングによりエッチング除去することでフレーム部11、各撓み部13、重り部12を形成する分離工程を行うことによって、図1(e)に示す構造のセンサウェハ10を得る。なお、この分離工程において、SOIウェハの裏面側のシリコン酸化膜10dもエッチング除去される。   After the back side patterning step, an unnecessary portion of the insulating layer 10b is left with a portion corresponding to the frame portion 11, a portion corresponding to the core portion 12a, a portion corresponding to the IC portion E2, and a portion corresponding to the bonding region portion E3. The sensor wafer 10 having the structure shown in FIG. 1E is obtained by performing a separation step of forming the frame part 11, each bending part 13, and the weight part 12 by etching away the material by wet etching. In this separation step, the silicon oxide film 10d on the back side of the SOI wafer is also removed by etching.

上述の分離工程の後、センサウェハ10と第2のパッケージウェハ30とを常温接合法により直接接合する第1の接合工程を行い、続いて、センサウェハ10と第1のパッケージウェハ20との封止用金属層18,28同士および電気接続用金属層19,29同士を直接接合する接合工程を行うことによって、図1(f)に示す構造のウェハレベルパッケージ構造体100を得る。要するに、第1の接合工程では、センサウェハ10と第2のパッケージウェハ30とがSi−Siの常温接合により接合され、第2の接合工程では、センサウェハ10と第1のパッケージウェハ20との封止用金属層18,28同士および電気接続用金属層19,29同士が金属−金属(ここでは、Au−Au)の常温接合により接合されている。なお、常温接合法では、接合前に互いの接合表面へアルゴンのプラズマ若しくはイオンビーム若しくは原子ビームを真空中で照射して各接合表面の清浄化・活性化を行ってから、接合表面同士を接触させ、常温下で直接接合する。ここで、第2の接合工程では、上述の常温接合法により、常温下で適宜の荷重を印加して、第1の封止用金属層18と第2の封止用金属層28とを直接接合するのと同時に、第1の電気接続用金属層19と第2の電気接続用金属層29とを直接接合している。   After the above-described separation step, a first bonding step is performed in which the sensor wafer 10 and the second package wafer 30 are directly bonded by a room temperature bonding method, and then the sensor wafer 10 and the first package wafer 20 are sealed. A wafer level package structure 100 having a structure shown in FIG. 1 (f) is obtained by performing a bonding step of directly bonding the metal layers 18 and 28 and the metal layers 19 and 29 for electrical connection. In short, in the first bonding step, the sensor wafer 10 and the second package wafer 30 are bonded by Si-Si room temperature bonding, and in the second bonding step, the sensor wafer 10 and the first package wafer 20 are sealed. The metal layers 18 and 28 for electrical connection and the metal layers 19 and 29 for electrical connection are bonded by metal-metal (here, Au—Au) room temperature bonding. In the normal temperature bonding method, the bonding surfaces are contacted with each other after the bonding surfaces are cleaned and activated by irradiating the bonding surfaces with argon plasma, ion beam or atomic beam in vacuum before bonding. And bond directly at room temperature. Here, in the second bonding step, the first sealing metal layer 18 and the second sealing metal layer 28 are directly applied by applying an appropriate load at room temperature by the above-described room temperature bonding method. Simultaneously with the bonding, the first electrical connection metal layer 19 and the second electrical connection metal layer 29 are directly bonded.

ところで、本実施形態の加速度センサの製造方法では、上述の第2の接合工程が終了するまでの全工程をセンサ本体1および各パッケージ用基板部2,3それぞれについてウェハレベルで行うことで加速度センサを複数備えたウェハレベルパッケージ構造体100(図5参照)を形成するようにし、当該ウェハレベルパッケージ構造体100から個々の加速度センサに分割する分割工程(ダイシング工程)を行うようにしているので、各パッケージ用基板部2,3のサイズをセンサ本体1のサイズに合わせることができるとともに、量産性を高めることができる。   By the way, in the method for manufacturing the acceleration sensor according to the present embodiment, the entire process up to the end of the second bonding process described above is performed at the wafer level for each of the sensor body 1 and each of the package substrate portions 2 and 3. Since the wafer level package structure 100 (see FIG. 5) including a plurality of the wafer level package structure 100 is formed, and the dividing process (dicing process) for dividing the wafer level package structure 100 into the individual acceleration sensors is performed. The size of each of the package substrate portions 2 and 3 can be matched with the size of the sensor body 1 and the mass productivity can be improved.

以上説明した本実施形態の加速度センサの製造方法によれば、半導体基板であるSOIウェハの主表面側に多層絶縁膜(表面保護層44)を全面にわたって形成し、可動部15に形成された表面保護層44(絶縁膜)をエッチングして、表面保護層44の一部(多層構造部41)を除去しているので、表面保護層44の膜厚を調整することで絶縁膜の応力を低減することができる。而して、可動部15に形成された絶縁膜の応力により可動部15に発生する撓みが低減されるので、当該応力がセンサ部E1の特性に与える影響を抑制することができる。なお、可動部15に形成された表面保護層44をエッチングする場合に、表面絶縁膜16のシリコン窒化膜からなる第2の絶縁膜をエッチングストッパ層として使用し、このエッチングストッパ層よりも上側に形成された絶縁膜をエッチングにより除去しているので、エッチング深さを一定にして、エッチング後に残る絶縁膜の厚みを一定に制御することができ、絶縁膜により可動部に加わる応力のばらつきが低減されるから、センサ部E1の特性のばらつきを抑制することができる According to the manufacturing method of an acceleration sensor of the present embodiment described above, the multilayered insulating film (surface protective layer 44) is formed over the entire surface on the main table surface side of the SOI wafer which is a semiconductor substrate, formed in the movable portion 15 surface protective layer 44 (an insulating film) by edge quenching and because by removing a portion of the surface protective layer 44 (multilayer structure portion 41), the insulating film by adjusting the thickness of the surface protective layer 44 stress Can be reduced. And Thus, since the deflection generated Rica pivot portion 15 by the stress of the insulating film formed on the movable portion 15 is reduced, it is possible to suppress the influence of the stress applied to the characteristics of the sensor portion E1 . When the surface protection layer 44 formed on the movable portion 15 is etched, the second insulating film made of the silicon nitride film of the surface insulating film 16 is used as an etching stopper layer, and is above the etching stopper layer. Since the formed insulating film is removed by etching, the etching depth can be kept constant, and the thickness of the insulating film remaining after etching can be controlled to be constant, and the variation in stress applied to the movable part by the insulating film is reduced. Thus, variations in the characteristics of the sensor unit E1 can be suppressed .

さらに、SOIウェハの主表面側に形成された上記多層絶縁膜のうちセンサ本体1における第1のパッケージ用基板部2との接合用領域部E3に形成されている部位をエッチバックすることにより接合用領域部E3の表面を平坦化した後で、接合用領域部E3の表面上に第1の封止用金属層18および第1の電気接続用金属層19を形成しているので、第1の封止用金属層18および第1の電気接続用金属層19を同一レベル面上に同一厚さで形成することができるとともに、第1の封止用金属層18の表面および第1の電気接続用金属層19の表面の平坦性を高めることができ、センサ本体1と第1のパッケージ用基板部2との封止用金属層18,28同士および電気接続用金属層19,29同士を直接接合する第2の接合工程の歩留まりを高めることができるから、製造歩留まりの向上を図れる。   Further, the multilayer insulating film formed on the main surface side of the SOI wafer is bonded by etching back the portion formed in the bonding region E3 with the first package substrate 2 in the sensor body 1. Since the first sealing metal layer 18 and the first electrical connection metal layer 19 are formed on the surface of the bonding region E3 after the surface of the region for use E3 is planarized, the first The sealing metal layer 18 and the first electrical connection metal layer 19 can be formed on the same level surface with the same thickness, and the surface of the first sealing metal layer 18 and the first electrical connection metal layer 19 can be formed. The flatness of the surface of the connection metal layer 19 can be improved, and the sealing metal layers 18 and 28 and the electrical connection metal layers 19 and 29 between the sensor body 1 and the first package substrate portion 2 can be connected to each other. Yield of the second bonding process for direct bonding Since it is possible to increase, thereby improving the manufacturing yield.

また、本実施形態のウェハレベルパッケージ構造体100では、センサ本体1と第1のパッケージ用基板部2と第2のパッケージ用基板部3とでパッケージを含めたセンサ装置である加速度センサが構成されるので、図11および図12に示した従来構成の加速度センサに比べて、パッケージを含めた加速度センサの低背化が可能で、しかも、センサウェハ10と各パッケージウェハ20,30とを直接接合する方法として常温接合法のような低温プロセスを採用することができるので、プロセス温度の低温化を図れ、製造時のIC部E2の絶縁破壊を防止することが可能となる。ここで、センサウェハ10と第1のパッケージウェハ20および第2のパッケージウェハ30とが常温接合により接合されている場合には、上述の第1の接合工程および第2の接合工程においてIC部E2に熱や電界によるストレスがかかることがないので、IC部E2の絶縁破壊をより確実に防止することができる。   Further, in the wafer level package structure 100 of the present embodiment, the sensor body 1, the first package substrate unit 2, and the second package substrate unit 3 constitute an acceleration sensor that is a sensor device including a package. Therefore, the height of the acceleration sensor including the package can be reduced as compared with the conventional acceleration sensor shown in FIGS. 11 and 12, and the sensor wafer 10 and the package wafers 20 and 30 are directly bonded. Since a low-temperature process such as a room-temperature bonding method can be adopted as a method, the process temperature can be lowered and the dielectric breakdown of the IC part E2 at the time of manufacture can be prevented. Here, in the case where the sensor wafer 10, the first package wafer 20 and the second package wafer 30 are bonded by room temperature bonding, the IC portion E2 is formed in the first bonding process and the second bonding process described above. Since stress due to heat or an electric field is not applied, the dielectric breakdown of the IC portion E2 can be more reliably prevented.

また、本実施形態のウェハレベルパッケージ構造体100は、センサウェハ10がSOIウェハを用いて形成され、第1のパッケージウェハ20および第2のパッケージウェハ30がそれぞれシリコンウェハを用いて形成されているので、センサウェハ10と各パッケージウェハ20,30との線膨張率差に起因して撓み部13に発生する応力を低減でき、線膨張率差に起因した応力が上記ブリッジ回路Bx,By,Bzの出力信号に与える影響を低減できるから、センサ部E1の備えるセンシング部の出力特性の温度依存性を小さくすることが可能となる。なお、本実施形態では、センサウェハ10がSOIウェハを加工して形成してあり、SOIウェハが第1の半導体ウェハを構成しているが、第1の半導体ウェハは、SOIウェハに限らず、例えば、シリコンウェハでもよい。また、本実施形態では、上述のように、第1のパッケージウェハ20が第1のシリコンウェハを加工して形成され、第2のパッケージウェハ30が第2のシリコンウェハを加工して形成されており、第1のシリコンウェハが第2の半導体ウェハを構成し、第2のシリコンウェハが第3の半導体ウェハを構成している。また、第1〜第3の半導体ウェハはウェハ材料がシリコンで共通しているが、第1〜第3の半導体ウェハのウェハ材料はシリコンに限らず、他の半導体でもよい。   In the wafer level package structure 100 of the present embodiment, the sensor wafer 10 is formed using an SOI wafer, and the first package wafer 20 and the second package wafer 30 are each formed using a silicon wafer. The stress generated in the bent portion 13 due to the difference in linear expansion coefficient between the sensor wafer 10 and each package wafer 20 and 30 can be reduced, and the stress due to the difference in linear expansion coefficient is output from the bridge circuits Bx, By, Bz. Since the influence on the signal can be reduced, it becomes possible to reduce the temperature dependence of the output characteristics of the sensing unit provided in the sensor unit E1. In the present embodiment, the sensor wafer 10 is formed by processing an SOI wafer, and the SOI wafer constitutes the first semiconductor wafer. However, the first semiconductor wafer is not limited to the SOI wafer, for example, A silicon wafer may be used. In the present embodiment, as described above, the first package wafer 20 is formed by processing the first silicon wafer, and the second package wafer 30 is formed by processing the second silicon wafer. The first silicon wafer constitutes the second semiconductor wafer, and the second silicon wafer constitutes the third semiconductor wafer. In addition, although the first to third semiconductor wafers have a common wafer material of silicon, the wafer materials of the first to third semiconductor wafers are not limited to silicon but may be other semiconductors.

ところで、上述の実施形態ではセンサ装置としてピエゾ抵抗形の加速度センサを例示したが、センサ装置はピエゾ抵抗形の加速度センサに限らず、センサ本体の構造によっては、第2のパッケージ用基板部を用いることなくセンサ本体と第1のパッケージ用基板部とでセンサ装置を構成することができる。また、重り部12と撓み部13とで可動部15を構成しているが、ダイアフラム構造の圧力センサの場合にはダイアフラムにより可動部が構成される。 Incidentally, although in the embodiment described above has exemplified the acceleration sensor of piezoresistive type as the sensor device, the sensor device is not limited to the acceleration sensor of the piezoresistive type, depending on the structure of the sensor body, the substrate portion for the second package The sensor device can be constituted by the sensor body and the first package substrate portion without using them. Also, although constituting a movable portion 15 in the bending portion 13 and the heavy Ri portion 12, the movable portion is constituted by the diaphragm in the case of the pressure sensor diaphragm structure.

(a)〜(f)は本発明に係る製造方法を用いてセンサ装置を製造する主要工程を示した断面図である。(A)-(f) is sectional drawing which showed the main processes which manufacture a sensor apparatus using the manufacturing method which concerns on this invention. 同上の製造方法を用いて製造されたウェハレベルパッケージ構造体を示し、(a)は概略平面図、(b)は概略側面図、(c)は要部概略断面図である。The wafer level package structure manufactured using the manufacturing method same as the above is shown, (a) is a schematic plan view, (b) is a schematic side view, and (c) is a schematic cross-sectional view of the main part. 同上の製造方法により製造されたセンサ装置を示す概略断面図である。It is a schematic sectional drawing which shows the sensor apparatus manufactured by the manufacturing method same as the above. 同上の製造方法により製造されたセンサ装置を示し、(a)は要部概略断面図、(b)は他の要部概略断面図である。The sensor apparatus manufactured with the manufacturing method same as the above is shown, (a) is a principal part schematic sectional drawing, (b) is another principal part schematic sectional drawing. 同上の製造方法により製造されたセンサ本体を示し、(a)は概略平面図、(b)は概略断面図である。The sensor main body manufactured by the manufacturing method same as the above is shown, (a) is a schematic plan view, and (b) is a schematic cross-sectional view. 同上の製造方法により製造されたセンサ本体の要部概略断面図である。It is a principal part schematic sectional drawing of the sensor main body manufactured by the manufacturing method same as the above. 同上の製造方法により製造されるセンサ部の回路図である。It is a circuit diagram of the sensor part manufactured by the manufacturing method same as the above. 同上の製造方法により製造されたセンサ本体における第1のパッケージ用基板部を示し、(a)は概略平面図、(b)は(a)のA−A’概略断面図である。The 1st board | substrate part for a package in the sensor main body manufactured by the manufacturing method same as the above is shown, (a) is a schematic plan view, (b) is A-A 'schematic sectional drawing of (a). 同上の製造方法により製造されたセンサ本体における第1のパッケージ用基板部の下面図である。It is a bottom view of the 1st substrate part for packages in the sensor main part manufactured by the manufacturing method same as the above. 同上の製造方法により製造されたセンサ本体における第2のパッケージ用基板部を示し、(a)は概略平面図、(b)は概略断面図である。The 2nd board | substrate part for packages in the sensor main body manufactured by the manufacturing method same as the above is shown, (a) is a schematic plan view, (b) is a schematic sectional drawing. 従来例のセンサ装置の概略断面図である。It is a schematic sectional drawing of the sensor apparatus of a prior art example. 同上のセンサ装置の概略分解斜視図である。It is a schematic exploded perspective view of a sensor apparatus same as the above.

符号の説明Explanation of symbols

1 センサ本体
11 フレーム部
12 重り部
13 撓み部
15 可動部
16 表面絶縁膜
41 多層構造部
44 表面保護層
E2 IC部
DESCRIPTION OF SYMBOLS 1 Sensor main body 11 Frame part 12 Weight part 13 Deflection part 15 Movable part 16 Surface insulating film 41 Multilayer structure part 44 Surface protective layer E2 IC part

Claims (2)

半導体基板を用いて形成され、ピエゾ抵抗が可動部に設けられたセンサ部と、センサ部と協働するIC部と、第1の封止用金属層および第1の電気接続用金属層が形成され、前記第1の封止用金属層がパッケージ用基板部に設けた第2の封止用金属層に接合されるとともに、前記第1の電気接続用金属層がパッケージ用基板部に設けた第2の電気接続用金属層に接合される接合用領域部とを備え、センサ部とIC部と接合用領域部との互いのレイアウト領域が異なり、接合用領域部において、各接合表面同士が活性化された封止用金属層同士、および、各接合表面同士が活性化された電気接続用金属層同士がそれぞれ常温接合されるセンサ装置の製造方法であって、半導体基板の主表面側にピエゾ抵抗およびIC部の形成に伴い複数の絶縁膜の積層膜からなる表面保護層を設ける際に、前記表面保護層を構成する1つの絶縁膜としてエッチングストッパ層を途中で形成するようにして前記表面保護層を設けた後、半導体基板の主表面側に形成されている前記表面保護層のうちセンサ部のレイアウト領域に形成されている部分を薄くするエッチバックおよび接合用領域部のレイアウト領域に形成されている部分を平坦化するエッチバックを前記表面保護層の表面から前記エッチングストッパ層に達する深さまで行い、接合用領域部の表面上に第1の封止用金属層および第1の電気接続用金属層を形成する金属層形成工程を行った後、センサ部のレイアウト領域に可動部を形成するパターニングを行うことを特徴とするセンサ装置の製造方法。 A sensor unit formed using a semiconductor substrate and provided with a piezoresistor on the movable unit, an IC unit cooperating with the sensor unit, a first metal layer for sealing, and a first metal layer for electrical connection are formed. The first sealing metal layer is bonded to the second sealing metal layer provided on the package substrate portion, and the first electrical connection metal layer is provided on the package substrate portion. and a bonding region portion joined to a second electrical connection metal layer, another of the layout area of the bonding area portion and the sensor portion and the IC portion Ri is Do different in bonding area portion, the bonding surfaces to each other Is a method of manufacturing a sensor device in which metal layers for sealing whose metal surfaces are activated and metal layers for electrical connections whose respective bonding surfaces are activated are bonded at room temperature, respectively , on the main surface side of the semiconductor substrate Insulating films with the formation of piezoresistors and IC parts When providing the surface protective layer made of a laminated film, after providing the surface protective layer so as to form an etching stopper layer as one insulating film constituting the surface protective layer, the main surface side of the semiconductor substrate Etch back for thinning a portion formed in the layout region of the sensor portion of the surface protective layer formed on the surface and an etch back for flattening a portion formed in the layout region of the bonding region portion. A metal layer forming step for forming the first sealing metal layer and the first electrical connection metal layer on the surface of the bonding region was performed from the surface of the protective layer to the depth reaching the etching stopper layer . Thereafter, patterning for forming a movable portion in the layout region of the sensor portion is performed. 前記エッチングストッパ層としてシリコン窒化膜を形成することを特徴とする請求項1記載のセンサ装置の製造方法。   2. The method of manufacturing a sensor device according to claim 1, wherein a silicon nitride film is formed as the etching stopper layer.
JP2006089555A 2005-11-25 2006-03-28 Manufacturing method of sensor device Expired - Fee Related JP4000167B2 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2006089555A JP4000167B2 (en) 2006-03-28 2006-03-28 Manufacturing method of sensor device
EP06833263A EP1953817B1 (en) 2005-11-25 2006-11-24 Sensor device and method for manufacturing same
PCT/JP2006/323459 WO2007061059A1 (en) 2005-11-25 2006-11-24 Sensor device and method for manufacturing same
KR1020087012910A KR100985453B1 (en) 2005-11-25 2006-11-24 Sensor device and production method therefor
US12/094,771 US7674638B2 (en) 2005-11-25 2006-11-24 Sensor device and production method therefor
TW095143559A TWI310365B (en) 2005-11-25 2006-11-24 Sensor device and production method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006089555A JP4000167B2 (en) 2006-03-28 2006-03-28 Manufacturing method of sensor device

Publications (2)

Publication Number Publication Date
JP2007263761A JP2007263761A (en) 2007-10-11
JP4000167B2 true JP4000167B2 (en) 2007-10-31

Family

ID=38636895

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006089555A Expired - Fee Related JP4000167B2 (en) 2005-11-25 2006-03-28 Manufacturing method of sensor device

Country Status (1)

Country Link
JP (1) JP4000167B2 (en)

Also Published As

Publication number Publication date
JP2007263761A (en) 2007-10-11

Similar Documents

Publication Publication Date Title
JP3938198B1 (en) Wafer level package structure and sensor element
JP3938199B1 (en) Wafer level package structure and sensor device
JP4925275B2 (en) Semiconductor device
JP4839826B2 (en) Sensor module
JP3938204B1 (en) Wafer level package structure and sensor element
JP3938205B1 (en) Sensor element
JP4081496B2 (en) Wafer level package structure, acceleration sensor
JP5395412B2 (en) Interposer
JP2008008672A (en) Acceleration sensor
JP4715503B2 (en) Manufacturing method of sensor module
JP3938201B1 (en) Sensor device and manufacturing method thereof
JP4000167B2 (en) Manufacturing method of sensor device
JP3938206B1 (en) Wafer level package structure and sensor element
JP2010008172A (en) Semiconductor device
JP4665733B2 (en) Sensor element
JP3938203B1 (en) Sensor element and wafer level package structure
JP4000169B2 (en) Chip size package
JP4000170B2 (en) Chip size package
JP2007171153A (en) Sensor element
JP3938200B1 (en) Sensor device and manufacturing method thereof
JP5069410B2 (en) Sensor element
JP2008244174A (en) Method of manufacturing sensor element
JP4816065B2 (en) Manufacturing method of sensor module
JP2008244169A (en) Sensor element
JP3938196B1 (en) Sensor module

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070306

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070709

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070810

R151 Written notification of patent or utility model registration

Ref document number: 4000167

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100817

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100817

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110817

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120817

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130817

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees