JP2007173392A - 半導体光素子の作製方法及び半導体光素子 - Google Patents
半導体光素子の作製方法及び半導体光素子 Download PDFInfo
- Publication number
- JP2007173392A JP2007173392A JP2005366867A JP2005366867A JP2007173392A JP 2007173392 A JP2007173392 A JP 2007173392A JP 2005366867 A JP2005366867 A JP 2005366867A JP 2005366867 A JP2005366867 A JP 2005366867A JP 2007173392 A JP2007173392 A JP 2007173392A
- Authority
- JP
- Japan
- Prior art keywords
- insulating
- semiconductor
- layer
- forming
- insulating portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Abstract
【課題】寄生静電容量が小さい半導体光素子の作製方法及び半導体光素子を提供すること。
【解決手段】コンタクト部12及びクラッド部11を含む半導体メサ13を有する半導体部3と、半導体メサ13の上面A5に設けられており半導体メサ13の側面A3との間に空隙B1が形成されるように湾曲した絶縁部16と、絶縁部16に設けられており半導体メサ13の上面A5に達するコンタクトホールB2と、コンタクトホールB2及び絶縁部16上に設けられた電極部18とを備える。
【選択図】図1
【解決手段】コンタクト部12及びクラッド部11を含む半導体メサ13を有する半導体部3と、半導体メサ13の上面A5に設けられており半導体メサ13の側面A3との間に空隙B1が形成されるように湾曲した絶縁部16と、絶縁部16に設けられており半導体メサ13の上面A5に達するコンタクトホールB2と、コンタクトホールB2及び絶縁部16上に設けられた電極部18とを備える。
【選択図】図1
Description
本発明は、半導体光素子の作製方法と半導体光素子とに関する。
例えば特許文献1及び特許文献2には、半導体素子に設けられるエアーブリッジ配線に係る技術が記載されている。このようなエアーブリッジ配線は、半導体素子が有する支持体(半導体基体)の表面上に設けられている。このため、このエアーブリッジ配線により、配線と支持体との間に空隙が設けられる。
特開昭63−37639号公報
特開平5−152452号公報
特許文献1及び2の半導体素子とは異なる種類の、例えば、半導体レーザ等の半導体光素子が知られている。このような半導体光素子には、メサの上面と電気的に接続された電気配線が設けられる。この電気配線は、メサの上面及び側面に金属層が設けられる。半導体光素子を高速変調する場合には、この電気配線の寄生静電容量を低減させることが必要となる。寄生静電容量を低減するためには、メサが、素子表面から略垂直に延びるメサか或いは逆メサであるのが好ましい。しかし、このような形状のメサに対し電気配線を設ける場合、メサの側面あたりで電気配線に断線等が生じる可能性が高い。
そこで、本発明の課題は、寄生静電容量が小さい半導体光素子の作製方法及び半導体光素子を提供することである。
本発明の半導体光素子の作製方法は、a)クラッド層上に設けられたコンタクト層上に、パターニングされた形状の絶縁部を形成する工程と、b)前記絶縁部をマスクとして用いて前記コンタクト層及び前記クラッド層をエッチングすることにより、前記クラッド層の一部と前記コンタクト層の一部とを含む半導体メサ及び前記絶縁部の庇を形成する工程と、c)前記庇と前記半導体メサの側面との間に空隙が形成されるように該庇を加熱により湾曲させる工程と、d)前記半導体メサの上面に達するコンタクトホールを前記絶縁部に形成する工程と、e)前記コンタクトホール及び前記絶縁部上に電極部を形成する工程とを有する、ことを特徴とする。
従って、本発明によれば、絶縁部が形成された後に、この絶縁部をマスクとして用いたエッチングを行うことにより、絶縁部に庇が生じるように半導体メサが形成できる。また、この庇を加熱によって湾曲させれば、庇と半導体メサの側面との間に空隙が形成される。その後、電極部が、この絶縁部の庇上に設けられる。このため、電極部と半導体メサの側面との間に空隙が形成される。従って、この空隙により、電極部の寄生静電容量は低減される。更に、電極部は、湾曲した絶縁部の庇上に形成される。このため、電極部の断線等が回避できる。
また、本発明の半導体光素子の作製方法は、a)クラッド層と該クラッド層上に設けられたコンタクト層とをエッチングすることにより、前記クラッド層の一部と前記コンタクト層の一部とを含む複数の半導体メサを形成する工程と、b)前記半導体メサ間にレジスト部を形成する工程と、c)前記半導体メサの上面と前記レジスト部の上面のうち該半導体メサの上面から延び出した周辺領域とに、パターニングされた形状の絶縁部を形成する工程と、d)前記レジスト部を除去して前記絶縁部の庇を形成する工程と、e)前記庇と前記半導体メサの側面との間に空隙が形成されるように該庇を加熱により湾曲させる工程と、f)前記半導体メサの上面に達するコンタクトホールを前記絶縁部に形成する工程と、g)前記コンタクトホール及び前記絶縁部上に電極部を形成する工程とを有する、ことを特徴とする。
従って、本発明によれば、半導体メサ及びレジスト部の上面に絶縁部が形成され、この絶縁部の形成後にレジスト部が除去される。このため、レジスト部の上面に形成された絶縁部の部位が庇となる。そして、この庇を加熱によって湾曲させれば、庇と半導体メサの側面との間に空隙が形成される。その後、電極部が、この絶縁部の庇上に設けられる。このため、電極部と半導体メサの側面との間に空隙が形成される。従って、この空隙により、電極部の寄生静電容量は低減される。更に、電極部は、湾曲した絶縁部の庇上に形成される。このため、電極部の断線等が回避できる。
更に、本発明では、前記絶縁部は、常圧CVD法を用いて形成されたシリコン酸化物を含むのが好ましく、又、前記絶縁部は、テトラエトキシシランを原料としたICP−CVD法を用いて形成されたシリコン酸化物を含むのが好ましい。シリコン酸化物及びシリコン窒化物は熱により変形するため、これらシリコン酸化物及びシリコン窒化物から成る絶縁部の湾曲変形が加熱により容易に行える。
更に、本発明では、a)前記絶縁部を形成する工程は、PE−CVD法を用いてシリコン窒化物を含む第1の絶縁層を形成し、b)当該方法は、前記庇を湾曲させる工程に先立って、前記半導体メサ及び前記絶縁部の庇を形成した後に、常圧CVD法又はICP−CVD法を用いてシリコン酸化物を含む第2の絶縁層を前記第1の絶縁層上に形成する工程を更に含み、c)前記庇を湾曲させる工程は、前記第1の絶縁層と前記第2の絶縁層とを加熱により湾曲させるのが好ましい。この場合、絶縁部は、シリコン酸化物から成る絶縁層と、シリコン窒化物から成る絶縁層とが重なって成る。これら各絶縁層の熱膨張係数の違いにより、絶縁部の湾曲変形が容易且つ精度よく行える。
また、本発明の半導体光素子は、a)所定の軸に沿って順に配列された第1〜第2の部分及び該第2の部分上に設けられた半導体メサを含む第1導電型半導体領域と、第2導電型半導体領域と、前記第1導電型半導体領域と前記第2導電型半導体領域との間に設けられた活性層とを有する半導体部と、b)第1〜第3の部分及び該第3の部分に設けられたコンタクトホールを有しており前記半導体部上に設けられた絶縁部と、d)前記コンタクトホール及び前記絶縁部上に設けられた電極部とを備え、前記絶縁部の前記第1の部分は、前記半導体部の前記第1の部分に設けられており、前記絶縁部の前記第3の部分は、前記半導体メサ上に位置しており、前記絶縁部の前記第2の部分は、前記絶縁部の前記第3の部分の一端から前記絶縁部の前記第1の部分に向けて湾曲しており、前記絶縁部の前記第2の部分と前記半導体メサの側面との間には空隙がある、ことを特徴とする。
従って、本発明によれば、電極部が半導体メサの側面との間に空隙を成す。従って、この空隙により、電極部の寄生静電容量は低減される。更に、電極部は、湾曲した絶縁部上に設けられる。このため、電極部の断線等が回避できる。
更に、本発明では、前記絶縁部は、互いに異なる熱膨張係数を有する第1及び第2の絶縁層を含むのが好ましい。このため、熱膨張係数の違いにより、重なり合った第1及び第2の絶縁層全体の湾曲変形が容易且つ精度よく行える。
本発明によれば、寄生静電容量が小さい半導体光素子の作製方法及び半導体光素子が提供できる。
以下、図1〜図5を参照して、本発明に係る好適な実施形態について詳細に説明する。なお、可能な場合に、図面の説明においては同一要素には同一符号を付す。
図1及び図2を参照して、実施形態に係る半導体光素子1の構成について説明する。図1及び図2に示す半導体光素子1は、電極層2、半導体部3、絶縁部14、絶縁部16及び電極部18を備える。半導体光素子1は、例えば、半導体レーザ素子である。なお、以下の説明では、図示のxyz座標を用いる。
電極層2は、Al等の金属によって成る。半導体部3は、複数の半導体層から成り電極層2上に設けられる。半導体部3は、第1導電型(以下、p型)半導体領域3a、第2導電型(以下、n型)半導体領域3b及び活性層8を有しており、第1導電型半導体領域3aと第2導電型半導体領域3bとの間に活性層8が設けられる。第1導電型半導体領域3aは、活性層8上に設けられたクラッド層10と、コンタクト部12とを有する。クラッド層10にはx軸方向に延びるクラッド部11が設けられており、コンタクト部12は、このクラッド部11の上面A1に設けられる。クラッド部11はクラッド層10と一体に構成されている。クラッド部11及びコンタクト部12は半導体メサ13を構成する。xy平面に平行にとった半導体メサ13の断面は、例えば、クラッド層10の表面A2からz軸に沿って離れるに従い拡がっていくメサ状の立体形状(逆メサ状)を有しているとする。すなわち、半導体メサ13の側面A3と、この側面A3に連続するクラッド層10の表面A2との成す角度θは90度未満である。なお、角度θは略90度であってもよい。また、第2導電型半導体領域3bは、電極層2上に設けられた基板4と、基板4上に設けられたクラッド層6とを含む。
絶縁部14は、クラッド層10の表面A2のうちx軸方向からみて半導体メサ13の両側にあって、z軸方向からみて半導体メサ13により覆われていない領域A4に設けられており、各絶縁部14は、半導体メサ13からy軸方向に所定距離だけ離隔して設けられている。絶縁部16は、x軸方向からみて半導体メサ13の両側に設けられており、各絶縁部16は、コンタクト部12の上面A5に設けられた一の端部C1と、絶縁部14の表面A6上に設けられたもう一方の端部C2とを有する。すなわち、絶縁部16は、コンタクト部12の上面A5と、絶縁部14の表面A6とを架橋する。ここで、各絶縁部16は傾斜しているため、絶縁部16と半導体メサ13の側面A3との間には空隙B1が形成される。絶縁部16は、上面A5に接続する第1の絶縁層161と、この第1の絶縁層161上に設けられた第2の絶縁層162とによって成る。
電極部18は、後述のコンタクトホールB2及び絶縁部16の表面A7上に設けられており、コンタクトホールB2を介してコンタクト部12と電気的に接続する。コンタクトホールB2は、上面A5上において、x軸方向からみて半導体メサ13の両側の各絶縁部16間に設けられる。
次に、図2を参照して、絶縁部16の形状について詳細に説明する。ここでは、第1の部分16a、第2の部分16b、第3の部分16c、第4の部分16d及び第5の部分16eに絶縁部16を分ける。第3の部分16cにはコンタクトホールB2が設けられる。更に、y軸に沿って順に配列された第1の部分10a、第2の部分10b及び第3の部分10cにクラッド層10を分ける。第2の部分10b上には半導体メサ13が設けられる。
絶縁部16の第1の部分16aおよび第5の部分16eは、それぞれ、クラッド層10の第1の部分10aおよび第3の部分10cに絶縁部14を介して設けられている。絶縁部16の第3の部分16cは、半導体メサ13(コンタクト部12)の上面A5に位置している。絶縁部16の第2の部分16bは、第3の部分16cの一端から第1の部分16aに向けて湾曲しており、絶縁部16の第4の部分16dは、第3の部分16cの他端から第5の部分16eに向けて湾曲している。絶縁部16の第2の部分16bと半導体メサ13の側面A3との間、及び、絶縁部16の第4の部分16dと半導体メサ13の側面A3との間には何れも空隙B1がある。
なお、電極部18は、Al等の導電性金属から成る。また、第1の絶縁層161は、例えばシリコン窒化物から成り、厚みが100nm程度である。第2の絶縁層162及び絶縁部14は、例えばシリコン酸化物から成り、厚みが100nm程度である。コンタクト部12は、例えば、電極部18とオーミック接触可能な第1導電型のInGaAsP等から成る。クラッド層10(クラッド部11)は、例えば、第1導電型のInP等から成る。活性層8は、例えば、InGaAsP等のIII−V化合物から成る。クラッド層6は、例えば、第2導電型のInP等から成る。基板4は、第2導電型のInP等から成る。電極層2は、Al等の導電性金属から成る。
上記説明した半導体光素子1では、電極層2と電極部18とにバイアス電圧が印加されると、活性層8内でレーザ光が生成される。
なお、本発明は上述の実施形態に限らない。絶縁部16は、シリコン窒化物から成る第1の絶縁層161とシリコン酸化物から成る第2の絶縁層162とにより構成されるとしたが、これに限らず、シリコン酸化物から成る第2の絶縁層162のみにより構成されていてもよい。
(第1の作製方法)
次に、図3及び図4を参照して、半導体光素子1の作製方法について説明する。まず、図3(a)に示すように、クラッド層6、活性層8、クラッド層22及びコンタクト層24がエピタキシャル成長によって基板4上に順次形成された半導体部3を用意する。次に、図3(b)に示すように、PE−CVD法等を用いてシリコン窒化物から成る絶縁層26をコンタクト層24上に100nm程度の厚みに形成する。次に、図3(c)に示すように、絶縁層26を、x軸方向に延びるストライプ形状の第1の絶縁層161にパターニングする。次に、図3(d)に示すように、コンタクト層24とクラッド層22とを、第1の絶縁層161をマスクとして用いてエッチングすることにより、コンタクト層24の一部とクラッド層22の一部とを含む半導体メサ13を、第1の絶縁層161に庇A8が生じるように形成する。このエッチングにより、クラッド部11を含むクラッド層10と、コンタクト部12とが形成される。半導体メサ13の側面A3とクラッド層10の表面A2との間の角度θは、略90度又は90度未満とする。
次に、図3及び図4を参照して、半導体光素子1の作製方法について説明する。まず、図3(a)に示すように、クラッド層6、活性層8、クラッド層22及びコンタクト層24がエピタキシャル成長によって基板4上に順次形成された半導体部3を用意する。次に、図3(b)に示すように、PE−CVD法等を用いてシリコン窒化物から成る絶縁層26をコンタクト層24上に100nm程度の厚みに形成する。次に、図3(c)に示すように、絶縁層26を、x軸方向に延びるストライプ形状の第1の絶縁層161にパターニングする。次に、図3(d)に示すように、コンタクト層24とクラッド層22とを、第1の絶縁層161をマスクとして用いてエッチングすることにより、コンタクト層24の一部とクラッド層22の一部とを含む半導体メサ13を、第1の絶縁層161に庇A8が生じるように形成する。このエッチングにより、クラッド部11を含むクラッド層10と、コンタクト部12とが形成される。半導体メサ13の側面A3とクラッド層10の表面A2との間の角度θは、略90度又は90度未満とする。
次に、図4(a)に示すように、常圧CVD法又はテトラエトキシシランを原料としたICP−CVD法等を用いて、シリコン酸化物から成る第2の絶縁層162を第1の絶縁層161上に100nm程度の厚みに形成し、シリコン酸化物から成る絶縁部14を、クラッド層10の表面A2に含まれる領域A4上に100nm程度の厚みに形成する。これにより、第1の絶縁層161と第2の絶縁層162とから成る絶縁部16が形成される。次に、図4(b)に示すように、摂氏略655度程度のN2雰囲気内で略20分間熱処理を行うことにより、庇A8と半導体メサ13の側面A3との間に空隙B1が形成されるように庇A8を湾曲させる。そして、絶縁部16の端部C2を絶縁部14の表面A6に接続する。この場合、シリコン窒化物及びシリコン酸化物の各熱膨張係数が異なることにより庇A8が湾曲する。次に、図4(c)に示すように、コンタクト部12の上面A5に達するコンタクトホールB2を絶縁部16に形成する。次に、図4(d)に示すように、電極部18を、コンタクトホールB2及び絶縁部16の上面A7上に形成する。電極部18の形成法としては、例えば蒸着法やスパッタ法などがある。これにより、電極部18が、コンタクトホールB2を介してコンタクト部12と電気的に接続される。また、電極層2を基板4上に形成する。最後に、II−II線に沿ったサイディングを施すことにより、図1に示す半導体光素子1が得られる。
従って、第1の作製方法では、電極部18が、半導体メサ13の側面A3との間に空隙B1を成す絶縁部16(庇A8)の表面A7上に設けられる。このため、電極部18と半導体メサ13の側面A3との間の空隙B1が、容易に形成される。このように、電極部18と半導体メサ13の側面A3との間に空隙B1が形成されるため、電極部18の寄生静電容量は低減される。従って、低寄生静電容量の半導体光素子1が容易に作製できる。更に、電極部18は絶縁部16により支持されるため、電極部18の機械的強度は向上する。このため、電極部18に断線等が生じる可能性が低減される。更に、絶縁部16は、シリコン窒化物から成る第1の絶縁層161と、シリコン酸化物から成る第2の絶縁層162とが重なって設けられる。これら第1の絶縁層161及び第2の絶縁層162の熱膨張係数の違いにより、絶縁部16の湾曲変形が容易且つ精度よく行える。また、エアーブリッジ配線を用いて電気配線を設ける方法も考えられる。しかし、エアーブリッジ配線を用いても、配線が長い(配線と支持体との間の空洞が大きい)場合には、配線の強度や自重等による断線等が生じる可能性が高い。この点、本実施形態の半導体光素子1では、絶縁部16の表面A7上に電極部18が形成されるため、電極部18の機械的強度が向上される。このため、配線に断線等が生じる可能性が低減される。
(第2の作製方法)
なお、半導体光素子1の作製方法は、図3及び図4に示す方法に限らない。図5等を参照して、半導体光素子1の他の作製方法について説明する。まず、図5(a)に示すように、クラッド層6、活性層8、クラッド層22及びコンタクト層24が、エピタキシャル成長によって基板4上に順次形成された半導体部3を用意する。次に、図5(b)に示すように、コンタクト層24とクラッド層22とをエッチングすることにより、半導体メサ13をx軸方向に延びるストライプ状に複数形成する。このエッチングにより、クラッド部11を含むクラッド層10と、コンタクト部12とが形成される。半導体メサ13の側面A3とクラッド層10の表面A2との間の角度θは、略90度又は90度未満とする。次に図5(c)に示すように、半導体メサ13間にレジスト部30を形成する。ここで、コンタクト部12の上面A5とレジスト部30の上面A9とが平坦化される。平坦化法としては、例えば、酸素ドライエッチングによるエッチバック法などがある。エッチバック法では、スピンナなどで塗布したレジストを前面酸素でメサ上部が出現するぎりぎりまでドライエッチングする。その後、図5(d)に示すように、コンタクト部12の上面A5と、レジスト部30の上面A9のうち上面A5から延び出した周辺領域A10とを覆うようにパターンングされた形状のシリコン窒化物から成る第1の絶縁層161を100nm程度の厚みに形成する(なお、シリコン酸化膜形成にはSPG膜の利用が可能)。この第1の絶縁層161の形成後、レジスト部30をエッチングにより除去する。そして、図4(a)〜図4(d)を参照して上記説明した処理と同様の処理を行って半導体光素子1を作製する。
なお、半導体光素子1の作製方法は、図3及び図4に示す方法に限らない。図5等を参照して、半導体光素子1の他の作製方法について説明する。まず、図5(a)に示すように、クラッド層6、活性層8、クラッド層22及びコンタクト層24が、エピタキシャル成長によって基板4上に順次形成された半導体部3を用意する。次に、図5(b)に示すように、コンタクト層24とクラッド層22とをエッチングすることにより、半導体メサ13をx軸方向に延びるストライプ状に複数形成する。このエッチングにより、クラッド部11を含むクラッド層10と、コンタクト部12とが形成される。半導体メサ13の側面A3とクラッド層10の表面A2との間の角度θは、略90度又は90度未満とする。次に図5(c)に示すように、半導体メサ13間にレジスト部30を形成する。ここで、コンタクト部12の上面A5とレジスト部30の上面A9とが平坦化される。平坦化法としては、例えば、酸素ドライエッチングによるエッチバック法などがある。エッチバック法では、スピンナなどで塗布したレジストを前面酸素でメサ上部が出現するぎりぎりまでドライエッチングする。その後、図5(d)に示すように、コンタクト部12の上面A5と、レジスト部30の上面A9のうち上面A5から延び出した周辺領域A10とを覆うようにパターンングされた形状のシリコン窒化物から成る第1の絶縁層161を100nm程度の厚みに形成する(なお、シリコン酸化膜形成にはSPG膜の利用が可能)。この第1の絶縁層161の形成後、レジスト部30をエッチングにより除去する。そして、図4(a)〜図4(d)を参照して上記説明した処理と同様の処理を行って半導体光素子1を作製する。
従って、第2の作製方法では、上述の第1の作製方法による効果に加え、更に、次のような効果を奏する。すなわち、レジスト部30の上面A9に第1の絶縁層161が形成され、この第1の絶縁層161の形成後にレジスト部30が除去される。このため、第1の絶縁層161の庇A8の形成が容易となる。
以上、好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
例えば、上述の第1の作製方法及び第2の作製方法においては、第1の絶縁層161と第2の絶縁層162とによって絶縁部16を構成するとしたが、これに限らず、本発明では、シリコン酸化物から成る第2の絶縁層162のみから絶縁部16を構成してもよい。シリコン酸化物から成る第2の絶縁層162は、例えば、テトラエトキシシランを原料としたICP−CVD法を用いて構成できる。この場合、摂氏略655度のN2雰囲気内で略20分間熱処理を行うことにより、シリコン酸化物の組成が変化して絶縁部16(第2の絶縁層162)内に応力が発生する。この応力により絶縁部16が湾曲する。
1…半導体光素子、2…電極層、3…半導体部、3a…第1導電型半導体領域、3b…第2導電型半導体領域、4…基板、6,10,22…クラッド層、8…活性層、11…クラッド部、12…コンタクト部、13…半導体メサ、14,16…絶縁部、161…第1の絶縁層,162…第2の絶縁層、18…電極部、24…コンタクト層、26…絶縁層、30…レジスト部、B1…空隙、B2…コンタクトホール。
Claims (7)
- クラッド層上に設けられたコンタクト層上に、パターニングされた形状の絶縁部を形成する工程と、
前記絶縁部をマスクとして用いて前記コンタクト層及び前記クラッド層をエッチングすることにより、前記クラッド層の一部と前記コンタクト層の一部とを含む半導体メサ及び前記絶縁部の庇を形成する工程と、
前記庇と前記半導体メサの側面との間に空隙が形成されるように該庇を加熱により湾曲させる工程と、
前記半導体メサの上面に達するコンタクトホールを前記絶縁部に形成する工程と、
前記コンタクトホール及び前記絶縁部上に電極部を形成する工程と
を有する、ことを特徴とする半導体光素子の作製方法。 - クラッド層と該クラッド層上に設けられたコンタクト層とをエッチングすることにより、前記クラッド層の一部と前記コンタクト層の一部とを含む複数の半導体メサを形成する工程と、
前記半導体メサ間にレジスト部を形成する工程と、
前記半導体メサの上面と前記レジスト部の上面のうち該半導体メサの上面から延び出した周辺領域とに、パターニングされた形状の絶縁部を形成する工程と、
前記レジスト部を除去して前記絶縁部の庇を形成する工程と、
前記庇と前記半導体メサの側面との間に空隙が形成されるように該庇を加熱により湾曲させる工程と、
前記半導体メサの上面に達するコンタクトホールを前記絶縁部に形成する工程と、
前記コンタクトホール及び前記絶縁部上に電極部を形成する工程と
を有する、ことを特徴とする半導体光素子の作製方法。 - 前記絶縁部は、常圧CVD法を用いて形成されたシリコン酸化物を含む、ことを特徴とする請求項1又は2に記載の半導体光素子の作製方法。
- 前記絶縁部は、テトラエトキシシランを原料としたICP−CVD法を用いて形成されたシリコン酸化物を含む、ことを特徴とする請求項1又は2に記載の半導体光素子の作製方法。
- 前記絶縁部を形成する工程は、PE−CVD法を用いてシリコン窒化物を含む第1の絶縁層を形成し、
当該方法は、前記庇を湾曲させる工程に先立って、前記半導体メサ及び前記絶縁部の庇を形成した後に、常圧CVD法又はICP−CVD法を用いてシリコン酸化物を含む第2の絶縁層を前記第1の絶縁層上に形成する工程を更に含み、
前記庇を湾曲させる工程は、前記第1の絶縁層と前記第2の絶縁層とを加熱により湾曲させる
ことを特徴とする請求項1又は2に記載の半導体光素子の作製方法。 - 所定の軸に沿って順に配列された第1〜第2の部分及び該第2の部分上に設けられた半導体メサを含む第1導電型半導体領域と、第2導電型半導体領域と、前記第1導電型半導体領域と前記第2導電型半導体領域との間に設けられた活性層とを有する半導体部と、
第1〜第3の部分及び該第3の部分に設けられたコンタクトホールを有しており前記半導体部上に設けられた絶縁部と、
前記コンタクトホール及び前記絶縁部上に設けられた電極部と
を備え、
前記絶縁部の前記第1の部分は、前記半導体部の前記第1の部分に設けられており、
前記絶縁部の前記第3の部分は、前記半導体メサ上に位置しており、
前記絶縁部の前記第2の部分は、前記絶縁部の前記第3の部分の一端から前記絶縁部の前記第1の部分に向けて湾曲しており、
前記絶縁部の前記第2の部分と前記半導体メサの側面との間には空隙がある
ことを特徴とする半導体光素子。 - 前記絶縁部は、互いに異なる熱膨張係数を有する第1及び第2の絶縁層を含む、ことを特徴とする請求項6に記載の半導体光素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005366867A JP2007173392A (ja) | 2005-12-20 | 2005-12-20 | 半導体光素子の作製方法及び半導体光素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005366867A JP2007173392A (ja) | 2005-12-20 | 2005-12-20 | 半導体光素子の作製方法及び半導体光素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007173392A true JP2007173392A (ja) | 2007-07-05 |
Family
ID=38299570
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005366867A Pending JP2007173392A (ja) | 2005-12-20 | 2005-12-20 | 半導体光素子の作製方法及び半導体光素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007173392A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010199379A (ja) * | 2009-02-26 | 2010-09-09 | Sumitomo Electric Ind Ltd | 半導体レーザ |
CN107492787A (zh) * | 2016-06-09 | 2017-12-19 | 三菱电机株式会社 | 激光器元件、激光器元件的制造方法 |
WO2021157027A1 (ja) * | 2020-02-06 | 2021-08-12 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
-
2005
- 2005-12-20 JP JP2005366867A patent/JP2007173392A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010199379A (ja) * | 2009-02-26 | 2010-09-09 | Sumitomo Electric Ind Ltd | 半導体レーザ |
CN107492787A (zh) * | 2016-06-09 | 2017-12-19 | 三菱电机株式会社 | 激光器元件、激光器元件的制造方法 |
US9923336B2 (en) | 2016-06-09 | 2018-03-20 | Mitsubishi Electric Corporation | Laser diode and method of manufacturing laser diode |
US10069281B2 (en) | 2016-06-09 | 2018-09-04 | Mitsubishi Electric Corporation | Laser diode and method of manufacturing laser diode |
CN107492787B (zh) * | 2016-06-09 | 2019-11-15 | 三菱电机株式会社 | 激光器元件、激光器元件的制造方法 |
WO2021157027A1 (ja) * | 2020-02-06 | 2021-08-12 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4193866B2 (ja) | 半導体発光素子の製造方法 | |
JP2003283039A (ja) | 半導体レーザ素子 | |
JP6327098B2 (ja) | 量子カスケードレーザを製造する方法 | |
JP2007173392A (ja) | 半導体光素子の作製方法及び半導体光素子 | |
JP2013033824A (ja) | 量子カスケード半導体レーザ、レーザ装置および量子カスケード半導体レーザの製造方法 | |
JP6981291B2 (ja) | ハイブリッド光装置、ハイブリッド光装置を作製する方法 | |
JP2003347674A (ja) | 半導体レーザ装置及びその製造方法 | |
JP5211728B2 (ja) | 半導体光素子を作製する方法 | |
JP5673060B2 (ja) | 光半導体装置及びその製造方法 | |
JP4899755B2 (ja) | 半導体光素子を作製する方法 | |
JP6089953B2 (ja) | Iii−v化合物半導体素子を作製する方法 | |
JP2017034080A (ja) | 半導体発光素子 | |
JP4853008B2 (ja) | 半導体光素子を作製する方法 | |
CN115133397A (zh) | 脊波导半导体激光器及其制备方法 | |
JP5299077B2 (ja) | 半導体レーザ素子の製造方法 | |
US7907811B2 (en) | Optical waveguides and methods of making the same | |
JP2009117616A (ja) | 半導体光素子を作製する方法 | |
JP2010258273A (ja) | 半導体レーザの製造方法 | |
JP2009038120A (ja) | 半導体光集積素子およびその製造方法 | |
JPH10275959A (ja) | 分布帰還型半導体レーザ素子の製造方法及び分布帰還型半導体レーザ素子 | |
JP5310441B2 (ja) | 半導体レーザの製造方法 | |
JP2011108829A (ja) | 半導体光集積素子を作製する方法 | |
JP2009177075A (ja) | 量子細線構造を作製する方法およびdfbレーザ素子を作製する方法 | |
JP2005118943A (ja) | マイクロマシンの製造方法およびマイクロマシン | |
JP2021163830A (ja) | 半導体装置の製造方法、半導体基板 |