JP2007165767A - Semiconductor device and method of manufacturing same - Google Patents
Semiconductor device and method of manufacturing same Download PDFInfo
- Publication number
- JP2007165767A JP2007165767A JP2005363215A JP2005363215A JP2007165767A JP 2007165767 A JP2007165767 A JP 2007165767A JP 2005363215 A JP2005363215 A JP 2005363215A JP 2005363215 A JP2005363215 A JP 2005363215A JP 2007165767 A JP2007165767 A JP 2007165767A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor substrate
- forming
- insulating film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
Description
本発明は、フラッシュメモリを備えた半導体装置の製造方法及び半導体装置に関する。特に本発明は、フラッシュメモリと他の半導体素子が混載される場合に、フラッシュメモリの不良率が上がることを抑制できる半導体装置の製造方法及び半導体装置に関する。 The present invention relates to a method for manufacturing a semiconductor device including a flash memory and a semiconductor device. In particular, the present invention relates to a semiconductor device manufacturing method and a semiconductor device capable of suppressing an increase in the defect rate of the flash memory when the flash memory and other semiconductor elements are mixedly mounted.
図3は、従来の半導体装置の構成を説明する為の断面図である。本図に示す半導体装置はフラッシュメモリを有している。このフラッシュメモリは、トンネル絶縁膜101、フローティングゲート102、絶縁膜103、及びコントロールゲート104をこの順に積層した構造である。トンネル絶縁膜101は熱酸化法により形成されている(例えば特許文献1参照)。
近年、フラッシュメモリとトランジスタ等の半導体素子を同一の半導体基板上に形成する場合が増えている。このような混載構造において、フラッシュメモリのトンネル絶縁膜を形成する前に、半導体素子の不純物領域(例えばトランジスタの低濃度不純物領域)を形成することがある。不純物領域を形成するためには、不純物を導入した半導体基板に熱処理を加える必要があるが、この熱処理を一般的な窒素雰囲気下で行うと、半導体基板の表面に窒化物が形成される等の理由により、トンネル絶縁膜の品質が低下し、フラッシュメモリの不良率が上がる可能性が出てくる。 In recent years, flash memories and transistors and other semiconductor elements are formed on the same semiconductor substrate. In such a mixed structure, an impurity region of a semiconductor element (for example, a low concentration impurity region of a transistor) may be formed before forming a tunnel insulating film of a flash memory. In order to form the impurity region, it is necessary to apply heat treatment to the semiconductor substrate into which the impurity is introduced. If this heat treatment is performed in a general nitrogen atmosphere, nitrides are formed on the surface of the semiconductor substrate. For the reason, the quality of the tunnel insulating film is lowered, and there is a possibility that the defect rate of the flash memory is increased.
本発明は上記のような事情を考慮してなされたものであり、その目的は、フラッシュメモリと他の半導体素子が混載される場合に、フラッシュメモリの不良率が上がることを抑制できる半導体装置の製造方法及び半導体装置を提供することにある。 The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a semiconductor device capable of suppressing an increase in the defect rate of flash memory when the flash memory and other semiconductor elements are mixedly mounted. A manufacturing method and a semiconductor device are provided.
上記課題を解決するため、本発明に係る半導体装置の製造方法は、 フラッシュメモリが形成される第1領域、及びトランジスタが形成される第2領域を具備する半導体基板を準備する工程と、
前記第2領域に位置する半導体基板に不純物を導入する工程と、
前記第1領域に位置する前記半導体基板上に保護膜を形成する工程と、
窒素雰囲気下で前記半導体基板を熱処理することにより、前記不純物を熱拡散して前記トランジスタの低濃度不純物領域を形成する工程と、
前記保護膜を除去する工程と、
前記第1領域に位置する前記半導体基板を熱酸化することによりトンネル絶縁膜を形成する工程とを具備する。
In order to solve the above problems, a method of manufacturing a semiconductor device according to the present invention includes a step of preparing a semiconductor substrate including a first region where a flash memory is formed and a second region where a transistor is formed;
Introducing an impurity into a semiconductor substrate located in the second region;
Forming a protective film on the semiconductor substrate located in the first region;
Forming a low-concentration impurity region of the transistor by thermally diffusing the impurity by heat-treating the semiconductor substrate in a nitrogen atmosphere;
Removing the protective film;
Forming a tunnel insulating film by thermally oxidizing the semiconductor substrate located in the first region.
この半導体装置の製造方法によれば、前記保護膜を形成した後に前記トランジスタの低濃度不純物領域の不純物を熱拡散しているため、前記第1領域に位置する半導体基板の表面には窒化物等が形成されない。従って、前記トンネル絶縁膜に欠陥等が生じることが抑制され、フラッシュメモリに不良(例えばデータリテンション率の低下)が生じることが抑制される。 According to this method for manufacturing a semiconductor device, since the impurity in the low-concentration impurity region of the transistor is thermally diffused after forming the protective film, a nitride or the like is formed on the surface of the semiconductor substrate located in the first region. Is not formed. Therefore, the occurrence of defects or the like in the tunnel insulating film is suppressed, and the occurrence of defects (for example, a decrease in data retention rate) in the flash memory is suppressed.
前記トンネル絶縁膜を形成する工程の後に、前記トンネル絶縁膜上に位置するフローティングゲートを形成する工程と、前記フローティングゲート上に位置する絶縁膜を形成する工程と、前記絶縁膜上に位置するコントロールゲートを形成する工程と、前記第2領域にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に位置するゲート電極を形成する工程と、前記半導体基板に、ソース及びドレインとなる2つの不純物領域を形成する工程とを具備してもよい。 After the step of forming the tunnel insulating film, a step of forming a floating gate positioned on the tunnel insulating film, a step of forming an insulating film positioned on the floating gate, and a control positioned on the insulating film A step of forming a gate; a step of forming a gate insulating film in the second region; a step of forming a gate electrode located on the gate insulating film; and two impurities serving as a source and a drain in the semiconductor substrate Forming a region.
前記トランジスタのゲート絶縁膜を形成する工程の前に、前記2つの低濃度不純物領域それぞれ上に位置するLOCOS酸化膜を形成する工程を具備し、
前記ゲート絶縁膜を形成する工程において、前記2つの低濃度不純物領域の相互間に位置する前記半導体基板に前記ゲート絶縁膜を形成し、
前記2つの不純物領域を形成する工程において、前記低濃度不純物領域を挟んで前記ゲート絶縁膜とは反対側に位置する前記半導体基板に前記不純物領域を形成してもよい。この場合、前記トランジスタの耐圧は、例えば10V以上である。
Forming a LOCOS oxide film located on each of the two low-concentration impurity regions before the step of forming the gate insulating film of the transistor;
In the step of forming the gate insulating film, the gate insulating film is formed on the semiconductor substrate located between the two low-concentration impurity regions,
In the step of forming the two impurity regions, the impurity region may be formed in the semiconductor substrate located on the opposite side of the gate insulating film with the low concentration impurity region interposed therebetween. In this case, the withstand voltage of the transistor is, for example, 10V or more.
本発明に係る他の半導体装置の製造方法は、フラッシュメモリが形成される第1領域、及び第2領域を具備する半導体基板を準備する工程と、
前記第2領域に位置する半導体基板に不純物を導入する工程と、
前記第1領域に位置する前記半導体基板上に保護膜を形成する工程と、
窒素雰囲気下で前記半導体基板を熱処理することにより、前記不純物を熱拡散して前記第2領域に位置する不純物領域を形成する工程と、
前記保護膜を除去する工程と、
前記第1領域に位置する前記半導体基板を熱酸化することによりトンネル絶縁膜を形成する工程とを具備する。
Another method of manufacturing a semiconductor device according to the present invention includes a step of preparing a semiconductor substrate having a first region and a second region in which a flash memory is formed,
Introducing an impurity into a semiconductor substrate located in the second region;
Forming a protective film on the semiconductor substrate located in the first region;
A step of thermally diffusing the impurity to form an impurity region located in the second region by heat-treating the semiconductor substrate in a nitrogen atmosphere;
Removing the protective film;
Forming a tunnel insulating film by thermally oxidizing the semiconductor substrate located in the first region.
本発明に係る半導体装置は、半導体基板の第1領域に形成され、前記半導体基板を熱酸化することにより形成されたトンネル絶縁膜を有するフラッシュメモリと、
前記半導体基板の第2領域に形成され、ゲート絶縁膜、ゲート電極、2つの低濃度不純物領域、並びにソース及びドレインとなる2つの不純物領域を具備するトランジスタと、
を具備し、
前記2つの低濃度不純物領域は、前記半導体基板上に保護膜を形成した後、窒素雰囲気下で不純物を熱拡散することにより形成されている。
A semiconductor device according to the present invention includes a flash memory formed in a first region of a semiconductor substrate and having a tunnel insulating film formed by thermally oxidizing the semiconductor substrate;
A transistor formed in the second region of the semiconductor substrate and including a gate insulating film, a gate electrode, two low-concentration impurity regions, and two impurity regions serving as a source and a drain;
Comprising
The two low-concentration impurity regions are formed by thermally diffusing impurities in a nitrogen atmosphere after forming a protective film on the semiconductor substrate.
以下、図面を参照して本発明の実施形態について説明する。図1及び図2は、本発明の実施形態に係る半導体装置の製造方法を説明する為の断面図である。本実施形態によって製造される半導体装置は、フラッシュメモリと高耐圧トランジスタとが同一のシリコン基板1上に形成されるものである。フラッシュメモリはシリコン基板1の第1領域1aに形成され、高耐圧トランジスタはシリコン基板1の第2領域1bに形成される。
Hereinafter, embodiments of the present invention will be described with reference to the drawings. 1 and 2 are cross-sectional views for explaining a method of manufacturing a semiconductor device according to an embodiment of the present invention. In the semiconductor device manufactured according to the present embodiment, the flash memory and the high breakdown voltage transistor are formed on the
まず、図1(A)に示すようにシリコン基板1上にフォトレジスト膜50を塗布し、このフォトレジスト膜50を露光及び現像する。これにより、第2領域1b上に位置するフォトレジスト膜50には、2つの開口部50aが形成される。次いで、フォトレジスト膜50をマスクとしてシリコン基板1に不純物を導入する。これにより、第2領域1bに位置するシリコン基板1には、高耐圧トランジスタの低濃度不純物領域26a,26bが形成される。
First, as shown in FIG. 1A, a
その後、図1(B)に示すようにフォトレジスト膜50を除去する。次いで、第1領域1aに位置するシリコン基板1を含む全面上に、保護膜3をCVD法又はスパッタリング法により形成する。保護膜3は、後述する不純物の熱拡散処理において、シリコン及び窒素が透過しない膜であれば良い。具体的には、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、及びシリコン膜からなる群から選ばれた一つ、若しくは前記群から選ばれた複数の膜を積層した膜である。
Thereafter, the
次いで、シリコン基板1を窒素雰囲気下で熱処理する。このときの熱処理温度は、例えば1150℃である。これにより、低濃度不純物領域26a,26bの不純物は熱拡散する。本工程において、シリコン基板1は保護膜3で覆われているため、第1領域1aに位置するシリコン基板1の表面には、窒化物等が形成されない。
Next, the
その後、図1(C)に示すように、保護膜3を除去する。次いで、シリコン基板1上に酸化シリコン膜4をCVD法により形成し、さらに酸化シリコン膜4上に窒化シリコン膜5をCVD法により形成する。次いで、窒化シリコン膜5上にレジストパターン(図示せず)を形成し、このレジストパターンをマスクとして窒化シリコン膜5を選択的にエッチングする。これにより、窒化シリコン膜5には開口パターン5aが形成される。開口パターン5aの一部は低濃度不純物領域26a,26bそれぞれの上方に位置している。なお、本工程において開口パターン5a内に位置する酸化シリコン膜4の一部又は全部が除去される。
Thereafter, as shown in FIG. 1C, the
次いで、窒化シリコン膜5をマスクとしてシリコン基板1を熱酸化する。これにより、シリコン基板1には素子分離膜として機能するLOCOS酸化膜2が形成される。なお、低濃度不純物領域26a,26b上にもLOCOS酸化膜2が形成される。
Next, the
その後、図2(A)に示すように窒化シリコン膜5及び酸化シリコン膜4を除去する。次いで、シリコン基板1及びLOCOS酸化膜2上にフォトレジスト膜51を塗布し、フォトレジスト膜51を露光及び現像する。これにより、第1領域1a上に位置するフォトレジスト膜51が除去される。次いで、フォトレジスト膜51をマスクとしてシリコン基板1に不純物を導入する。これにより、第1領域1aに位置するシリコン基板1には不純物領域10が形成される。
Thereafter, as shown in FIG. 2A, the silicon nitride film 5 and the silicon oxide film 4 are removed. Next, a
その後、図2(B)に示すようにフォトレジスト膜51を除去する。次いで、シリコン基板1を熱酸化する。これにより、シリコン基板1にはフラッシュメモリのトンネル絶縁膜11が形成される。上記したように、低濃度不純物領域26a,26bの不純物熱拡散工程は、保護膜3を形成した後に行われているため、第1領域1aに位置するシリコン基板1の表面には窒化物等が形成されていない。従って、トンネル絶縁膜11に欠陥等が生じることを抑制できる。
Thereafter, the
次いで、トンネル絶縁膜11上に、ポリシリコン膜からなるフローティングゲート12をCVD法により形成する。その後、フローティングゲート12に不純物を導入する。次いで、フローティングゲート12を熱酸化する。これにより、フローティングゲート12上には絶縁膜13が形成される。次いで、絶縁膜13上に、ポリシリコン膜からなるコントロールゲート14をCVD法により形成する。次いで、このコントロールゲート14上にレジストパターン(図示せず)を形成し、このレジストパターンをマスクとしてコントロールゲート14、絶縁膜13、フローティングゲート12、及びトンネル絶縁膜11を選択的にエッチングする。このようにして、第1領域1aに位置するフラッシュメモリが形成される。上記したように、トンネル絶縁膜11に欠陥等が生じることが抑制されているため、フラッシュメモリに不良(例えばデータリテンション率の低下)が生じることを抑制できる。
その後、レジストパターンを除去する。
Next, a floating
Thereafter, the resist pattern is removed.
次いで、図2(C)に示すように、シリコン基板1を熱酸化する。これにより、第2領域1bのうち低濃度不純物領域26a,26bの相互間に位置するシリコン基板1には、高耐圧トランジスタのゲート絶縁膜23が形成される。次いで、ゲート絶縁膜23を含む全面上にポリシリコン膜をCVD法により形成する。次いで、ポリシリコン膜上にレジストパターン(図示せず)を形成し、このレジストパターンをマスクとしてポリシリコン膜を選択的にエッチングする。これにより、ゲート絶縁膜23上及びその周囲に位置するLOCOS酸化膜2上には、ゲート電極24が形成される。その後、レジストパターンを除去する。
Next, as shown in FIG. 2C, the
次いで、LOCOS酸化膜2及びゲート電極24をマスクとしてシリコン基板1に不純物を導入する。これにより、第2領域1bに位置するシリコン基板1には、高耐圧トランジスタのソース及びドレインとなる不純物領域27a,27bが形成される。不純物領域27a,27bは、低濃度不純物領域26a,26bを挟んでゲート絶縁膜23とは反対側に位置している。
このようにして、第2領域1bには高耐圧トランジスタが形成される。
Next, impurities are introduced into the
In this manner, a high breakdown voltage transistor is formed in the
以上、本発明の実施形態によれば、シリコン基板1上に保護膜3を形成した後に、高耐圧トランジスタの低濃度不純物領域26a,26bの不純物を熱拡散している。このため、第1領域1aに位置するシリコン基板1の表面には窒化物等が形成されない。従って、トンネル絶縁膜11に欠陥等が生じることが抑制され、フラッシュメモリに不良(例えばデータリテンション率の低下)が生じることが抑制される。
As described above, according to the embodiment of the present invention, after the
尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。例えばフラッシュメモリの構造は、シリコン基板1を熱酸化することによりトンネル絶縁膜が形成されるものであれば、上記した実施例に限定されない。また、第2領域1bに形成される半導体素子も高耐圧トランジスタに限定されず、トンネル絶縁膜を形成する前に熱処理(例えば不純物拡散のための熱処理)を行うものであれば、本発明を適用することが可能である。
Note that the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the spirit of the present invention. For example, the structure of the flash memory is not limited to the above-described embodiment as long as the tunnel insulating film is formed by thermally oxidizing the
1…シリコン基板、1a…第1領域、1b…第2領域、2…LOCOS酸化膜、3…保護膜、4…酸化シリコン膜、5…窒化シリコン膜、5a…開口パターン、10…不純物領域、11,101…トンネル絶縁膜、12,102…フローティングゲート、13,103…絶縁膜、14,104…コントロールゲート、23…ゲート絶縁膜、24…ゲート電極、26a,26b…低濃度不純物領域、27a,27b…不純物領域、50,51…フォトレジスト膜、50a…開口部
DESCRIPTION OF
Claims (7)
前記第2領域に位置する半導体基板に不純物を導入する工程と、
前記第1領域に位置する前記半導体基板上に保護膜を形成する工程と、
窒素雰囲気下で前記半導体基板を熱処理することにより、前記不純物を熱拡散して前記トランジスタの低濃度不純物領域を形成する工程と、
前記保護膜を除去する工程と、
前記第1領域に位置する前記半導体基板を熱酸化することによりトンネル絶縁膜を形成する工程と、
を具備する半導体装置の製造方法。 Preparing a semiconductor substrate having a first region in which a flash memory is formed and a second region in which a transistor is formed;
Introducing an impurity into a semiconductor substrate located in the second region;
Forming a protective film on the semiconductor substrate located in the first region;
Forming a low-concentration impurity region of the transistor by thermally diffusing the impurity by heat-treating the semiconductor substrate in a nitrogen atmosphere;
Removing the protective film;
Forming a tunnel insulating film by thermally oxidizing the semiconductor substrate located in the first region;
A method for manufacturing a semiconductor device comprising:
前記トンネル絶縁膜上に位置するフローティングゲートを形成する工程と、
前記フローティングゲート上に位置する絶縁膜を形成する工程と、
前記絶縁膜上に位置するコントロールゲートを形成する工程と、
前記第2領域にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に位置するゲート電極を形成する工程と、
前記半導体基板に、ソース及びドレインとなる2つの不純物領域を形成する工程と、
を具備する請求項1又は2に記載の半導体装置の製造方法。 After the step of forming the tunnel insulating film,
Forming a floating gate located on the tunnel insulating film;
Forming an insulating film located on the floating gate;
Forming a control gate located on the insulating film;
Forming a gate insulating film in the second region;
Forming a gate electrode located on the gate insulating film;
Forming two impurity regions to be a source and a drain on the semiconductor substrate;
The manufacturing method of the semiconductor device of Claim 1 or 2 which comprises these.
前記ゲート絶縁膜を形成する工程において、前記2つの低濃度不純物領域の相互間に位置する前記半導体基板に前記ゲート絶縁膜を形成し、
前記2つの不純物領域を形成する工程において、前記低濃度不純物領域を挟んで前記ゲート絶縁膜とは反対側に位置する前記半導体基板に前記不純物領域を形成する請求項3に記載の半導体装置の製造方法。 Forming a LOCOS oxide film located on each of the two low-concentration impurity regions before the step of forming the gate insulating film of the transistor;
In the step of forming the gate insulating film, the gate insulating film is formed on the semiconductor substrate located between the two low-concentration impurity regions,
The semiconductor device manufacturing method according to claim 3, wherein in the step of forming the two impurity regions, the impurity region is formed in the semiconductor substrate located on the opposite side of the gate insulating film with the low-concentration impurity region interposed therebetween. Method.
前記第2領域に位置する半導体基板に不純物を導入する工程と、
前記第1領域に位置する前記半導体基板上に保護膜を形成する工程と、
窒素雰囲気下で前記半導体基板を熱処理することにより、前記不純物を熱拡散して前記第2領域に位置する不純物領域を形成する工程と、
前記保護膜を除去する工程と、
前記第1領域に位置する前記半導体基板を熱酸化することによりトンネル絶縁膜を形成する工程と、
を具備する半導体装置の製造方法。 Preparing a semiconductor substrate having a first region and a second region in which a flash memory is formed;
Introducing an impurity into a semiconductor substrate located in the second region;
Forming a protective film on the semiconductor substrate located in the first region;
A step of thermally diffusing the impurity to form an impurity region located in the second region by heat-treating the semiconductor substrate in a nitrogen atmosphere;
Removing the protective film;
Forming a tunnel insulating film by thermally oxidizing the semiconductor substrate located in the first region;
A method for manufacturing a semiconductor device comprising:
前記半導体基板の第2領域に形成され、ゲート絶縁膜、ゲート電極、2つの低濃度不純物領域、並びにソース及びドレインとなる2つの第2不純物領域を具備するトランジスタと、
を具備し、
前記2つの低濃度不純物領域は、前記半導体基板上に保護膜を形成した後、窒素雰囲気下で不純物を熱拡散することにより形成されている半導体装置。
A flash memory having a tunnel insulating film formed in a first region of a semiconductor substrate and formed by thermally oxidizing the semiconductor substrate;
A transistor having a gate insulating film, a gate electrode, two low-concentration impurity regions, and two second impurity regions to be a source and a drain formed in the second region of the semiconductor substrate;
Comprising
The two low-concentration impurity regions are formed by thermally diffusing impurities in a nitrogen atmosphere after forming a protective film on the semiconductor substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005363215A JP2007165767A (en) | 2005-12-16 | 2005-12-16 | Semiconductor device and method of manufacturing same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005363215A JP2007165767A (en) | 2005-12-16 | 2005-12-16 | Semiconductor device and method of manufacturing same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007165767A true JP2007165767A (en) | 2007-06-28 |
Family
ID=38248291
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005363215A Withdrawn JP2007165767A (en) | 2005-12-16 | 2005-12-16 | Semiconductor device and method of manufacturing same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007165767A (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10335641A (en) * | 1997-05-30 | 1998-12-18 | Sanyo Electric Co Ltd | Manufacture of semiconductor device |
JPH11135760A (en) * | 1997-10-31 | 1999-05-21 | Nec Corp | Semiconductor device and manufacture thereof |
JP2002064156A (en) * | 2000-06-09 | 2002-02-28 | Sanyo Electric Co Ltd | Method for manufacturing semiconductor device |
JP2004040041A (en) * | 2002-07-08 | 2004-02-05 | Matsushita Electric Ind Co Ltd | Manufacturing method for semiconductor device |
JP2005116974A (en) * | 2003-10-10 | 2005-04-28 | Seiko Epson Corp | Method of manufacturing semiconductor device |
-
2005
- 2005-12-16 JP JP2005363215A patent/JP2007165767A/en not_active Withdrawn
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10335641A (en) * | 1997-05-30 | 1998-12-18 | Sanyo Electric Co Ltd | Manufacture of semiconductor device |
JPH11135760A (en) * | 1997-10-31 | 1999-05-21 | Nec Corp | Semiconductor device and manufacture thereof |
JP2002064156A (en) * | 2000-06-09 | 2002-02-28 | Sanyo Electric Co Ltd | Method for manufacturing semiconductor device |
JP2004040041A (en) * | 2002-07-08 | 2004-02-05 | Matsushita Electric Ind Co Ltd | Manufacturing method for semiconductor device |
JP2005116974A (en) * | 2003-10-10 | 2005-04-28 | Seiko Epson Corp | Method of manufacturing semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4138601B2 (en) | Manufacturing method of semiconductor device | |
JP2006253499A (en) | Semiconductor apparatus and its manufacturing method | |
JP4862387B2 (en) | Manufacturing method of semiconductor device | |
JP2007165767A (en) | Semiconductor device and method of manufacturing same | |
JP2008277320A (en) | Method of manufacturing semiconductor device | |
JP2006024953A (en) | Semiconductor apparatus and its manufacturing method | |
JP2005286141A (en) | Manufacturing method of semiconductor device | |
JP2005340725A (en) | Manufacturing method of semiconductor device having multiple-gate oxide film | |
KR100479886B1 (en) | Non-salicide transistor fabrication method | |
KR100412147B1 (en) | Method of fabricating a semiconductor device | |
JPH05315604A (en) | Manufacture of semiconductor device | |
JP2006237040A (en) | Fabrication process of semiconductor device and semiconductor device | |
JP4146374B2 (en) | Manufacturing method of semiconductor device | |
JPH10270545A (en) | Manufacture of semiconductor device | |
JP4567396B2 (en) | Semiconductor integrated circuit device | |
JP2010098152A (en) | Method of manufacturing semiconductor device | |
JP3918696B2 (en) | Manufacturing method of semiconductor device | |
JPH11150181A (en) | Manufacture of semiconductor device | |
JP5458547B2 (en) | Manufacturing method of semiconductor device | |
JP4899980B2 (en) | Manufacturing method of semiconductor device | |
JPS63280437A (en) | Formation of isolation region of semiconductor device | |
JP2010109049A (en) | Method of manufacturing semiconductor device | |
JP2007129008A (en) | Semiconductor device and its manufacturing method | |
KR20090034535A (en) | Manufacturing method of mos transistor | |
JP2008016494A (en) | Method of manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081027 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100819 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100831 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20101027 |