JP2008016494A - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device Download PDF

Info

Publication number
JP2008016494A
JP2008016494A JP2006183563A JP2006183563A JP2008016494A JP 2008016494 A JP2008016494 A JP 2008016494A JP 2006183563 A JP2006183563 A JP 2006183563A JP 2006183563 A JP2006183563 A JP 2006183563A JP 2008016494 A JP2008016494 A JP 2008016494A
Authority
JP
Japan
Prior art keywords
mask film
mask
region
conductivity type
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006183563A
Other languages
Japanese (ja)
Inventor
Yoshifumi Ota
敬文 太田
Hideyuki Akanuma
英幸 赤沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006183563A priority Critical patent/JP2008016494A/en
Publication of JP2008016494A publication Critical patent/JP2008016494A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing a semiconductor device capable of reducing the number of manufacturing processes as compared with before. <P>SOLUTION: The method of manufacturing a semiconductor device includes: a step of forming a mask film 71 on a semiconductor layer 20, and forming an offset region 41 of a MOS transistor and a base region 31 of a bipolar transistor on the semiconductor layer 20 by introducing first-conductivity-type impurities with the mask film 71 as a mask; a step of removing the mask film 71; a step of condensing the impurities in the base region 31 while forming a mask film 72 on the semiconductor layer 20, and forming a body region 51 of a DMOS transistor on the semiconductor layer 20 by introducing the first-conductivity-type impurities with the mask film 72 as a mask; and a step of removing the mask film 71. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、バイポーラトランジスタ、ＭＯＳトランジスタ、及びＤＭＯＳ（Double Diffusion MOS）トランジスタを同一の半導体基板上に形成する半導体装置の製造方法に関する。特に本発明は、従来と比較して製造工程数を少なくすることができる半導体装置の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor device in which a bipolar transistor, a MOS transistor, and a DMOS (Double Diffusion MOS) transistor are formed on the same semiconductor substrate. In particular, the present invention relates to a method for manufacturing a semiconductor device, which can reduce the number of manufacturing steps as compared with the prior art.

図４は、バイポーラトランジスタ、ＭＯＳトランジスタ、及びＤＭＯＳトランジスタを同一のシリコン基板１００上に形成した半導体装置の構成を説明する為の断面図である。この半導体装置において、シリコン基板１００は第１導電型（例えばＰ型）であり、シリコン基板１００上には第２導電型（例えばＮ型）のシリコン層１２０が形成されている。バイポーラトランジスタは第１導電型のベース領域１３１，１３２、第２導電型のコレクタ領域１２１、及び第２導電型のエミッタ領域１３３を有している。ＭＯＳトランジスタは第２導電型のウェル１４１、第１導電型のオフセット領域１４２、及びソース及びドレインである第１導電型の不純物領域１４２ａ，１４５を有している。ＤＭＯＳトランジスタは第１導電型のボディ領域１５１、及びソース及びドレインである第２導電型の不純物領域１２３，１５５を有している。
特開平９−６９５７４号公報（図５〜図９） FIG. 4 is a cross-sectional view for explaining the configuration of a semiconductor device in which a bipolar transistor, a MOS transistor, and a DMOS transistor are formed on the same silicon substrate 100. In this semiconductor device, the silicon substrate 100 is of a first conductivity type (for example, P type), and a second conductivity type (for example, N type) silicon layer 120 is formed on the silicon substrate 100. The bipolar transistor has first conductivity type base regions 131 and 132, a second conductivity type collector region 121, and a second conductivity type emitter region 133. The MOS transistor has a second conductivity type well 141, a first conductivity type offset region 142, and first conductivity type impurity regions 142a and 145 which are a source and a drain. The DMOS transistor has a first conductivity type body region 151 and second conductivity type impurity regions 123 and 155 which are a source and a drain.
Japanese Patent Laid-Open No. 9-69574 (FIGS. 5 to 9)

上記したように、バイポーラトランジスタ、ＭＯＳトランジスタ、及びＤＭＯＳトランジスタを同一の半導体基板上に形成する場合、多くの不純物領域を形成する必要があるため、多くの不純物導入工程が必要になる。
本発明は上記のような事情を考慮してなされたものであり、その目的は、製造工程数を少なくすることができる半導体装置の製造方法を提供することにある。 As described above, when the bipolar transistor, the MOS transistor, and the DMOS transistor are formed on the same semiconductor substrate, many impurity regions need to be formed, and thus many impurity introduction steps are required.
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a semiconductor device manufacturing method capable of reducing the number of manufacturing steps.

上記課題を解決するため、本発明に係る半導体装置の製造方法は、半導体基板又は半導体層上に第１のマスク膜を形成し、該第１のマスク膜をマスクとして第１導電型の不純物を導入することにより、前記半導体基板又は半導体層にＭＯＳトランジスタのオフセット領域及びバイポーラトランジスタのベース領域を形成する工程と、
前記第１のマスク膜を除去する工程と、
前記半導体基板又は半導体層上に第２のマスク膜を形成し、該第２のマスク膜をマスクとして第１導電型の不純物を導入することにより、前記半導体基板又は半導体層にＤＭＯＳトランジスタのボディ領域を形成するとともに、前記ベース領域の不純物濃度を濃くする工程と、
前記第２のマスク膜を除去する工程とを具備する。 In order to solve the above-described problems, a method for manufacturing a semiconductor device according to the present invention includes forming a first mask film on a semiconductor substrate or a semiconductor layer, and using the first mask film as a mask, a first conductivity type impurity is added. Introducing a step of forming an offset region of a MOS transistor and a base region of a bipolar transistor in the semiconductor substrate or semiconductor layer;
Removing the first mask film;
A second mask film is formed on the semiconductor substrate or semiconductor layer, and a first conductivity type impurity is introduced using the second mask film as a mask, whereby a body region of a DMOS transistor is formed on the semiconductor substrate or semiconductor layer. And increasing the impurity concentration of the base region;
Removing the second mask film.

本発明に係る他の半導体装置の製造方法は、半導体基板又は半導体層上に第１のマスク膜を形成し、該第１のマスク膜をマスクとして第１導電型の不純物を導入することにより、前記半導体基板又は半導体層にＤＭＯＳトランジスタのボディ領域及びバイポーラトランジスタのベース領域を形成する工程と、
前記第１のマスク膜を除去する工程と、
前記半導体基板又は半導体層上に第２のマスク膜を形成し、該第２のマスク膜をマスクとして第１導電型の不純物を導入することにより、前記半導体基板又は半導体層にＭＯＳトランジスタのオフセット領域を形成するとともに、前記ベース領域の不純物濃度を濃くする工程と、
前記第２のマスク膜を除去する工程とを具備する。 In another method of manufacturing a semiconductor device according to the present invention, a first mask film is formed on a semiconductor substrate or a semiconductor layer, and an impurity of the first conductivity type is introduced using the first mask film as a mask, Forming a body region of a DMOS transistor and a base region of a bipolar transistor in the semiconductor substrate or semiconductor layer;
Removing the first mask film;
A second mask film is formed on the semiconductor substrate or semiconductor layer, and an impurity of a first conductivity type is introduced using the second mask film as a mask, whereby an MOS transistor offset region is formed in the semiconductor substrate or semiconductor layer. And increasing the impurity concentration of the base region;
Removing the second mask film.

これらの半導体装置の製造方法によれば、前記ＭＯＳトランジスタのオフセット領域を形成する工程と前記ＤＭＯＳトランジスタのボディ領域を形成する工程によって前記バイポーラトランジスタのベース領域を形成することができる。従って、前記ベース領域を形成する工程を独立して設ける必要がないため、従来と比較して半導体装置の製造工程数を少なくすることができる。   According to these semiconductor device manufacturing methods, the base region of the bipolar transistor can be formed by the step of forming the offset region of the MOS transistor and the step of forming the body region of the DMOS transistor. Therefore, since it is not necessary to provide a process for forming the base region independently, the number of manufacturing steps of the semiconductor device can be reduced as compared with the conventional method.

前記第２のマスク膜を除去する工程の後に、前記ベース領域の一部に第２導電型の不純物を導入することにより前記バイポーラトランジスタのエミッタを形成する工程を具備してもよい。   After the step of removing the second mask film, a step of forming an emitter of the bipolar transistor by introducing a second conductivity type impurity into a part of the base region may be provided.

本発明に係る他の半導体装置の製造方法は、半導体基板又は半導体層上に第１のマスク膜を形成し、該第１のマスク膜をマスクとして第１導電型の不純物を導入することにより、前記半導体基板又は半導体層にＤＭＯＳトランジスタのボディ領域及びバイポーラトランジスタのベース領域を形成する工程と、
前記第１のマスク膜を除去する工程と、
前記半導体基板又は半導体層上に第２のマスク膜を形成し、該第２のマスク膜をマスクとして第１導電型の不純物を導入することにより、前記半導体基板又は半導体層にＭＯＳトランジスタのオフセット領域を形成する工程と、
前記第２のマスク膜を除去する工程とを具備する。 In another method of manufacturing a semiconductor device according to the present invention, a first mask film is formed on a semiconductor substrate or a semiconductor layer, and an impurity of the first conductivity type is introduced using the first mask film as a mask, Forming a body region of a DMOS transistor and a base region of a bipolar transistor in the semiconductor substrate or semiconductor layer;
Removing the first mask film;
A second mask film is formed on the semiconductor substrate or semiconductor layer, and an impurity of a first conductivity type is introduced using the second mask film as a mask, whereby an MOS transistor offset region is formed in the semiconductor substrate or semiconductor layer. Forming a step;
Removing the second mask film.

この半導体装置の製造方法によれば、前記ＤＭＯＳトランジスタのボディ領域を形成する工程によって前記バイポーラトランジスタのベース領域を形成することができる。従って、前記ベース領域を形成する工程を独立して設ける必要がないため、従来と比較して半導体装置の製造工程数を少なくすることができる。
前記第２のマスク膜を除去する工程の後に、前記ベース領域の一部に第２導電型の不純物を導入することにより、前記バイポーラトランジスタのエミッタを形成する工程を具備してもよい。 According to this method for manufacturing a semiconductor device, the base region of the bipolar transistor can be formed by the step of forming the body region of the DMOS transistor. Therefore, since it is not necessary to provide a process for forming the base region independently, the number of manufacturing steps of the semiconductor device can be reduced as compared with the conventional method.
After the step of removing the second mask film, a step of forming an emitter of the bipolar transistor by introducing a second conductivity type impurity into a part of the base region may be provided.

以下、図面を参照して本発明の実施形態について説明する。図１〜図３の各図は、本発明の実施形態に係る半導体装置の製造方法を説明する為の断面図である。本方法によって製造される半導体装置は、同一のシリコン基板上にバイポーラトランジスタ、オフセット領域を有するＭＯＳトランジスタ、及び縦型のＤＭＯＳトランジスタを有する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. 1 to 3 are cross-sectional views for explaining a method for manufacturing a semiconductor device according to an embodiment of the present invention. The semiconductor device manufactured by this method has a bipolar transistor, a MOS transistor having an offset region, and a vertical DMOS transistor on the same silicon substrate.

まず、図１（Ａ）に示すように、第１導電型（例えばＰ型）のシリコン基板１０上にレジストパターン(図示せず)を形成し、このレジストパターンをマスクとしてシリコン基板１０に第１導電型の不純物を導入する。これにより、シリコン基板１０には第1導電型の埋込層１４ａ，１４ｂ，１４ｃ，１４ｄが形成される。その後、レジストパターンを除去する。   First, as shown in FIG. 1A, a resist pattern (not shown) is formed on a silicon substrate 10 of a first conductivity type (for example, P type), and a first pattern is formed on the silicon substrate 10 using this resist pattern as a mask. Conductive impurities are introduced. As a result, buried layers 14a, 14b, 14c and 14d of the first conductivity type are formed in the silicon substrate 10. Thereafter, the resist pattern is removed.

次いで、シリコン基板１０上にレジストパターン（図示せず）を形成し、このレジストパターンをマスクとしてシリコン基板１０に第２導電型（例えばＮ型）の不純物を導入する。これにより、シリコン基板１０には第２導電型の埋込層１１，１２，１３が形成される。その後、レジストパターンを除去する。   Next, a resist pattern (not shown) is formed on the silicon substrate 10, and a second conductivity type (for example, N-type) impurity is introduced into the silicon substrate 10 using the resist pattern as a mask. As a result, second conductivity type buried layers 11, 12, 13 are formed in the silicon substrate 10. Thereafter, the resist pattern is removed.

次いで、シリコン基板１０上に第２導電型のシリコン層２０をエピタキシャル成長する。次いで、シリコン層２０上にレジストパターン(図示せず)を形成し、このレジストパターンをマスクとしてシリコン層２０に第２導電型の不純物を導入する。これにより、シリコン層２０には第２導電型の拡散層２１，２２，２３が形成される。拡散層２１〜２３はそれぞれ埋込層１１〜１３の一部上に位置しており、これら埋込層１１〜１３に電気的に接続している。拡散層２１及び埋込層１１はバイポーラトランジスタのコレクタとして機能し、拡散層２２はＭＯＳトランジスタの基板電位を与える電極として機能し、拡散層２３及び埋込層１３はＤＭＯＳのドレインとして機能する。   Next, a second conductivity type silicon layer 20 is epitaxially grown on the silicon substrate 10. Next, a resist pattern (not shown) is formed on the silicon layer 20, and a second conductivity type impurity is introduced into the silicon layer 20 using the resist pattern as a mask. As a result, second conductivity type diffusion layers 21, 22, and 23 are formed in the silicon layer 20. The diffusion layers 21 to 23 are respectively located on part of the buried layers 11 to 13 and are electrically connected to the buried layers 11 to 13. The diffusion layer 21 and the buried layer 11 function as a collector of the bipolar transistor, the diffusion layer 22 functions as an electrode for applying a substrate potential of the MOS transistor, and the diffusion layer 23 and the buried layer 13 function as a drain of the DMOS.

次いで、シリコン層２０上にレジストパターン(図示せず)を形成し、このレジストパターンをマスクとしてシリコン層２０に第１導電型の不純物を導入する。これにより、シリコン層２０には第１導電型の拡散層２４ａ，２４ｂ，２４ｃ，２４ｄが形成される。拡散層２４ａ〜２４ｄは、それぞれ埋込層１４ａ〜１４ｄ上に位置しており、これら埋込層１４ａ〜１４ｄに電気的に接続している。拡散層２４ａ〜２４ｄ及び埋込層１４ａ〜１４ｄにより、シリコン基板１０及びシリコン層２０は、バイポーラトランジスタ、ＭＯＳトランジスタ、及び縦型のＤＭＯＳトランジスタが形成される領域相互間が電気的に分離される。その後、レジストパターンを除去する。   Next, a resist pattern (not shown) is formed on the silicon layer 20, and a first conductivity type impurity is introduced into the silicon layer 20 using the resist pattern as a mask. As a result, diffusion layers 24a, 24b, 24c, and 24d of the first conductivity type are formed in the silicon layer 20. The diffusion layers 24a to 24d are located on the buried layers 14a to 14d, respectively, and are electrically connected to the buried layers 14a to 14d. Due to the diffusion layers 24a to 24d and the buried layers 14a to 14d, the silicon substrate 10 and the silicon layer 20 are electrically isolated from each other in regions where bipolar transistors, MOS transistors, and vertical DMOS transistors are formed. Thereafter, the resist pattern is removed.

次いで、図１（Ｂ）に示すように、シリコン層２０上にレジストパターン７０を形成し、レジストパターン７０をマスクとしてシリコン層２０に第２導電型の不純物を導入する。これにより、シリコン層２０には、ＭＯＳトランジスタの２つのウェル４１が形成される。２つのウェル４１は相互に離間している。   Next, as shown in FIG. 1B, a resist pattern 70 is formed on the silicon layer 20, and a second conductivity type impurity is introduced into the silicon layer 20 using the resist pattern 70 as a mask. As a result, two wells 41 of MOS transistors are formed in the silicon layer 20. The two wells 41 are separated from each other.

その後、図２（Ａ）に示すように、レジストパターン７０を除去する。次いで、シリコン層２０上にレジストパターン７１を形成し、レジストパターン７１をマスクとしてシリコン層２０に第１導電型の不純物を導入する。不純物のドーズ量は、例えば１×１０１３／ｃｍ２である。これにより、シリコン層２０には、バイポーラトランジスタのベース領域３１、及びＭＯＳトランジスタのオフセット領域４２が形成される。オフセット領域４２は、２つのウェル４１の相互間を接続するように形成される。 Thereafter, as shown in FIG. 2A, the resist pattern 70 is removed. Next, a resist pattern 71 is formed on the silicon layer 20, and a first conductivity type impurity is introduced into the silicon layer 20 using the resist pattern 71 as a mask. The dose amount of the impurity is, for example, 1 × 10 13 / cm 2 . As a result, the base region 31 of the bipolar transistor and the offset region 42 of the MOS transistor are formed in the silicon layer 20. The offset region 42 is formed so as to connect the two wells 41 to each other.

その後、図２（Ｂ）に示すように、レジストパターン７１を除去する。次いで、シリコン層２０上にレジストパターン７２を形成し、レジストパターン７２をマスクとしてシリコン層２０に第１導電型の不純物を導入する。不純物のドーズ量は、例えば２×１０１３／ｃｍ２である。これにより、シリコン層２０にはＤＭＯＳトランジスタのボディ領域５１が形成され、かつバイポーラトランジスタのベース領域３１の不純物濃度が高くなる。 Thereafter, as shown in FIG. 2B, the resist pattern 71 is removed. Next, a resist pattern 72 is formed on the silicon layer 20, and a first conductivity type impurity is introduced into the silicon layer 20 using the resist pattern 72 as a mask. The dose amount of the impurity is, for example, 2 × 10 13 / cm 2 . As a result, the body region 51 of the DMOS transistor is formed in the silicon layer 20 and the impurity concentration of the base region 31 of the bipolar transistor is increased.

その後、図３（Ａ）に示すように、レジストパターン７２を除去する。次いで、シリコン層２０に窒化シリコン膜を有するマスク膜(図示せず)をＣＶＤ法により形成し、このマスク膜をマスクとしてシリコン層２０を熱酸化する。これにより、シリコン層２０には素子分離膜２５が形成される。その後、マスク膜を除去する。   Thereafter, as shown in FIG. 3A, the resist pattern 72 is removed. Next, a mask film (not shown) having a silicon nitride film is formed on the silicon layer 20 by a CVD method, and the silicon layer 20 is thermally oxidized using the mask film as a mask. Thereby, an element isolation film 25 is formed on the silicon layer 20. Thereafter, the mask film is removed.

次いで、シリコン層２０を熱酸化する。これにより、シリコン層２０にはＭＯＳトランジスタのゲート酸化膜４３及びＤＭＯＳトランジスタのゲート酸化膜５２が形成される。なお、熱酸化工程を２回に分けて行い、一回目の熱酸化工程においてＭＯＳトランジスタが形成される領域又はＤＭＯＳトランジスタが形成される領域のいずれかをマスク膜で被覆することにより、ゲート酸化膜４３，５２の膜厚を互いに異ならせることができる。   Next, the silicon layer 20 is thermally oxidized. As a result, the gate oxide film 43 of the MOS transistor and the gate oxide film 52 of the DMOS transistor are formed on the silicon layer 20. The thermal oxidation process is performed in two steps, and the gate oxide film is formed by covering either the region where the MOS transistor is formed or the region where the DMOS transistor is formed in the first thermal oxidation step with a mask film. The film thicknesses 43 and 52 can be made different from each other.

次いで、ゲート酸化膜４３，５２を含む全面上にポリシリコン膜を形成し、このポリシリコン膜をパターニングする。これにより、ゲート酸化膜４３上にはＭＯＳトランジスタのゲート電極４４が形成され、ゲート酸化膜５２上にはＤＭＯＳトランジスタのゲート電極５３が形成される。ゲート電極４４は、ウェル４１とオフセット領域４２の境界を跨いでおり、ウェル４１の一部の上方及びオフセット領域４２の一部の上方それぞれに位置している。   Next, a polysilicon film is formed on the entire surface including the gate oxide films 43 and 52, and this polysilicon film is patterned. As a result, the gate electrode 44 of the MOS transistor is formed on the gate oxide film 43, and the gate electrode 53 of the DMOS transistor is formed on the gate oxide film 52. The gate electrode 44 straddles the boundary between the well 41 and the offset region 42 and is located above a part of the well 41 and above a part of the offset region 42.

次いで、図３（Ｂ）に示すように、素子分離膜２５、ゲート酸化膜４３，５２、及びゲート電極４４，５３を含む全面上にレジストパターン（図示せず）を形成し、このレジストパターン、素子分離膜２５、及びゲート電極４４，５３をマスクとしてベース領域３１の一部、ウェル４１の一部、及びボディ領域５１の一部に第１導電型の不純物を導入する。これにより、ベース領域３１の一部にはバイポーラトランジスタのベース電極領域３２が形成され、ウェル４１の一部にはＭＯＳトランジスタのソースとなる不純物領域４５が形成され、オフセット領域４２の一部にはＭＯＳトランジスタのドレインとなる不純物領域４２ａが形成され、ボディ領域５１の一部にはＤＭＯＳトランジスタのソースの中心部に位置する不純物領域５４が形成される。また、この工程において、拡散層２４ａ，２４ｂ，２４ｃ，２４ｄの表層にも第１導電型の不純物が導入される。その後、レジストパターンを除去する。   Next, as shown in FIG. 3B, a resist pattern (not shown) is formed on the entire surface including the element isolation film 25, the gate oxide films 43 and 52, and the gate electrodes 44 and 53. A first conductivity type impurity is introduced into part of the base region 31, part of the well 41, and part of the body region 51 using the element isolation film 25 and the gate electrodes 44 and 53 as a mask. Thereby, a base electrode region 32 of the bipolar transistor is formed in a part of the base region 31, an impurity region 45 serving as a source of the MOS transistor is formed in a part of the well 41, and a part of the offset region 42 is formed. An impurity region 42a serving as the drain of the MOS transistor is formed, and an impurity region 54 located at the center of the source of the DMOS transistor is formed in a part of the body region 51. In this step, the first conductivity type impurity is also introduced into the surface layers of the diffusion layers 24a, 24b, 24c, and 24d. Thereafter, the resist pattern is removed.

次いで、素子分離膜２５、ゲート酸化膜４３，５２、及びゲート電極４４，５３を含む全面上にレジストパターン（図示せず）を形成し、このレジストパターン、素子分離膜２５、及びゲート電極４４，５３をマスクとして、ベース領域３１の一部及びボディ領域５１の一部に第２導電型の不純物を導入する。これにより、バイポーラトランジスタのベース領域３１の一部にはエミッタ領域３３が形成され、また、ＤＭＯＳトランジスタのボディ領域５１の一部にはソースとなる不純物領域５５が形成される。不純物領域５５は不純物領域５４の周囲に位置している。また、この工程において、バイポーラトランジスタのコレクタとして機能する拡散層２１の表層にも第２導電型の不純物が導入され、ＭＯＳトランジスタの基板電極である拡散層２２にも第２導電型の不純物が導入され、ＤＭＯＳトランジスタのドレインとして機能する拡散層２３の表層にも第２導電型の不純物が導入される。その後、レジストパターンを除去する。   Next, a resist pattern (not shown) is formed on the entire surface including the element isolation film 25, the gate oxide films 43 and 52, and the gate electrodes 44 and 53. The resist pattern, the element isolation film 25, and the gate electrode 44, A second conductivity type impurity is introduced into part of the base region 31 and part of the body region 51 using 53 as a mask. As a result, an emitter region 33 is formed in a part of the base region 31 of the bipolar transistor, and an impurity region 55 serving as a source is formed in a part of the body region 51 of the DMOS transistor. The impurity region 55 is located around the impurity region 54. In this step, the second conductivity type impurity is also introduced into the surface layer of the diffusion layer 21 that functions as the collector of the bipolar transistor, and the second conductivity type impurity is also introduced into the diffusion layer 22 that is the substrate electrode of the MOS transistor. Then, the second conductivity type impurity is also introduced into the surface layer of the diffusion layer 23 functioning as the drain of the DMOS transistor. Thereafter, the resist pattern is removed.

その後、シリコン層２０を熱処理し、導入した不純物を熱拡散させる。これにより、不純物領域５５の一部はゲート電極５３の下方まで広がる。   Thereafter, the silicon layer 20 is heat treated to thermally diffuse the introduced impurities. As a result, part of the impurity region 55 extends to below the gate electrode 53.

以上、本発明の実施形態によれば、同一のシリコン基板上にバイポーラトランジスタ、オフセット領域を有するＭＯＳトランジスタ、及びＤＭＯＳトランジスタを形成する際に、ＭＯＳトランジスタのオフセット領域４２を形成する工程、及びＤＭＯＳトランジスタのボディ領域５１を形成する工程それぞれにおいて、バイポーラトランジスタのベース領域３１となる部分に同一導電型の不純物を導入している。このため、バイポーラトランジスタのベース領域３１を形成する工程を独立して設ける必要が無くなり、半導体装置の製造工程数を少なくすることができる。   As described above, according to the embodiment of the present invention, when forming the bipolar transistor, the MOS transistor having the offset region, and the DMOS transistor on the same silicon substrate, the step of forming the offset region 42 of the MOS transistor, and the DMOS transistor In each of the steps of forming the body region 51, an impurity of the same conductivity type is introduced into a portion that becomes the base region 31 of the bipolar transistor. For this reason, it is not necessary to provide a process for forming the base region 31 of the bipolar transistor independently, and the number of manufacturing steps of the semiconductor device can be reduced.

なお、図２（Ａ）を用いて説明した工程と、図２（Ｂ）を用いて説明した工程とを逆にしても上記した効果を得ることができる。また、図２（Ａ）を用いて説明した工程において、ベース領域３１となる領域に不純物を導入しなくても上記した効果を得ることができる。   Note that the above-described effects can be obtained even if the process described with reference to FIG. 2A and the process described with reference to FIG. 2B are reversed. Further, in the process described with reference to FIG. 2A, the above-described effect can be obtained without introducing impurities into the region to be the base region 31.

尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。例えば上記した実施形態では、シリコン基板１０上にシリコン層２０を形成し、このシリコン層２０を用いて各トランジスタを形成したが、シリコン層２０を設けずにシリコン基板１０にバイポーラトランジスタ、オフセット領域を有するＭＯＳトランジスタ、及びＤＭＯＳトランジスタの各構成要素を直接形成する場合においても、本発明を適用することができる。   Note that the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the spirit of the present invention. For example, in the above-described embodiment, the silicon layer 20 is formed on the silicon substrate 10 and each transistor is formed using the silicon layer 20. However, without providing the silicon layer 20, a bipolar transistor and an offset region are formed on the silicon substrate 10. The present invention can also be applied to the case where the constituent elements of the MOS transistor and the DMOS transistor are directly formed.

（Ａ）及び（Ｂ）は本発明の実施形態に係る半導体装置の製造方法を説明する為の断面図。(A) And (B) is sectional drawing for demonstrating the manufacturing method of the semiconductor device which concerns on embodiment of this invention. （Ａ）及び（Ｂ）は図１の次の工程を説明する為の断面図。(A) And (B) is sectional drawing for demonstrating the next process of FIG. （Ａ）及び（Ｂ）は図２の次の工程を説明する為の断面図。(A) And (B) is sectional drawing for demonstrating the next process of FIG. バイポーラトランジスタ、ＭＯＳトランジスタ、及びＤＭＯＳトランジスタを同一のシリコン基板１００上に形成した半導体装置の構成を説明する為の断面図。2 is a cross-sectional view for explaining the configuration of a semiconductor device in which a bipolar transistor, a MOS transistor, and a DMOS transistor are formed on the same silicon substrate 100.

符号の説明Explanation of symbols

１０，１００…シリコン基板、１１〜１３，１４ａ〜１４ｄ…埋込層、２０，１２０…シリコン層、２１〜２３，２４ａ〜２４ｄ…拡散層、２５…素子分離膜、３１…ベース領域、３２…ベース電極領域、３３，１３３…エミッタ領域、４１，１４１…ウェル、４２，１４２…オフセット領域、４２ａ，４５，５４，１２３，１４２ａ，１４５，１５５…不純物領域、４３，５２…ゲート酸化膜、４４，５３…ゲート電極、５１，１５１…ボディ領域、７０〜７２…レジストパターン、１２１…コレクタ領域，１３１…ベース領域
DESCRIPTION OF SYMBOLS 10,100 ... Silicon substrate, 11-13, 14a-14d ... Embedded layer, 20, 120 ... Silicon layer, 21-23, 24a-24d ... Diffusion layer, 25 ... Element isolation film, 31 ... Base region, 32 ... Base electrode region 33, 133 ... Emitter region, 41, 141 ... Well, 42, 142 ... Offset region, 42a, 45, 54, 123, 142a, 145, 155 ... Impurity region, 43, 52 ... Gate oxide film, 44 , 53 ... Gate electrode, 51, 151 ... Body region, 70 to 72 ... Resist pattern, 121 ... Collector region, 131 ... Base region

Claims (5)

半導体基板又は半導体層上に第１のマスク膜を形成し、該第１のマスク膜をマスクとして第１導電型の不純物を導入することにより、前記半導体基板又は半導体層にＭＯＳトランジスタのオフセット領域及びバイポーラトランジスタのベース領域を形成する工程と、
前記第１のマスク膜を除去する工程と、
前記半導体基板又は半導体層上に第２のマスク膜を形成し、該第２のマスク膜をマスクとして第１導電型の不純物を導入することにより、前記半導体基板又は半導体層にＤＭＯＳトランジスタのボディ領域を形成するとともに、前記ベース領域の不純物濃度を濃くする工程と、
前記第２のマスク膜を除去する工程と、
を具備する半導体装置の製造方法。 A first mask film is formed on the semiconductor substrate or semiconductor layer, and an impurity of a MOS transistor is introduced into the semiconductor substrate or semiconductor layer by introducing a first conductivity type impurity using the first mask film as a mask. Forming a base region of the bipolar transistor;
Removing the first mask film;
A second mask film is formed on the semiconductor substrate or semiconductor layer, and a first conductivity type impurity is introduced using the second mask film as a mask, whereby a body region of a DMOS transistor is formed on the semiconductor substrate or semiconductor layer. And increasing the impurity concentration of the base region;
Removing the second mask film;
A method for manufacturing a semiconductor device comprising: 半導体基板又は半導体層上に第１のマスク膜を形成し、該第１のマスク膜をマスクとして第１導電型の不純物を導入することにより、前記半導体基板又は半導体層にＤＭＯＳトランジスタのボディ領域及びバイポーラトランジスタのベース領域を形成する工程と、
前記第１のマスク膜を除去する工程と、
前記半導体基板又は半導体層上に第２のマスク膜を形成し、該第２のマスク膜をマスクとして第１導電型の不純物を導入することにより、前記半導体基板又は半導体層にＭＯＳトランジスタのオフセット領域を形成するとともに、前記ベース領域の不純物濃度を濃くする工程と、
前記第２のマスク膜を除去する工程と、
を具備する半導体装置の製造方法。 A first mask film is formed on the semiconductor substrate or semiconductor layer, and a first conductivity type impurity is introduced using the first mask film as a mask, whereby the body region of the DMOS transistor and the semiconductor substrate or semiconductor layer are introduced into the semiconductor substrate or semiconductor layer. Forming a base region of the bipolar transistor;
Removing the first mask film;
A second mask film is formed on the semiconductor substrate or semiconductor layer, and an impurity of a first conductivity type is introduced using the second mask film as a mask, whereby an MOS transistor offset region is formed in the semiconductor substrate or semiconductor layer. And increasing the impurity concentration of the base region;
Removing the second mask film;
A method for manufacturing a semiconductor device comprising: 前記第２のマスク膜を除去する工程の後に、前記ベース領域の一部に第２導電型の不純物を導入することにより前記バイポーラトランジスタのエミッタを形成する工程を具備する請求項１又は２に記載の半導体装置の製造方法。   3. The method according to claim 1, further comprising a step of forming an emitter of the bipolar transistor by introducing a second conductivity type impurity into a part of the base region after the step of removing the second mask film. Semiconductor device manufacturing method. 半導体基板又は半導体層上に第１のマスク膜を形成し、該第１のマスク膜をマスクとして第１導電型の不純物を導入することにより、前記半導体基板又は半導体層にＤＭＯＳトランジスタのボディ領域及びバイポーラトランジスタのベース領域を形成する工程と、
前記第１のマスク膜を除去する工程と、
前記半導体基板又は半導体層上に第２のマスク膜を形成し、該第２のマスク膜をマスクとして第１導電型の不純物を導入することにより、前記半導体基板又は半導体層にＭＯＳトランジスタのオフセット領域を形成する工程と、
前記第２のマスク膜を除去する工程と、
を具備する半導体装置の製造方法。 A first mask film is formed on the semiconductor substrate or semiconductor layer, and a first conductivity type impurity is introduced using the first mask film as a mask, whereby the body region of the DMOS transistor and the semiconductor substrate or semiconductor layer are introduced into the semiconductor substrate or semiconductor layer. Forming a base region of the bipolar transistor;
Removing the first mask film;
A second mask film is formed on the semiconductor substrate or semiconductor layer, and an impurity of a first conductivity type is introduced using the second mask film as a mask, whereby an MOS transistor offset region is formed in the semiconductor substrate or semiconductor layer. Forming a step;
Removing the second mask film;
A method for manufacturing a semiconductor device comprising: 前記第２のマスク膜を除去する工程の後に、前記ベース領域の一部に第２導電型の不純物を導入することにより、前記バイポーラトランジスタのエミッタを形成する工程を具備する請求項４に記載の半導体装置の製造方法。
5. The method according to claim 4, further comprising a step of forming an emitter of the bipolar transistor by introducing a second conductivity type impurity into a part of the base region after the step of removing the second mask film. A method for manufacturing a semiconductor device.
JP2006183563A 2006-07-03 2006-07-03 Method of manufacturing semiconductor device Withdrawn JP2008016494A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006183563A JP2008016494A (en) 2006-07-03 2006-07-03 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006183563A JP2008016494A (en) 2006-07-03 2006-07-03 Method of manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2008016494A true JP2008016494A (en) 2008-01-24

Family

ID=39073259

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006183563A Withdrawn JP2008016494A (en) 2006-07-03 2006-07-03 Method of manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2008016494A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014045046A (en) * 2012-08-24 2014-03-13 Shindengen Electric Mfg Co Ltd High withstanding voltage semiconductor device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5947757A (en) * 1982-09-10 1984-03-17 Hitachi Ltd Semiconductor integrated circuit device and manufacture thereof
JPS6188553A (en) * 1984-09-28 1986-05-06 トムソン‐セエスエフ Ic structure of cmos transistor having high blocking voltageperformance and assembling thereof
JPH01128521A (en) * 1987-11-13 1989-05-22 Fuji Electric Co Ltd Ion implantation
JPH01163176A (en) * 1987-12-18 1989-06-27 Shikishima Boseki Kk Vitamin e palmitoleic acid ester and production thereof
JPH0236561A (en) * 1988-07-27 1990-02-06 Hitachi Ltd Semiconductor integrated circuit device and its manufacture
JPH118326A (en) * 1997-06-18 1999-01-12 Mitsubishi Electric Corp Manufacture of semiconductor device
JPH11102982A (en) * 1997-09-26 1999-04-13 Sanyo Electric Co Ltd Semiconductor integrated circuit

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5947757A (en) * 1982-09-10 1984-03-17 Hitachi Ltd Semiconductor integrated circuit device and manufacture thereof
JPS6188553A (en) * 1984-09-28 1986-05-06 トムソン‐セエスエフ Ic structure of cmos transistor having high blocking voltageperformance and assembling thereof
JPH01128521A (en) * 1987-11-13 1989-05-22 Fuji Electric Co Ltd Ion implantation
JPH01163176A (en) * 1987-12-18 1989-06-27 Shikishima Boseki Kk Vitamin e palmitoleic acid ester and production thereof
JPH0236561A (en) * 1988-07-27 1990-02-06 Hitachi Ltd Semiconductor integrated circuit device and its manufacture
JPH118326A (en) * 1997-06-18 1999-01-12 Mitsubishi Electric Corp Manufacture of semiconductor device
JPH11102982A (en) * 1997-09-26 1999-04-13 Sanyo Electric Co Ltd Semiconductor integrated circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014045046A (en) * 2012-08-24 2014-03-13 Shindengen Electric Mfg Co Ltd High withstanding voltage semiconductor device

Similar Documents

Publication Publication Date Title
JP2006237222A (en) Semiconductor device
KR910013577A (en) Manufacturing Method of Semiconductor Device
JP2007158188A (en) Semiconductor device, and method of manufacturing same
JP4979212B2 (en) Semiconductor device and manufacturing method thereof
JP2009272453A (en) Transistor, semiconductor apparatus, and method of manufacturing the same
JP2009070849A (en) Semiconductor device
JP2008016494A (en) Method of manufacturing semiconductor device
JP2008103417A (en) Semiconductor device and manufacturing method thereof
JP2003051552A (en) Method for manufacturing semiconductor integrated circuit device
JP2007115998A (en) Semiconductor device
JPH11340242A (en) Lateral transistor and its manufacture
JP2008016495A (en) Method of manufacturing semiconductor device
JP2006100579A (en) Semiconductor device manufacturing method
JP2006210563A (en) Semiconductor device
JP2005286141A (en) Manufacturing method of semiconductor device
JP2008027943A (en) Semiconductor device, and process for fabricating the same
JP2008235891A (en) Bipolar transistor and manufacturing method therefor
JP2007073759A (en) Manufacturing method for semiconductor device
JP2007184360A (en) Semiconductor device, and method of manufacturing same
JP2007048888A (en) Semiconductor device
JP2003273351A (en) Semiconductor device and method for manufacturing the same
JP2988067B2 (en) Manufacturing method of insulated field effect transistor
JP5458547B2 (en) Manufacturing method of semiconductor device
JP2008198854A (en) Semiconductor device and manufacturing method therefor
JP2007115914A (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20111031