JP2007165578A - 面発光型半導体レーザ - Google Patents

面発光型半導体レーザ Download PDF

Info

Publication number
JP2007165578A
JP2007165578A JP2005359930A JP2005359930A JP2007165578A JP 2007165578 A JP2007165578 A JP 2007165578A JP 2005359930 A JP2005359930 A JP 2005359930A JP 2005359930 A JP2005359930 A JP 2005359930A JP 2007165578 A JP2007165578 A JP 2007165578A
Authority
JP
Japan
Prior art keywords
layer
upper electrode
region
contact layer
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005359930A
Other languages
English (en)
Other versions
JP4946029B2 (ja
Inventor
Atsushi Sakurai
淳 櫻井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP2005359930A priority Critical patent/JP4946029B2/ja
Publication of JP2007165578A publication Critical patent/JP2007165578A/ja
Application granted granted Critical
Publication of JP4946029B2 publication Critical patent/JP4946029B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

【課題】 高温高湿度下で寿命を改善した面発光型半導体レーザを提供する
【解決手段】 VCSEL100は、基板102上に、n型の下部DBR106、活性層領域108、下部DBRとともに共振器を構成するp型の上部DBR112、及びp型のGaAsコンタクト層114を含む半導体層を順次積層する。レーザ光を出射するポストPとパッド形成領域118とが半導体層に形成された溝116によって分離されている。ポストPのコンタクト層114に電気的に接続され、レーザ光の出射領域を規定する開口部132が形成されたp側の上部電極130と、パッド形成領域118上に形成され、パッド形成領域のコンタクト層114を下部DBR106に電気的に接続するための第2の上部電極140とを有している。
【選択図】 図3

Description

本発明は、光情報処理あるいは高速光通信の光源として利用される面発光型半導体レーザに関する。
近年、光通信や光記録等の技術分野において、面発光型半導体レーザ(Vertical-Cavity Surface-Emitting Laser diode:以下VCSELと呼ぶ)への関心が高まっている。VCSELは、しきい値電流が低く消費電力が小さい、円形の光スポットが容易に得られる、ウエハ状態での評価や光源の二次元アレイ化が可能であるといった、端面発光型半導体レーザにはない優れた特長を有する。これらの特長を生かし、通信分野における光源としての需要がとりわけ期待されている。
半導体デバイスには、素子周囲に電流を拡散させない、あるいは電流を遮断するための領域としてガードリング構造が良く知られている。例えば、光通信用の波長1.3μm〜1.6μmの光信号の半導体受光素子として広く使用されているアバランシェフォトダイオードは、特許文献1に示すように、エッヂブレークダウンを防止するP型低濃度のガードリング層を有している。また、ガードリングがpn接合で作られているアバランシャフォトダイオードが特許文献2に開示されている。
特開平5−7014号 特開平9−45954号
図18は、従来のVCSELの断面図である。同図に示すように、GaAs基板10の裏面には、n側電極12が形成され、基板10の上面には、n型の下部DBR14、活性層16、電流狭窄層18、p型の上部DBR20、およびp型のGaAsコンタクト層22を含む半導体層が積層されている。コンタクト層22から下部DBR14の一部に至るまで円筒状のポストPが形成され、ポストPを含む領域が層間絶縁膜24によって覆われている。ポストPの頂部において、p側電極26が層間絶縁膜24のコンタクトホールを介してコンタクト層22にオーミック接続され、また、p側電極26は、金属配線28を介して、層間絶縁膜24上に形成された電極パッド30に接続されている。基板10は、スクライブライン32に沿って個々のチップに切り落とされる。
上記構成のVCSELは、ベアチップ状態で高温高湿下(85℃、85%など)で駆動されると、室温低湿度下で駆動した場合よりも寿命が短くなる傾向がある。その一因として、チップ周囲に露出しているオーミックコンタクトを取るためのp型のGaAsコンタクト層22が変成して、層間絶縁膜24の下部が侵食されて、層間絶縁膜24が浮き、これにより電極パッド30または金属配線28が断線に至る故障モードがある。これは、高湿度下で、p型のコンタクト層22からn型の下部DBR14へチップ側面を通る電流経路が形成されるためと考えられる。このため、ベアチップでVCSELを使用するためには、このような問題が起こらない構造を取る必要がある。
一方、上記した特許文献1、2に開示されるガードリング構造は、公知であり、その構成はpn接合が多く、効果はフォトダイオードの拡散電流を抑制することが狙いである。薄膜フォトダイオードの場合には、電極を接地しグランドに落とす構造が知られているが、その効果も拡散電流の抑制である。従って、上記した課題を解決すべき構成は何ら示唆されていない。
本発明は、上記従来の課題を解決するためになされたものであり、高温高湿度下で寿命を改善した面発光型半導体レーザを提供することを目的する。
さらに本発明は、ベアチップ状態において信頼性の高い安定動作を実現可能な面発光型半導体レーザを提供することを目的とする。
本発明に係る面発光型半導体レーザは、基板上に、第1導電型の第1の多層膜反射鏡、活性層領域、第1の多層膜反射鏡とともに共振器を構成する第2導電型の第2の多層膜反射鏡、及びコンタクト層を含む半導体層を積層し、レーザ光を出射するポスト状の発光部とパッド形成領域とが半導体層に形成された溝によって分離され、さらに、発光部のコンタクト層に電気的に接続され、レーザ光の出射領域を規定する開口部が形成された第1の上部電極と、パッド形成領域上に形成され、パッド形成領域のコンタクト層を第1の多層膜反射鏡に電気的に接続するための第2の上部電極とを有している。
発光部は、溝によって規定された円柱状のポストまたはピラー構造である。パッド形成領域は、基板を切断するダイシング領域によって規定され、好ましくは、第2の上部電極は、パッド形成領域の外縁に沿って形成された枠状の構造である。第1の上部電極は、溝を介してパッド形成領域上にまで延在し、かつパッド形成領域上に形成された電極パッドを一体に形成するものであってもよい。
好ましくは、パッド形成領域の外縁のコンタクト層を露出する絶縁膜が形成され、第2の上部電極は、絶縁膜の端部の段差を覆うように絶縁膜およびコンタクト層上に形成されている。これとは別に、パッド形成領域の外縁に沿ってコンタクト層から第1の多層膜反射鏡に至るまでの外周溝を有し、外周溝によって露出された少なくともコンタクト層の側面が第2の上部電極により覆われるようにしてもよい。好ましくは、外周溝は発光部を規定する溝と同時に形成される。パッド形成領域は、基板をダイシングする領域によって規定され、外周溝は、基板を切断するときのスクライブラインを含むようにしてもよい。
好ましくは、基板は第1の導電型を有し、基板の裏面に下部電極が形成され、第2の上部電極は下部電極に電気的に接続されている。第2の上部電極は、基板の下部電極が接続されている導電性部材(例えばマウント部材)に電気的に接続されるようにしてもよい。多層膜反射鏡は、例えばAlを含むIII−V族化合物半導体層、例えばAlGaAsから構成され、コンタクト層は、例えばGaAsから構成される。
本発明に係る、レーザ光を出射するポスト状の発光部とパッド形成領域とが溝によって分離された面発光型半導体レーザの製造方法は、基板上に、第1導電型の第1の多層膜反射鏡、活性層領域、第1の多層膜反射鏡とともに共振器を構成する第2導電型の第2の多層膜反射鏡、及びコンタクト層を含む半導体層を形成するステップと、半導体層に溝を形成して発光部とパッド形成領域とを分離するステップと、発光部およびパッド形成領域を含む基板上に絶縁膜を形成するステップと、発光部のコンタクト層を露出させ、かつパッド形成領域の外縁のコンタクト層を露出させるように前記絶縁膜をパターニングするステップと、露出された発光部のコンタクト層と接続された第1の上部電極およびパッド形成領域の外縁のコンタクト層と接続された第2の上部電極を形成するステップとを有する。
本発明によれば、パッド形成領域の第2導電型のコンタクト層を第1導電型の第1の多層膜反射鏡に電気的に接続するための第2の上部電極をパッド形成領域に設けたことにより、パッド形成領域のコンタクト層と第1の多層膜反射鏡の電位が極力同電位となり、パッド形成領域のコンタクト層と第1の多層反射鏡間に電流が流れないようにすることで、コンタクト層の変成に起因した第1の上部電極の断線等の発生を抑制し、高温高湿度下でも、寿命の長い面発光型半導体レーザを提供することができる。
以下、本発明を実施するための最良の形態について図面を参照して説明する。
図1は、複数のVCSELが形成されたウエハを示し、図2は本発明の第1の実施例に係るVCSELの平面図、図3は図2のA−A線断面図である。図1に示すように、GaAsウエハWに、複数のVCSEL100が形成されている。ウエハWは、ダイシング装置のダイサーによりスクライブラインLに沿って切断され、図2に示すような矩形状のVCSEL100が得られる。
VCSEL100は、図2および図3に示すように、n型のGaAs基板102の裏面にn側電極104を含み、さらに、基板102上に、n型のAlGaAsの多層半導体膜からなる下部DBR(Distributed Bragg Reflector:分布ブラッグ型反射鏡)106、活性層領域108、p型のAlAsからなる電流狭窄層110、p型のAlGaAsの多層半導体膜からなる上部DBR112、p型のGaAsのコンタクト層114の半導体層を積層している。
基板102には、半導体層をエッチングして形成されたリング状の溝116が形成されている。溝116は、好ましくは、下部DBR106の一部に到達する深さを有し、この溝116により、円筒状のポストPとパッド形成領域(外周部)118が隔てられている。ポストPは、下部DBR106と上部DBR112により共振器構造を形成し、これらの間に、活性層領域108および電流狭窄層110が介在している。電流狭窄層110は、ポストPの側面において露出するAlAsを酸化させた酸化領域と酸化領域によって囲まれた導電領域とを含み、導電領域内に電流の閉じ込めおよび光の閉じ込めを行う。パッド形成領域118は、スクライブラインLまたはダイシングされる領域によって規定される。
ポストPを含む基板102上に層間絶縁膜120が形成されている。ポストPの頂部において、層間絶縁膜120には円形状のコンタクトホール用の開口が形成され、この開口を介してp側の上部電極130がコンタクト層114にオーミック接続されている。p側の上部電極130の中央には、レーザ光の出射領域を規定する円形状の開口132が形成されている。
パッド形成領域118において、層間絶縁膜120は、パッド形成領域の外縁のコンタクト層114を露出させるように矩形状にパターニングされた端部120aを有している。端部120aによって露出された領域は、ダイシングによって切断することができる。
ポスト頂部の上部電極130は、ストリップ状の電極配線134に接続され、電極配線134は、溝116を這うようにパッド形成領域118まで延在する。パッド形成領域118の層間絶縁膜120上には、円形状の電極パッド136が形成され、電極配線134が電極パッド136に接続されている。上部電極130、電極配線134および電極パッド136は、例えば、チタン(Ti)と金(Au)の積層金属からなり、好ましくは、これらは同時にパターンニングされる。
さらにパッド形成領域118の外縁に沿って枠状もしくはリング状の第2の上部電極140が形成されている。第2の上部電極140は、層間絶縁膜120の端部120aの段差を跨ぐように、層間絶縁膜120とコンタクト層114を覆っている。第2の上部電極140は、層間絶縁膜120によって露出されたコンタクト層114の一部を覆うようにしてもよいし、すべてを覆うようにしてもよい。第2の上部電極140は、コンタクト層114とオーミック接続され、短絡手段150によってn側電極104と電気的に短絡されている。短絡手段150は、例えば、VCSELチップのn側電極104が導電性マウント部材に搭載されるとき、このマウント部材に第2の上部電極140をワイヤボンディングすることにより実現される。
VCSEL100を駆動する場合、p側の上部電極130およびn側電極104に順方向バイアス電流が印加され、活性層領域108で発生されたレーザ光が開口部132から基板102とほぼ垂直方向に出射される。
本実施例では、第2の上部電極140がn側電極104と短絡され、両者が実質的に同電位であるため、パッド形成領域118の端部において、p型のGaAsコンタクト層114からn型の下部DBR106または基板102への電流の流れが抑制される。高温高湿度下でチップ周囲のGaAsコンタクト層114が変成するのは、高湿度下の水分の影響でチップ周囲に電流が流れるためと考えられるが、本実施例は、電流が流れないように、チップ周囲と裏面側の電位が極力同じにされているため、電流の通電によるGaAsコンタクト層114の変成に起因した層間絶縁膜120の浮き、上部電極130、電極配線134、および電極パッド136の断線や剥離などの発生が抑制される。これにより、高温高湿度下の動作であっても、寿命の長いVCSELを提供することができる。
図4は、16個のサンプルを85℃、85%RH環境で10mAの通電試験した結果である。図からも明らかなように、すべてのVCSELにおいて光出力が低下しておらず、信頼性の改善効果が確認できている。
次に、本発明の第2の実施例について図5を参照して説明する。第1の実施例と同一構成については同一参照番号を付してある。第2の実施例に係るVCSEL100aおいて、パッド形成領域118の外縁に沿って枠状の外周溝200が一定の幅で形成されている。外周溝200は、溝116の形成と同時に形成することができる。外周溝200により、パッド形成領域118の側面202が露出され、かつ外周溝200の底部において下部DBR106の表面の一部が露出されている。外周溝200は、好ましくは基板をダイシングするときのダイシング領域とすることができる。
パッド形成領域118のコンタクト層114の表面は、層間絶縁膜120によって覆われている。層間絶縁膜120上には電極パッド136が形成され、電極パッド136から離間されて第2の上部電極210が形成されている。第2の上部電極210は、パッド形成領域118の側面202を覆い、かつ下部DBR106の表面にまで延在する。側面202において露出されたコンタクト層114は、第2の上部電極210によって覆われ、下部DBR106と電気的に短絡される。
第2の実施例によれば、パッド形成領域118の側面202が第2の上部電極210によって覆われているため、外部からの水分や湿気がパッド形成領域118内の半導体層へ進入するのが効果的に予防され、また、第2の上部電極210によりコンタクト層114と下部DBR106が短絡されるので、チップ側面(外周溝200によって露出された半導体層の側面)と裏面側の電位が極力同じにされ、チップ側面またはパッド形成領域118内のpn接合を通じての電流がほとんど流れなくなるため、GaAsコンタクト層114の変成が抑制される。
上記実施例では、1つのVCSELチップに1つの発光部が形成されたシングルスポットを例示したが、本発明は、図6に示すように、1つのVCSELチップ100aに複数の発光部(ポスト)Pが形成されたマルチスポットにも適用することができる。マルチスポットの場合にも、パッド形成領域118の外縁に沿って第2の上部電極220が形成される。また、第2の実施例のときと同様に外縁に沿って外周溝を形成するようにしてもよい。なお、アレイ上に形成されるポストの数は、上記した4つに限るものではなく、ポストはまた2次状に配列されたアレイであってもよい。
次に、第1の実施例に係るVCSELの製造方法について図7および図8を参照して説明する。なお、これらの図は、基板をダイシングする前の1つのVCSELを示している。
図7(a)に示すように、有機金属気相成長(MOCVD)法によりn型のGaAs基板102の(100)面上にn型のAl0.8Ga0.2As層とn型のAl0.1Ga0.9As層との複数層積層体よりなる下部DBR106と、アンドープのAl0.4Ga0.6As層よりなるスペーサ層、アンドープのAl0.2Ga0.8As層よりなる障壁層、及びアンドープのGaAs層よりなる量子井戸層との積層体よりなる活性層領域108と、p型の電流狭窄層(AlAs層)110、p型のAl0.8Ga0.2As層とp型のAl0.1Ga0.9As層との複数層積層体よりなる上部DBR112、p型のGaAs層よりなるコンタクト層114とを順次積層する。
下部DBR106は、n型のAl0.8Ga0.2As層とn型のAl0.1Ga0.9As層との複数層積層体よりなるが、各層の厚さはλ/4n(但し、λは発振波長、nは媒質中の光学屈折率)に相当し、混晶比の異なる層を交互に、例えば、36.5周期積層してある。n型不純物としてシリコンをドーピングした後のキャリア濃度は、例えば、3×1018cm-3である。活性層領域108は、アンドープのGaAs層よりなる厚さ8nmの量子井戸活性層とアンドープのAl0.2Ga0.8As層よりなる厚さ5nmの障壁層とを交互に積層した(但し、外層は障壁層)積層体が、アンドープのAl0.4Ga0.6As層よりなるスペーサ層の中央部に配置され、量子井戸活性層と障壁層とを含むスペーサ層の膜厚がλ/4nrの整数倍となるよう設計されている。このような構成の活性層領域108からは波長850nmの放射光が得られる。
上部DBR110は、p型のAl0.8Ga0.2As層とp型のAl0.1Ga0.9As層との複数半導体層からなる積層である。各層の厚さはλ/4nであり、混晶比の異なる層を交互に、例えば22周期で積層してある。この周期数は下層に設けた電流狭窄層110、および上層に設けたコンタクト層114を加えた数である。p型不純物として炭素をドーピングした後のキャリア濃度は、例えば3×1018cm-3である。
次に、基板全面にSiNを形成し、図7(b)に示すように、公知のフォトリソ工程を用いて、ポストを形成するためのマスクパターン230を形成する。
次に、図7(c)に示すように、マスクパターン230をマスクに用い、積層された半導体層を異方性エッチングし、基板上にリング状の溝116を形成することで、円柱状のポストPと、そこから溝116によって分離されたパッド形成領域118を形成する。溝116またはエッチングの深さは、下部DBR106の一部に到達するまでである。
次に、図8(d)に示すように、例えば340℃の水蒸気雰囲気に基板を一定時間晒し、酸化処理を行う。電流狭窄層110を構成するAlAs層は、同じくその一部を構成するAl0.8Ga0.2As層やAl0.1Ga0.9As層と比べ著しく酸化速度が速いため、ポストPの側面からポスト形状を反映した酸化領域110aが形成され、酸化されずに残った非酸化領域が電流注入領域あるいは導電領域となる。
次に、図8(e)に示すように、マスクパターン230を除去した後、基板全面にSiNを形成する。次に、図8(f)に示すように、フォトリソ工程によりSiNをパターニングし、層間絶縁膜120を形成する。層間絶縁膜120には、ポストPの頂部においてコンタクト層114を露出させるためのコンタクトホール121が形成される。さらに、層間絶縁膜120は、端部120aを有するようにパターニングされ、パッド形成領域118の外縁232のコンタクト層114を露出させる。
次に、フォトリソ工程を用いてレジストパターンを形成し、次いでAu/Tiを着膜し、リフトオフにより図3に示すような上部電極130、電極配線134、電極パッド136、および第2の上部電極140を形成する。基板裏面には、AuまたはGeからなるn側電極104が形成される。そして、層間絶縁膜120により露出された外縁232に沿って基板がダイシングされ、VCSELチップ100を得ることができる。
なお、第2の実施例のVCSELを形成する場合には、溝116と同時にパッド形成領域118の外縁232に外周溝が形成されるように、マスクパターン230を変更する。
図9は、VCSELアレイのチップが実装された半導体レーザ装置のパッケージ(モジュール)例を示す概略断面を示す図である。同図に示すように、パッケージ300は、VCSELアレイが形成されたチップ310を、マウンタ320上のダイアタッチを介して円盤状の金属ステム330上に固定する。導電性のリード340、342は、ステム330の貫通孔(図示省略)内に挿入され、一方のリード340は、チップ310の裏面に形成されたn側の下部電極104に電気的に接続され、他方のリード342は、チップ310の上面に形成されたp側の上部電極130すなわち電極パッド136にボンディングワイヤ等を介して電気的に接続される。さらに、第2の上部電極140をボンディングワイヤ等によりマウンタ320に接続し、n側電極と同電位にする。
キャップ350の出射窓352内にボールレンズ360が固定されている。ボールレンズ360の光軸は、チップ310のほぼ中心と一致するように位置決めされる。また、チップ310とボールレンズ360との距離は、チップ310からのレーザ光の放射角度θ内にボールレンズ360が含まれるように調整される。リード340、342間に順方向の電圧が印加されると、チップ310からレーザ光が出射され、ボールレンズ360を介して外部へ出力される。なお、キャップ内に、VCSELの発光状態をモニターするための受光素子を含ませるようにしてもよい。
図10は、さらに他のパッケージの構成を示す図であり、好ましくは、後述する空間伝送システムに使用される。同図に示すパッケージ302は、ボールレンズ360を用いる代わりに、キャップ350の中央の出射窓352内に平板ガラス362を固定している。平板ガラス362の中心は、チップ310のほぼ中心と一致するように位置決めされる。チップ310と平板ガラス362との距離は、平板ガラス362の開口径がチップ310からのレーザ光の放射角度θ以上になるように調整されている。
図11は、図9に示すパッケージまたはモジュールを光送信装置に適用したときの構成を示す断面図である。光送信装置400は、ステム330に固定された円筒状の筐体410と、筐体410の端面に一体に形成されたスリーブ420と、スリーブ420の開口422内に保持されるフェルール430と、フェルール430によって保持される光ファイバ440とを含んで構成される。
ステム330の円周方向に形成されたフランジ332には、筐体410の端部が固定される。フェルール430は、スリーブ420の開口422に正確に位置決めされ、光ファイバ440の光軸がボールレンズ360の光軸に整合される。フェルール430の貫通孔432内に光ファイバ440の芯線が保持されている。
チップ310の表面から出射されたレーザ光は、ボールレンズ360によって集光され、集光された光は、光ファイバ440の芯線に入射され、送信される。上記例ではボールレンズ360を用いているが、これ以外にも両凸レンズや平凸レンズ等の他のレンズを用いることができる。さらに、光送信装置400は、リード340、342に電気信号を印加するための駆動回路を含むものであってもよい。さらに、光送信装置400は、光ファイバ440を介して光信号を受信するための受信機能を含むものであってもよい。
図12は、図10に示すパッケージを空間伝送システムに用いたときの構成を示す図である。空間伝送システム500は、パッケージ300と、集光レンズ510と、拡散板520と、反射ミラー530とを含んでいる。空間伝送システム500では、パッケージ300に用いられたボールレンズ360を用いる代わりに、集光レンズ510を用いている。集光レンズ510によって集光された光は、反射ミラー530の開口532を介して拡散板520で反射され、その反射光が反射ミラー530へ向けて反射される。反射ミラー530は、その反射光を所定の方向へ向けて反射させ、光伝送を行う。空間伝送の光源の場合には、マルチスポット型のVCSELを用い、高出力を得るようにしてもよい。
図13は、VCSELを光源に利用した光伝送システムの一構成例を示す図である。光伝送システム600は、VCSELが形成されたチップ310を含む光源610と、光源610から放出されたレーザ光の集光などを行う光学系620と、光学系620から出力されたレーザ光を受光する受光部630と、光源610の駆動を制御する制御部640とを有する。制御部640は、VCSELを駆動するための駆動パルス信号を光源610に供給する。光源610から放出された光は、光学系620を介し、光ファイバや空間伝送用の反射ミラーなどにより受光部630へ伝送される。受光部630は、受光した光をフォトディテクターなどによって検出する。受光部630は、制御信号650により制御部640の動作(例えば光伝送の開始タイミング)を制御することができる。
次に、光伝送システムに利用される光伝送装置の構成について説明する。図14は、光伝送装置の外観構成を示し、図15はその内部構成を模式的に示している。光伝送装置700は、ケース710、光信号送信/受信コネクタ接合部720、発光/受光素子730、電気信号ケーブル接合部740、電源入力部750、動作中を示すLED760、異常発生を示すLED770、DVIコネクタ780、送信回路基板/受信回路基板790を有している。
光伝送装置700を用いた映像伝送システムを図16および図17に示す。これらの図において、映像伝送システム800は、映像信号発生装置810で発生された映像信号を、液晶ディスプレイなどの画像表示装置820に伝送するため、図15に示す光伝送装置を利用している。すなわち、映像伝送システム800は、映像信号発生装置810、画像表示装置820、DVI用電気ケーブル830、送信モジュール840、受信モジュール850、映像信号伝送光信号用コネクタ860、光ファイバ870、映像信号伝送用電気ケーブルコネクタ880、電源アダプタ890、DVI用電気ケーブル900を含んでいる。
上記映像伝送システムでは、映像信号発生装置810と送信モジュール840、および受信モジュール850と画像表示装置820の間を電気ケーブル830、900による電気信号の伝送としたが、これらの間の伝送を光信号により行うことも可能である。例えば、電気−光変換回路および光−電気変換回路をコネクタに含む信号送信用ケーブルを電気ケーブル830、900の代わりに用いるようにしてもよい。
本発明に係る面発光型半導体レーザは、光情報処理や光高速データ通信の分野で利用することができる。
VCSELが形成されたウエハを示す図である。 本発明の第1の実施例に係るVCSELの平面図である。 図2のA−A線線断面図である。 本発明の実施例の効果を説明する図である。 本発明の第2の実施例に係るVCSELの平面図である。 本発明をマルチスポットタイプのVCSELに適用したときの平面図である 本発明の第1の実施例に係るVCSELの製造方法を説明する工程断面図である。 本発明の第1の実施例に係るVCSELの製造方法を説明する工程断面図である。 VCSELが形成された半導体チップを実装したパッケージの構成を示す概略断面図である。 他のパッケージの構成を示す概略断面図である。 図9に示すパッケージを用いた光送信装置の構成を示す断面図である。 図10に示すパッケージを空間伝送システムに用いたときの構成を示す図である。 光伝送システムの構成を示すブロック図である。 光伝送装置の外観構成を示す図である。 光伝送装置の内部構成を示し、図15Aは上面を切り取ったときの内部構造を示し、図15Bは側面を切り取ったときの内部構造を示している。 図14の光伝送装置を利用した映像伝送システムを示す図である。 図19の映像伝送システムを裏側から示した図である。 従来のVCSELを示す断面図である。
符号の説明
100:VCSEL 102:基板
104:n側電極 106:下部DBR
108:活性層領域 110:電流狭窄層
112:上部DBR 114:コンタクト層
116:溝 118:パッド形成領域
120:層間絶縁膜 130:p側電極
132:開口部 134:電極配線
136:電極パッド 140:上部電極
150:短絡手段 200:外周溝
202:側面 210、220:第2の上部電極
232:外縁

Claims (21)

  1. 基板上に、少なくとも第1導電型の第1の多層膜反射鏡、活性層領域、第1の多層膜反射鏡とともに共振器を構成する第2導電型の第2の多層膜反射鏡、及びコンタクト層を含む半導体層が積層され、レーザ光を出射するポスト状の発光部とパッド形成領域とが半導体層に形成された溝によって分離された面発光型半導体レーザであって、
    発光部のコンタクト層に電気的に接続され、レーザ光の出射領域を規定する開口部が形成された第1の上部電極と、
    パッド形成領域上に形成され、パッド形成領域のコンタクト層を第1の多層膜反射鏡に電気的に接続するための第2の上部電極と、
    を備えた面発光型半導体レーザ。
  2. 第2の上部電極は、パッド形成領域の外縁に沿って形成されている、請求項1に記載の面発光型半導体レーザ。
  3. 第1の上部電極は、前記溝を介してパッド形成領域上にまで延在し、かつパッド形成領域上に形成された電極パッドに接続される、請求項1または2に記載の面発光型半導体レーザ。
  4. パッド形成領域の外縁のコンタクト層を露出させるようにパッド形成領域上に絶縁膜が形成され、第2の上部電極は、絶縁膜の端部を覆うように絶縁膜およびコンタクト層上に形成されている、請求項1ないし3いずれか1つに記載の面発光型半導体レーザ。
  5. パッド形成領域の外縁に沿ってコンタクト層から第1の多層膜反射鏡に至る外周溝が形成され、外周溝によって露出された少なくともコンタクト層の側面が第2の上部電極により覆われている、請求項1ないし4いずれか1つに記載の面発光型半導体レーザ。
  6. 第2の上部電極は、前記外周溝によって露出された第1の多層反射膜の表面に接続されている、請求項5に記載の面発光型半導体レーザ。
  7. 外周溝は、発光部を取り囲む溝と同時に形成される、請求項5または6に記載の面発光型半導体レーザ。
  8. パッド形成領域は、基板をダイシングする領域によって規定される、請求項1ないし7いずれか1つに記載の面発光型半導体レーザ。
  9. 基板は第1の導電型を有し、基板の裏面に下部電極が形成され、第2の上部電極は下部電極に電気的に接続されている、請求項1ないし3いずれか1つに記載の面発光型半導体レーザ。
  10. 第2の上部電極は、基板の下部電極が接続されている導電性部材に電気的に接続されている、請求項9に記載の面発光型半導体レーザ。
  11. コンタクト層は、p型のGaAsである、請求項1ないし7いずれか1つに記載の面発光型半導体レーザ。
  12. 請求項1ないし11いずれか1つに記載の面発光型半導体装置を実装したモジュール。
  13. 請求項12に記載されたモジュールと、モジュールから発せられたレーザ光を光媒体を介して送信する送信手段とを備えた、光送信装置。
  14. 請求項12に記載されたモジュールと、モジュールから発せられた光を空間伝送する伝送手段とを備えた、光空間伝送装置。
  15. 請求項12に記載されたモジュールと、モジュールから発せられたレーザ光を送信する送信手段とを備えた、光送信システム。
  16. 請求項12に記載されたモジュールと、モジュールから発せられた光を空間伝送する伝送手段とを備えた、光空間伝送システム。
  17. レーザ光を出射するポスト状の発光部とパッド形成領域とが溝によって分離された面発光型半導体レーザの製造方法であって、
    基板上に、少なくとも第1導電型の第1の多層膜反射鏡、活性層領域、第1の多層膜反射鏡とともに共振器を構成する第2導電型の第2の多層膜反射鏡、及びコンタクト層を含む半導体層を形成し、
    半導体層に溝を形成して発光部とパッド形成領域とを分離し、
    発光部およびパッド形成領域を含む基板上に絶縁膜を形成し、
    発光部のコンタクト層を露出させ、かつパッド形成領域の外縁のコンタクト層を露出させるように前記絶縁膜をパターニングし、
    露出された発光部のコンタクト層と接続された第1の上部電極およびパッド形成領域の外縁のコンタクト層と接続された第2の上部電極を形成する、
    面発光型半導体レーザの製造方法。
  18. 製造方法はさらに、第2の上部電極と第1の多層膜反射鏡とを電気的に接続するステップを含む、請求項17に記載の製造方法。
  19. レーザ光を出射するポスト状の発光部とパッド形成領域とが溝によって分離された面発光型半導体レーザの製造方法であって、
    基板上に、少なくとも第1導電型の第1の多層膜反射鏡、活性層領域、第1の多層膜反射鏡とともに共振器を構成する第2導電型の第2の多層膜反射鏡、及びコンタクト層を含む半導体層を形成し、
    半導体層に、発光部を取り囲む溝とパッド形成領域の外縁に沿った外周溝とを形成し、
    発光部およびパッド形成領域を含む基板上に絶縁膜を形成し、
    発光部のコンタクト層を露出させるように前記絶縁膜をパターニングし、
    露出された発光部のコンタクト層に接続された第1の上部電極および外周溝によって露出された半導体層の側面を覆う第2の上部電極を形成する、
    面発光型半導体レーザの製造方法。
  20. 第2の上部電極は、パッド形成領域のコンタクト層と第1の多層膜反射鏡とを電気的に接続する、請求項19に記載の製造方法。
  21. 製造方法はさらに、外周溝に沿って基板を切断するステップを含む、請求項19または20に記載の製造方法。
JP2005359930A 2005-12-14 2005-12-14 面発光型半導体レーザ Active JP4946029B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005359930A JP4946029B2 (ja) 2005-12-14 2005-12-14 面発光型半導体レーザ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005359930A JP4946029B2 (ja) 2005-12-14 2005-12-14 面発光型半導体レーザ

Publications (2)

Publication Number Publication Date
JP2007165578A true JP2007165578A (ja) 2007-06-28
JP4946029B2 JP4946029B2 (ja) 2012-06-06

Family

ID=38248145

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005359930A Active JP4946029B2 (ja) 2005-12-14 2005-12-14 面発光型半導体レーザ

Country Status (1)

Country Link
JP (1) JP4946029B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009054855A (ja) * 2007-08-28 2009-03-12 Fuji Xerox Co Ltd 面発光型半導体レーザ装置およびその製造方法
JP7440492B2 (ja) 2019-03-25 2024-02-28 パナソニックホールディングス株式会社 半導体レーザ装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH057014A (ja) * 1991-06-28 1993-01-14 Nec Kansai Ltd アバランシエフオトダイオード
JPH0945954A (ja) * 1995-07-31 1997-02-14 Mitsubishi Electric Corp 半導体素子,及び半導体素子の製造方法
JP2000012889A (ja) * 1998-06-22 2000-01-14 Sumitomo Electric Ind Ltd 受光素子と受光装置
JP2001024225A (ja) * 1999-07-13 2001-01-26 Nippon Sheet Glass Co Ltd 自己走査型発光装置の配線材料および配線構造
JP2001094156A (ja) * 1999-09-21 2001-04-06 Nippon Sheet Glass Co Ltd 発光素子アレイチップの金属配線構造
JP2004319553A (ja) * 2003-04-11 2004-11-11 Fuji Xerox Co Ltd 面発光型半導体レーザおよびその製造方法
JP2005252240A (ja) * 2004-02-04 2005-09-15 Fuji Xerox Co Ltd 垂直共振器型面発光半導体レーザ装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH057014A (ja) * 1991-06-28 1993-01-14 Nec Kansai Ltd アバランシエフオトダイオード
JPH0945954A (ja) * 1995-07-31 1997-02-14 Mitsubishi Electric Corp 半導体素子,及び半導体素子の製造方法
JP2000012889A (ja) * 1998-06-22 2000-01-14 Sumitomo Electric Ind Ltd 受光素子と受光装置
JP2001024225A (ja) * 1999-07-13 2001-01-26 Nippon Sheet Glass Co Ltd 自己走査型発光装置の配線材料および配線構造
JP2001094156A (ja) * 1999-09-21 2001-04-06 Nippon Sheet Glass Co Ltd 発光素子アレイチップの金属配線構造
JP2004319553A (ja) * 2003-04-11 2004-11-11 Fuji Xerox Co Ltd 面発光型半導体レーザおよびその製造方法
JP2005252240A (ja) * 2004-02-04 2005-09-15 Fuji Xerox Co Ltd 垂直共振器型面発光半導体レーザ装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009054855A (ja) * 2007-08-28 2009-03-12 Fuji Xerox Co Ltd 面発光型半導体レーザ装置およびその製造方法
JP7440492B2 (ja) 2019-03-25 2024-02-28 パナソニックホールディングス株式会社 半導体レーザ装置

Also Published As

Publication number Publication date
JP4946029B2 (ja) 2012-06-06

Similar Documents

Publication Publication Date Title
JP4946041B2 (ja) 面発光型半導体レーザ装置およびその製造方法
JP4892940B2 (ja) 面発光型半導体レーザ装置およびその製造方法
JP4815812B2 (ja) 垂直共振器型面発光半導体レーザ装置
US7386025B2 (en) Surface emitting semiconductor laser array and optical transmission system using the same
JP5055717B2 (ja) 面発光型半導体レーザ
JP5092432B2 (ja) 面発光型半導体レーザ、面発光型半導体レーザの製造方法、光学装置、光照射装置、情報処理装置、光送信装置、光空間伝送装置および光伝送システム
JP5151317B2 (ja) 面発光型半導体レーザ装置およびその製造方法
EP1919046B1 (en) Surface-emitting semiconductor array device, module, light source device, data processing apparatus, light transmitting device, light spatial transmitting apparatus, and light spatial tansmitting system
JP2009094332A (ja) 面発光型半導体レーザ装置およびその製造方法
JP5092533B2 (ja) 面発光型半導体レーザ、光学装置、光照射装置、情報処理装置、光送信装置、光空間伝送装置および光伝送システム
JP4892941B2 (ja) 面発光型半導体レーザ装置およびその製造方法
JP2015099870A (ja) 面発光型半導体レーザ、面発光型半導体レーザアレイ、面発光型半導体レーザの製造方法、面発光型半導体レーザ装置、光伝送装置および情報処理装置
JP2008027949A (ja) 面発光型半導体レーザ
JP5087874B2 (ja) 面発光型半導体レーザおよびその製造方法
JP2007059672A (ja) 面発光型半導体レーザアレイ
JP5115073B2 (ja) 半導体発光装置
JP4019284B2 (ja) 面発光型装置及びその製造方法
JP4821967B2 (ja) 半導体レーザ装置およびこれを用いた光送信装置
JP4946029B2 (ja) 面発光型半導体レーザ
JP2007329193A (ja) 面発光型半導体レーザ装置およびその製造方法
JP2006351799A (ja) 表面発光型半導体素子アレイ
JP2009071216A (ja) 面発光型半導体レーザ装置およびその製造方法
JP2009238815A (ja) 面発光型半導体レーザおよびその製造方法
JP4356677B2 (ja) 光半導体素子
JP5435008B2 (ja) 面発光型半導体レーザ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110222

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110415

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110415

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120220

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4946029

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350