JP2007164865A - 半導体記憶装置 - Google Patents

半導体記憶装置 Download PDF

Info

Publication number
JP2007164865A
JP2007164865A JP2005357962A JP2005357962A JP2007164865A JP 2007164865 A JP2007164865 A JP 2007164865A JP 2005357962 A JP2005357962 A JP 2005357962A JP 2005357962 A JP2005357962 A JP 2005357962A JP 2007164865 A JP2007164865 A JP 2007164865A
Authority
JP
Japan
Prior art keywords
data
trimming
semiconductor memory
memory device
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005357962A
Other languages
English (en)
Other versions
JP4942990B2 (ja
Inventor
Shiyuuhei Noichi
修平 乃一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005357962A priority Critical patent/JP4942990B2/ja
Priority to US11/636,494 priority patent/US7440330B2/en
Priority to CN2006101672302A priority patent/CN1983451B/zh
Publication of JP2007164865A publication Critical patent/JP2007164865A/ja
Priority to US12/236,052 priority patent/US7813214B2/en
Application granted granted Critical
Publication of JP4942990B2 publication Critical patent/JP4942990B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/16—Storage of analogue signals in digital stores using an arrangement comprising analogue/digital [A/D] converters, digital memories and digital/analogue [D/A] converters 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5006—Current
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Abstract

【課題】トリミングデータはチップ毎に固有のランダムなデータであるため、外部装置により複数チップを同時測定している場合、チップ個別の制御が必要となり、テスト時間・テストプログラム開発工数等のテストコストやテストプログラム複雑化によるヒューマンエラー増大を招く。
【解決手段】チップ内部でトリミング値を算出して不揮発性メモリに記憶し、必要に応じてトリミングデータを取り出して、リファレンスセルのＶｔレベルやオシレータの周波数を調整する。チップ毎に固有のランダムなトリミングをチップ内部で行えるので、外部装置により複数チップを同時測定している場合でも、チップ個別の制御が不要となる。このため、テスト時間・テストプログラム開発工数等のテストコストを削減でき、テストプログラム複雑化によるヒューマンエラーを低減できる。
【選択図】図１

Description

本発明は、電流補正手段を備えた半導体記憶装置、周波数補正手段を備えた半導体記憶装置に関するものである。
従来の電圧・電流・オシレータ回路等のトリミングは、外部装置（例えばＬＳＩテスター）を用いて電圧測定や電流測定、周波数測定を実施し、目標値に最も近い値に補正するためのトリミング（最適化）データを算出して、そのトリミングデータを不揮発メモリにプログラムしていた。
例えば、半導体記憶装置の製造においては、製造プロセス毎に、ゲート酸化膜の膜厚、各部の寸法、拡散領域の不純物濃度等のパラメータのばらつきがある。それにより、最適な書き込み電位、読出し電位、消去電位を設定する基準電圧や、その他の電圧のばらつきがある。このような製造上のばらつきにより、実際の半導体記憶装置の状態が、設計上の半導体記憶装置の状態とは異なる場合がある。このように半導体記憶装置の製造上のばらつきを吸収するため、半導体記憶装置に対してトリミングすることにより、最適化を図ることができるようにしている。
このようなトリミングデータには、例えば、電圧トリミングに関しては、ＬＳＩ内部で発生した電圧をＡＤコンバーターでモニターし、常にトリミングデータを発生することで、特別な検査やトリミング値を格納するための手段が不用となる手法が提案されている。（例えば、特許文献１参照。）。
特開２００２−３４３８６８号公報
しかしながら、従来の外部装置を用いたトリミング手法では、トリミングデータはチップ毎に固有のランダムなデータである。このため、外部装置により複数のチップを同時測定している場合、測定・計算・不揮発メモリのプログラム・リードを実施する際、チップ個別の制御が必要となる。
また、特許文献１で提案されている手法では、トリミング補正後のチップ動作時には毎回補正を実施するので、その分の電流を余分に消費する。さらに、補正の分解能は一定であり、補正に必要な時間と分解能をフレキシブルに選択することはできなかった。
このため、チップ内部でトリミングを実施する場合、消費電流の増加とトリミング精度の低下を招くという問題があった。
本発明の第１の半導体記憶装置は、メモリセルのデータ読出し時に電流比較の参照手段として用いるリファレンスセルと、前記リファレンスセルの電流量をデジタル値に変換するＡＤ変換器と、前記デジタル値をトリミングデータとして記憶する不揮発性メモリセルアレイと、トリミングデータの値に応じて電流量を調節する基準電流発生手段と、前記基準電流発生手段の基準電流と前記リファレンスセルのセル電流とを比較する電流比較手段と、前記電流比較手段の比較結果によって前記リファレンスセルの書込み要否を判定する書込み要否判定手段と、前記書込み要否判定手段の判定結果または外部入力信号に基いて前記リファレンスセルの書込みを行うリファレンスセル書込み手段とを備えたものである。
なお、前記基準電流発生手段の基準電流と前記リファレンスセルのセル電流の温度特性に応じてトリミングデータを補正するデータ補正手段をさらに備えていてもよい。また、前記基準電流発生手段の基準電流と前記リファレンスセルのセル電流の複数の温度特性に応じてトリミングデータを補正するデータ補正手段をさらに備えていてもよい。さらに、温度検知手段と、前記温度検知手段による検知結果に応じて前記不揮発性メモリアレイより読み出したトリミングデータを補正するデータ補正手段とをさらに備えていてもよい。
本発明の第１の半導体記憶装置によると、チップ内部で電流トリミング値を算出して不揮発性メモリに記憶でき、リファレンスセルのＶｔレベルが熱ストレス等により劣化した場合の再設定の際にのみ、不揮発性メモリからトリミングデータを取り出して、リファレンスセルの比較参照元である基準電流の電流量を調節することで、リファレンスセルを劣化前のＶｔレベルに復元できる。
本発明の第２の半導体記憶装置は、オシレータと、外部より入力される任意の期間において前記オシレータのクロック数を計数するカウンタと、前記カウンタの出力するクロック数と外部より入力されるクロック数との差分を求めるクロック数比較手段と、前記クロック数比較手段の比較結果をトリミングデータとして記憶する不揮発性メモリセルアレイと、トリミングデータの値に応じて前記オシレータの周波数を調節する周波数調節手段とを備えたものである。
なお、前記オシレータの温度特性に応じてトリミングデータを補正するデータ補正手段をさらに備えていてもよい。また、前記オシレータの複数の温度特性に応じてトリミングデータを補正するデータ補正手段をさらに備えていてもよい。さらに、温度検知手段と、前記温度検知手段による検知結果に応じて前記不揮発性メモリアレイより読み出したトリミングデータを補正するデータ補正手段とをさらに備えていてもよい。
本発明の第２の半導体記憶装置によると、チップ内部で周波数トリミング値を算出して不揮発性メモリに記憶でき、以降は不揮発性メモリに記憶されたトリミングデータに基いて、定常的にオシレータの周波数を一定値に保つことができる。また、必要とされる周波数トリミングの精度に応じて、クロック数を計数する時間とトリミング分解能を選択できる。
本発明の第３の半導体記憶装置は、オシレータと、前記オシレータの出力するクロックと外部より入力されるクロックとの位相を比較する位相比較手段と、前記位相比較手段の比較結果をトリミングデータとして記憶する不揮発性メモリセルアレイと、トリミングデータの値に応じて前記オシレータの周波数を調節する周波数調節手段とを備えたものである。
なお、前記オシレータの温度特性に応じてトリミングデータを補正するデータ補正手段をさらに備えていてもよい。また、前記オシレータの複数の温度特性に応じてトリミングデータを補正するデータ補正手段をさらに備えていてもよい。さらに、温度検知手段と、前記温度検知手段による検知結果に応じて前記不揮発性メモリアレイより読み出したトリミングデータを補正するデータ補正手段とをさらに備えていてもよい。
本発明の第３の半導体記憶装置によると、チップ内部でより高速に周波数トリミング値を算出して不揮発性メモリに記憶でき、以降は不揮発性メモリに記憶されたトリミングデータに基いて、定常的にオシレータの周波数を一定値に保つことができる。
さらに、本発明の第１〜３の半導体記憶装置において、基準電流，セル電流，オシレータの温度特性に応じて、トリミングデータを補正するデータ補正手段をさらに備えた構成とすることにより、トリミングデータ算出時と、リファレンスセル再設定時あるいはオシレータ使用時とで温度が異なる場合にも、正確なトリミングを行うことができる。
本発明の半導体記憶装置によると、チップ毎に固有のランダムなトリミングデータの測定・計算・不揮発メモリのプログラムをチップ内部で行えるので、外部装置により複数チップを同時測定している場合でも、チップ個別の制御が不要となる。
また、本発明の第１の半導体記憶装置によると、トリミング補正をリファレンスセルの再設定時にのみ実施すれば良く、以降のチップ動作時には補正不要なので、チップ内部でのトリミングを実現しながら消費電流を低減することができる。
また、本発明の第２の半導体記憶装置によると、補正に必要な時間と分解能をフレキシブルに選択できるので、チップ内部でのトリミングを実現しながら、より精度の高いトリミングを実現できる。
また、本発明の第３の半導体記憶装置によると、高周波かつ高精度なトリミングが要求される場合に、より高速に周波数トリミング値を算出することができ、高速動作・テスト時間削減が可能となる。
さらに、本発明の半導体記憶装置によると、温度特性補正機能をチップ内部に持たせているので、テスト工程間や実使用状態の様々な温度条件下でも、温度変化がない場合と同等の効果を得ることができる。
以下、本発明の実施の形態を、図面を参照しながら説明する。
（実施の形態１）
図１は本発明の実施の形態１にかかる半導体記憶装置のブロック図である。
図１において、１００は、メモリセルのデータ読出し時に、電流比較のリファレンス（参照）手段として用いるリファレンスセルである。１１０は、リファレンスセル１００の電流量をデジタル値に変換するＡＤ変換器である。１２０は、内部にユーザ使用領域以外にトリミングデータ領域を備え、このトリミングデータ領域にリファレンスセル１００の電流量をＡＤ変換した値をトリミングデータとして記憶する不揮発性メモリセルアレイである。１３０は、不揮発性メモリセルアレイ１２０に記憶されているトリミングデータに応じて、基準電流量を調節する基準電流発生手段である。１４０は、基準電流と、リファレンスセル１００のセル電流とを比較する電流比較手段である。１５０は、電流比較手段１４０の結果によって、リファレンスセル１００に対する書込みの要否を判定する書込み要否判定手段である。１６０は、書込み要否判定手段１５０の判定結果に基づいて、または外部装置２０からの外部入力信号に基づいて、リファレンスセル１００への書込みを行うリファレンスセル書込み手段である。なお、これらリファレンスセル１００〜リファレンスセル書込み手段１６０は、チップであるメモリコア１０内に設けられている。１７０は、外部装置２０に設けられ、リファレンスセル１００のセル電流の測定の実施と、その測定に基づいて書込み要否の判定の実施とを行う電流測定＆書込み要否判定手段である。
また、スイッチ１８１は、リファレンスセル１００のセル電流が、電流比較手段１４０へ伝達されるか、あるいはスイッチ１８２へ伝達されるかを切替えるものである。スイッチ１８２は、リファレンスセル１００のセル電流が、ＡＤ変換器１１０へ伝達されるか、あるいは電流測定＆書込み要否判定手段１７０へ伝達されるかを切替えるものである。スイッチ１８３は、書込み要否判定手段１５０からの書込み要の命令、または電流測定＆書込み要否判定手段１７０からの書込み要の命令を、それぞれリファレンスセル書込み手段１６０へ伝達するものである。
以上のように構成された実施の形態１の半導体記憶装置について、以下、その動作を説明する。
（トリミングデータ設定）
まず、リファレンスセル１００のＶｔ（閾値）レベルを所定のレベルに設定するために、外部装置２０（例えばＬＳＩテスター）の電流測定＆書込み要否判定手段１７０にて、リファレンスセル１００の電流測定を実施する。なお、上記所定のレベルとは、メモリセルの“１”または“０”のデータ判定が可能となるレベルであって、“１”データのＶｔレベルと“０”データのＶｔレベルの中間値である。
そして、リファレンスセル１００の電流測定の結果に応じて、レファレンスセル１００への書込みの要否を判断する。すなわち、電流測定＆書込み要否判定手段１７０は、書込み否の場合、メモリコア１０に対しては何も行わず、書込み要の場合、リファレンスセル書込み手段１６０に対して書込み命令を出す。
リファレンスセル１００のＶｔレベルが所定のレベルに未到達の場合、リファレンスセル書込み手段１６０にてリファレンスセル１００にＶｔレベルを上げる書込みを実施する。
リファレンスセル１００のＶｔレベルが所定のレベルに到達した場合、ＡＤ変換器１１０にてリファレンスセル１００のセル電流量をデジタル変換し、そのデジタル値をトリミングデータとしてメモリセルアレイ１２０に記憶させる。なお、上記リファレンスセル１００のＶｔレベルが所定のレベルに到達したか否かの判断は、ＬＳＩテスター等の外部装置２０またはマイクロコードが持っている期待値と比較して、外部装置２０が判断する。
（トリミングデータ再設定）
リファレンスセル１００のＶｔレベルが熱ストレス等により劣化した場合には、Ｖｔレベルの再設定が必要となる。以下、再設定時の動作について説明する。
メモリセルアレイ１２０に格納されているトリミングデータに基いて、基準電流発生手段１３０の基準電流を調整する。そして、Ｖｔレベルが劣化している状態のリファレンスセル１００のセル電流量と、上記調整した基準電流量とを電流比較手段１４０にて比較する。
上記比較結果に応じて、リファレンスセル１００の書込み要否を書込み要否判定手段１５０にて判断する。そして、リファレンスセル１００のＶｔレベルが所定のレベルに未到達の場合、リファレンスセル書込み手段１６０にてリファレンスセル１００にＶｔレベルを上げる書込みを実施する。
以降、リファレンスセル１００のＶｔレベルが所定のレベルに到達するまで、電流比較手段１４０による電流比較、書込み要否判定手段１５０による書込み要否判断、リファレンスセル書込み手段１６０によるリファレンスセル１００書込みの動作を繰り返す。
このように構成された半導体記憶装置によると、チップ内部で電流トリミング値を算出してメモリセルアレイ１２０に記憶でき、リファレンスセル１００のＶｔレベルが熱ストレス等により劣化した場合の再設定の際にのみ、メモリセルアレイ１２０からトリミングデータを取り出して、リファレンスセル１００の比較参照元である基準電流の電流量を調節することで、リファレンスセル１００を劣化前のＶｔレベルに復元できる。
また、チップ毎に固有のランダムなトリミングデータの測定・計算・不揮発メモリのプログラムをチップ内部で行えるので、外部装置２０により複数チップを同時測定している場合でも、チップ個別の制御が不要となる。このため、テスト時間・テストプログラム開発工数等のテストコストを削減でき、テストプログラム複雑化によるヒューマンエラーを低減できる。
さらに、トリミング補正をリファレンスセル１００の再設定時にのみ実施すればよく、以降のチップ動作時には補正不要なので、チップ内部でのトリミングを実現しながら消費電流を低減することができる。
（実施の形態２）
図２は、本発明の実施の形態２における半導体記憶装置のブロック図である。なお、図１と同一部分は同一符号を付してその説明を省略する。
図２において、２１０は、メモリコア１０内に設けられ、外部から入力された温度指定に基いて、トリミングデータを補正するデータ補正手段である。２２０は、外部装置２０に設けられ、リファレンスセル１００の再設定時の温度指定手段である。
以上のように構成された実施の形態２の半導体記憶装置について、以下、その動作を説明する。
実施の形態２の動作は、基本的に実施の形態１と同様である。実施の形態１と異なる点は、ＡＤ変換器１１０にてリファレンスセル１００の電流量をデジタル変換した後、そのデジタル値からなるトリミングデータを、温度指定手段２２０より入力された指定温度に応じてデータ補正手段２１０にて補正を行う点である。
温度指定手段２２０より入力される指定温度とは、例えば、検査工程において高温、常温、低温と複数の温度で検査を実施する場合に、その都度、指定する現在の温度のことである。すなわち、実施の形態１で示したように、メモリセルアレイ１２０にはトリミングデータが記憶されている。今、このトリミングデータが常温での製造工程において設定された値とし、現在の検査工程が常温の場合、両温度が同一であることから、メモリセルアレイ１２０に記憶されているトリミングデータをそのまま用いて、製造工程から検査工程の間におけるリファレンスセル１００のＶｔレベルの劣化した場合の、当該Ｖｔレベルの再設定を行う。なお、トリミングデータ再設定は、実施の形態１に示した方法にて行う。
しかし、現在の検査工程が高温の場合、熱ストレスによるリファレンスセル１００のＶｔレベルの劣化が、常温時の同劣化に比べて大きくなる。仮に、高温でのＶｔレベルの劣化が常温でのＶｔレベルの劣化より“１”だけ大きくなるとすると、データ補正手段２１０にて、メモリセルアレイ１２０に記憶されているトリミングデータを＋１するデータ補正を行う。これにより、“１”だけ劣化度の大きい高温では、＋１されたトリミングデータに基づいてＶｔレベルの再設定が行われることになり、常温と同様、正確に劣化前のＶｔレベルに復元できる。
また、逆に、現在の検査工程が低温の場合、熱ストレスによるリファレンスセル１００のＶｔレベルの劣化が、常温時の同劣化に比べて小さくなる。仮に、低温でのＶｔレベルの劣化が常温でのＶｔレベルの劣化より“１”だけ小さくなるとすると、データ補正手段２１０にて、メモリセルアレイ１２０に記憶されているトリミングデータを−１するデータ補正を行う。これにより、“１”だけ劣化度の小さい低温では、−１されたトリミングデータに基づいてＶｔレベルの再設定が行われることになり、常温と同様、正確に劣化前のＶｔレベルに復元できる。
なお、上記、検査工程における高温、常温、低温の検査は一例であって、これら３種類の温度に限るものではない。また、製造工程や検査工程は一例であって、これらの工程に限るものではない。
このように、リファレンスセル１００のＶｔレベル再設定時には、補正されたトリミングデータに基いて基準電流を調節し、リファレンスセル１００のＶｔを所定のレベルに再設定する。
なお、データ補正手段２１０による温度指定手段２２０より入力された指定温度に基づくトリミングデータ補正は、回路でもソフト演算処理でも実現することができる。例えば、加算器、減算器を用いて、常温のトリミングデータに対して、高温時には＋１、低温時には−１の演算を行う回路を搭載する。具体的には、常温トリミングデータ“0010”に対して、高温時には“0011”、低温時には“0001”にそれぞれ補正する。ソフトの場合、この演算を例えばマイクロコード等のソフトウェアで計算させる。
このように構成された半導体記憶装置においても、実施の形態１と同様の効果が得られる。さらに、基準電流，セル電流の温度特性に応じて、トリミングデータを補正するデータ補正手段２１０をさらに備えた構成とすることにより、トリミングデータ算出時と、リファレンスセル再設定時とで温度が異なる場合にも、正確なトリミングを行うことができる。よって、テスト工程間や実使用状態の様々な温度条件下でも、温度変化がない場合と同等の効果を得ることができる。
（実施の形態３）
図３は、本発明の実施の形態３における半導体記憶装置のブロック図である。なお、図１，２と同一部分は同一符号を付してその説明を省略する。
図３において、３１０は、複数のデジタル値をトリミングデータとして記憶する不揮発性メモリセルアレイである。
以上のように構成された実施の形態３の半導体記憶装置について、以下、その動作を説明する。
実施の形態３における動作は、基本的に実施の形態２と同様である。実施の形態２と異なる点は、複数の温度補正用トリミングデータをメモリセルアレイ３１０で記憶する点である。なお、複数の温度補正用トリミングデータとは、例えば、実施の形態２で示したように、常温での製造工程においてメモリセルアレイ１２０に記憶されたトリミングデータに対し、検査工程において高温、常温、低温と複数の温度で検査を実施する場合に、データ補正手段２１０にて高温用に補正されたデータ、常温用に補正されたデータ（この場合は補正不要）、低温用に補正されたデータであり、これらの補正データをメモリセルアレイ３１０の別々の領域に記憶させる。
リファレンスセル１００のＶｔレベル再設定時には、補正された複数のトリミングデータの内、適切なデータに基いて基準電流を調節し、リファレンスセル１００のＶｔを所定のレベルに再設定する。なお、適切なデータとは、例えば、メモリセルアレイ３１０に記憶させた高温用に補正されたデータ、常温用に補正されたデータ、低温用に補正されたデータの中から、温度指定手段２２０により指定される温度に対応するデータのことであり、当該対応する補正データを選択する。
なお、指定温度によるトリミングデータの補正は、実施の形態２と同様、回路でもソフト演算処理でも実現することができる。
このように構成された半導体記憶装置においても、実施の形態２と同様の効果が得られる。
（実施の形態４）
図４は、本発明の実施の形態４における半導体記憶装置のブロック図である。なお、図１と同一部分は同一符号を付してその説明を省略する。
図４において、４１０は、メモリコア１０内に設けられ、現時点の温度に基いてトリミングデータを補正するデータ補正手段である。４２０は、メモリコア１０内に設けた温度検知手段である。
以上のように構成された実施の形態４の半導体記憶装置について、以下、その動作を説明する。
実施の形態４における動作は、基本的に実施の形態１と同様である。実施の形態１と異なる点は、メモリセルアレイ１２０から取り出したトリミングデータを、温度検知手段４２０によって検知された現在の温度に基いて、データ補正手段４１０にて補正する点である。具体的には、例えば、実施の形態２で示したように、常温での製造工程においてメモリセルアレイ１２０に記憶されたトリミングデータに対し、検査工程において高温、常温、低温と複数の温度で検査を実施する場合に、温度検知手段４２０にて現在の検査工程における温度を検知し、高温の場合には高温用にデータを補正（加算の演算）し、常温の場合にはそのままのデータ、低温の場合には低温用にデータを補正（減算の演算）する。
リファレンスセル１００のＶｔレベル再設定時には、上記補正されたトリミングデータに基いて基準電流を調節し、リファレンスセル１００のＶｔを所定のレベルに再設定する。
なお、検知温度によるトリミングデータの補正は、実施の形態２と同様、回路でもソフト演算処理でも実現することができる。
このように構成された半導体記憶装置においても、実施の形態２と同様の効果が得られる。
（実施の形態５）
図５は、本発明の実施の形態５における半導体記憶装置のブロック図である。
図５において、５００は、オシレータである。５１０は、外部より入力される任意の期間、オシレータ５００のクロック数を計数するカウンタである。５２０は、カウンタ５１０の出力するクロック数と、外部より入力されるクロック数との差分を求めるクロック数比較手段である。５３０は、クロック数比較手段５２０の比較結果をトリミングデータとして記憶する不揮発性メモリセルアレイである。５４０は、トリミングデータの値に応じて、オシレータ５００の周波数を調節する周波数調節手段である。５５０は、周辺回路である。なお、これらオシレータ５００〜周辺回路５５０は、チップであるメモリコア３０内に設けられている。５６０は、外部装置４０に設けられたサンプリング時間指定手段である。５７０は、外部装置４０に設けられたターゲットカウント値指定手段である。
また、スイッチ５８１は、クロック数比較手段５２０の比較結果をメモリセルアレイ５３０へ伝達するか、あるいはスイッチ５８２へ伝達するかを切替えるものである。スイッチ５８２は、クロック数比較手段５２０の比較結果か、あるいはメモリセルアレイ５３０からのトリミングデータを、切替えて周波数調節手段５４０へ伝達されるものである。すなわち、クロック数比較手段５２０の比較結果をリアルタイムで使用する場合、クロック数比較手段５２０、スイッチ５８１、スイッチ５８２、周波数調節手段５４０の順にデータが伝達される。また、クロック数比較手段５２０の比較結果を一旦メモリセルアレイ５３０に記憶させて、以降電源をオフ後に再使用する場合、クロック数比較手段５２０、スイッチ５８１、メモリセルアレイ５３０、スイッチ５８２、周波数調節手段５４０の順にデータが伝達される。
以上のように構成された実施の形態５の半導体記憶装置について、以下、その動作を説明する。
まず、外部装置４０のサンプリング時間指定手段５６０から入力されるサンプリング時間中、オシレータ５００のクロック数をカウンタ５１０で計数する。なお、サンプリング時間指定手段５６０から入力されるサンプリング時間は任意であり、サンプリング時間を長くすれば精度が上がり、逆に短くすれば測定時間の短縮が図れる。
次に、外部装置４０のターゲットカウント値指定手段５７０から入力されたカウント値であるクロック数と、カウンタ５１０の計数結果であるクロック数とを、クロック数比較手段５２０にて比較して差分を求め、比較結果をトリミングデータとしてメモリセルアレイ５３０に記憶させる。なお、ターゲットカウント値指定手段５７０から入力されるカウント値とは、サンプリング時間指定手段５６０から入力されるサンプリング時間中に、オシレータ５００が本来発振する回数である。すなわち、カウンタ５１０の出力するクロック数と、ターゲットカウント値指定手段５７０から入力されたクロック数の差分を求めることで、オシレータ５００の周波数が期待通りに調節されているかを判定する。判定の結果、例えば、ターゲットカウント値指定手段５７０から入力されたクロック数が“５”の場合に、カウンタ５１０の出力するクロック数が“４”のときにはデータを＋１補正、カウンタ５１０の出力するクロック数が“６”のときには−１補正するといったトリミングデータが求められる。
以降は、メモリセルアレイ５３０に格納されているトリミングデータ（リアルタイムで使用する場合にはメモリセルアレイ５３０を経由せず）に基いて、周波数調節手段５４０でオシレータ５００の周波数を調節し、調節された周波数にて周辺回路５７０を動作させる。
このように構成された半導体記憶装置によると、チップ内部で周波数トリミング値を算出してメモリセルアレイ５３０に記憶でき、以降はメモリセルアレイ５３０に記憶されたトリミングデータに基いて、定常的にオシレータ５００の周波数を一定値に保つことができる。また、必要とされる周波数トリミングの精度に応じて、クロック数を計数する時間とトリミング分解能を選択できる。
また、チップ毎に固有のランダムなトリミングデータの測定・計算・不揮発メモリのプログラムをチップ内部で行えるので、外部装置４０により複数チップを同時測定している場合でも、チップ個別の制御が不要となる。このため、テスト時間・テストプログラム開発工数等のテストコストを削減でき、テストプログラム複雑化によるヒューマンエラーを低減できる。
さらに、補正に必要な時間と分解能をフレキシブルに選択できるので、チップ内部でのトリミングを実現しながら、より精度の高いトリミングを実現できる。
（実施の形態６）
図６は、本発明の実施の形態６における半導体記憶装置のブロック図である。なお、図５と同一部分は同一符号を付してその説明を省略する。
図６において、６１０は、メモリコア３０内に設けられ、外部から入力された温度指定に基いて、トリミングデータを補正するデータ補正手段である。６２０は、外部装置４０に設けられ、オシレータ５００の使用時における温度指定手段である。
以上のように構成された実施の形態６の半導体記憶装置について、以下、その動作を説明する。
実施の形態６における動作は、基本的に実施の形態５と同様である。実施の形態５と異なる点は、クロック数比較手段５２０にて、カウンタ５１０の出力するクロック数と、ターゲットカウント値指定手段５７０より入力されるクロック数との差分を求めた後、その値を、温度指定手段６２０より入力された指定温度に応じて、データ補正手段６１０にてトリミングデータの補正を行う点である。
なお、温度指定手段６２０より入力される指定温度、ならびにデータ補正手段６１０で行われる指定温度に基づく補正については、実施の形態２に示した温度指定手段２２０より入力される指定温度、ならびにデータ補正手段２１０で行われる指定温度に基づく補正と同様である。
オシレータ５００の使用時には、補正されたトリミングデータに基いて周波数を調節し、周辺回路５５０を動作させる。
なお、指定温度によるトリミングデータの補正は、実施の形態２と同様、回路でもソフト演算処理でも実現することができる。
このように構成された半導体記憶装置においても、実施の形態５と同様の効果が得られる。さらに、オシレータ５００の温度特性に応じて、トリミングデータを補正するデータ補正手段６１０をさらに備えた構成とすることにより、トリミングデータ算出時と、オシレータ使用時とで温度が異なる場合にも、正確なトリミングを行うことができる。よって、テスト工程間や実使用状態の様々な温度条件下でも、温度変化がない場合と同等の効果を得ることができる。
（実施の形態７）
図７は、本発明の実施の形態７における半導体記憶装置のブロック図である。なお、図５，６と同一部分は同一符号を付してその説明を省略する。
図７において、７１０は、複数のデジタル値をトリミングデータとして記憶する不揮発性メモリセルアレイである。
以上のように構成された本実施の形態７の半導体記憶装置について、以下、その動作を説明する。
本実施の形態７における動作は、基本的に実施の形態６と同様である。実施の形態６と異なる点は、複数の温度補正用トリミングデータを、メモリセルアレイ７１０で記憶する点である。なお、複数の温度補正用トリミングデータを記憶するメモリセルアレイ７１０は、実施の形態３のメモリセルアレイ３１０と同様であり、例えば、高温用に補正されたデータ、常温用に補正されたデータ、低温用に補正されたデータであり、メモリセルアレイ７１０の別々の領域に記憶させる。
オシレータ５００使用時には、補正された複数のトリミングデータの内、適切なデータに基いて周波数を調節し、周辺回路５５０を動作させる。なお、適切なデータとは、実施の形態３に示したように、例えば、メモリセルアレイ７１０に記憶させた高温用に補正されたデータ、常温用に補正されたデータ、低温用に補正されたデータの中から、温度指定手段６２０により指定される温度に対応するデータである。
なお、指定温度によるトリミングデータの補正は、実施の形態２と同様、回路でもソフト演算処理でも実現することができる。
このように構成された半導体記憶装置においても、実施の形態６と同様の効果が得られる。
（実施の形態８）
図８は、本発明の実施の形態８における半導体記憶装置のブロック図である。なお、図５と同一部分は同一符号を付してその説明を省略する。
図８において、８１０は、メモリコア３０内に設けた温度検知手段、８２０は、メモリコア３０内に設けられ、現時点の温度に基いてトリミングデータを補正するデータ補正手段である。
以上のように構成された本実施の形態８の半導体記憶装置について、以下、その動作を説明する。
本実施の形態８における動作は、基本的に実施の形態５と同様である。実施の形態５と異なる点は、温度検知手段８１０によって特定された現在の温度に基いて、メモリセルアレイ５３０から取り出したトリミングデータをデータ補正手段８２０にて補正する点である。具体的には、例えば、実施の形態４で示したように、常温でのトリミングデータ算出時においてメモリセルアレイ５３０に記憶されたトリミングデータに対し、オシレータ使用時において高温、常温、低温と複数の温度で使用する場合に、温度検知手段８１０にて現在の温度を検知し、高温の場合には高温用にデータを補正（加算の演算）し、常温の場合にはそのままのデータ、低温の場合には低温用にデータを補正（減算の演算）する。
オシレータ５００使用時には、補正されたトリミングデータに基いて周波数を調節し、周辺回路５５０を動作させる。
なお、検知温度によるトリミングデータの補正は、実施の形態２と同様、回路でもソフト演算処理でも実現することができる。
このように構成された半導体記憶装置においても、実施の形態６と同様の効果が得られる。
（実施の形態９）
図９は、本発明の実施の形態９における半導体記憶装置のブロック図である。
図９において、９００は、オシレータである。９１０は、オシレータ９００の出力するクロックと、外部より入力されるクロックとの位相を比較する位相比較手段である。９２０は、位相比較手段９１０の比較結果をトリミングデータとして記憶する不揮発性メモリセルアレイである。９３０は、トリミングデータの値に応じて、オシレータ９００の周波数を調節する周波数調節手段である。９４０は、周辺回路である。なお、これらオシレータ９００〜周辺回路９４０は、チップであるメモリコア５０内に設けられている。９５０は、外部装置６０に設けられたターゲットクロック発生手段である。
また、スイッチ９６１は、位相比較手段９１０の比較結果をメモリセルアレイ９２０へ伝達されるか、あるいはスイッチ９６２へ伝達されるかを切替えるものである。スイッチ９６２は、位相比較手段９１０の比較結果か、あるいはメモリセルアレイ９２０からのトリミングデータを、切替えて周波数調節手段９３０へ伝達されるものである。すなわち、位相比較手段９１０の比較結果をリアルタイムで使用する場合、位相比較手段９１０、スイッチ９６１、スイッチ９６２、周波数調節手段９３０の順にデータが伝達される。また、位相比較手段９１０の比較結果を一旦メモリセルアレイ９２０に記憶させて、以降電源をオフ後に再使用する場合、位相比較手段９１０、スイッチ９６１、メモリセルアレイ９２０、スイッチ９６２、周波数調節手段９３０の順にデータが伝達される。
以上のように構成された本実施の形態９の半導体記憶装置について、以下、その動作を説明する。
本実施の形態９における動作は、基本的に実施の形態５と同様である。実施の形態５と異なる点は、オシレータ９００のクロックと外部装置のターゲットクロック発生手段９５０より入力されるクロックとの位相比較によってトリミングデータを算出する点である。なお、ターゲットクロック発生手段９５０より入力されるクロックは、オシレータ９００の本来のクロック数である。すなわち、オシレータ９００の出力するクロック数と、ターゲットクロック発生手段９５０から入力されたクロック数の差分を求めることで、オシレータ９００の周波数が期待通りに調節されているかを判定する。判定の結果、例えば、ターゲットクロック発生手段９５０から入力されたクロック数が“５”の場合に、オシレータ９００の出力するクロック数が“４”のときにはデータを＋１補正、オシレータ９００の出力するクロック数が“６”のときには−１補正するといったトリミングデータが求められる。
以降は、メモリセルアレイ９２０に格納されているトリミングデータ（リアルタイムで使用する場合にはメモリセルアレイ９２０を経由せず）に基いて、周波数調節手段９３０でオシレータ９００の周波数を調節し、調節された周波数にて周辺回路９４０を動作させる。
このように構成された半導体記憶装置によると、チップ内部でより高速に周波数トリミング値を算出してメモリセルアレイ９２０に記憶でき、以降はメモリセルアレイ９２０に記憶されたトリミングデータに基いて、定常的にオシレータ９００の周波数を一定値に保つことができる。
また、チップ毎に固有のランダムなトリミングデータの測定・計算・不揮発メモリのプログラムをチップ内部で行えるので、外部装置６０により複数チップを同時測定している場合でも、チップ個別の制御が不要となる。このため、テスト時間・テストプログラム開発工数等のテストコストを削減でき、テストプログラム複雑化によるヒューマンエラーを低減できる。
さらに、高周波かつ高精度なトリミングが要求される場合に、より高速に周波数トリミング値を算出することができ、高速動作・テスト時間削減が可能となる。
（実施の形態１０）
図１０は、本発明の実施の形態１０における半導体記憶装置のブロック図である。なお、図９と同一部分は同一符号を付してその説明を省略する。
図１０において、１０１０は、メモリコア５０内に設けられ、外部から入力された温度指定に基いてトリミングデータを補正するデータ補正手段である。１０２０は、外部装置６０に設けられ、オシレータ９００の使用時における温度指定手段である。
以上のように構成された本実施の形態１０の半導体記憶装置について、以下、その動作を説明する。
実施の形態１０における動作は、基本的に実施の形態９と同様である。実施の形態９と異なる点は、位相比較手段９１０にて、オシレータのクロックと外部より入力されるクロックとを位相比較した後、その値を、温度指定手段１０２０より入力された指定温度に応じてデータ補正手段１０１０にてトリミングデータの補正を行う点である。
なお、温度指定手段１０２０より入力される指定温度、ならびにデータ補正手段１０１０で行われる指定温度に基づく補正については、実施の形態２に示した温度指定手段２２０より入力される指定温度、ならびにデータ補正手段２１０で行われる指定温度に基づく補正と同様である。
オシレータ９００使用時には、補正されたトリミングデータに基いて周波数を調節し、周辺回路９４０を動作させる。
なお、指定温度によるトリミングデータの補正は、実施の形態２と同様、回路でもソフト演算処理でも実現することができる。
このように構成された半導体記憶装置においても、実施の形態９と同様の効果が得られる。さらに、オシレータ９００の温度特性に応じて、トリミングデータを補正するデータ補正手段１０１０をさらに備えた構成とすることにより、トリミングデータ算出時と、オシレータ使用時とで温度が異なる場合にも、正確なトリミングを行うことができる。よって、テスト工程間や実使用状態の様々な温度条件下でも、温度変化がない場合と同等の効果を得ることができる。
（実施の形態１１）
図１１は、本発明の実施の形態１１における半導体記憶装置のブロック図である。なお、図９，１０と同一部分は同一符号を付してその説明を省略する。
図１１において、１１１０は、複数のデジタル値をトリミングデータとして記憶する不揮発性メモリセルアレイである。
以上のように構成された本実施の形態１１の半導体記憶装置について、以下、その動作を説明する。
本実施の形態１１における動作は、基本的に実施の形態１０と同様である。実施の形態１０と異なる点は、複数の温度補正用トリミングデータをメモリセルアレイ１１１０で記憶する点である。なお、複数の温度補正用トリミングデータを記憶するメモリセルアレイ１１１０は、実施の形態３のメモリセルアレイ３１０と同様であり、例えば、高温用に補正されたデータ、常温用に補正されたデータ、低温用に補正されたデータであり、メモリセルアレイ１１１０の別々の領域に記憶させる。
オシレータ９００使用時には、補正された複数のトリミングデータの内、適切なデータに基いて周波数を調節し、周辺回路９４０を動作させる。なお、適切なデータとは、実施の形態３に示したように、例えば、メモリセルアレイ１１１０に記憶させた高温用に補正されたデータ、常温用に補正されたデータ、低温用に補正されたデータの中から、温度指定手段１０２０により指定される温度に対応するデータである。
なお、指定温度によるトリミングデータの補正は、実施の形態２と同様、回路でもソフト演算処理でも実現することができる。
このように構成された半導体記憶装置においても、実施の形態１０と同様の効果が得られる。
（実施の形態１２）
図１２は、本発明の実施の形態１２における半導体記憶装置のブロック図である。なお、図９と同一部分は同一符号を付してその説明を省略する。
図１２において、１２１０は、メモリコア５０内に設けられた温度検知手段である。１２２０は、メモリコア５０内に設けられ、現時点の温度に基いてトリミングデータを補正するデータ補正手段である。
以上のように構成された本実施の形態１２の半導体記憶装置について、以下、その動作を説明する。
実施の形態１２における動作は、基本的に実施の形態９と同様である。実施の形態９と異なる点は、温度検知手段１２１０によって特定された現在の温度に基いてメモリセルアレイ９２０から取り出したトリミングデータをデータ補正手段１２１０にて補正する点である。具体的には、例えば、実施の形態４で示したように、常温でのトリミングデータ算出時においてメモリセルアレイ９２０に記憶されたトリミングデータに対し、オシレータ使用時において高温、常温、低温と複数の温度で使用する場合に、温度検知手段１２１０にて現在の温度を検知し、高温の場合には高温用にデータを補正（加算の演算）し、常温の場合にはそのままのデータ、低温の場合には低温用にデータを補正（減算の演算）する。
オシレータ９００使用時には、補正されたトリミングデータに基いて周波数を調節し、周辺回路９４０を動作させる。
なお、検知温度によるトリミングデータの補正は、実施の形態２と同様、回路でもソフト演算処理でも実現することができる。
このように構成された半導体記憶装置においても、実施の形態１０と同様の効果が得られる。
本発明にかかる半導体記憶装置は、チップ内部での自己電流トリミング機能・自己周波数トリミング機能、さらに温度補正機能を有し、高効率・高精度なトリミングが実現可能な半導体記憶装置として有用である。
本発明の実施の形態１における半導体記憶装置のブロック図 本発明の実施の形態２における半導体記憶装置のブロック図 本発明の実施の形態３における半導体記憶装置のブロック図 本発明の実施の形態４における半導体記憶装置のブロック図 本発明の実施の形態５における半導体記憶装置のブロック図 本発明の実施の形態６における半導体記憶装置のブロック図 本発明の実施の形態７における半導体記憶装置のブロック図 本発明の実施の形態８における半導体記憶装置のブロック図 本発明の実施の形態９における半導体記憶装置のブロック図 本発明の実施の形態１０における半導体記憶装置のブロック図 本発明の実施の形態１１における半導体記憶装置のブロック図 本発明の実施の形態１２における半導体記憶装置のブロック図
符号の説明
１０，３０，５０ メモリコア（チップ）
２０，４０，６０ 外部装置
１００ リファレンスセル
１１０ ＡＤ変換器
１２０，３１０，５３０，７１０，９２０，１１１０ 不揮発性メモリセルアレイ
１３０ 基準電流発生手段
１４０ 電流比較手段
１５０ 書込み要否判定手段
１６０ リファレンスセル書込み手段
１７０ 電流測定＆書込み要否判定手段
２１０，４１０，６１０，８２０，１０１０，１２２０ データ補正手段
２２０，６２０，１０２０ 温度指定手段
４２０，８１０，１２１０ 温度検知手段
５００，９００ オシレータ
５１０ カウンタ
５２０ クロック数比較手段
５４０，９３０ 周波数調節手段
５５０，９４０ 周辺回路
５６０ サンプリング時間指定手段
５７０ ターゲットカウント値指定手段
９１０ 位相比較手段
９５０ ターゲットクロック発生手段

Claims (12)

  1. メモリセルのデータ読出し時に電流比較の参照手段として用いるリファレンスセルと、前記リファレンスセルの電流量をデジタル値に変換するＡＤ変換器と、前記デジタル値をトリミングデータとして記憶する不揮発性メモリセルアレイと、トリミングデータの値に応じて電流量を調節する基準電流発生手段と、前記基準電流発生手段の基準電流と前記リファレンスセルのセル電流とを比較する電流比較手段と、前記電流比較手段の比較結果によって前記リファレンスセルの書込み要否を判定する書込み要否判定手段と、前記書込み要否判定手段の判定結果または外部入力信号に基いて前記リファレンスセルの書込みを行うリファレンスセル書込み手段とを備えた半導体記憶装置。
  2. 請求項１記載の半導体記憶装置において、前記基準電流発生手段の基準電流と前記リファレンスセルのセル電流の温度特性に応じてトリミングデータを補正するデータ補正手段をさらに備えた半導体記憶装置。
  3. 請求項１記載の半導体記憶装置において、前記基準電流発生手段の基準電流と前記リファレンスセルのセル電流の複数の温度特性に応じてトリミングデータを補正するデータ補正手段をさらに備えた半導体記憶装置。
  4. 請求項１記載の半導体記憶装置において、温度検知手段と、前記温度検知手段による検知結果に応じて前記不揮発性メモリアレイより読み出したトリミングデータを補正するデータ補正手段とをさらに備えた半導体記憶装置。
  5. オシレータと、外部より入力される任意の期間において前記オシレータのクロック数を計数するカウンタと、前記カウンタの出力するクロック数と外部より入力されるクロック数との差分を求めるクロック数比較手段と、前記クロック数比較手段の比較結果をトリミングデータとして記憶する不揮発性メモリセルアレイと、トリミングデータの値に応じて前記オシレータの周波数を調節する周波数調節手段とを備えた半導体記憶装置。
  6. 請求項５記載の半導体記憶装置において、前記オシレータの温度特性に応じてトリミングデータを補正するデータ補正手段をさらに備えた半導体記憶装置。
  7. 請求項５記載の半導体記憶装置において、前記オシレータの複数の温度特性に応じてトリミングデータを補正するデータ補正手段をさらに備えた半導体記憶装置。
  8. 請求項５記載の半導体記憶装置において、温度検知手段と、前記温度検知手段による検知結果に応じて前記不揮発性メモリアレイより読み出したトリミングデータを補正するデータ補正手段とをさらに備えた半導体記憶装置。
  9. オシレータと、前記オシレータの出力するクロックと外部より入力されるクロックとの位相を比較する位相比較手段と、前記位相比較手段の比較結果をトリミングデータとして記憶する不揮発性メモリセルアレイと、トリミングデータの値に応じて前記オシレータの周波数を調節する周波数調節手段とを備えた半導体記憶装置。
  10. 請求項９記載の半導体記憶装置において、前記オシレータの温度特性に応じてトリミングデータを補正するデータ補正手段をさらに備えた半導体記憶装置。
  11. 請求項９記載の半導体記憶装置において、前記オシレータの複数の温度特性に応じてトリミングデータを補正するデータ補正手段をさらに備えた半導体記憶装置。
  12. 請求項９記載の半導体記憶装置において、温度検知手段と、前記温度検知手段による検知結果に応じて前記不揮発性メモリアレイより読み出したトリミングデータを補正するデータ補正手段とをさらに備えた半導体記憶装置。
JP2005357962A 2005-12-12 2005-12-12 半導体記憶装置 Expired - Fee Related JP4942990B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005357962A JP4942990B2 (ja) 2005-12-12 2005-12-12 半導体記憶装置
US11/636,494 US7440330B2 (en) 2005-12-12 2006-12-11 Semiconductor memory device
CN2006101672302A CN1983451B (zh) 2005-12-12 2006-12-12 半导体存储装置
US12/236,052 US7813214B2 (en) 2005-12-12 2008-09-23 Semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005357962A JP4942990B2 (ja) 2005-12-12 2005-12-12 半導体記憶装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011130046A Division JP2011198466A (ja) 2011-06-10 2011-06-10 半導体記憶装置

Publications (2)

Publication Number Publication Date
JP2007164865A true JP2007164865A (ja) 2007-06-28
JP4942990B2 JP4942990B2 (ja) 2012-05-30

Family

ID=38139138

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005357962A Expired - Fee Related JP4942990B2 (ja) 2005-12-12 2005-12-12 半導体記憶装置

Country Status (3)

Country Link
US (2) US7440330B2 (ja)
JP (1) JP4942990B2 (ja)
CN (1) CN1983451B (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010537360A (ja) * 2007-08-20 2010-12-02 マーベル ワールド トレード リミテッド 閾値がプログラム可能なトランジスタアレイ用の閾値電圧デジタル化装置
JP2011505649A (ja) * 2007-12-04 2011-02-24 マイクロン テクノロジー， インク． メモリセルの感知
JP2011522347A (ja) * 2008-05-30 2011-07-28 フリースケール セミコンダクター インコーポレイテッド 不揮発性メモリ基準セルの電気的なトリミングの方法
US8264294B2 (en) 2010-02-08 2012-09-11 Renesas Electronics Corporation Semiconductor device having on-chip oscillator for producing clock signal
US8755230B2 (en) 2011-03-24 2014-06-17 Kabushiki Kaisha Toshiba Semiconductor memory device
US9224487B2 (en) 2010-04-16 2015-12-29 Cypress Semiconductor Corporation Semiconductor memory read and write access
JP2016012380A (ja) * 2014-06-27 2016-01-21 富士通セミコンダクター株式会社 不揮発性半導体記憶装置及びその制御方法
JP2016508278A (ja) * 2013-01-09 2016-03-17 スパンション エルエルシー メモリ・デバイスのためのプログラマブル及びフレキシブルな基準セル選択方法
CN105759190A (zh) * 2016-02-23 2016-07-13 工业和信息化部电子第五研究所 Mos管参数退化的检测电路
US10725703B2 (en) 2017-11-29 2020-07-28 Lapis Semiconductor Co., Ltd. Method for writing data, memory device and data writing system

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7441949B2 (en) * 2005-12-16 2008-10-28 Micron Technology, Inc. System and method for providing temperature data from a memory device having a temperature sensor
KR100808947B1 (ko) * 2006-12-07 2008-03-04 삼성전자주식회사 반도체 메모리 장치의 기준 셀을 트리밍하기 위한 방법 및장치
JP5168927B2 (ja) * 2007-02-14 2013-03-27 株式会社リコー 半導体装置およびそのトリミング方法
US7599220B2 (en) * 2007-05-25 2009-10-06 Macronix International Co., Ltd. Charge trapping memory and accessing method thereof
US7663926B2 (en) * 2007-07-27 2010-02-16 Micron Technology, Inc. Cell deterioration warning apparatus and method
JP4505766B2 (ja) * 2008-06-30 2010-07-21 ルネサスエレクトロニクス株式会社 データ処理装置及びトリミングデータ読み出し方法
KR20100048609A (ko) * 2008-10-31 2010-05-11 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함한 메모리 시스템, 및 메모리 테스트 시스템
EP2253966B1 (en) * 2009-05-18 2014-04-30 Dialog Semiconductor GmbH Self-trim and self-test of on-chip values
US8010854B2 (en) * 2009-05-28 2011-08-30 Freescale Semiconductor, Inc. Method and circuit for brownout detection in a memory system
JP5027265B2 (ja) * 2010-03-09 2012-09-19 日本電波工業株式会社 Ｐｌｌ装置
US8248855B2 (en) * 2010-03-10 2012-08-21 Infinite Memories Ltd. Method of handling reference cells in NVM arrays
KR101030617B1 (ko) * 2010-04-22 2011-04-20 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 동작 방법
KR20120011642A (ko) * 2010-07-29 2012-02-08 삼성전자주식회사 기준 셀을 포함하는 불휘발성 메모리 장치 및 그것의 기준 전류 설정 방법
US8693266B2 (en) * 2011-10-19 2014-04-08 Seoul National University Industry Foundation Apparatus and method for trimming reference cell in semiconductor memory device
US8687428B2 (en) * 2011-10-31 2014-04-01 Freescale Semiconductor, Inc. Built-in self trim for non-volatile memory reference current
TWI466122B (zh) * 2012-05-18 2014-12-21 Elite Semiconductor Esmt 具有參考晶胞調整電路的半導體記憶體元件以及包含此元件的並列調整裝置
CN103531242B (zh) * 2012-07-05 2016-09-21 晶豪科技股份有限公司 半导体存储器元件及包含此元件的并列调整装置
JP2014154197A (ja) * 2013-02-13 2014-08-25 Toshiba Corp 不揮発性記憶装置
US9558848B2 (en) 2014-11-04 2017-01-31 Microsoft Technology Licensing, Llc Testing storage device power circuitry
CN107369471B (zh) * 2016-05-12 2020-09-08 中芯国际集成电路制造(上海)有限公司 存储器及其参考电路的校准方法
US10365169B2 (en) * 2017-04-10 2019-07-30 Infineon Technologies Ag Temperature/voltage sensor calibration
US11056210B1 (en) 2020-02-13 2021-07-06 Dialog Semiconductor (Uk) Limited Electrical circuit comprising a trim circuit

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11328987A (ja) * 1998-05-19 1999-11-30 Nec Corp 不揮発性半導体記憶装置
JP2002074997A (ja) * 2000-09-04 2002-03-15 Hitachi Ltd 半導体装置、マイクロコンピュータ、及びフラッシュメモリ
JP2002343868A (ja) * 2001-05-11 2002-11-29 Matsushita Electric Ind Co Ltd 内部電圧発生回路、不揮発性メモリ装置および半導体集積回路装置
JP2004185745A (ja) * 2002-12-04 2004-07-02 Sharp Corp 半導体記憶装置及びリファレンスセルの補正方法
JP2005222625A (ja) * 2004-02-06 2005-08-18 Sharp Corp 不揮発性半導体記憶装置
JP2005236207A (ja) * 2004-02-23 2005-09-02 Matsushita Electric Ind Co Ltd 半導体装置
JP2005267789A (ja) * 2004-03-19 2005-09-29 Toshiba Corp 半導体記憶装置
JP2005293659A (ja) * 2004-03-31 2005-10-20 Nec Electronics Corp メモリ装置とリファレンス電流設定方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08221993A (ja) * 1994-03-25 1996-08-30 Seiko Instr Inc 半導体集積回路装置、その製造方法及びその駆動方法
US6803987B2 (en) * 1996-07-03 2004-10-12 Joseph S. Manne Portable scent delivery system
JPH10162585A (ja) * 1996-12-03 1998-06-19 Sony Corp トリミング機能付きセンスアンプを備えた半導体メモリ素子
JP3262739B2 (ja) * 1997-04-25 2002-03-04 松下電器産業株式会社 水晶発振器の調整装置及び調整方法
JP4413406B2 (ja) * 2000-10-03 2010-02-10 株式会社東芝 不揮発性半導体メモリ及びそのテスト方法
US6490203B1 (en) * 2001-05-24 2002-12-03 Edn Silicon Devices, Inc. Sensing scheme of flash EEPROM
JP2003069658A (ja) * 2001-08-28 2003-03-07 Hitachi Ltd 通信用半導体集積回路および無線通信システム
JP3972091B2 (ja) * 2001-10-18 2007-09-05 株式会社ルネサステクノロジ 変調用半導体集積回路
JP2003178597A (ja) 2001-12-11 2003-06-27 Matsushita Electric Ind Co Ltd 半導体記憶装置
CN1228920C (zh) * 2002-04-19 2005-11-23 松下电器产业株式会社 双环路pll
JP3968274B2 (ja) * 2002-07-08 2007-08-29 富士通株式会社 半導体記憶装置
JP2005020349A (ja) * 2003-06-26 2005-01-20 Renesas Technology Corp 半導体集積回路および電子システム
JP2005122781A (ja) * 2003-10-14 2005-05-12 Matsushita Electric Ind Co Ltd 半導体記憶装置
JP4546716B2 (ja) * 2003-11-10 2010-09-15 シャープ株式会社 Ｐｌｌクロック信号生成回路
TWI258768B (en) * 2004-03-10 2006-07-21 Samsung Electronics Co Ltd Sense amplifier and method for generating variable reference level

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11328987A (ja) * 1998-05-19 1999-11-30 Nec Corp 不揮発性半導体記憶装置
JP2002074997A (ja) * 2000-09-04 2002-03-15 Hitachi Ltd 半導体装置、マイクロコンピュータ、及びフラッシュメモリ
JP2002343868A (ja) * 2001-05-11 2002-11-29 Matsushita Electric Ind Co Ltd 内部電圧発生回路、不揮発性メモリ装置および半導体集積回路装置
JP2004185745A (ja) * 2002-12-04 2004-07-02 Sharp Corp 半導体記憶装置及びリファレンスセルの補正方法
JP2005222625A (ja) * 2004-02-06 2005-08-18 Sharp Corp 不揮発性半導体記憶装置
JP2005236207A (ja) * 2004-02-23 2005-09-02 Matsushita Electric Ind Co Ltd 半導体装置
JP2005267789A (ja) * 2004-03-19 2005-09-29 Toshiba Corp 半導体記憶装置
JP2005293659A (ja) * 2004-03-31 2005-10-20 Nec Electronics Corp メモリ装置とリファレンス電流設定方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010537360A (ja) * 2007-08-20 2010-12-02 マーベル ワールド トレード リミテッド 閾値がプログラム可能なトランジスタアレイ用の閾値電圧デジタル化装置
JP2011505649A (ja) * 2007-12-04 2011-02-24 マイクロン テクノロジー， インク． メモリセルの感知
US9093162B2 (en) 2007-12-04 2015-07-28 Micron Technology, Inc. Sensing memory cells
US8565024B2 (en) 2007-12-04 2013-10-22 Micron Technology, Inc. Sensing memory cells
JP2011522347A (ja) * 2008-05-30 2011-07-28 フリースケール セミコンダクター インコーポレイテッド 不揮発性メモリ基準セルの電気的なトリミングの方法
US8963650B2 (en) 2010-02-08 2015-02-24 Renesas Electronics Corporation Semiconductor device having on-chip oscillator for producing clock signal
US8264294B2 (en) 2010-02-08 2012-09-11 Renesas Electronics Corporation Semiconductor device having on-chip oscillator for producing clock signal
US9467090B2 (en) 2010-02-08 2016-10-11 Renesas Electronics Corporation Semiconductor device
US9224487B2 (en) 2010-04-16 2015-12-29 Cypress Semiconductor Corporation Semiconductor memory read and write access
US8755230B2 (en) 2011-03-24 2014-06-17 Kabushiki Kaisha Toshiba Semiconductor memory device
JP2016508278A (ja) * 2013-01-09 2016-03-17 スパンション エルエルシー メモリ・デバイスのためのプログラマブル及びフレキシブルな基準セル選択方法
JP2016012380A (ja) * 2014-06-27 2016-01-21 富士通セミコンダクター株式会社 不揮発性半導体記憶装置及びその制御方法
CN105759190A (zh) * 2016-02-23 2016-07-13 工业和信息化部电子第五研究所 Mos管参数退化的检测电路
US10725703B2 (en) 2017-11-29 2020-07-28 Lapis Semiconductor Co., Ltd. Method for writing data, memory device and data writing system

Also Published As

Publication number Publication date
JP4942990B2 (ja) 2012-05-30
CN1983451B (zh) 2010-08-25
CN1983451A (zh) 2007-06-20
US20070133319A1 (en) 2007-06-14
US7813214B2 (en) 2010-10-12
US20090034332A1 (en) 2009-02-05
US7440330B2 (en) 2008-10-21

Similar Documents

Publication Publication Date Title
JP4942990B2 (ja) 半導体記憶装置
JP6621929B2 (ja) 電圧低下のデジタル検出及び制御のための方法並びに装置
CN108474820B (zh) 用于计量系统的参考电路
US6903564B1 (en) Device aging determination circuit
JP5242186B2 (ja) 半導体装置
EP3152538B1 (en) Low power low cost temperature sensor
KR101999076B1 (ko) 온칩 파라미터 측정
US20080186082A1 (en) Digital Adaptive Voltage Supply
JP4905354B2 (ja) 電源電圧調整装置
WO2009084352A1 (ja) 温度測定装置及び方法
CN115588455A (zh) 检测nvm阵列中的字线漏电和工艺缺陷的电路和方法
JP2011089950A (ja) 半導体集積回路およびその動作方法
JP2011198466A (ja) 半導体記憶装置
JP2002343868A (ja) 内部電圧発生回路、不揮発性メモリ装置および半導体集積回路装置
US10197455B2 (en) Thermal oscillator
JP2007109815A (ja) 電子タイマー及びシステムｌｓｉ
US7634746B1 (en) Process corner estimation circuit with temperature compensation
CN114167942A (zh) 芯片内部时钟频率校准方法，计算机设备及可读存储介质
US8922408B2 (en) Semiconductor device
US11619982B2 (en) Efficient calibration of circuits in tiled integrated circuits
US11378603B2 (en) Voltage or current detector for a memory component
KR101304094B1 (ko) 플래시 메모리의 구조를 이용한 전자파 측정 장치 및 이를 이용한 전자파 측정 방법
WO2022257028A1 (zh) 时钟校准方法、装置和电子设备
JP2011166439A (ja) 半導体集積回路装置及びその温度補正方法
JP5012731B2 (ja) 半導体集積回路装置、および半導体集積回路装置の調整方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080902

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110407

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110610

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120229

R150 Certificate of patent or registration of utility model

Ref document number: 4942990

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150309

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees