JP2007157918A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】膜厚が均一な電子供給層を有する半導体装置及び製造方法を提供する。
【解決手段】チャネル層と、
前記チャネル層の上に設けられ、アルミニウムを含む第１の化合物半導体からなる電子供給層と、前記電子供給層の上に設けられ、前記第１の化合物半導体よりもアルミニウムの含有量が小さい第２の化合物半導体からなる半導体層と、前記半導体層の上に設けられた制御電極と、前記半導体層の上において前記制御電極の両側に設けられたエッチング停止層と、前記エッチング停止層の上に設けられたオーミックコンタクト層と、前記オーミックコンタクト層の上に、前記制御電極を挟むように設けられた第１及び第２主電極と、を備えたことを特徴とする半導体装置を提供する。
【選択図】図１

Description

本発明は、半導体装置及びその製造方法に関し、特に、電子供給層を有する電界効果トランジスタ（field effect transistor：ＦＥＴ）型の半導体装置及びその製造方法に関する。

携帯電話、インターネットなどの普及に伴い、伝送すべき情報量が益々増大している。大容量情報を伝送するには、通信システムの高速化が必要となる。このために最大発振周波数の高い低雑音素子及びパワー素子が要求される。化合物半導体装置、例えばガリウムヒ素（ＧａＡｓ）素子やインジウムリン（ＩｎＰ）素子は、ＨＥＭＴ（High Electron Mobility Transistor）構造を用いることにより、低雑音素子やＲＦ用パワー素子を実現できる。

これらのＧａＡｓ素子やＩｎＰ素子において周波数特性を改善するには、素子構造の微細化が重要である。この場合、微細パターンはエッチング工程により形成される。このエッチング工程にドライプロセスを用いると、プラズマダメージが蓄積されるため品質が低下するという問題がある。これに対して、プラズマダメージの蓄積の無いウエットプロセスを用いることにより、品質を安定させることができる。

ここで、例えばＡｌＧａＡｓ電子供給層上にＩｎＧａＰエッチングストップ層と、ＧａＡｓダミーキャップ層と、を順に積層して、アンモニア系エッチャントによりＧａＡｓダミーキャップ層を除去し、塩酸でＩｎＧａＰエッチングストップ層を除去してＡｌＧａＡｓ電子供給層上にゲート電極を形成するＧａＡｓ素子の製造方法が開示されている（特許文献１）。

しかし、ＩｎＧａＰエッチングストップ層を塩酸で除去した場合、ＡｌＧａＡｓ電子供給層が侵されるため良好なＨＥＭＴ特性が得られにくいという問題がある。
特開平７−２６３３４１号公報

本発明は、膜厚の均一な電子供給層を有する半導体装置及び製造方法を提供する。

本発明の一態様によれば、
チャネル層と、
前記チャネル層の上に設けられ、アルミニウムを含む第１の化合物半導体からなる電子供給層と、
前記電子供給層の上に設けられ、前記第１の化合物半導体よりもアルミニウムの含有量が小さい第２の化合物半導体からなる半導体層と、
前記半導体層の上に設けられた制御電極と、
前記半導体層の上において前記制御電極の両側に設けられたエッチング停止層と、
前記エッチング停止層の上に設けられたオーミックコンタクト層と、
前記オーミックコンタクト層の上に、前記制御電極を挟むように設けられた第１及び第２主電極と、
を備えたことを特徴とする半導体装置が提供される。
また、本発明の他の一態様によれば、
電子供給層の上に、半導体層と、エッチング停止層と、オーミックコンタクト層と、をこの順に形成する工程と、
燐酸及び硫酸の少なくともいずれかを含むエッチャントを用いて前記オーミックコンタクト層を選択的に除去する工程と、
前記オーミックコンタクト層が除去された部分において、塩酸を含むエッチャントを用いて前記エッチング停止層を除去してリセスを形成する工程と、
前記リセスの底部に露出した前記半導体層の上に制御電極を形成する工程と、
を備えたことを特徴とする半導体装置の製造方法が提供される。

本発明によれば、膜厚の均一な電子供給層を有する半導体装置及び製造方法を提供することができる。

以下、図面を参照しつつ本発明の実施の形態について説明する。
図１は、本実施形態に係る半導体装置の実施例を例示する断面図である。

ＧａＡｓ層１０１の主面上にＧａＡｓバッファ層１０２と、ＩｎＧａＡｓチャネル層１０３と、ＡｌＧａＡｓスペーサ層１０４と、Ａｌ_ＵＧａ_1-ＵＡｓ電子供給層(０．３０≧Ｕ≧０．１５）１０５と、ＧａＡｓ半導体層１０６と、Ｉｎ_ＶＧａ_1-ＶＰエッチング停止層１０７（０．６≧Ｖ≧０．４）と、ＧａＡｓオーミックコンタクト層１０８と、がこの順に積層されている。ＧａＡｓ半導体層１０８の主面上には、ゲート電極１１０を挟むようにソース電極１１１とドレイン電極１１２が設けられ、ゲート電極１１０は、リセス１０９においてＧａＡｓ半導体層１０６を介してＡｌ_ＵＧａ_1-ＵＡｓ電子供給層２０５の上に形成されている。
ここで、ゲート電極１１０とドレイン電極１１２の極間の距離Ｄｇｄがソース電極１１１とゲート電極１１０の間の距離Ｄｓｇより長くなるように非対称に形成すると（Ｄｇｄ＞Ｄｓｇ）、耐圧の高いＨＥＭＴ素子が得られる。

ＧａＡｓ層１０１上に設けられたＧａＡｓバッファ層１０２の膜厚は、５００ナノメータ程度とすることができ、その上に形成されるＩｎＧａＡｓチャネル層１０３などの結晶性を良好なものとする役割を果たしている。

ＩｎＧａＡｓチャネル層１０３は、キャリア密度がおよそ１×１０^１７ｃｍ^−３のｎ型ＩｎＧａＡｓ層とすることができ、このＧａＡｓバッファ層１０２とＩｎＧａＡｓチャネル層１０３との界面には高電子移動度を有する２ＤＥＧ（two-dimensional electron gas）が形成され、高速高周波動作が可能とされている。

ＡｌＧａＡｓスペーサ層１０４の膜厚は、３ナノメータ程度とすることができ、Ａｌ_ＵＧａ_１−ＵＡｓ電子供給層１０５から不純物をＩｎＧａＡｓチャネル層１０３に拡散させないように防止する役割を果たしている。

Ａｌ_ＵＧａ_1−ＵＡｓ電子供給層１０５の膜厚は、１２ナノメータ程度とすることができ、２ＤＥＧのキャリア密度は高く、且つディープレベルの影響が出ない範囲でＡｌ組成Ｕが０．３０≧Ｕ≧０．１５であることが好ましく、例えば、Ｕ＝０．２５からなるＡｌ_０．２５Ｇａ_０．７５Ａｓ電子供給層１０５が好適である。この電子供給層１０５のキャリア密度は、５×１０^１７ｃｍ^−３〜３×１０^１８ｃｍ^−３のｎ型特性を有する。また、ＡｌＧａＡｓ電子供給層１０５は、少なくとも塩素を含む塩酸系エッチャント、例えば、塩酸と反応し易いため、本実施形態では、この電子供給層１０５の上に耐塩酸性を有するＧａＡｓ半導体層１０６が積層されている。

ＧａＡｓ半導体層１０６の膜厚は、ソース抵抗及びドレイン抵抗を低減させるために１〜１０ナノメータが望ましく、例えば３ナノメータとすることができる。仮に、この膜厚が１ナノメータ以下だとＡｌ_ＵＧａ_1−ＵＡｓ電子供給層１０５とＧａＡｓ半導体層１０６の成長の切換えが終了しない場合があり、ＧａＡｓ半導体層１０６表面に過剰なＡｌ（アルミニウム）が存在する。また、ＧａＡｓ半導体層１０６の膜厚が１０ナノメータ以上であると閾値電圧が深くなり、また膜厚が厚くなる分キャパシタンスが小さくなり、相互コンダクタンスが低下するという問題が生じる。

この半導体層１０６は、例えば、Ａｌからなるゲート電極１１０との間でショットキー接合を形成し、キャリア密度が７×１０^１７ｃｍ^−３以下のｎ型アンドープ層とすることができる。また、この半導体層１０６は、耐塩酸性を有しており、Ａｌ_ＵＧａ_1−ＵＡｓ電子供給層１０５が塩酸によりエッチングされるのを防止する役割を果たす。

Ｉｎ_ＶＧａ_１−ＶＰエッチング停止層１０７の膜厚は、ソース抵抗及びドレイン抵抗を低減させるために１０ナノメータ以下とすることが望ましく、例えば、７ナノメータとすることができる。また、ＧａＡｓ層１０１との格子整合を維持するため、Ｉｎ組成Ｖを０．６≧Ｖ≧０．４にすることが望ましく、例えばＶ＝０．４８からなるＩｎ_０．４８Ｇａ_０．５２Ｐエッチング停止層１０７が好適である。このエッチング停止層１０７は、少なくとも燐元素を含むエッチャント、例えば燐酸に対して、耐燐酸性を有しており、ＧａＡｓ半導体層１０６がエッチングされるのを防止する役割を有している。このキャリア密度は１×１０^１８ｃｍ^−３〜５×１０^１８ｃｍ^−３とすることができ、ｎ型の半導体特性を有する。

ＧａＡｓオーミックコンタクト層１０８の膜厚は、１００ナノメータ程度とすることができ、ソース電極１１１とドレイン電極１１２とそれぞれオーミックコンタクトを形成する。そのキャリア密度は、１×１０^１８ｃｍ^−３〜７×１０^１８ｃｍ^−３の範囲とするとよい。

制御電極（ゲート電極）１１０は、エッチングにより形成されたリセス１０９の底部に露出したＧａＡｓ半導体層１０６上にショットキー接続されている。ゲート電極１１０は、例えばアルミニウム（Ａｌ）により形成することができ、その他にも、チタン（Ｔｉ）や、Ｔｉと白金（Ｐｔ）と金（Ａｕ）とをこの順に積層して形成することができる。このように、ゲート電極１１０をリセス１０９に形成することにより、低ソース抵抗化及び高ゲート耐圧化が得られる。

また、ソース電極１１１及びドレイン電極１１２は、ＧａＡｓオーミックコンタクト層１０８の上に、例えば金（Ａｕ）とゲルマニウム（Ｇｅ）とニッケル（Ｎｉ）とからなる合金層と、Ａｕ層と、をこの順に設けて形成された構造を有する。
本実施形態によれば、ＧａＡｓ半導体層１０６を設けることにより、塩酸を用いてもエッチングされずに膜厚が均一なＡｌ_ＵＧａ_1-ＵＡｓ電子供給層１０５が形成でき、良好なＨＥＭＴ特性が得られる。

図２は、比較例の半導体装置を例示する断面図である。
この比較例は、図１に表した半導体装置において、ＧａＡｓ半導体層１０６を設けない構造を有する。すなわち、本比較例の製造工程においては、ＧａＡｓオーミックコンタクト層２０８をリン酸により除去した後、漏れ電流の発生によりショットキー特性が劣化しないように塩酸を用いてＩｎ_ＶＧａ_1-ＶＰエッチング停止層２０７を完全に除去し、露出したＡｌ_ＵＧａ_1-ＵＡｓ電子供給層２０５の上にゲート電極を形成する。

このような比較例によれば、塩酸でＩｎ_ＶＧａ_1-ＶＰエッチング停止層２０７を除去する際に、Ａｌ_ＵＧａ_1-ＵＡｓ電子供給層２０５が塩酸によりエッチングされるため、選択比が十分でなく、エッチング深さのバラツキによりＨＥＭＴ特性がばらついてしまうという問題が生ずる。特に、ＡｌＧａＡｓ電子供給層２０５のＡｌ組成が高くなるほど、塩酸に対してエッチングされやすくなるため、この問題が深刻となる。

また、本発明者の検討によれば、ＩｎＧａＰエッチング停止層２０７をエッチングする際には、エッチングに伴うＩｎＧａＰエッチング停止層２０７の変性層が形成されやすい。しかし、このようなＩｎＧａＰエッチング停止層２０７の変性層が残留すると、ゲートリーク電流が増加し、ピンチオフ電圧もばらつくという問題が生ずる。この問題を防ぐためには、ＩｎＧａＰエッチング停止層２０７の変性層が残留しないように、塩酸によるエッチングを十分に行う必要がある。後述するように、本発明者の検討によれば、ＩｎＧａＰエッチング停止層２０５を塩酸でエッチングする際に、１０００パーセント程度のオーバーエッチングを実施することが望ましいことが分かった。すなわち、ＩｎＧａＰエッチング停止層２０５の膜厚とエッチング速度から算出される理論的なエッチング時間の１０倍程度を実際のエッチング時間とすることが望ましい。しかし、このようなオーバーエッチングを実施すると、下地のＡｌＧａＡｓ電子供給層２０５がエッチングされてしまい、電子濃度が低下してウェーハのシート抵抗が増加するとともに、ＨＥＭＴ特性もばらついてしまう。

これに対して、本実施例によれば、塩酸に対して電子供給層よりもエッチング速度が遅いＧａＡｓ半導体層１０６を設けることにより、Ｉｎ_ｖＧａ_1-ｖＰエッチング停止層１０７とのエッチング選択比が高まり、Ａｌ_ＵＧａ_1-ＵＡｓ電子供給層１０５のエッチングによるＨＥＭＴ特性のばらつきを防止できる。

図３は、半導体装置のエッチング処理時間とシート抵抗との関係を例示するグラフ図である。ここで、横軸はエッチング処理時間であり、縦軸は半導体装置を形成するウェーハのシート抵抗である。本実施例を実線で表し、比較例として図２のＧａＡｓ半導体層１０６のない半導体装置を破線で表した。
本実施例のエッチャントには、塩酸を用いた。また、半導体装置のシート抵抗は、実施例の場合は、ＧａＡｓ半導体層１０６、比較例の場合はＡｌ_ＵＧａ_1-ＵＡｓ電子供給層２０５に端子を接触させてホール測定により評価した。

ＧａＡｓ半導体層１０６を用いない比較例においては、エッチング処理時間の増加に伴い、シート抵抗は顕著に増加することが分かる。これは、Ａｌ_ＵＧａ_1-ＵＡｓ電子供給層１０５中のＡｌが塩酸系エッチャントによりエッチングされ、電子濃度が低下するために抵抗成分が増加するためであると考えられる。

これに対して、本実施例によれば、エッチング時間によらずシート抵抗は一定であることが分かる。これは、Ａｌ_ＵＧａ_1-ＵＡｓ電子供給層１０５が、耐塩酸性を有するＧａＡｓ半導体層１０６でカバーされているため、エッチングが抑制されるからである。

次に、本発明に係る半導体装置の製造方法の詳細を説明する。
図４は、本実施形態に係る半導体装置の製造方法を例示するフローチャートである。

また、図５（ａ）〜図５（ｄ）は、本実施形態に係る半導体装置の製造方法を例示する工程断面図である。

まず、図５（ａ）に表したように、ＧａＡｓ層１０１の主面上にＧａＡｓバッファ層１０２と、ＩｎＧａＡｓチャネル層１０３と、ＡｌＧａＡｓスペーサ層１０４と、Ａｌ_ＵＧａ_1-ＵＡｓ電子供給層１０５と、ＧａＡｓ半導体層１０６と、Ｉｎ_ＶＧａ_１−ＶＰエッチング停止層１０７と、ＧａＡｓオーミックコンタクト層１０８と、をこの順番に有機金属気相成長法（ＭＯＰＶＥ）を用いて例えば６５０℃でエピタキシャル成長により積層する（Ｓ１００）。次に、ソース電極１１１及びドレイン電極１１２をＧａＡｓオーミックコンタクト層１０８上に形成する。例えば、蒸着法を用いてＡｕとＧｅとＮｉとからなる合金層と、Ａｕ層とをこの順に形成する（ステップＳ１１０）。

次に、図５（ｂ）に表したように、レジストなどを用いて任意のマスクパターンをＧａＡｓ半導体層１０８とソース電極１１１とドレイン電極１１２の上に形成する。そして、リン酸系エッチャントを用いて例えば２５℃でエッチングし、ＧａＡｓオーミックコンタクト層１０８を除去する（ステップＳ１２０）。ここで使用するリン酸系エッチャントは、例えばリン酸（Ｈ_３ＰＯ_４）３容積パーセントと、過酸化水素（Ｈ_２Ｏ_２）１容積パーセントと、水５０容積パーセントと、の組成を有する混合溶液からなる。

図６は、リン酸系エッチャントに対する半導体層のエッチング速度の関係を例示するグラフ図である。縦軸は、エッチング速度（ｎｍ／分）を表す。ここでは、ＡがＩｎＧａＰエッチング停止層１０７、ＢがＧａＡｓ半導体層１０６、ＣがＩｎＧａＡｓチャネル層１０３、ＤがＡｌＧａＡｓスペーサ層１０４をそれぞれ表す。エッチング速度が低いということは、耐食性が高いことを意味する。

ＩｎＧａＰエッチング停止層１０７は、リン酸系エッチャントに対してエッチング速度が、例えば、２．５ｎｍ／分と他層よりも耐食性が高く、エッチング停止層として有効に機能することが分かる。

図５（ｃ）に戻って説明を続けると、次に、Ｉｎ_ＶＧａ_１−ＶＰエッチング停止層１０７を塩酸系エッチャントを用いて２５℃で完全に除去して、リセス１０９を形成する（ステップＳ１３０）。塩酸系エッチャントには、例えば、濃塩酸（ＨＣｌ）と水（Ｈ_２Ｏ）とからなる混合溶液を用いることができる。

図７は、塩酸系エッチャントに対する半導体層のエッチングレートの関係を例示するグラフ図である。
縦軸はエッチング速度（ｎｍ／分）を表す。ＡはＩｎＧａＰエッチング停止層１０７、ＢはＧａＡｓ半導体層１０６、ＣはＩｎＧａＡｓチャネル層１０３をそれぞれ表す。エッチングレートが低い方が、耐食性を有するといえる。

図７から、塩酸系エッチャントに対して、ＩｎＧａＰエッチング停止層１０７のエッチング速度が、７２００ｎｍ／分と最も高いことが分かる。ここで、ＩｎＧａＰエッチング停止層１０７以外の層は、３０分間エッチングしてＡＦＭ（atomic force microscopy）観察を用いて表面観察を行っても、０．５ｎｍ以上の段差が検出できない（検出限界以下）ことから、塩酸系エッチャントに対して高い耐食性を有することが分かる。したがって、ＧａＡｓ半導体層１０６は、塩酸系エッチャントに対して優れた耐食性を有することが分かる。

また、塩酸に対する耐食性が確保される範囲であれば、半導体層１０６に多少のアルミニウム（Ａｌ）を含有させてもよい。すなわち、塩酸系エッチャントに対して、ＩｎＧａＰエッチング停止層１０７をエッチングする工程において、下地の電子供給層１０５のエッチングを防止できる範囲であれば、半導体層１０６が多少エッチングされてもよい。この観点から、半導体層１０６は、電子供給層１０５よりもアルミニウムの含有量が低い半導体を用いることが可能である。また、半導体層１０６にアルミニウムを含有させた場合、ゲート電極１１０のショットキー接合を形成しやすい点で有利となる。

一方、前述したようにＩｎ_ＶＧａ_１−ＶＰエッチング停止層１０７の変性層や残渣などが残ると、ゲートリーク電流すなわち漏れ電流が発生しやすくなる。これを防止するため、Ｉｎ_ＶＧａ_１−ＶＰエッチング停止層１０７の膜厚に対して、例えば、約１０００％のオーバーエッチングを施し、残渣のない表面を形成することが望ましい。

しかる後に、図５（ｄ）に表したように、マスクパターンをアッシングで除去し、リセス１０９の底部に露出しているＧａＡｓ半導体層１０６の上に、フォトレジストを用いてリフトオフ法によりゲート電極１１０を形成してＨＥＭＴ型の半導体装置の要部が完成する（ステップＳ１４０）。

ここで、仮にＩｎ_ＶＧａ_１−ＶＰエッチング停止層１０７上にゲート電極を形成した場合には、ゲートリーク電流が例えば１マイクロアンペア／ミリメータ程度にまで増加するのに対して、Ａｌ_ＵＧａ_1-ＵＡｓ電子供給層１０５の上にゲート電極を形成することより、ゲートリーク電流は、０．０２マイクロアンペア／ミリメータ程度にまで抑制される。このように本実施例によれば、塩酸系エッチャントを用いてもエッチングされずに膜厚が均一なＡｌ_ＵＧａ_1-ＵＡｓ電子供給層１０５が形成でき、ゲートリーク電流を抑制しつつ良好なＨＥＭＴ特性が安定して得られる。

次に、本発明に係る半導体装置の他の実施例について説明する。
図８は、本実施形態に係る半導体装置の他の実施例を例示する断面図である。
本具体例においては、ＩｎＰ層３０１の主面上に、膜厚が５００ナノメータのＩｎＰバッファ層３０２と、膜厚が１４ナノメータのＩｎＧａＡｓチャネル層３０３と、膜厚が３ナノメータのＩｎＧａＡｌＡｓスペーサ層３０４と、膜厚が１２ナノメータのＩｎ_Ｘ（Ｇａ_ＹＡｌ_1-Ｙ）_1-ＹＡｓ電子供給層３０５(０．５５≧Ｘ≧０．３０、０．４≧Ｙ≧０）が積層されている。そして、この電子供給層３０５の上に、１〜１０ナノメータ、好ましくは３ナノメータの厚みのＩｎ_ＺＧａ_１−ＺＡｓ半導体層３０６と、１〜１０ナノメータ、好ましくは約７ナノメータの厚みのＩｎ_ＶＧａ_1-ＶＰエッチング停止層３０７（１．０≧Ｖ≧０．５）が積層され、その上に、膜厚が５０ナノメータのＩｎＧａＡｓオーミックコンタクト層３０８が積層されている。

この場合、ＩｎＧａＡｓチャネル層３０３、ＩｎＡｌＧａＡｓ電子供給層３０５、ＩｎＧａＡｌＡｓ半導体層３０６などは、格子整合の容易なＩｎＰ層３０１上に結晶成長することにより良好な結晶性が得られる。ＧａＡｓ半導体層１０８の主面上には、ゲート電極３１０を挟むようにソース電極３１１とドレイン電極３１２が設けられ、ゲート電極３１０は、図１に関して前述した具体例と同様に、リセス３０９の底部に露出したＩｎＧａＡｓ半導体層３０６を介してＡｌ_ＵＧａ_1-ＵＡｓ電子供給層２０５の上に形成されている。

ここで、Ｉｎ_Ｘ（Ｇａ_ＹＡｌ_1-Ｙ）_1-ＹＡｓ電子供給層３０５は、２ＤＥＧのキャリア密度が高く、且つディープレベルの影響を受けない範囲でＸは、０．３より大きく０．５５より小さく（０．５５≧Ｘ≧０．３０）、また、Ｙが０．４未満（０．４≧Ｙ≧０）であることが好ましく、例えば、Ｘ＝０．３５、Ｙ＝０からなるＩｎ_０．３５Ａｌ_０．６５Ａｓ電子供給層３０５が好適である。

Ｉｎ_ＺＧａ_１−ＺＡｓ半導体層３０６は、Ｉｎ組成ＺがＩｎＰ層３０１と格子整合しやすく、且つショットキー接合を得るためには、Ｚが０．３未満（０．３≧Ｖ≧０）であることが好ましく、例えばＺ＝０．１のＩｎ_０．１Ｇａ_０．９Ａｓ半導体層３０６が好適である。

Ｉｎ_ＶＧａ_1-ＶＰエッチング停止層３０７は、Ｉｎ組成ＶがＩｎＰ層３０１と合致する格子を維持するため、０．５より大きく１．０より小さい（１．０≧Ｖ≧０．５）とすることが好ましく、例えばＶ＝１からなるＩｎＰエッチング停止層３０７が好適である。
本実施例によれば、図１に関して前述した具体例よりもチャネル層３０３における移動度を高くすることが可能であり、より高速動作が可能となる。

このような構造においても、Ｉｎ_０．３５Ａｌ_０．６５Ａｓ電子供給層３０５の上にＩｎ_０．１Ｇａ_０．９Ａｓ半導体層３０６を設けることで、図１に関して前述した実施例と同様に膜厚が均一なＩｎ_０．３５Ａｌ_０．６５Ａｓ電子供給層３０５が得られ、良好な高速動作特性が安定して得られる。すなわち、ＩｎＧａＰエッチング停止層３０７を塩酸系のエッチャントでエッチングする際に、ＩｎＧａＡｓ半導体層３０６がエッチング停止層として作用し、ＩｎＡｌＡｓ電子供給層のエッチングを防止できる。

また、本具体例においても、塩酸に対する耐食性が確保される範囲であれば、半導体層３０６に多少のアルミニウム（Ａｌ）を含有させてもよい。すなわち、塩酸系エッチャントに対して、ＩｎＧａＰエッチング停止層３０７をエッチングする工程において、下地の電子供給層３０５のエッチングを防止できる範囲であれば、半導体層３０６が多少エッチングされてもよい。この観点から、半導体層３０６は、電子供給層３０５よりもアルミニウムの含有量が低い半導体を用いることが可能である。また、半導体層３０６にアルミニウムを含有させた場合、ゲート電極３１０のショットキー接合を形成しやすい点で有利となる。

図９は、本実施形態に係る半導体装置のさらに他の実施例を例示する断面図である。この図面については、図１乃至図８に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。

本実施例の半導体装置の基本構造は図１と同様であるが、Ｉｎ_ＶＧａ_１−ＶＰエッチング停止層４０７及びＧａＡｓオーミックコンタクト層４０８の端部に段差を形成し、Ｉｎ_ＶＧａ_１−ＶＰエッチング停止層４０７上にステップ４０７Ｓが形成されている。このようなダブルリセス構造とすることにより、電界強度を緩和し耐圧を上げることが可能となる。このような構造においても、Ａｌ_ＵＧａ_1-ＵＡｓ電子供給層４０５上にＧａＡｓ半導体層４０６を設けることで、図１に関して前述したものと同様にＨＥＭＴ特性を安定化させることができる。

以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明はこれらの具体例に限定されるものではない。
例えば、燐酸系のエッチャントの代わりに、硫酸あるいは硫酸を含む硫酸系エッチャントを用いることも可能である。硫酸系エッチャントとしては、例えば、硫酸と過酸化水素と水との混合液を用いることができる。

また、上述した本実施例においては、ＧａＡｓやＩｎ_ＺＧａ_１−ＺＡｓ（０．３≧Ｚ≧０）を用いたが、例えば、ＡｌＡｓや、ＩｎＰや、ＩｎＡｌＡｓを用いても同様の効果が得られる。

また、本実施例のエッチングストッパ層には、Ｉｎ_ＶＧａ_１−ＶＰ（１．０≧Ｚ≧０．４）を用いたが、例えば、Ａｌ_ＴＧａ_１−ＴＡｓ（０．３≧Ｔ≧０）を用いても同様の効果が得られる。

また、本実施例のチャネル層１０３をＩｎＧａＡｓとしているが、Ｓｉ等の不純物をドープしてドープドチャンネルＦＥＴとすることもできる。また、チャネル層と電子供給層との間に、ノンドープのスペーサ層を介在させてもよい。

本発明の半導体装置を構成する各要素の材質、組成、形状、パターン、製造工程などについては、当業者が適宜変更を加えたものであっても、本発明の要旨を包含する限りのいて本発明の範囲に包含される。

また、各具体例の構造は、技術的に可能な限りにおいてお互いに適宜組み合わせることが可能であり、そのように組み合わせて得られた半導体装置も本発明の範囲に包含される。

本実施形態に係る半導体装置の実施例を例示する断面図である。 比較例の半導体装置を例示する断面図である。 半導体装置のエッチング処理時間とシート抵抗との関係を例示するグラフ図である。 本実施形態に係る半導体装置の製造方法を例示するフローチャートである。 本実施形態に係る半導体装置の製造方法を例示する工程断面図である。 リン酸系エッチャントに対する半導体層のエッチングレートの関係を例示するグラフ図である。 塩酸系エッチャントに対する半導体層のエッチングレートの関係を例示するグラフ図である。 本実施形態に係る半導体装置の他の実施例を例示する断面図である。 本実施形態に係る半導体装置のさらに他の実施例を例示する断面図である。

符号の説明

１０１ ＧａＡｓ層、１０２ ＧａＡｓバッファ層、１０３ ＩｎＧａＡｓチャネル層、１０４ ＡｌＧａＡｓスペーサ層、１０５ Ａｌ_ＵＧａ_1-ＵＡｓ電子供給層、１０６ ＧａＡｓ半導体層、１０７ Ｉｎ_ＶＧａ_1-ＶＰエッチング停止層、１０８ ＧａＡｓオーミックコンタクト層、１０９ リセス、１１０ ゲート電極、２０５ Ａｌ_ＵＧａ_1-ＵＡｓ電子供給層、２０７ Ｉｎ_ＶＧａ_1-ＶＰエッチング停止層、２０８ ＧａＡｓオーミックコンタクト層、２０９ リセス、３０１ ＩｎＰ層、３０５ Ｉｎ_Ｘ（Ｇａ_ＹＡｌ_1-Ｙ）_1-ＹＡｓ電子供給層
３０６ Ｉｎ_ＺＧａ_１−ＺＡｓ半導体層、３０７ Ｉｎ_ｖＧａ_1-ｖＰエッチング停止層
３０８ ＩｎＧａＡｓオーミックコンタクト層、３０９ リセス、３１０ ゲート電極
４０１ ＧａＡｓ層、４０９ ダブルリセス、４０７Ｓ ステップ

Claims (5)

1. チャネル層と、
   前記チャネル層の上に設けられ、アルミニウムを含む第１の化合物半導体からなる電子供給層と、
   前記電子供給層の上に設けられ、前記第１の化合物半導体よりもアルミニウムの含有量が小さい第２の化合物半導体からなる半導体層と、
   前記半導体層の上に設けられた制御電極と、
   前記半導体層の上において前記制御電極の両側に設けられたエッチング停止層と、
   前記エッチング停止層の上に設けられたオーミックコンタクト層と、
   前記オーミックコンタクト層の上に、前記制御電極を挟むように設けられた第１及び第２主電極と、
   を備えたことを特徴とする半導体装置。
2. 前記エッチング停止層は、リン酸及び硫酸の少なくともいずれかを含むエッチャントに対して前記オーミックコンタクト層よりもエッチング速度が遅く、
   前記半導体層は、塩酸を含むエッチャントに対して前記エッチング停止層よりもエッチング速度が遅いことを特徴とする請求項１記載の半導体装置。
3. 前記第１の化合物半導体は、ＡｌＧａＡｓであり、
   前記第２の化合物半導体は、ＧａＡｓであり、
   前記エッチング停止層は、ＩｎＧａＰであることを特徴とする請求項１または２に記載の半導体装置。
4. 前記第１の化合物半導体は、ＩｎＡｌＧａＡｓであり、
   前記第２の化合物半導体は、ＩｎＧａＡｓであり、
   前記エッチング停止層は、ＩｎＧａＰであることを特徴とする請求項１または２に記載の半導体装置。
5. 電子供給層の上に、半導体層と、エッチング停止層と、オーミックコンタクト層と、をこの順に形成する工程と、
   燐酸及び硫酸の少なくともいずれかを含むエッチャントを用いて前記オーミックコンタクト層を選択的に除去する工程と、
   前記オーミックコンタクト層が除去された部分において、塩酸を含むエッチャントを用いて前記エッチング停止層を除去してリセスを形成する工程と、
   前記リセスの底部に露出した前記半導体層の上に制御電極を形成する工程と、
   を備えたことを特徴とする半導体装置の製造方法。
   
   

Images