JP2007157767A - チップの実装装置 - Google Patents

チップの実装装置 Download PDF

Info

Publication number
JP2007157767A
JP2007157767A JP2005346847A JP2005346847A JP2007157767A JP 2007157767 A JP2007157767 A JP 2007157767A JP 2005346847 A JP2005346847 A JP 2005346847A JP 2005346847 A JP2005346847 A JP 2005346847A JP 2007157767 A JP2007157767 A JP 2007157767A
Authority
JP
Japan
Prior art keywords
chip
mounting
substrate
height
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005346847A
Other languages
English (en)
Other versions
JP4861690B2 (ja
Inventor
Yutaka Okuyama
豊 奥山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shibaura Mechatronics Corp
Original Assignee
Shibaura Mechatronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shibaura Mechatronics Corp filed Critical Shibaura Mechatronics Corp
Priority to JP2005346847A priority Critical patent/JP4861690B2/ja
Publication of JP2007157767A publication Critical patent/JP2007157767A/ja
Application granted granted Critical
Publication of JP4861690B2 publication Critical patent/JP4861690B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Die Bonding (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Abstract

【課題】全体の厚さを高精度に設定できるよう複数のチップを積層実装するための実装装置を提供することにある。
【解決手段】基板にペーストを介して複数のチップT1〜T3を順次積層して実装する実装ツール11と、検出面16を有し、基板又はこの基板に実装されたチップから検出面までの高さを非接触で検出するレーザ変位計15と、チップを基板に実装するとき、レーザ変位計によって検出された基板又は基板に実装されたチップから検出面までの高さと、実装ツールのチップを保持した保持面の高さとの差が所定の値になるよう実装ツールを下降させてチップに加える加圧力を制御する制御装置とを具備する。
【選択図】 図4

Description

この発明は基板に複数の半導体チップやスペーサチップなどのチップをペーストを介して積層して実装するチップの実装装置に関する。
電子回路を構成する基板には半導体チップが実装され、この半導体チップに形成された電極と、上記基板に形成された配線パターンとをボンディングワイヤで接続するということが行われている。最近では電子回路の複雑化に伴い、1枚の基板に実装される半導体チップの数が増加している。
上記基板に複数の半導体チップを実装する際、これら半導体チップを平面的に配置すると基板の大型化を招くため、実用的でない。そこで、最近では基板に複数の半導体チップをペーストを介して積層して実装することで、基板の小型化や高密度化を図るようにしている。
基板に複数の半導体チップを積層して実装する場合、上下に位置する半導体チップ間に、この半導体チップよりも面積が小さいミラーチップと呼ばれるスペーサチップを介在させることがある。それによって、積層される上下の半導体チップ間の周辺部に所定高さの空間を確保し、その空間に下側に位置する半導体チップの周辺部に一端が接続されるボンディングワイヤの立ち上がり部分を介在させることができるようにしている。
また、半導体チップの一方の面にバンプ、他方の面に電極が形成されているような場合、複数の半導体チップは積層される半導体チップ間にスペーサチップを設けず、ペーストを介して直接、積層実装されることもある。
複数の半導体チップやスペーサチップなどの複数のチップを積層して実装する場合、基板から最上段の半導体チップまでの高さ、つまり製品厚さを予め設定された厚さにすることが要求される。とくに、その製品が薄型の電子機器に用いられるような場合、製品の厚さが精密に要求されることがある。
従来、基板にペーストを介して複数のチップを積層実装する場合、チップを吸着保持した実装ツールを、基板上のチップが実装される実装位置の上方に位置決めする。基板の実装位置にはペーストが供給塗布される。
チップが実装位置に位置決めされたならば、実装ツールを下降方向に駆動する。上記実装ツールが下降方向に駆動されて上記チップが基板に接触すると、そのことが接触検出器(タッチセンサ)によって機械的に検出され、その高さ位置が0点として認識される。ついで、上記実装ツールは0点から所定距離下降方向に駆動される。それによって、上記チップには所定の加圧力が加えられて上記基板に上記ペーストを介して実装されることになる。
このようにして最初のチップを基板に実装したならば、このチップの上面にペーストが供給される。ついで、このチップの上面に2番目のチップが実装ツールによって積層実装される。
この場合も、基板に最初のチップを実装するときと同様、接触検出器によって2番目のチップが最初のチップにペーストを介して接触したことを検出したならば、その高さを0点として認識し、その0点から実装ツールを所定距離下降させることで、2番目のチップに所定の加圧力を与えてそのチップを最初のチップの上に積層実装する。そして、このようにして複数のチップが基板上にペーストを介して積層実装されることになる。
ところで、上記接触検出器は、通常、実装される半導体チップやスペーサチップなどのチップが基板や前の工程で実装されたチップに接触することで、実装ツールに加わる荷重変化或いは実装ツールの位置の変化を検知し、そのときの実装ツール、つまりチップの高さ位置を0点として認識している。
しかしながら、積層されるチップ間に介在するペーストは、ペーストの種類や温度などの外部環境によって粘度が変化するということがあったり、供給量が一定でないなどのことが有る。
そのため、実装ツールを上記接触検出器が0点として認識した高さ位置から、所定距離下降させることで、チップに所定の加圧力を加えて積層実装しても、その加圧力に対してペーストの厚さの変化が一定とならないことがある。
そして、そのような実装が複数回繰り返されると、厚さの誤差が累積されることになるから、最終的な製品の厚さ、つまり複数のチップの積層した全体の厚さが最初に設定された厚さに対して誤差が大きくなるということがある。
この発明は、基板にペーストを介して複数のチップを積層して実装する場合、全体の厚さを高い精度に設定することができるようにしたチップの実装装置を提供することにある。
この発明は、基板にペーストを介して複数のチップを積層して実装するチップの実装装置であって、
上記基板に上記ペーストを介して複数のチップを順次積層して実装する実装手段と、
検出面を有し、上記基板又はこの基板に実装されたチップから上記検出面までの高さを非接触で検出する非接触検出手段と、
上記チップを上記基板に実装するとき、上記非接触検出手段によって検出された上記基板又は基板に実装されたチップから上記検出面までの高さと、上記実装手段の上記チップを保持した保持面の高さとの差が所定の値になるよう上記実装手段を下降させて上記チップに加える加圧力を制御する制御手段と
を具備したことを特徴とするチップの実装装置にある。
基準面を有し、上記基板に上記チップを実装する前に、上記実装手段の上記保持面を上記基準面に接触させることで、上記非接触検出手段の検出面と上記実装手段の上記チップを保持する保持面との高さの差を上記非接触検出手段によって検出させる基準治具を有することが好ましい。
上記非接触検出手段はレーザ変位計であって、上記実装手段と一体的に設けられていることが好ましい。
この発明によれば、非接触検出器によって検出される高さに基いて複数のチップを積層実装するため、ペーストの粘度や供給量が変化しても、最終的な厚さに誤差が生じるのを防止することが可能となる。
以下、この発明の一実施の形態を図1乃至図6を参照して説明する。
図1に示すこの発明の実装装置Aはベース1を有する。このベース1上にはXテーブル2が同図に矢印で示すX方向に沿って移動可能に設けられている。このXテーブル2は上記ベース1に設けられたX駆動源3によってX方向に沿って駆動されるようになっている。
上記Xテーブル2にはYテーブル4が上記X方向と交差するY方向に知って移動可能に設けられている。このYテーブル4は上記Xテーブル2に設けられたY駆動源5によって上記Y方向に駆動可能となっている。
上記Yテーブル4の上面には取付け体6が設けられている。この取付け体6の垂直な面にはZガイド体7が設けられている。このZガイド体7にはZ可動体8が図1に矢印で示すZ方向、つまり上下方向に沿って移動可能に設けられている。このZ可動体8は上記Zガイド体7の上端面に設けられたZ駆動源9によってZ方向に駆動されるようになっている。
上記Z可動体8の下端には実装手段としての実装ツール11がボイスコイル12を介して設けられている。実装ツール11の下端面は後述する第1、第2の半導体チップT1、T3やスペーサチップT2を吸着保持する保持面13となっている。
上記Z可動体8の側面には取付け部材14が設けられ、この取付け部材14には非接触検出手段としてのレーザ変位計15がその検出面16を下方に向けて取付け高さの調整可能に設けられている。レーザ変位計15はその検出面16の高さ、つまり検出面16に対向位置する基板Wの上記チップT1〜T3が実装される実装面から上記検出面16までの高さA(図4に示す)を非接触で検出することができるようになっている。
図3に示すように、レーザ変位計15の検出信号は制御装置21に入力される。この制御装置21は基板Wの実装面の高さを検出したレーザ変位計15からの検出信号によってその検出面16の高さAを求め、その高さAから上記レーザ変位計15の検出面16の高さAと実装ツール11の保持面13の高さの差B(図4に示す)を後述するように算出する。
検出面16と保持面13との高さの差Bが算出されれば、その値Bによって上記保持面13から基板Wの実装面までの高さC、つまり実装ツール11によるチップT1〜T3の実装高さCがC=A−Bによって算出することができる。
そして、制御装置21はチップT1〜T3を基板Wに実装するときに、上記実装ツール11の保持面13の実装高さCが上記制御装置21に設定された後述する設定高さになるよう、上記実装ツール11の下降方向への駆動を制御するようになっている。
上記レーザ変位計15の検出面16の高さAと、実装ツール11の保持面13の高さの差Bは図5に示すように基準面24を有する基準治具23を用いて求められる。すなわち、実装ツール11の保持面13を基準治具23の基準面24に接触させる。このときの上記保持面13の高さを0とする。そして、実装ツール11の保持面13が基準面23に接触した状態で、レーザ変位計15によって上記検出面16の上記基準面23からの高さを検出すれば、その高さがレーザ変位計15の検出面16の高さAと実装ツール11の保持面13の高さの差Bとして求めることができる。
図1に示すように、上記基板Wは搬送手段を構成する一対の搬送レール26に沿って所定ピッチずつ間欠的に搬送される。上記基板WにチップT1〜T3を実装する実装位置にはZ方向に駆動されるバックアップツール27が設けられている。そして、基板WにチップT1〜T3を実装するとき、上記バックアップツール27が上昇して基板Wの下面を保持するようになっている。
なお、上記基準治具23が図1に示すように上記実装位置の近くに配置されている。そして、上記検出面16と保持面13との高さ寸法の差Bは定期的、たとえば始業時や実装ツール11を交換したときなどに測定されて制御装置21にティーチングされる。
図2に示すように、上記基板Wの搬送方向において、上記実装装置30の上流側にはペーストPを供給するペースト供給装置40が設けられている。このペースト供給装置40は基板WにペーストPを供給する。ペーストPが供給された基板Wは実装位置に搬送され、そこで最初に半導体チップT1が実装される。半導体チップT1が実装された基板Wはペースト供給装置Bに戻されて半導体チップT1上面にペーストPが供給される。
ペーストPが供給された基板Wは実装装置30に搬送され、ペーストPが供給された半導体チップT1にスペーサチップT2が積層実装される。つぎに、スペーサチップT2にペーストPが供給された後、このスペーサチップT2にさらに半導体チップT3が実装される。それによって、基板Wには最終的に図6に示すように2つの半導体チップT1、T3の間にスペーサチップT2がそれぞれペーストPを介して積層実装される。
基板Wに実装される最初の半導体チップT1の実装高さ、つぎに実装されるスペーサチップT2の実装高さ、及びスペーサチップT2上に実装される2番目の半導体チップT3の実装高さは予め設定されており、それらの高さは上記設定高さH1、H2及びH3(図6に示す)として制御装置21に記憶されている。
上記基板Wに最初の半導体チップT1を実装するとき、実装ツール11は実装位置の上方に位置決めされた後、下降方向に駆動される。実装ツール11が下降方向に駆動されると、レーザ変位計15によって基板Wの実装面からその検出面16までの高さAが検出される。
実装ツール11の保持面13に保持された半導体チップT1が基板Wに近付く高さまで下降すると、その下降速度が減速される。実装ツール11がさらに下降して半導体チップT1が基板WにペーストPを介して接触すると、レーザ変位計15が検出する検出面16の高さAと、基準治具23によって予め求められた検出面16と保持面13との高さの差Bから算出される半導体チップT1の実装高さC1が予め設定された設定高さH1になるまで、上記実装ツール11が下降方向に駆動される。それによって、半導体チップT1は図6に示すように上記設定高さH1に対応する実装高さC1で基板Wに実装されることになる。
つまり、半導体チップT1はレーザ変位計15が検出する検出面16の高さAから算出される実装高さC1が設定高さH1になるよう基板Wに実装されるため、基板Wと半導体チップT1との間に介在するペーストPの粘度や供給量が変化しても、それらの変化に左右されることなく、予め設定された設定高さH1となるよう基板Wに実装される。
つぎに、半導体チップT1にスペーサチップT2を積層実装するときには、レーザ変位計15が検出するその検出面16の高さAに基いてスペーサチップT2の実装高さC2(図示せず)が算出される。そして、その実装高さC2が予め設定された設定高さH2になるまで、実装ツール11が下降方向に駆動され、スペーサチップT2を基板Wに実装された半導体チップT1の上面にペーストPを介して実装する。
この場合も、スペーサチップT2はレーザ変位計15が検出面16の高さAを検出したなら、その検出面16の高さAに基き算出される実装高さC2がスペーサチップT2の設定高さH2に一致するまで実装ツール11が下降して実装される。そのため、半導体チップT1の上面に供給されたペーストPの粘度や供給量の変化に左右されることなく、上記スペーサチップT2を予め設定された設定高さH2で実装することができる。
スペーサチップT2の上面にはさらに2番目の半導体チップT3がペーストPを介して実装される。その場合も、レーザ変位計15が検出する検出面16の高さAに基き実装高さC3が算出され、その実装高さC3と2番目の半導体チップT3の設定高さH3が一致するまで実装ツール11を下降させることで、その半導体チップT3の実装が行なわれる。
したがって、この場合も、スペーサチップT2と半導体チップT3との間に介在するペーストPの粘性や量に左右されることなく、2番目の半導体チップT3を予め設定された設定高さH3になるよう積層実装することができる。
このように、2つの半導体チップT1、T3とスペーサチップT2は、レーザ変位計15が検出する検出面16の高さから算出される実装高さC1〜C3がそれぞれ設定高さH1〜H3になるよう積層実装される。そのため、積層実装された複数のチップT1〜T3の最終的な高さ、つまり製品厚さを予め決められた高精度に一致させることができることになる。
上記一実施の形態では、レーザ変位計15の検出面16の高さAは、基板WのチップT1〜T3が実装される面を基準にして検出したが、2つの半導体チップT1、T3と1つのスペーサチップT2を交互に積層する場合、通常はスペーサチップT2が半導体チップT1、T3よりも面積が小さい。
そのため、最初に半導体チップT1を基板Wに実装するときには基板Wを基準にして検出面16の高さを検出し、この半導体チップT1にスペーサチップT2を実装するときには半導体チップT1の上面を基準にして検出面16の高さAを検出するようにしてもよい。
それによって、最初に実装される半導体チップT1の厚さと、ペーストPの厚さを含めた実装高さC1に影響を受けることなく、つぎの半導体チップT2を実装したときのペーストPの厚さ、つまりスペーサチップT2の実装高さC2を設定することができるから、実装高さの誤差が積算されるのを防止できる。
そして、スペーサチップT2に2番目の半導体チップT3を実装するときには再度、最初の半導体チップT1の上面を基準にして2番目の半導体チップT3を実装すればよい。
このように、スペーサチップT2と2番目の半導体チップT3を、最初に実装された半導体チップT1の上面を基準にして実装すれば、スペーサチップT2と2番目の半導体チップT3の実装高さを、基板Wに最初に実装された半導体チップT1の設定高さの精度に影響されることなく、高い精度で実装することが可能となる。
上記実施の形態では2つの半導体チップをスペーサチップを介して実装するようにしたが、その数はなんら限定されるものでなく、またスペーサチップを介在させずに、複数の半導体チップを積層実装する場合であっても、この発明を適用することができる。
また、ペーストとしては熱硬化性樹脂や熱可塑性樹脂などであってもよく、要はペースト供給装置によって供給される液体状のものだけでなく、予め基板やチップに貼着されるシート状のテープであってもよい。
この発明の一実施の形態を示す実装装置の概略的構成図。 ペースト塗布装置と実装装置を示すブロック図。 制御回路のブロック図。 レーザ変位計によって半導体チップの実装高さを求めるときの説明図。 基準治具によって実装ツールの保持面とレーザ変位計の検出面との高さの差を求めるときの説明図。 基板にスペーサチップを介して積層実装される半導体チップを示す図。
符号の説明
W…基板、P…ペースト、T1〜T3…チップ、11…実装ツール、13…保持面、15…レーザ変位計(非接触検出手段)、16…検出面、21…制御装置、23…基準治具、24…基準面。

Claims (3)

  1. 基板にペーストを介して複数のチップを積層して実装するチップの実装装置であって、
    上記基板に上記ペーストを介して複数のチップを順次積層して実装する実装手段と、
    検出面を有し、上記基板又はこの基板に実装されたチップから上記検出面までの高さを非接触で検出する非接触検出手段と、
    上記チップを上記基板に実装するとき、上記非接触検出手段によって検出された上記基板又は基板に実装されたチップから上記検出面までの高さと、上記実装手段の上記チップを保持した保持面の高さとの差が所定の値になるよう上記実装手段を下降させて上記チップに加える加圧力を制御する制御手段と
    を具備したことを特徴とするチップの実装装置。
  2. 基準面を有し、上記基板に上記チップを実装する前に、上記実装手段の上記保持面を上記基準面に接触させることで、上記非接触検出手段の検出面と上記実装手段の上記チップを保持する保持面との高さの差を上記非接触検出手段によって検出させる基準治具を有することを特徴とする請求項1記載のチップの実装装置。
  3. 上記非接触検出手段はレーザ変位計であって、上記実装手段と一体的に設けられていることを特徴とする請求項1記載のチップの実装装置。
JP2005346847A 2005-11-30 2005-11-30 チップの実装装置 Active JP4861690B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005346847A JP4861690B2 (ja) 2005-11-30 2005-11-30 チップの実装装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005346847A JP4861690B2 (ja) 2005-11-30 2005-11-30 チップの実装装置

Publications (2)

Publication Number Publication Date
JP2007157767A true JP2007157767A (ja) 2007-06-21
JP4861690B2 JP4861690B2 (ja) 2012-01-25

Family

ID=38241793

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005346847A Active JP4861690B2 (ja) 2005-11-30 2005-11-30 チップの実装装置

Country Status (1)

Country Link
JP (1) JP4861690B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009246285A (ja) * 2008-03-31 2009-10-22 Hitachi High-Tech Instruments Co Ltd 部品実装装置
KR20190107500A (ko) * 2018-03-12 2019-09-20 (주)큐엠씨 발광다이오드 칩을 전사하는 전사 장치 및 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07326636A (ja) * 1994-05-31 1995-12-12 Mitsubishi Electric Corp チップボンディング装置およびチップボンディング方法
JPH08111427A (ja) * 1994-10-11 1996-04-30 Toshiba Corp ダイボンディング装置
JP2002170831A (ja) * 2000-12-04 2002-06-14 Sony Corp ダイボンド装置およびダイボンド方法
JP2003101000A (ja) * 2001-09-21 2003-04-04 Sharp Corp 固体撮像装置
JP2005216973A (ja) * 2004-01-27 2005-08-11 Sekisui Chem Co Ltd 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07326636A (ja) * 1994-05-31 1995-12-12 Mitsubishi Electric Corp チップボンディング装置およびチップボンディング方法
JPH08111427A (ja) * 1994-10-11 1996-04-30 Toshiba Corp ダイボンディング装置
JP2002170831A (ja) * 2000-12-04 2002-06-14 Sony Corp ダイボンド装置およびダイボンド方法
JP2003101000A (ja) * 2001-09-21 2003-04-04 Sharp Corp 固体撮像装置
JP2005216973A (ja) * 2004-01-27 2005-08-11 Sekisui Chem Co Ltd 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009246285A (ja) * 2008-03-31 2009-10-22 Hitachi High-Tech Instruments Co Ltd 部品実装装置
KR20190107500A (ko) * 2018-03-12 2019-09-20 (주)큐엠씨 발광다이오드 칩을 전사하는 전사 장치 및 방법
KR102031603B1 (ko) 2018-03-12 2019-11-08 ㈜큐엠씨 발광다이오드 칩을 전사하는 전사 장치 및 방법

Also Published As

Publication number Publication date
JP4861690B2 (ja) 2012-01-25

Similar Documents

Publication Publication Date Title
JP6246280B2 (ja) 基板に未格納チップを実装するための配置機械および方法
CN103687467B (zh) 电子元件安装装置
JP6152248B2 (ja) ペースト塗布装置及びペースト塗布方法並びにダイボンダ
JPWO2018038113A1 (ja) ワイヤボンディング方法及びワイヤボンディング装置
US7723131B2 (en) Manufacturing method of a semiconductor device, and paste applicator
KR101802173B1 (ko) 3차원 실장방법 및 장치
US7246430B2 (en) Electronic component mounting apparatus and electronic component mounting method
JP4861690B2 (ja) チップの実装装置
US20120117796A1 (en) Device mounting method and apparatus using the method
JP4914648B2 (ja) 半導体装置用クランプ装置
JP6538358B2 (ja) ボンディング装置およびボンディング装置のコレット傾き検査方法
JP4932203B2 (ja) ペースト塗布装置及びペースト塗布方法
US7326025B2 (en) System for detecting warped carriers and associated methods
JP4239881B2 (ja) 電子部品装着装置および電子部品装着方法
KR20210018031A (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
JP4357985B2 (ja) 平行測定方法と調整方法及び平行測定装置並びに部品実装装置
WO2020049037A1 (en) Compliant die attach tools, die attach systems, and methods of using the same
KR102430824B1 (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
KR0161436B1 (ko) 다이 본딩 장치
JP2019096671A (ja) ボンディング装置およびボンディング方法
JP2004273805A (ja) チップ搭載装置、チップ搭載方法、icモジュール製造方法およびチップ搭載装置を制御するためのコンピュータープログラム
JP4074539B2 (ja) 電子部品の実装装置及び実装方法
KR20220093038A (ko) 본딩 장치 및 본딩 방법
JPS62132394A (ja) フレキシブル配線板の製造法
JPH0563397A (ja) 電子部品の位置決め方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111101

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111107

R150 Certificate of patent or registration of utility model

Ref document number: 4861690

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141111

Year of fee payment: 3