JP2007157068A

JP2007157068A - ＳＯＣｃｈｉｐ

Info

Publication number: JP2007157068A
Application number: JP2005355053A
Authority: JP
Inventors: Naoki Oyama; 直樹大山
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2005-12-08
Filing date: 2005-12-08
Publication date: 2007-06-21

Abstract

【課題】 ASICパッケージが大きくなってコストが大きくなる。
【解決手段】ＳＯＣＣｈｉｐのパッケージ耐電圧、熱容量を越えないように内部ハードウェアモジュールを停止、ＣＰＵの内部周波数の低増、Ｌ２キャッシュの動的ＯＮ／ＯＦＦを行い内部消費電力を抑えるとともに、パッケージ耐圧を越えないながらもパフォーマンスをそれなりに維持できるようなＪＯＢコントロールを行う。
【選択図】図７

Description

モノクロ、カラーページプリンタやモノクロ、カラーデジタル複写機等やその他民生品で有効である。

最近のASIC（特定用途向き集積回路）は微細化により高集積化が進み内部にCPUを内蔵したり数多くのハードウェアモジュールが搭載されるようになってきた。また高周波数化もすすんでいる。また多機能化により多ピン化もされている。そのようなことから消費電流の増大。さらにコア電圧の低電圧化といった方向にも進んでおり、どちらにしてもASICのパッケージは大きくなっている。

特開２００３−３４５５６７に関して重いPDLデータ等を判別するような場合はCPU周波数を上げる等の記載もある。
特開２００３−３４５５６７号公報

上記で説明した通り、最近の大規模ASICやSOC ChipによってASICのパッケージ寸法は大きくなっている。ASICを最初に検討し、設計を開始し、とりあえずパッケージ等とコストを算出するが、設計当初からASICパッケージを大きくしてコストをあげる要因にしているものは３つある。

（１）見積もりより回路規模が大きくなりダイサイズが大きくなってしまいパッケージが大きくなる（ダイネック）
（２）必要なピンが増えてしまい、パッケージが大きくなる（ピンネック）
（３）内部ロジックの増大等により消費電流が大きく電源ピンを増やしたり、実際にパッケージの持つ熱容量を越えてしまう
上記の要因でパッケージの寸法が増大しコストアップになるケースがあるが、本発明では（３）の理由によるコストアップが発生しないように考案する。

CPUの逓倍率を動的に変更できる手段をゆうし、CPUのL2キャッシュを動的にON/OFFできる手段を有し、また幾つかのハードウェアを公知であるゲーテッドクロック等の手段により消費電力を下げる手段を有し、またその様々な要因から各ハードウェアモジュールの消費電力量と効率的なJOBスケジュールを算出できる管理手段をゆうすることを特徴とする。

ASICのパッケージサイズを小さく抑えることにより、コストアップの低下、実装製等の低下という効果とともに省電力にもつながる。

図１は、実施形態のシステムの構成概念図であり、図１は比較的な簡単なネットワーク構成を示している。

コンピュータは、サーバコンピュータ１０２とクライアントコンピュータ１０３ａ，１０３ｂ及び１０３ｃがあり、サーバコンピュータ１０２は、これらのクライアントコンピュータを管理している。なお、図示されていないが、クライアントコンピュータは、これらのほかにも多数接続されており、以下、クライアントコンピュータを代表して１０３と表記する。

また、ネットワーク１０１には、ＭＦＰ（ＭｕｌｔｉＦｕｎｃｔｉｏｎＰｅｒｉｐｈｅｒａｌ：マルチファンクション周辺機器）１０４、１０５及び、プリンタ１０７が接続されている。

ＭＦＰ１０４は、高解像度、高階調のフルカラーでスキャンまたは、プリントなどが可能なフルカラーＭＦＰであり、データ量が膨大となる場合、独立したインターフェイス（後述の２０５）で複数ビットを同時に送受できるものである。一方、ＭＦＰ１０５はモノクロにてスキャン、プリントなどを行うＭＦＰである。また、図示していないがネットワーク１０１上には上記以外のＭＦＰを初め、スキャナ、プリンタあるいは、ＦＡＸなどその他の機器も接続されている。

更に、スキャナ１０６は紙ドキュメントからの画像イメージを取り込む装置で、図のようにネットワークに接続されているものの他に、ＳＣＳＩインターフェイスなどでコンピュータに接続されるものがある。また、スキャナ自体はＭＦＰ１０５の一部の機能としてサポートされている場合もある。

ここで、クライアントコンピュータ１０３上では、いわゆるＤＴＰ（ＤｅｓｋＴｏｐＰｕｂｌｉｓｈｉｎｇ）を実行するアプリケーションソフトウェアを動作させ、各種文書/図形が作成/編集される。クライアントコンピュータ１０３は作成された文書/図形をページ記述言語ＰＤＬ（ＰａｇｅＤｅｓｃｒｉｐｔｉｏｎＬａｎｇｕａｇｅ）に変換し、ネットワーク１０１を経由してＭＦＰ１０４や１０５に送出することで、プリントアウトを行う。

［ＭＦＰ１０５の構成］
次に、ＭＦＰ１０５の構成について説明する。図２に示すように、ＭＦＰ１０５は、画像読み取りを行うスキャナ部２０１とその画像データを画像処理するスキャナＩＰ部２０２と、ファクシミリなどに代表される電話回線を利用した画像の送受信を行うＦＡＸ部２０３と、ネットワークを利用して画像データや装置情報をやりとりするＮＩＣ（ＮｅｔｗｏｒｋＩｎｔｅｒｆａｃｅＣａｒｄ）部２０４と、ＭＦＰ１０５との情報交換を行う専用Ｉ／Ｆ部２０５とを備えている。そして、ＭＦＰ１０５の使い方に応じて、コア部２０６は、メモリ部２１１あるいは、そのメモリ部を区分けして利用されるボックス部２１２と連携して画像信号を一時格納したり、経路を決定したりする制御を行う。

次に、コア部２０６から出力された画像データは、プリンタＩＰ部２０７及び、スクリーニング部２０８を経由して画像形成を行うプリンタ部２０９に送られる。プリンタ部２０９でプリントアウトされたシートはオンラインフィニッシャ部２１０へ送り込まれ、シートの仕分け処理やシートの仕上げ処理が行われる。

コア部２０６はバスの交通整理を行っており、ＭＦＰの使い方に応じて、以下の（A）〜（I）のようにパス切り替えが行われている。また、データがネットワークを経由する際には、ＪＰＥＧ，ＪＢＩＧ，ＺＩＰなど圧縮データを使用することも一般知られており、データがＭＦＰに入った後、このコア部にて解凍（伸張）される。

(A) 複写機能：スキャナ部２０１→コア部２０６→プリンタ部２０９
(B) ネットワークスキャナ：スキャナ部２０１→コア部２０６→ＮＩＣ部２０４
(C) ネットワークプリンタ：ＮＩＣ部２０４→コア部２０６→プリンタ部２０９
(D) ファクシミリ送信機能：スキャナ部２０１→コア部２０６→ＦＡＸ部２０３
(E) ファクシミリ受信機能：ＦＡＸ部２０３→コア部２０６→プリンタ部２０９
(F) ボックス受信機能１：ＮＩＣ部２０４→コア部２０６→ボックス部２１２
(G) ボックス受信機能２：スキャナ部２０１→コア部２０６→ボックス部２１２
(H) ボックス送信機能１：ボックス部２１２→コア部２０６→ＮＩＣ部２０４
(I) ボックス送信機能２：ボックス部２１２→コア部２０６→プリンタ部２０９
ここで、ボックス受信／ボックス送信とは、ボックス部２１２を利用した、データの入力や格納、あるいは、格納されたデータの出力を意味しており、ジョブ毎やユーザ毎にメモリを分割して一次的にデータを保存して、ユーザIDやパスワードを組み合わせてデータの送受信を行う機能である。

更に、ＲＩＰ（ＲａｓｔｅｒＩｍａｇｅＰｒｏｃｅｓｓｏｒ）部２１３は、ＮＩＣ部２０４から入力されたＰＤＬデータを必要に応じて、ビットマップ画像に展開する役割を果たす。

［スキャナ部２０１の構成］
図３を用いてスキャナ部２０１の構成を説明する。３０１は原稿台ガラスであり、読み取られるべき原稿３０２が置かれる。原稿３０２は照明ランプ３０３により照射され、その反射光はミラー３０４、３０５、３０６を経て、レンズ３０７によりＣＣＤ３０８上に結像される。ミラー３０４、照明ランプ３０３を含む第１ミラーユニット３１０は速度ｖで移動し、ミラー３０５、３０６を含む第２ミラーユニット３１１は速度ｖ／２で移動することにより、原稿３０２の全面を走査する。第１ミラーユニット３１０及び第２ミラーユニット３１１はモータ３０９により駆動する。

［スキャナＩＰ部２０２の構成］
モノクロ画像用であるＭＦＰ１０５では、図４に従って、単色の１ラインＣＣＤセンサ３０８を用いて、単色でＡ／Ｄ変換４０１及び、シェーディング４０２を行ったのちコア部２０６に送られる。

［ＦＡＸ部２０３の構成］
ＦＡＸ部２０３は、まず、受信時には、電話回線から来たデータをＮＣＵ（Ｎｅｔｗｏｒｋ Control Unit）で受け取り、電圧の変換を行い、モデムの中の復調部でＡ／Ｄ変換及び復調操作を行った後、伸張し、ラスタデータに展開する。一般にＦＡＸでの圧縮伸張にはランレングス法などが用いられる。ラスタデータに変換された画像は、メモリ部で一時保管され、画像データに転送エラーがないことを確認後、コア部２０６へ送られる。

次に、送信時には、コア部よりやってきたラスタイメージの画像信号に対して、ランレングス法などの圧縮を施し、モデムの変調部にてＤ／Ａ変換及び変調操作を行った後、ＮＣＵを介して電話回線へと送られる。

［ＮＩＣ部２０４の構成］
ＮＩＣ部２０４は、ネットワーク１０１に対してのインターフェイスの機能を持つのが、このＮＩＣ部２０４であり、例えば１００Base-Tｘや１ＧＢａｓｅ−ＴｘなどのLANケーブルなどを利用して外部からの情報を入手したり、外部へ情報を流したりする役割を果たす。

外部より情報を入手する場合は、まず、トランスで電圧変換され、ＬＡＮコントローラに送られる。ＬＡＮコントローラは、その内部に第１バッファメモリを持っており、その情報が必要な情報か否かを判断した上で、第２バッファメモリに送った後、コア部２０６に信号を流す。

次に、外部に情報を提供する場合には、コア部２０６より送られてきたデータは、ＬＡＮコントローラで必要な情報を付加して、トランスを経由してネットワーク１０１に接続される。

［プリンタＩＰ部２０７の構成］
モノクロの場合は、図５に示すように、出力マスキング部５０１は持っていないが、空間フィルタ部５０３の後に、二値化回路５０４により８ｂｉｔから１ｂｉｔのデータに変換される。

［プリンタ部２０９の構成(モノクロＭＦＰ１０５の場合)］
図８に、モノクロプリンタ部の概観図を示す。８１３は、ポリゴンミラーであり、４つの半導体レーザ６０５より発光されたレーザ光を受ける。レーザ光はミラー８１４、８１５、８１６をへて感光ドラム８１７を走査露光する。一方、８３０は黒色のトナーを供給する現像器であり、レーザ光に従い、感光ドラム８１７上にトナー像を形成し、トナー像がシートに転写され、出力画像を得ることができる。

シートカセット８３４、８３５および、手差しトレイ８３６のいずれかより給紙されたシートは、レジストローラ８３７を経て、転写ベルト８３８上に吸着され、搬送される。給紙のタイミングと同期がとられて、予め感光ドラム８１７にはトナーが現像されており、シートの搬送とともに、トナーがシートに転写される。トナーが転写されたシートは、分離され、定着器８４０によって、トナーがシートに定着される。定着器８４０を抜けたシートはフラッパ８５０により一旦下方向へ導かれてシートの後端がフラッパ８５０を抜けた後、スイッチバックさせて排出する。これによりフェイスダウン状態で排出され、先頭頁から順にプリントしたときに正しいページ順となる。

［フィニッシャ部２０９の構成］
図９に、フィニッシャ部の断面構造図を示す。プリンタ部２０９の定着部７４０(または、８４０)を排出したシートは、フィニッシャ部２０９に入る（フィニッシャが接続されている場合）。フィニッシャ部２０９には、サンプルトレイ９０１及びスタックトレイ９０２があり、ジョブの種類や排出されるシートの枚数に応じて切り替えて排出される。

ソート方式には２通りあり、複数のビンを有して各ビンに振り分けるビンソート方式と、後述の電子ソート機能とビン(または、トレイ)を奥手前方向にシフトしてジョブ毎に出力シートを振り分けるシフトソート方式によるソーティングを行うことができる。電子ソート機能は、コレートと呼ばれ、前述のコア部で説明した大容量メモリを持っていれば、このバッファメモリを利用して、バッファリングしたページ順と排出順を変更する、いわゆるコレート機能を用いることで電子ソーティングの機能もサポートできる。次にグループ機能は、ソーティングがジョブ毎に振り分けるのに対し、ページ毎に仕分けする機能である。

更に、スタックトレイ９０２に排出する場合には、シートが排出される前のシートをジョブ毎に蓄えておき、排出する直前にステープラ９０５にてバインドすることもできる。

そのほか、上記２つのトレイに至るまでに、紙をＺ字状に折るためのＺ折り機９０４、ファイル用の２つ(または３つ)の穴開けを行うパンチャ９０６があり、ジョブの種類に応じてそれぞれの処理を行う。

更に、サドルステッチャ９０７は、シートの中央部分を２ヶ所バインドした後に、シートの中央部分をローラに噛ませることによりシートを半折りし、週刊誌やパンフレットのようなブックレットを作成する処理を行う。サドルステッチャ９０７で製本されたシートは、ブックレットトレイ９０８に排出される。

そのほか、図には記載されていないが、製本のためのグルー(糊付け)によるバインドや、あるいはバインド後にバインド側と反対側の端面を揃えるためのトリム(裁断)などを加えることも可能である。

また、インサータ９０３はトレイ９１０にセットされたシートをプリンタへ通さずにトレイ９０１、９０２、９０８のいずれかに送るためのものである。これによってフィニッシャ２０９に送り込まれるシートとシートの間にインサータ９０３にセットされたシートをインサート（中差し）することができる。インサータ９０３のトレイ９１０にはユーザによりフェイスアップの状態でセットされるものとし、ピックアップローラ９１１により最上部のシートから順に給送する。従って、インサータ９０３からのシートはそのままトレイ９０１、９０２へ搬送することによりフェイスダウン状態で排出される。サドルステッチャ９０７へ送るときには、一度パンチャ９０６側へ送り込んだ後スイッチバックさせて送り込むことによりフェースの向きを合わせる。

次に、トリマ（裁断機）９１２について説明する。サドルステッチャ９０７においてブックレット（中綴じの小冊子）にされた出力は、このトリマ９１２に入ってくる。その際に、まず、ブックレットの出力は、ローラで予め決められた長さ分だけ紙送りされ、カッター部９１３にて予め決められた長さだけ切断され、ブックレット内の複数ページ間でばらばらになっていた端部がきれいに揃えられることとなる。そして、ブックレットホールド部９１４に格納される。

［ＲＩＰ部２１３の構成］
図１０に示すように、ＲＩＰ部へは通常、ＮＩＣ部２１１あるいは、それ以外のＵＳＢやパラレルなどのインターフェイスから入力される。次に、入力デバイス制御部１００１よりサーバ（プリントマネージャ１１５）内に入り、サーバに様々なクライアントアプリケーションを連結することにおいてその役割を果たす。入力としてページ記述言語ＰＤＬ（ＰａｇｅＤｅｓｃｒｉｐｔｉｏｎＬａｎｇｕａｇｅ）データとＪＣＬ（ＪｏｂＣｏｎｔｒｏｌＬａｎｇｕａｇｅ）データを受け付ける。それはプリンタとサーバに関する状態情報であって様々なクライアントに対応する。このモジュール（入力デバイス制御部１００１）の出力は、適切なＰＤＬとＪＣＬの構成要素すべてを結合する役割を持つ。

次に、１００２は入力ジョブ制御部で、ジョブの要求されたリストを管理し、サーバに提出される個々のジョブにアクセスするために、ジョブリストを作成する。更に、このモジュール（入力ジョブ制御部１００２）には、ジョブのルートを決めるジョブルーティング、分割してＲＩＰするか否かを司るジョブスプリット、そしてジョブの順序を決めるジョブスケジューリングの３つの機能がある。

１００３はＲＩＰ（ＲａｓｔｅｒＩｍａｇｅＰｒｏｃｅｓｓｏｒ）部で、複数個存在する。ＲＩＰ１００３ａ，ＲＩＰ１００３ｂあるいは必要に応じて更に増やすことも可能だが、ここでは総称してＲＩＰ部１００３と記載する。ＲＩＰモジュール（ＲＩＰ部１００３）は、様々なジョブのＰＤＬをＲＩＰ処理して、適切なサイズと解像度のビットマップを作成する。ＲＩＰ処理に関しては、ＰＣＬ，ＴＩＦＦ，ＪＰＥＧ，ＰＤＦなど様々なフォーマットのラスタライズ処理が可能である。

１００４はデータ変換部で、ＲＩＰ部１００３によって作り出されるビットマップイメージを圧縮したり、フォーマット変換を施したりする役割を果たし、それぞれのプリンタにマッチした最適な画像イメージタイプを選び出す。例えば、ジョブをページ単位で扱いたい場合には、ＴＩＦＦやＪＰＥＧなどをＲＩＰ部でラスタライズした後のビットマップデータにＰＤＦヘッダを付けて、ＰＤＦデータとして編集するなどの処理を行う。

１００５は出力ジョブ制御部で、ジョブのページイメージを取って、それらがコマンド設定に基づいてどう扱われるのかを管理する。ページはプリンタに印刷されたり、ハードディスク１００７にセーブされたりする。印刷後のジョブは、ハードディスク１００７に残すか否かを選択可能であり、印刷後のジョブがハードディスク１００７にセーブされた場合には、再呼び出しすることもできる。さらに、このモジュール（出力ジョブ制御部１００５）は、ハードディスク１００７とメモリ（ＳＤＲＡＭ）１００８との相互作用で管理する。

１００６は出力デバイス制御部で、どのデバイスに出力するか、またどのデバイスをクラスタリング（複数台接続して一斉にプリントすること）するかの制御を司り、選択されたデバイスのインターフェイスに印刷データを送る。また、このモジュール（出力デバイス制御部１００６）は、ＭＦＰ（１０４または１０５）の状態監視と装置状況を伝える役割も果たしている。

なお、ＲＩＰ部１００３は、実際には、ＭＦＰ１０４（または１０５）に内蔵される場合と、別ユニットで存在したりする場合がある。

［操作部］
図２２はＭＦＰ１０４または、１０５の操作部の模式図である。操作部はタッチパネルのＬＣＤ（液晶表示）部２２００とキー操作部２２３０とからなっており、図２１はＬＣＤ部２２００のフローチャートを示している。このフローチャートは、複写動作を行うためのコピーモード（Ｓ２１１０）、スキャン送信を行う送信（Ｓｅｎｄ）モード（Ｓ２１２０）、ボックスからの取り出しや編集を行うためのボックスモード（Ｓ２１３０）、各種設定を行うオプションモード（Ｓ２１４０）、システムの状況を知るためのシステムモニタ（Ｓ２１５０）などのモードが用意されており、図２２のＬＣＤ部２２００のモード選択キー２２０１〜２２０５を押下することでこれらのモードが切り替わる仕組みになっている。

図２２では、コピー部数のほかに、紙サイズ、変倍率、画像モードや仕上げ方法などを設定して、スタートキー２２３１を押下すると、コピー動作を行うことができる。

本発明を表すコントローラ回路で図２３をもとに説明する。

１は内蔵のCPU内部にL2キャッシュが内蔵されている。２はDDR SDRAMインターフェース、３はスキャナーインターフェース４はPDLデータ描画用回路であるHWDT、５は外部インターフェースであるUSB、６はプリンターインターフェース（PRC）、７はBOOT時のプログラムデータを起動させるROMインターフェースであるAMC。８はPCIインターフェースで図示されないハードディスクやLANコントローラが接続されている。９はJBIG圧縮伸張回路である。

１のCPUはBOOT時に７のROMからプログラムデータをリードして動作する。８のPCIインターフェースを経由してPCIに接続されている図示されないハードディスクにアプリケーション用のプログラムがあり、それをDMAで２のDDRSDRAMインターフェース経由でDDRSDRAM上にMappingして１のCPUはそのプログラム情報を読みながら動作する。５は外部インターフェースでプリンタードライバーで生成されたPDLデータ等が入ってくる。CPUはそのデータをもとにDisplayListを生成して一旦２のDDRSDRAMI/Fを経由してDDRSDRAM上にデータを生成し、４の描画回路は２のDDRSDRAMIFを経由してDisplayListを読み込みBitMapデータを生成してDDRSDRAMに書き込む。９のJBIG圧縮伸張回路は必要に応じてJBIG圧縮伸張を行う。画像として出力する場合は３のプリンターエンジンインターフェースが２のDDRSDRAMIF経由でBitMapデータを取得してプリンターエンジンにデータを出力する。

次に図６をもとに実際にChip内部でレイアウトされた各モジュールとその最大消費電力を記載する。

外部バスクロックが133MHzとして1-1のCPUは2〜6逓倍で動作する。2逓倍時の266ＭＨzで動作しているときは0.4Wで１逓倍あがるごとに消費電力が0.15W づつ上がっていく。最大周波数である800MHzになると1.0Wになるものとする。

1-2のL2キャッシュはCPUと同じ周波数で動作するものとする。L2キャッシュも1-2のCPUと同じ周波数で同じ消費電力がかかるものとする。ただし、L2はキャッシュをOFFにして使用しなくさせることも可能である。またL2に関しては動的に電源を停止する際はかならずキャッシュのフラッシュという動作（キャッシュの内容をすべてメモリに書き戻す作業）が必要になる。2はDDR SDRAMを制御するためのDRCでこの回路は常に動作している必要がある。最大消費電力は0.2W 3はプリンタインターフェースのPRCで最大消費電力は0.1W。4はPDL描画用のHWDTで最大消費電力は0.6W ５はUSBコントローラで最大消費電力は0.1W ６はスキャナーコントローラであるSCCで最大消費電力は0.1W ７はROMコントローラであるAMCで最大消費電力は0.1W、８はPCIインターフェースで最大消費電力は0.2Wで、ただしPCIインターフェースにはLANコントローラが接続されており、常にネットワークの状態を監視している必要があるので停止させることはない。９はJBIGで０．８W、１０はDL生成用のFBEで0.1Wである。

図6はこのシステムのアイドル状態でCPUのパフォーマンスを最大に下げ、必要なハードウェアのみを起動している。各ハードモジュールを停止させる方法はGated CLOCKという方法が一般的であるが、その方法は特に問わない。

もし全モジュールが最大周波数で動作した場合４．３Wとなる。ここでこのASICのパッケージ許容電力を２．５Wとする。従って全モジュールを同時に動作させることは不可能なこととする。

図６の場合の消費電力は
CPU 266MHz 0.4W + DRC 0.2W + PCI 0.2Wの合計 0.8Wとなる。

次にPDLの処理を行う場合の説明を行う。

図７はPDLのパフォーマンスを最大に動作させるためのモジュールですべて動作させると合計４．０Wになり動作不可能となる。

図１１に上記の場合の2ページ分の連続プリントを行った場合のタイムスケジュールを記載する。この場合ＰＤＬとして重いデータとして考察する。

ＣＰＵとＦＢＥでＤｉｓｐｌａｙＬｉｓｔを生成する。次にＨＷＤＴがレンダリングしビットマップデータとなる。次にＪＢＩＧが圧縮し、ＨＤＤ等にデータを転送し、また再度そのデータを伸張しつつＰＲＣがＡＳＩＣ内部でシッピングする。ＪＢＩＧからＰＲＣへのデータ転送はＡＳＩＣ内部ダイレクト送信である。

次に図１２をもとに実際のＰＤＬ処理をどのように実現させるか記載する。

先ほど記載したように、上記のようなフルシステムで動作させることはできない。従ってＣＰＵの周波数を落とし、Ｌ２キャッシュをＯＦＦにしてパッケージの最大消費電力を以内に抑えながらも上記図７の処理が可能なようにする。

ＣＰＵの周波数を８００ＭＨｚから４００ＭＨｚまで落とし、Ｌ２キャッシュをＯＦＦにしてＦＢＥも停止させ文字のＤｉｓｐｌａｙＬｉｓｔもＣＰＵに行わせるようにする。そのようにすると４．０Ｗあった消費電力も２．５Ｗに収まる。しかしながらＰＤＬで最大ネックとなるＤｉｓｐｌａｙＬｉｓｔの生成が図７のときと比較して2倍以上に時間がかかってしまう。図１３にそのタイミングチャートを記載する。

図１３をみるとわかるようにＤＬ生成時間がＦＢＥも停止させたせいもあり、約2倍以上にのび、その１ページ分のＤＬ生成が終わってからレンダリングおよびシッピングを開始する。ただしＤＬ生成はレンダリングとシッピングと平行してパイプラインで行える。

図１４の場合はＤＬ生成とレンダリングを完全に分けた場合である。

最初にＣＰＵとＬ２を最大の８００ＭＨｚで動作させ、ＦＢＥも動作させ文字ＤＬを生成させる。これを２ページ分生成する。これで２．５Ｗになる。

次にＣＰＵを最低速度である２６６ＭＨｚまで低下させ、Ｌ２をＯＦＦにしてＨＷＤＴ、ＪＢＩＧ、ＰＲＣ等を起動させる。すると２．３Ｗまでになる。このタイムスケジュールを図１５に記載する。

図１５にそのときのタイムスケジュールを記載する。ＤＬ生成が短くなり、２ページ分のＤＬを一気に生成する。つぎにＣＰＵのパワーを落としてＨＷＤＴ、ＪＢＩＧ、ＰＲＣをパイプラインで２ページ分シッピングする。上記方法により図１２の場合より時間短縮が可能となる。もちろんＰＤＬのＤＬ生成はそのデータの重さによるため、すべてがこのケースが最適でなく、場合によっては図１２の方が短い時間で行えることを追記しておく。

なおここでＬ２のキャッシュフラッシュ時間は特に記載しない。

次に図１６をもとにコピー動作の場合を記載する。

ＳＣＣ、ＰＲＣ、ＪＢＩＧが主に必要になる。コピー動作は特にパフォーマンスを要しないが消費電力に余裕があるためＣＰＵは８００ＭＨｚで動作させＬ２はＯＦＦにしておく。それで２．５Ｗ以下になる。

次に図１７で示すようにSCCの処理が終了し、JBIGでSCCで取り込んだデータを圧縮し、圧縮後、JBIGで伸張しながらPRCで印刷を行う。

CPUは断続的にそのハードの制御を行う。

次に図１８をもとにＰＤＬとＣＯＰＹの同時動作が可能な場合を記載する。この場合はＰＤＬのパフォーマンスは極端に低下する。

ＣＰＵは２６６ＭＨｚでＬ２はＯＦＦにする。ＳＣＣは電源をＯＮにする。ここで先ほどの２ページのＰＤＬの間にＣＯＰＹが割り込みではいった場合を示す。

図１９にそのときのタイムスケジュールが記載してある。この場合ＰＤＬのＣＰＵのＤＬ生成時間が長いためコピー処理の時間はほとんど時間的にかぶってしまい、タイムラグは見えてこない。

図２０に今まで説明した同時動作やＰＤＬ優先の場合のどのフローチャートを選ぶかを記載した。

本発明の画像形成システム構成を示すブロック図。ＭＦＰの構成を示すブロック図。スキャナ部の構成示す断面図。スキャナのデータ処理構成を示すブロック図。プリンタのデータ処理構成を示すブロック図。ＭＦＰのコントローラメインＡＳＩＣの内部レイアウト図と消費電力の関係図。ＭＦＰのコントローラメインＡＳＩＣの内部レイアウト図と消費電力の関係図プリンタ部（特にモノクロプリンタ部）の構造を示す断面図。オンラインフィニッシャ部の構成を示す断面図。ＲＩＰ部の構成を示すブロック図１。ＭＦＰのコントローラのPDL JOB図ＭＦＰのコントローラメインＡＳＩＣの内部レイアウト図と消費電力の関係図ＭＦＰのコントローラのPDL JOB図ＭＦＰのコントローラメインＡＳＩＣの内部レイアウト図と消費電力の関係図ＭＦＰのコントローラのPDL JOB図ＭＦＰのコントローラメインＡＳＩＣの内部レイアウト図と消費電力の関係図ＭＦＰのコントローラのCOPY JOB図ＭＦＰのコントローラメインＡＳＩＣの内部レイアウト図と消費電力の関係図ＭＦＰのコントローラのPDL&COPY JOB図ＭＦＰのコントローラの動作フローチャート図ＭＦＰの操作部のＬＣＤ部におけるフローチャート。ＭＦＰの操作部の模式図１。ＭＦＰのコントローラメインＡＳＩＣのブロック図。

Claims

CPUを内蔵したSOC chipにおいて最大消費電力を鑑み内部ＣＰＵの周波数の逓倍率を自身が変更できる手段を有し、またＬ２（セカンダリィキャッシュ）を搭載し動的にＬ２キャッシュをＯＮ/ＯＦＦする機能をゆうし、またＯＦＦにした場合はＬ２に消費電力を殆ど０に近い状態にできる手段をゆうし、また他のハードウエアモジュールをゲーテッドクロックにより動的に停止できる手段を有する。また上記CPUの消費電力を低下させる手段、ハードウェアモジュールを停止できる手段を用いてJOB管理を行い、ある一定の消費電力量を超えないようにJOBスケジュールを行う手段を有するSOC chip。
CPUを内蔵したSOC chipにおいて最大消費電力を鑑み内部ＣＰＵの周波数の逓倍率を自身が変更できる手段を有し、またＬ２（セカンダリィキャッシュ）を搭載し動的にＬ２キャッシュをＯＮ/ＯＦＦする機能をゆうし、またＯＦＦにした場合はＬ２に消費電力を殆ど０に近い状態にできる手段をゆうし、また他のハードウエアモジュールをゲーテッドクロックにより動的に停止できる手段を有する。また上記CPUの消費電力を低下させる手段、ハードウェアモジュールを停止できる手段を用いてJOB管理を行い、ある一定の消費電力量を超えないようにJOBスケジュールを行う手段を有するASIC。