JP2007155957A - 液晶装置、液晶装置の製造方法及びプロジェクタ - Google Patents

液晶装置、液晶装置の製造方法及びプロジェクタ Download PDF

Info

Publication number
JP2007155957A
JP2007155957A JP2005348813A JP2005348813A JP2007155957A JP 2007155957 A JP2007155957 A JP 2007155957A JP 2005348813 A JP2005348813 A JP 2005348813A JP 2005348813 A JP2005348813 A JP 2005348813A JP 2007155957 A JP2007155957 A JP 2007155957A
Authority
JP
Japan
Prior art keywords
liquid crystal
pixel electrode
crystal device
conductivity
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005348813A
Other languages
English (en)
Inventor
Shuhei Yamada
周平 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005348813A priority Critical patent/JP2007155957A/ja
Publication of JP2007155957A publication Critical patent/JP2007155957A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Abstract

【課題】表示の残存が生じにくく、高い表示特性を確保することができる液晶装置、液晶装置の製造方法及びプロジェクタを提供すること
【解決手段】画素電極9の周辺部9bが10−7(Ω−1・cm−1)よりも低い導電率を有する低導電率部16bであるため、当該画素電極9の周辺部9bでは電荷の移動が起こらない。このため、画素電極9上で移動した電荷を食い止めることができ、隣接する画素領域12との間で電気的なリークが生じるのを回避することができる。これにより、表示の残存が生じにくく、高い表示特性を確保することができる。
【選択図】図4

Description

本発明は、液晶装置、液晶装置の製造方法及びプロジェクタに関する。
液晶装置は、対向して設けられた一対の基板間に液晶層が挟持された構成になっており、この一対の基板のうち液晶側の表面には、液晶層に電圧を印加する電極や、液晶分子の配向を規制する配向膜が設けられている。配向膜は、例えばポリイミドなどの有機材料やSi化合物などの無機材料から形成されている。これらの材料は、一般的に導電性が極めて低いものであることが多い。
一方で、液晶層に電圧を印加し続けると配向膜の表面にイオン性の不純物が吸着する場合がある。導電性の低い配向膜が用いられた場合、イオン性の不純物が有している電荷はほとんど移動することなく、配向膜の表面に電荷が溜まってしまうことになる。このため、当該電荷によって印加電圧を除いた後も液晶層に電界が存在し、表示が残存する、いわゆる焼き付けを起こしてしまう。
これに対して、例えば特許文献1や特許文献2には、導電性の高い材料で配向膜を形成することによって、配向膜の表面に吸着したイオン性の不純物が有している電荷を移動させることができるようにし、焼き付けを回避する技術が開示されている。
特開平6−148648号公報 特開平6−175107号公報
しかしながら、例えばアクティブマトリクス型の液晶装置において上記のような導電性の高い材料によって配向膜を形成する場合、隣接する画素間で電気的なリークが発生してしまい、表示画質の低下を招くことになる。
以上のような事情に鑑み、本発明の目的は、表示の残存が生じにくく、高い表示特性を確保することができる液晶装置、液晶装置の製造方法及びプロジェクタを提供することにある。
上記目的を達成するため、本実施形態に係る液晶装置は、対向して設けられ、それぞれ複数の画素領域が構成される一対の基板と、前記一対の基板の間に挟持される液晶層と、前記画素領域の液晶層側に設けられ、前記液晶層を構成する液晶分子の配向を規制する配向膜とを具備し、前記一対の基板のうち少なくとも一方の基板に設けられた前記配向膜について、前記画素領域の中央部が、所定の導電率よりも高い導電率を有する第1の材料からなり、前記画素領域の周縁部が、前記所定の導電率よりも低い導電率を有する第2の材料からなることを特徴とする。
本発明によれば、配向膜のうち画素領域の中央部が所定の導電率よりも高い導電率を有する第1の材料からなるので、当該画素領域の中央部で電荷の移動が可能となる。このため、配向膜表面に付着するイオン性不純物を電気的に中性にすることができ、配向膜の表面に電荷が溜まってしまうのを回避することができる。しかも、画素領域の周縁部が所定の導電率よりも低い導電率を有する第2の材料からなるので、当該画素領域の周縁部では電荷の移動が起こらない。このため、画素領域の中央部から移動してくる電荷を食い止めることができ、隣接する画素との間で電気的なリークが生じるのを回避することができる。これにより、表示の残存が生じにくく、高い表示特性を確保することができる。
また、前記一対の基板のうち一方の基板の前記画素領域に画素電極が設けられており、前記配向膜が、前記画素電極に平面的に重なる領域に設けられ前記第1の材料からなる高導電率部と、前記画素電極の周辺部に平面的に重なる領域に設けられ前記第2の材料からなる低導電率部とを有していることが好ましい。
本発明では、配向膜のうち画素電極に平面的に重なる領域、すなわち、実際に電圧が印加される領域が第1の材料からなる高導電率部であるので、配向膜に電荷が溜まるのを効率的に防ぐことができる。また、画素電極の周辺部に平面的に重なる領域が第2の材料からなる低導電率部であるので、隣接画素との間で電気的なリークが生じるのを確実に抑えることができる。
しかも、従来では一種類の材料によって配向膜を形成し画素電極に平面的に重なる部分に電流を流すことによって当該画素電極に平面的に重なる部分の導電率を向上させていたのに対して、本発明では、異なる材料(第1の材料及び第2の材料)によって配向膜を形成するので、第1の材料及び第2の材料を広い範囲で選択することができる。
例えば所定の導電率よりも格段に高い導電率を有する材料を第1の材料として選択し、所定の導電率よりも格段に低い導電率を有する材料を第2の材料として選択することによって、配向膜のうち画素領域の中央部に平面的に重なる領域と画素領域の周縁部に平面的に重なる領域との間で、導電率に大きく差をつけることができる。これにより、高導電率部においては電荷を確実に逃がすことができ、低導電率部においては画素間の電気的なリークを確実に抑えることができる。
ここで、「周縁部」と「周辺部」との違いについて説明する。例えば、「画素電極の周縁部」というと、画素電極が設けられた領域の内側において画素電極の辺に沿った部分をいうものである。また、「画素電極の周辺部」というと、画素電極が設けられた領域の外側の領域において画素電極の辺に沿った部分をいうものである。このように、「周縁部」が内側の領域を意味し、「周辺部」が外側の領域を意味するものである。以下の記載においても同様である。
また、前記一対の基板のうち一方の基板の前記画素領域に画素電極が設けられており、前記配向膜が、前記画素電極の中央部に平面的に重なる領域に設けられ前記第1の材料からなる高導電率部と、前記画素電極の周縁部及び前記画素電極の周辺部に平面的に重なる領域に設けられ前記第2の材料からなる低導電率部とを有していることが好ましい。
本発明では、配向膜の低導電率部が画素電極の周辺部のみならず画素電極の周縁部にも及んでいるので、当該低導電率部を形成する際には、例えば画素電極の端辺に正確に位置を合わせる必要は無く、位置のマージンを確保することができる。これにより、高導電率部及び低導電率部を形成する際の位置合わせが容易になる。
また、前記一対の基板のうち一方の基板の前記画素領域に画素電極が設けられており、前記配向膜が、前記画素電極の周縁部及び前記画素電極の周辺部に平面的に重なる領域に設けられ前記第2の材料からなる低導電率部と、前記画素電極及び前記低導電率部を覆うように設けられ前記第1の材料からなる高導電率部とを有していることが好ましい。
本発明では、高導電率部が画素電極及び低導電率部を覆うように設けられているので、例えばスピンコート法などの手法によって当該導電層を容易に形成することができる。
また、前記一対の基板のうち一方の基板の前記画素領域に画素電極が設けられており、前記配向膜が、前記画素電極の表面及び側面を覆うように設けられ前記第1の材料からなる高導電率部と、前記高導電率部の周辺部に設けられる前記第2の材料からなる低導電率部とを有していることが好ましい。
本発明では、高導電率部が画素電極の表面のみならず側面も覆うように設けられているので、電荷が移動する範囲が広がることになる。これにより、電荷の移動が促進され、焼き付きが一層抑制されることになる。
また、前記第1の材料が、二重結合を含む置換基を有する金属アルコラート材料であり、前記第2の材料が、二重結合を含まない置換基を有する金属アルコラート材料であることが好ましい。
本発明によれば、金属アルコラート材料に二重結合を含んだ置換基を結合させるか二重結合を含まない置換基を結合させるかによって第1の材料と第2の材料とを区別して形成することができるので、配向膜の製造が容易になる。
また、前記所定の導電率が、略10−7(Ω−1・cm−1)であることが好ましい。
ここで、所定の導電率を約10−7(Ω−1・cm−1)と定めた経緯を、図20をもとにして説明する。図20(a)及び図20(b)は、液晶装置501の構成を示したものである。図20(a)は、液晶装置501の構成を示す断面図である。図20(b)は、液晶装置501の画素電極が設けられた部分を示す図である。
これらの図に示すように、当該液晶装置501は、TFTアレイ基板510と、対向基板520とが対向し、液晶層550を挟持するように設けられている。TFTアレイ基板510には、画素電極509と、配向膜516とが設けられている。対向基板520には、共通電極521と、配向膜520とが設けられている。
画素電極509と共通電極521間で電気的リークが起こらないためには、液晶層550の比抵抗ρが1011(Ω・cm)以上であることが好ましいと知られている。本発明において問題としているリークにおいては、配向膜516及び配向膜522の膜厚dが画素電極509の一辺の長さ(画素電極が矩形の場合)dに対応し、画素電極509間の距離tが、対向する基板間の距離(配向膜516と配向膜522との間の距離)tに対応する。当該液晶装置の配向膜516及び配向膜522の膜厚dを50nm、画素電極509間の距離tを500μmとし、画素電極509の一辺の長さdが例えば10μmであり、基板間の距離tが2.5μmとした場合を考える。すると、画素電極509の一辺の長さdはdの5×10倍であり、基板間の距離tはtの1/(2×10)倍である。
また、液晶装置に設けられる画素電極間の電気的リークが起こるかどうかについては、上記関係を、隣接する画素電極間について当てはめて考えればよい。すなわち、上記場合における画素電極509と共通電極521との電気抵抗値をRとすると、画素電極509間の電気抵抗値をRが、R≦Rとなればよい。
ここで、R及びRについてそれぞれ求めると、
=2.5×10−6×(1/(10×10−12))×ρ
=5×10×10−6×(1/(5×10×10−9×10×10−6))×ρ
である。
ただし、ρは画素電極509間における比抵抗である。
いま、ρ=1011(Ω・cm)であるため、この値を代入してR≦Rからρの値を求めると、
ρ≧2.5×10となる。
これらを踏まえて、本発明では、実際に液晶装置を製造した場合、具体的数値が上の各値からずれることも考えられる。この場合であっても比抵抗ρが少なくとも2.5×10(Ω・cm)を下回ってしまうことが無いように、つまりマージン分を含めて比抵抗を10と定めている。なお、上記の導電率は比抵抗の逆数であるから、本発明の「所定の導電率」は10−7(Ω−1・cm−1)と定められる。
本発明に係る液晶装置の製造方法は、画素領域を有する一対の基板間に液晶層を具備してなる液晶装置の製造方法であって、前記一対の基板のうち一方の基板に電極を形成する工程と、前記電極が形成された前記一対の基板に配向膜を形成する工程とを具備し、前記配向膜を形成する工程が、前記画素領域の中央部に、所定の導電率よりも高い導電率を有しゾルゲル法によって作製されたゲル状の第1の材料をインクジェット法によって配置する工程と、前記画素領域の周縁部に、前記所定の導電率よりも低い導電率を有しゾルゲル法によって作製されたゲル状の第2の材料をインクジェット法によって配置する工程とを有していることを特徴とする。
本発明では、画素領域の中央部にゾルゲル法によって作製したゲル状の第1の材料をインクジェット法によって配置し、画素領域の周縁部にゾルゲル法によって作製したゲル状の第2の材料をインクジェット法によって配置する、すなわち、第1の材料と第2の材料とをインクジェット法によって塗り分けるようにしたので、配向膜の画素領域の中央部と画素領域の周縁部とが別々の材料であっても、容易に形成することができる。
また、前記第1の材料膜を形成する工程が、前記画素領域の中央部に配置されたゲル状の第1の材料を焼成する工程を有しており、前記第2の材料膜を形成する工程が、前記画素領域の周縁部に配置されたゲル状の第2の材料を焼成する工程を有していることが好ましい。
本発明では、第1の材料膜を形成する工程では、画素領域の中央部に配置されたゲル状の第1の材料を焼成する工程を有しており、第2の材料膜を形成する工程では、画素領域の周縁部に配置されたゲル状の第2の材料を焼成する工程を有しているので、第1の材料及び第2の材料のそれぞれを硬化させてから次の工程を行うことができる。これにより、配向膜の形状を安定させることができる。
また、前記電極が形成された基板に撥液膜を形成する工程を更に具備し、前記配向膜を形成する工程が、前記撥液膜のうち前記画素領域の中央部に形成された撥液膜をフォトリソグラフィ法によって除去する工程と、前記撥液膜が除去された前記画素領域の中央部に前記第1の材料膜を形成する工程と前記撥液膜のうち前記画素領域の周縁部に形成された撥液膜をフォトリソグラフィ法によって除去する工程と、前記撥液膜が除去された前記画素領域の周縁部に前記第2の材料膜を形成する工程とを有することが好ましい。
本発明では、第1の材料膜を形成する画素領域の中央部又は第2の材料を形成する画素領域の周縁部以外には撥液膜が形成されることになるので、インクジェット法によって第1の材料又は第2の材料を配置する場合には、撥液膜によってインクが弾かれることになる。これにより、当該第1の材料及び第2の材料の着弾位置の精度を高めることができる。
また、前記配向膜を形成する工程では、前記第2の材料膜を形成する工程を、前記第1の材料膜を形成する工程よりも先に行うことが好ましい。
本発明によれば、第2の材料膜を形成する工程を、第1の材料膜を形成する工程よりも先に行うので、画素領域の周縁部に配置される第2の材料が硬化した状態で第1の材料を配置することができる。このとき第2の材料が隔壁としての役割を果たすので、第1の材料を容易に形成することができる。
本発明に係るプロジェクタは、上記の液晶装置を搭載したことを特徴とする。
本発明では、表示の残存が生じにくく、高い表示特性を確保することができる液晶装置を搭載したので、表示ムラの無い高画質の画像を表示することが可能なプロジェクタを得ることができる。
[第1実施形態]
以下、図面を参照して、本発明の第1実施形態を説明する。
本実施形態では、薄膜トランジスタ(Thin Film Transistor, 以下、TFTと略記する)を画素スイッチング素子として用いたTFTアクティブマトリクス方式の液晶装置を例に挙げて説明する。
(液晶装置)
図1は、本実施形態に係る液晶装置の構成を示す図である。図1(a)は、同液晶装置の平面構成図、(b)は(a)図のH−H’線に沿う断面構成図である。
図1(a)及び図1(b)に示すように、本実施形態の液晶装置100は、TFTアレイ基板(アクティブマトリクス基板)10と、対向基板20とが平面視略矩形枠状のシール材52を介して貼り合わされ、このシール材52に囲まれた領域内に液晶50が封入された構成になっている。シール材52内周側に沿って平面視矩形枠状の周辺見切り53が形成され、この周辺見切りの内側の領域が表示領域11となっている。
画素表示領域11内には、画素領域12がマトリクス状に設けられている。当該画素領域12は、画素表示領域11の最小表示単位となる1サブ画素を構成している。シール材52の外側の領域には、データ線駆動回路101及び外部回路実装端子102がTFTアレイ基板10の1辺(図示下辺)に沿って形成されており、この1辺に隣接する2辺に沿ってそれぞれ走査線駆動回路104が形成されて周辺回路を構成している。
TFTアレイ基板10の残る1辺(図示上辺)には、表示領域11の両側の走査線駆動回路104間を接続する複数の配線105が設けられている。また、対向基板20の各角部においては、TFTアレイ基板10と対向基板20との間の電気的導通をとるための基板間導通材106が配設されている。本実施形態の液晶装置100は、透過型の液晶装置として構成され、TFTアレイ基板10側に配置された光源(図示略)からの光を変調し、対向基板20側から表示光として射出するようになっている。
図1(b)に示すように、TFTアレイ基板10の内面側(液晶層側)に、複数の画素電極9が配列形成されており、これら画素電極9を覆うように配向膜16が形成されている。対向基板20の内面側には、周辺見切り53及び遮光膜23が形成され、その上に平面ベタ状の共通電極21が形成されている。そして、共通電極21を覆うように配向膜22が形成されている。
図2は、上記の液晶装置の等価回路図である。
同図に示すように、液晶装置の表示領域11には、複数の画素領域12がマトリクス状に配置されており、これら画素領域12には、それぞれ画素電極9が配置されている。また、その画素電極9の側方にはTFT素子30が形成されている。TFT素子30は、該画素電極9への通電制御を行うスイッチング素子である。このTFT素子30のソース側にはデータ線6aが接続されている。各データ線6aには、例えばデータ線駆動素子から画像信号S1、S2、…、Snが供給されるようになっている。
また、TFT素子30のゲート側には走査線3aが接続されている。走査線3aには、例えば走査線駆動素子から所定のタイミングでパルス的に走査信号G1、G2、…、Gmが供給されるようになっている。また、TFT素子30のドレイン側には画素電極9が接続されている。
走査線3aから供給された走査信号G1、G2、…、Gmにより、スイッチング素子であるTFT素子30が一定期間だけオンにされると、データ線6aから供給された画像信号S1、S2、…、Snが、画素電極9を介して画素領域12に所定のタイミングで書き込まれるようになっている。
画素領域12に書き込まれた所定レベルの画像信号S1、S2、…、Snは、画素電極9と後述する共通電極との間に形成される液晶容量で一定期間保持される。なお、保持された画像信号S1、S2、…、Snがリークするのを防止するため、画素電極9と容量線3bとの間に蓄積容量17が形成され、液晶容量と並列に配置されている。このように、液晶に電圧信号が印加されると、印加された電圧レベルにより液晶分子の配向状態が変化する。これにより、液晶に入射した光源光が変調されて、画像光が生成されるようになっている。
図3は、液晶装置100の画素領域の平面構造を示す図である。ここでは、液晶50中から配向膜16を見たときの図を例に挙げて説明する。
同図に示すように、配向膜16は、平面形状が矩形の高導電率部16aと、当該高導電率部16aの周囲に設けられた低導電率部16bとを有している。
また、各画素電極9は略正方形に形成されており、その一辺の長さdは約10μmになっている。
高導電率部16aは、例えば置換基に共役二重結合を含む金属アルコラートから形成されており、画素電極9に平面的に重なる領域に設けられている。つまり、当該画素電極9に平面的に重なる領域が、画素領域の中央部となる。共役二重結合を含む金属アルコラートとしては、例えばポリアルキン、チオフェン・エチレン重合体、ポリピロール、ポリチオフェン、ポリフランなどが挙げられる。
高導電率部16aでは電荷の移動が可能になっており、この高導電率部16aの導電率は例えば10−7を上回る導電率になっている。なお、金属アルコラート材料中にドーパントを添加することによって導電性を上げることも可能である。ドーパントとしては、例えばヨウ素(I)、ホウ素(B)、五フッ化砒素(AsF)などが挙げられる。
低導電率部16bは、例えば置換基に共役二重結合を含まない金属アルコラートから形成されており、画素電極9の周辺部9bに設けられている。この画素電極9の周辺部9bは、同時に、画素領域12の外周に沿った部分(周縁部)になっている。つまり、当該画素電極9の周辺部9bが、「画素領域の周縁部」となる。低導電率部16bでは電荷の移動がほとんど無い状態になっている。この低導電率部16bの導電率は例えば10−7を下回る導電率になっている。
図4は、図3におけるA−A断面に沿った構成を示す図である。ここでは、液晶装置100のTFTアレイ基板10側の断面及び対向基板20側の断面を示している。
TFTアレイ基板10上の画素電極9の周辺部9bには、基板面10a及び液晶50にそれぞれ面するように低導電率部16bが設けられている。高導電率部16aは、画素電極9及び液晶50にそれぞれ面するように設けられている。また、高導電率部16aの縁と画素電極9の縁とがほぼ一致している。したがって、高導電率部16aは、画素電極9に電気的に接続された構成になっている。
一方、対向基板20側の配向膜22については全面が高導電率部になっている。電極が共通電極21であるため隣接画素間のリークの問題は無い。
なお、TFTアレイ基板10側の配向膜16と、対向基板20側の配向膜22との間の距離tは、約2.5μmになっている。
(液晶装置の製造方法)
次に、本発明の液晶装置100の製造工程について説明する。本実施形態では、大面積のマザー基板を用いて複数の液晶装置を一括して形成し、切断によって個々の液晶装置100に分離する方法を例に挙げて説明する。
液晶装置100は、対向側マザー基板及びTFTアレイ側マザー基板を形成し、両基板を貼り合せて切断することによって形成する。なお、TFTアレイ側マザー基板は、TFTアレイ基板10となる複数の矩形の表示領域を含む大判の基板であり、対向側マザー基板は、対向基板20となる複数の矩形の表示領域を含む大判の基板である。
まず、TFTアレイ側マザー基板の形成工程について説明する。
ガラスや石英等の透光性材料からなる大判の基材に走査線、データ線等の配線を形成し、画素電極9及びTFT素子30を形成する。走査線やデータ線等の配線については、例えば基材の表面全体にアルミニウム等の金属をスパッタし、これをエッチングすることによって、各表示領域に対して一括的に形成することができる。
次に、配向膜22を形成する。ここで、配向膜22を形成する工程について、図5〜図8を参照して具体的に説明する。図5〜図8は、配向膜22を形成する過程を示す図である。
まず、置換基として共役二重結合を含まない金属アルコラートを溶媒に溶解させて加水分解・縮重合を経てゾル状態にする。このゾル状態にした金属アルコラート40を、図5に示すように、例えばインクジェット法によって画素電極9の周辺部9bに塗布する。
次に、図6に示すように、画素電極9の周辺部9bに塗布された金属アルコラート40を焼成する。焼成によって溶媒が蒸発しゲル状態となり、金属アルコラート40が硬化して、低導電率部16bが形成される。
次に、置換基として共役二重結合を含んだ上述の金属アルコラートを溶媒に溶解させてゾル状態にする。必要に応じて、上述したドーパントを添加しても構わない。このゾル状態にした金属アルコラート41を、図7に示すように、例えばインクジェット法によって画素電極9上に塗布する。
次に、図8に示すように、画素電極9上に塗布された金属アルコラート41を焼成する。焼成によって溶媒が蒸発しゲル状態になり、金属アルコラート41が硬化して、高導電率部16aが形成される。
次に、このように形成した配向膜16に対してラビング処理を実行し、各表示領域の周縁部に当該表示領域を囲むようにエポキシ樹脂等からなるシール材52を矩形枠状に形成する。このシール材52は、ディスペンサ等を用いて、例えば表示領域11の角部を開始点として一筆書きで閉環状に形成される。
次に、対向側マザー基板の形成工程について簡単に説明する。
TFTアレイ側マザー基板の場合と同様に、ガラスや石英等の透光性材料からなる大判の基材の各表示領域に共通電極21を形成し、当該共通電極21上に配向膜22を形成する。配向膜22の形成方法は、上述した配向膜16の形成方法と同様の方法によって行うことができる。形成した配向膜22には、ラビング処理を実行する。
次に、上記の各工程で形成したTFTアレイ側マザー基板と対向側マザー基板とを貼り合わせる。両基板を近接させ、対向側マザー基板がTFTアレイ側マザー基板上のシール材52に接着させるようにする。TFTアレイ側マザー基板と対向側マザー基板とを貼り合わせた後には、シール材52に紫外線(UV)を照射して硬化させる。
その後、TFTアレイ側マザー基板及び対向側マザー基板にスクライブ線を形成し、当該スクライブ線に沿ってパネルを切断し、切断された各液晶パネルの洗浄を行う。そして、洗浄した各液晶パネルに例えばACFを介してフレキシブル基板を実装して、液晶装置100が完成する。
このように、本実施形態によれば、配向膜16のうち画素電極9上に、所定の導電率、例えば、10−7(Ω−1・cm−1)よりも高い導電率を有する高導電率部16aを設けたので、当該高導電率部16aで電荷の移動が可能となる。このため、配向膜16表面に付着するイオン性不純物を電気的に中性にすることができ、配向膜16の表面に電荷が溜まってしまうのを回避することができる。
しかも、画素電極9の周辺部9bに、上記の10−7(Ω−1・cm−1)よりも低い導電率を有する低導電率部16bを設けたので、当該画素電極9の周辺部9bでは電荷の移動が起こらない。このため、高導電率部16aから移動してきた電荷を食い止めることができ、隣接する画素領域12との間で電気的なリークが生じるのを回避することができる。これにより、表示の残存が生じにくく、高い表示特性を確保することができる。
また、従来では一種類の材料によって配向膜を形成し、画素電極に平面的に重なる部分に電流を流すことによって当該画素電極に平面的に重なる部分の導電率を向上させていたのに対して、本実施形態では、異なる材料によって高導電率部16a、低導電率部16bを形成するので、当該材料を広い範囲で選択することができる。したがって、材料の選択によっては導電率に大きく差をつけることも可能となる。これにより、高導電率部16aにおいては電荷を確実に逃がすことができ、低導電率部16bにおいては画素間の電気的なリークを確実に抑えることができる。
[第2実施形態]
次に、本発明の第2実施形態を説明する。第1実施形態と同様、以下の図では、各部材を認識可能な大きさとするため、縮尺を適宜変更している。本実施形態では、配向膜の製造方法が第1実施形態と異なっているため、この点を中心に説明する。また、第1実施形態と同一の構成要素については、同一の符号を付して説明する。
(液晶装置の製造方法)
本実施形態では、第1実施形態と同様、対向側マザー基板及びTFTアレイ側マザー基板を形成し、両基板を貼り合せて切断して個々の液晶装置に分離する方法を例に挙げて説明する。
まず、TFTアレイ側マザー基板の形成工程について説明する。
ガラスや石英等の透光性材料からなる大判の基材に走査線、データ線等の配線を形成し、画素電極9及びTFT素子30を形成する。
次に、配向膜16を形成する。ここで、配向膜16を形成する工程について、図9〜図13を参照して具体的に説明する。図9〜図13は、配向膜を形成する過程を示す図である。
まず、配線、画素電極9、TFT素子の形成されたTFTアレイ側マザー基板上に、例えばフッ素系のシランカップリング剤によって撥水処理をし、図9に示すように撥液膜42を形成する。
次に、図10に示すように、撥液膜42のうち画素電極9の周辺部9bに形成されている部分をフォトリソグラフィ法によって除去する。具体的な方法として、当該画素電極9の周辺部9bのパターンと同じパターンで開口部が形成されたマスクをTFTアレイ側マザー基板に被せて紫外線を照射し、紫外線の照射された部分の撥液膜42を処理液によって除去する。
次に、置換基として共役二重結合を含まない金属アルコラートを溶媒に溶解させてゾル状態にする。このゾル状態にした金属アルコラートを、図11に示すように、例えばインクジェット法によって撥液膜42が除去された画素電極9の周辺部9bに塗布し、当該金属アルコラートを焼成する。焼成によって溶媒が蒸発してゲル状態になり、金属アルコラートが硬化して、低導電率部16bが形成される。
次に、図12に示すように、画素電極9の周辺部9bの撥液膜42を除去したときと同一の手法により、撥液膜42のうち画素電極9上に形成されている部分をフォトリソグラフィ法によって除去する。
次に、置換基として共役二重結合を含んだ上述の金属アルコラートを溶媒に溶解させてゾル状態にする。このゾル状態にした金属アルコラートを、図13に示すように、例えばインクジェット法によって画素電極9上に塗布し、当該金属アルコラートを焼成する。焼成によって溶媒が蒸発してゲル状態になり、金属アルコラートが硬化して、高導電率部16aが形成される。
このように、本実施形態によれば、インクジェット法によって低導電率部16bを形成する場合に、低導電率部16bが形成される画素電極9の周辺部9b以外の領域には撥液膜42が形成されることになるので、当該ゲル状態にした金属アルコラートの着弾位置の精度を高めることができる。
[第3実施形態]
次に、本発明の第3実施形態を説明する。第1実施形態と同様、以下の図では、各部材を認識可能な大きさとするため、縮尺を適宜変更している。また、第1実施形態と同一の構成要素については、同一の符号を付してその説明を省略する。本実施形態では、配向膜の構成が第1実施形態と異なっているため、この点を中心に説明する。
図14は、本実施形態に係る液晶装置200のTFTアレイ基板210側の配向膜の平面構成を示す図である。図中、破線で囲まれた領域が画素領域である。
同図に示すように、配向膜216は、平面形状が円形の高導電率部216aと、当該高導電率部216aの周囲に設けられた低導電率部216bとを有している。
高導電率部216aは、第1実施形態と同様に、例えば置換基に共役二重結合を含む金属アルコラートから形成されており、画素電極209が設けられた領域内に収まる領域に設けられている。つまり、当該領域が、画素領域の中央部となる。当該高導電率部216aでは電荷の移動が可能になっており、この高導電率部216aの導電率は10−7(Ω−1・cm−1)を上回る導電率になっている。
低導電率部216bは、第1実施形態と同様に、例えば置換基に共役二重結合を含まない金属アルコラートから形成されており、画素電極209の周縁部209aと、画素電極209の周辺部209bとを含む領域に設けられている。この当該画素電極209の周縁部209aと画素電極209の周辺部209bとを含む領域は、同時に、画素領域の外周に沿った領域(周縁部)になっている。つまり、当該領域が「画素領域の周縁部」である。低導電率部216bでは電荷の移動がほとんど無い状態になっており、この低導電率部216bの導電率は例えば10−7(Ω−1・cm−1)を下回る導電率になっている。
図15は、図14におけるB−B断面に沿った構成を示す図である。ここでは、液晶装置200のTFTアレイ基板210側の断面及び対向基板220側の断面を示している。
同図に示すように、高導電率部216aは、画素電極209及び液晶250にそれぞれ面するように設けられている。したがって、高導電率部216aは、画素電極209に電気的に接続された構成になっている。
また、図14に示すように、対向基板220側の配向膜222については全面が高導電率部になっている。電極が共通電極221であるため隣接画素間のリークの問題は無い。
本実施形態では、配向膜216の高導電率部216aの平面形状を円形にしたので、TFTアレイ基板210と対向基板220との間に例えばマイクロレンズアレイなどを設けた場合に有効である。すなわち、当該マイクロレンズによって集光される部分の配向膜216の領域が選択的に高導電率部216aとなっているので、配向膜216の表面に溜まった電荷を効率的に移動させることができる。
[第4実施形態]
次に、本発明の第4実施形態を説明する。第1実施形態と同様、以下の図では、各部材を認識可能な大きさとするため、縮尺を適宜変更している。本実施形態では、配向膜の製造方法が第1実施形態と異なっているため、この点を中心に説明する。また、第1実施形態と同一の構成要素については、同一の符号を付して説明する。
図16は、本実施形態に係る液晶装置300の断面構成を示す図である。
図16に示すように、配向膜16の高導電率部16aは、画素領域12のうち画素電極9の中央部に配置されている。また、低導電率部16bは、画素領域12のうち画素電極9の周縁部9a及び画素電極9の周辺部9bに設けられている。
このように低導電率部16bが画素電極9の周辺部9bのみならず画素電極9の周縁部9aにも及んでいるので、当該低導電率部16bを形成する際には、例えば画素電極9の端辺に正確に位置を合わせる必要は無く、位置のマージンを確保することができる。これにより、高導電率部16a及び低導電率部16bを形成する際の位置合わせが容易になる。
[第5実施形態]
次に、本発明の第5実施形態を説明する。第1実施形態と同様、以下の図では、各部材を認識可能な大きさとするため、縮尺を適宜変更している。本実施形態では、配向膜の製造方法が第1実施形態と異なっているため、この点を中心に説明する。また、第1実施形態と同一の構成要素については、同一の符号を付して説明する。
図17は、本実施形態に係る液晶装置400の断面構成を示す図である。
図17に示すように、配向膜16の低導電率部16bは、画素領域12のうち画素電極9の周縁部9a及び画素電極9の周辺部9bに配置されている。また、高導電率部16aは、当該低導電率部16b及び画素電極9を覆うように配置されている。
このように、本実施形態では、高導電率部16aが画素電極9及び低導電率部16bを覆うように配置することによって、例えばスピンコート法などの手法によって当該高導電率部16aを容易に形成することができる。
[第6実施形態]
次に、本発明の第6実施形態を説明する。第1実施形態と同様、以下の図では、各部材を認識可能な大きさとするため、縮尺を適宜変更している。本実施形態では、配向膜の製造方法が第1実施形態と異なっているため、この点を中心に説明する。また、第1実施形態と同一の構成要素については、同一の符号を付して説明する。
図18は、本実施形態に係る液晶装置500の断面構成を示す図である。
図18に示すように、配向膜16の高導電率部16aは、画素電極9の上面9c及び側面9dを覆うように設けられている。また、低導電率部16bは、高導電率部16aの周辺部を埋めるように設けられている。
このように、本実施形態によれば、高導電率部16aが画素電極9の上面9cのみならず側面9dをも覆うように設けられているので、電荷が移動する範囲が広がることになる。これにより、電荷の移動が促進され、いわゆる焼き付きが一層抑制されることになる。
[プロジェクタ]
次に、各実施形態の液晶装置を光変調装置として用いたプロジェクタの実施形態を説明する。
図19は、投射型表示装置の一例としてのプロジェクタ302の内部の構成を概略的に示す図である。
プロジェクタ302は、光源307と、フライアイレンズ308、309と、ダイクロイックミラー310、311と、反射ミラー312、313、314と、液晶ライトバルブ315、316、317と、クロスダイクロイックプリズム318と、投射レンズ319とを主体として構成されており、例えばR(赤)、G(緑)、B(青)の異なる色毎に透過型液晶ライトバルブを備えた3板式の間欠表示型カラー液晶プロジェクタである。
光源307は、例えば白色光を射出する高圧水銀ランプ等のランプ307aと、当該ランプ307aからの光を反射するリフレクタ307bとを有している。フライアイレンズ308、309は、光源307からの光の照度分布を均一化する光学部品である。光源307側のフライアイレンズ308には複数の2次光源像を形成する働きがあり、スクリーン303側のフライアイレンズ309にはフライアイレンズ308で形成された2次光源像を重畳する働きがある。
ダイクロイックミラー310は、光源307から射出される白色光のうち、赤色光LRを透過させると共に、緑色光LG及び青色光LBを反射する光学部品である。ダイクロイックミラー311は、光源307から射出される白色光のうち、緑色光LGを反射し、青色光LBを透過する光学部品である。
液晶ライトバルブ315、316、317は、それぞれ照射された赤色光、緑色光、青色光を所定の画像信号に基づいて変調する変調素子である。液晶ライトバルブ315、316、317として、ここでは上述の液晶装置100、200、300、400、500が用いられている。当該液晶装置100、200のサイズは、例えば4.6平方センチメートル(約0.7平方インチ)程度であり、液晶ライトバルブ315、316、317として用いるのに最適な寸法に設計されている。
クロスダイクロイックプリズム318は、4つの直角プリズムが貼り合わされた光学素子である。クロスダイクロイックプリズム318の内面には、赤色光を反射する誘電体多層膜318aと、青色光を反射する誘電体多層膜318bとが十字状に形成されている。各誘電体多層膜318a、318bによって3つの色光が合成され、カラー画像を表す光(映像光)が形成されるようになっている。
投射レンズ319は、映像光をスクリーン303に向けて投射する光学部品である。
次に、上記のように構成されたプロジェクタ302の動作を説明する。
プロジェクタ302を駆動させると、ランプ307aから白色光が射出される。ランプ307aから直接射出された白色光及びリフレクタ307bで反射された白色光がコリメータレンズ307cにより平行光にされる。この平行光は、フライアイレンズ308、309によりその照度分布が均一化される。
照度分布が均一化された光は、ダイクロイックミラー310、311に到達し、赤色光、緑色光及び青色光の色光に分光される。各色光は、それぞれ反射ミラー312、313、314を介して液晶ライトバルブ315、316、317に到達し、液晶ライトバルブ315、316、317により所望のパターンに変調される。このように変調された各色光が、投射レンズ319によりスクリーン303上に投射される。
上述したプロジェクタ302のように、光源307から射出される光を、液晶装置である液晶ライトバルブ315、316、317により変調し、投射レンズ319等のレンズ部品により拡大して投射する投射型表示装置においては、液晶のわずかな配向や不純物の付着による影響が拡大されて投射表示されることになる。
これに対して、本実施形態では、表示の残存が生じにくく、高い表示特性を確保することができる液晶装置100、200、300、400、500を搭載したので、表示ムラの無い高画質の画像を表示することが可能なプロジェクタを得ることができる。
本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で適宜変更を加えることができる。
本発明の第1実施形態に係る液晶装置の全体構成を示す図である。 本実施形態に係る液晶装置の回路構成を示す図である。 本実施形態に係る液晶装置の配向膜の平面構成を示す図である。 本実施形態に係る液晶装置の断面構成を示す図である。 本実施形態に係る液晶装置の製造方法を示す工程図である。 同、工程図である。 同、工程図である。 同、工程図である。 本発明の第2実施形態に係る液晶装置の製造方法を示す工程図である。 同、工程図である。 同、工程図である。 同、工程図である。 同、工程図である。 本発明の第3実施形態に係る液晶装置の配向膜の構成を示す図である。 本実施形態に係る液晶装置の断面構成を示す図である。 本発明の第4実施形態に係る液晶装置の断面構成を示す図である。 本発明の第5実施形態に係る液晶装置の断面構成を示す図である。 本発明の第6実施形態に係る液晶装置の断面構成を示す図である。 本発明に係るプロジェクタの構成を示す図である。 液晶装置の構成を示す図である。
符号の説明
100、200、300、400、500…液晶装置 9…画素電極 9a、209a…周縁部 9b、209b…周辺部 9c…上面 9d…側面 10、210…TFTアレイ基板 16、22、216、222…配向膜 16a、22a、216a、222a…高導電率部 16b、22b、216b、222b…低導電率部 20、220…対向基板 22…配向膜 40、41…金属アルコラート 42…撥液膜 302…プロジェクタ

Claims (12)

  1. 対向して設けられ、それぞれ複数の画素領域が構成される一対の基板と、
    前記一対の基板の間に挟持される液晶層と、
    前記画素領域の液晶層側に設けられ、前記液晶層を構成する液晶分子の配向を規制する配向膜と
    を具備し、
    前記一対の基板のうち少なくとも一方の基板に設けられた前記配向膜について、
    前記画素領域の中央部が、所定の導電率よりも高い導電率を有する第1の材料からなり、
    前記画素領域の周縁部が、前記所定の導電率よりも低い導電率を有する第2の材料からなる
    ことを特徴とする液晶装置。
  2. 前記一対の基板のうち一方の基板の前記画素領域に画素電極が設けられており、
    前記配向膜が、
    前記画素電極に平面的に重なる領域に設けられ前記第1の材料からなる高導電率部と、前記画素電極の周辺部に平面的に重なる領域に設けられ前記第2の材料からなる低導電率部とを有している
    ことを特徴とする請求項1に記載の液晶装置。
  3. 前記一対の基板のうち一方の基板の前記画素領域に画素電極が設けられており、
    前記配向膜が、
    前記画素電極の中央部に平面的に重なる領域に設けられ前記第1の材料からなる高導電率部と、前記画素電極の周縁部及び前記画素電極の周辺部に平面的に重なる領域に設けられ前記第2の材料からなる低導電率部とを有している
    ことを特徴とする請求項1に記載の液晶装置。
  4. 前記一対の基板のうち一方の基板の前記画素領域に画素電極が設けられており、
    前記配向膜が、
    前記画素電極の周縁部及び前記画素電極の周辺部に平面的に重なる領域に設けられ前記第2の材料からなる低導電率部と、前記画素電極及び前記低導電率部を覆うように設けられ前記第1の材料からなる高導電率部とを有している
    ことを特徴とする請求項1に記載の液晶装置。
  5. 前記一対の基板のうち一方の基板の前記画素領域に画素電極が設けられており、
    前記配向膜が、
    前記画素電極の表面及び側面を覆うように設けられ前記第1の材料からなる高導電率部と、前記高導電率部の周辺部に設けられる前記第2の材料からなる低導電率部とを有している
    ことを特徴とする請求項1に記載の液晶装置。
  6. 前記第1の材料が、二重結合を含む置換基を有する金属アルコラート材料であり、
    前記第2の材料が、二重結合を含まない置換基を有する金属アルコラート材料である
    ことを特徴とする請求項1乃至請求項5のうちいずれか一項に記載の液晶装置。
  7. 前記所定の導電率が、略10−7(Ω−1・cm−1)であることを特徴とする請求項1乃至請求項6のうちいずれか一項に記載の液晶装置。
  8. 画素領域を有する一対の基板間に液晶層を具備してなる液晶装置の製造方法であって、
    前記一対の基板のうち一方の基板に電極を形成する工程と、
    前記電極が形成された前記一対の基板に配向膜を形成する工程と
    を具備し、
    前記配向膜を形成する工程が、
    前記画素領域の中央部に、所定の導電率よりも高い導電率を有する第1の材料をインクジェット法によって配置し、ゾルゲル法によって第1の材料膜を形成する工程と、
    前記画素領域の周縁部に、前記所定の導電率よりも低い導電率を有する第2の材料をインクジェット法によって配置し、ゾルゲル法によって第2の材料膜を形成する工程と
    を有していることを特徴とする液晶装置の製造方法。
  9. 前記第1の材料膜を形成する工程が、前記画素領域の中央部に配置されたゲル状の第1の材料を焼成する工程を有しており、
    前記第2の材料膜を形成する工程が、前記画素領域の周縁部に配置されたゲル状の第2の材料を焼成する工程を有している
    ことを特徴とする請求項8に記載の液晶装置の製造方法。
  10. 前記電極が形成された基板に撥液膜を形成する工程を更に具備し、
    前記配向膜を形成する工程が、
    前記撥液膜のうち前記画素領域の中央部に形成された撥液膜をフォトリソグラフィ法によって除去する工程と、
    前記撥液膜が除去された前記画素領域の中央部に前記第1の材料膜を形成する工程と
    前記撥液膜のうち前記画素領域の周縁部に形成された撥液膜をフォトリソグラフィ法によって除去する工程と、
    前記撥液膜が除去された前記画素領域の周縁部に前記第2の材料膜を形成する工程と
    を有することを特徴とする請求項8又は請求項9に記載の液晶装置の製造方法。
  11. 前記配向膜を形成する工程では、
    前記第2の材料膜を形成する工程を、前記第1の材料膜を形成する工程よりも先に行う
    ことを特徴とする請求項8乃至請求項10のうちいずれか一項に記載の液晶装置の製造方法。
  12. 請求項1乃至請求項7のうちいずれか一項に記載の液晶装置を搭載したことを特徴とするプロジェクタ。


JP2005348813A 2005-12-02 2005-12-02 液晶装置、液晶装置の製造方法及びプロジェクタ Withdrawn JP2007155957A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005348813A JP2007155957A (ja) 2005-12-02 2005-12-02 液晶装置、液晶装置の製造方法及びプロジェクタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005348813A JP2007155957A (ja) 2005-12-02 2005-12-02 液晶装置、液晶装置の製造方法及びプロジェクタ

Publications (1)

Publication Number Publication Date
JP2007155957A true JP2007155957A (ja) 2007-06-21

Family

ID=38240427

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005348813A Withdrawn JP2007155957A (ja) 2005-12-02 2005-12-02 液晶装置、液晶装置の製造方法及びプロジェクタ

Country Status (1)

Country Link
JP (1) JP2007155957A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011085613A (ja) * 2009-10-13 2011-04-28 Hitachi Displays Ltd 液晶表示装置
CN107357074A (zh) * 2017-07-28 2017-11-17 深圳市华星光电技术有限公司 液晶显示装置及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05173174A (ja) * 1991-12-24 1993-07-13 Matsushita Electric Ind Co Ltd 空間光変調素子
JPH06123888A (ja) * 1992-10-09 1994-05-06 Canon Inc 液晶素子

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05173174A (ja) * 1991-12-24 1993-07-13 Matsushita Electric Ind Co Ltd 空間光変調素子
JPH06123888A (ja) * 1992-10-09 1994-05-06 Canon Inc 液晶素子

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011085613A (ja) * 2009-10-13 2011-04-28 Hitachi Displays Ltd 液晶表示装置
CN107357074A (zh) * 2017-07-28 2017-11-17 深圳市华星光电技术有限公司 液晶显示装置及其制作方法
CN107357074B (zh) * 2017-07-28 2020-05-05 深圳市华星光电技术有限公司 液晶显示装置及其制作方法

Similar Documents

Publication Publication Date Title
US7924356B2 (en) Electrooptical device, electronic apparatus, and projector
US9500900B2 (en) Micro lens array substrate, electro-optical device, and electronic apparatus
US10241363B2 (en) Lens array substrate, method of manufacturing lens array substrate, electro-optical device, and electronic apparatus
JP6251955B2 (ja) 電気光学装置、電気光学装置の製造方法、及び電子機器
JP2007171858A (ja) マイクロレンズの製造方法及びマイクロレンズ基板、電気光学装置の製造方法及び電気光学装置、並びに電子機器
US20180067404A1 (en) Exposure method, exposure device for performing the method and manufacturing method of display substrate using the method
US8045106B2 (en) Substrate for liquid crystal device, electro-optic apparatus and electronic equipment
JP2016143605A (ja) 発光装置の製造方法、発光装置、及び電子機器
JP2007155957A (ja) 液晶装置、液晶装置の製造方法及びプロジェクタ
JP2012208178A (ja) 電気光学装置用基板、電気光学装置、電気光学装置の製造方法、及び電子機器
JP2008209860A (ja) マイクロレンズアレイ基板の製造方法、光変調装置の製造方法及び光変調装置
JP2006267158A (ja) マイクロレンズ基板及びその製造方法、電気光学装置及びその製造方法、並びに電子機器
JP2014142390A (ja) 電気光学装置、電気光学装置の製造方法、及び電子機器
US8741082B2 (en) Method of manufacturing an electrophoretic display device
KR101381204B1 (ko) 액정표시장치용 어레이 기판의 제조 방법
JP4736759B2 (ja) 液晶装置、液晶装置の製造方法及びプロジェクタ
JP6303283B2 (ja) 半導体装置、電気光学装置、半導体装置の製造方法、及び電子機器
JP6205836B2 (ja) 液晶装置、及び電子機器
JP2014182251A (ja) 電気光学装置、電気光学装置の製造方法、及び電子機器
JP2005107452A (ja) 液晶表示素子の製造方法、液晶表示素子、投影型表示装置および基板貼り合わせ方法
US10890799B2 (en) Liquid crystal apparatus and electronic device
JP2019060973A (ja) 液晶セルおよび液晶セルの製造方法
JP2008008939A (ja) 集光基板、電気光学装置、電子機器及びプロジェクタ
KR101574149B1 (ko) 단위 셔터, 단위 셔터를 포함하는 셔터 구조물 및 셔터 구조물을 포함하는 노광 장치
JP2007192870A (ja) 電気光学装置、電子機器及びプロジェクタ

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070405

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080710

A977 Report on retrieval

Effective date: 20101012

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101019

A761 Written withdrawal of application

Effective date: 20101206

Free format text: JAPANESE INTERMEDIATE CODE: A761