JP2008008939A - 集光基板、電気光学装置、電子機器及びプロジェクタ - Google Patents
集光基板、電気光学装置、電子機器及びプロジェクタ Download PDFInfo
- Publication number
- JP2008008939A JP2008008939A JP2006176276A JP2006176276A JP2008008939A JP 2008008939 A JP2008008939 A JP 2008008939A JP 2006176276 A JP2006176276 A JP 2006176276A JP 2006176276 A JP2006176276 A JP 2006176276A JP 2008008939 A JP2008008939 A JP 2008008939A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- recess
- electro
- light
- optical device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】小型化・高精細化の要請に応えることができると共に、画素領域の開口率及び光利用効率を飛躍的に向上させることができる集光基板、電気光学装置、電子機器及びプロジェクタを提供すること。
【解決手段】TFTアレイ基板の表面のうち画素間領域に設けられ光を画素領域内に集光可能な凹部を有するプリズム部を具備するので、画素間領域に入射する光についても画素領域内で利用することができる。これにより、光の利用効率を向上させることができる。しかも、TFTアレイ基板に設けられるデータ線、走査線がこの凹部内に設けられているので、これらデータ線、走査線をTFTアレイ基板の基板面方向のみならず、当該TFTアレイ基板の深さ方向にも配置することができる。
【選択図】図3
【解決手段】TFTアレイ基板の表面のうち画素間領域に設けられ光を画素領域内に集光可能な凹部を有するプリズム部を具備するので、画素間領域に入射する光についても画素領域内で利用することができる。これにより、光の利用効率を向上させることができる。しかも、TFTアレイ基板に設けられるデータ線、走査線がこの凹部内に設けられているので、これらデータ線、走査線をTFTアレイ基板の基板面方向のみならず、当該TFTアレイ基板の深さ方向にも配置することができる。
【選択図】図3
Description
本発明は、集光基板、電気光学装置、電子機器及びプロジェクタに関する。
例えばプロジェクタのライトバルブとして用いられる液晶装置などの電気光学装置では、TFT(Thin Film Transistor:薄膜トランジスタ)アクティブマトリクス駆動方式と呼ばれる駆動方式が採用されていることが多い。
TFTアクティブマトリクス駆動方式の液晶装置は、基板上にマトリクス状に配置された複数の画素領域が設けられており、各画素領域に対応した画素電極にはTFT素子が電気的に接続された構成になっている。このTFT素子は液晶装置の画素間領域に設けられており、同じく画素間領域に設けられた信号線と走査線と介して電気信号が供給される構成になっている。駆動時に一定の電荷を容量素子に保持させることで、安定した駆動処理が実現されている。この容量素子もまた、画素間領域に設けられている。
近年では、このようなライトバルブの小型化、高精細化が要請されていると同時に、ライトバルブの画素領域の開口率の向上及び光利用効率の向上が要請されている。
ライトバルブの小型化、高精細化については、画素間領域を狭くする手法が知られている。ただし、この場合、画素間領域を狭くすることによって、上述の信号線、走査線や容量素子を配置するスペースが十分にとれず、駆動処理が不安定になってしまう問題がある。これに対して、例えば、特許文献1には、基板上にトレンチと呼ばれる溝を形成し、当該溝中に容量電極を形成する手法が開示されている。このように、トレンチの底及び側壁に沿って容量素子を精細に形成することにより、画素間領域を広くすること無く信号線、走査線及び容量素子を効率的に配置することができる。
特開2000−98409号公報
しかしながら、上記の手法を用いた場合、容量素子が設けられる部分にのみ溝が形成されるだけであるため、画素間領域を十分に狭くすることができるまでには至っておらず、ライトバルブの飛躍的な小型化、高精細化は望めない。また、画素間領域を十分に狭くすることができないため、画素領域の開口率の向上及び光利用効率の向上についても望めない。
以上のような事情に鑑み、本発明の目的は、小型化・高精細化の要請に応えることができると共に、画素領域の開口率及び光利用効率を飛躍的に向上させることができる集光基板、電気光学装置、電子機器及びプロジェクタを提供することにある。
上記目的を達成するため、本発明に係る集光基板は、電気光学装置の素子基板として用いられる集光基板であって、複数の画素領域が設けられ、光を透過可能な基板と、前記基板の表面のうち前記画素領域の外側の領域に設けられ光を前記画素領域内に集光可能な凹部を有するプリズム部と、前記基板に前記画素領域ごとに設けられた駆動素子と、前記基板に設けられ、前記駆動素子に電気信号を供給する導電部材とを具備し、前記駆動素子の少なくとも一部及び前記導電部材の少なくとも一部のうち、少なくとも一方が前記凹部内に設けられていることを特徴とする。
本発明によれば、基板の表面のうち画素領域の外側の領域に設けられ光を画素領域内に集光可能な凹部を有するプリズム部を具備するので、画素領域の外側に入射する光が凹部によって画素領域内に集光されることになる。これにより、画素領域の外側に入射した光をも画素領域内で利用することができ、光の利用効率を向上させることができる。
しかも、基板に設けられる駆動素子の少なくとも一部及び導電部材の少なくとも一部のうち、少なくとも一方がこの凹部内に設けられているので、これら駆動素子、導電部材を基板面方向のみならず、基板の厚さ方向にも配置可能になる。基板の厚さ方向に駆動素子、導電部材を配置する分、基板面方向への広がりを抑えることが可能になるので、基板面方向のスペースが狭い場合であっても十分に配置することが可能となる。
したがって、例えば画素領域のピッチを小さくすることができ、電気光学装置の小型化・高精細化を図ることが可能になる。また、例えば画素領域自体の面積を大きくすることもでき、画素領域の開口率の向上を図ることも可能となる。さらに、画素領域のピッチを小さくすると同時に画素領域自体の面積を大きくすることも可能となるので、基板を自在に設計することができる。これにより、電気光学装置の小型化・高精細化の要請に応えることができると共に、画素領域の開口率及び光利用効率を飛躍的に向上させることができる。
本発明に係る電気光学装置は、複数の画素領域が設けられ光を透過可能な基板と、前記基板に設けられた電気光学材料とを有する電気光学装置であって、前記基板のうち前記画素領域の外側の領域に前記画素領域ごとに設けられた駆動素子と、前記基板のうち前記画素領域の外側の領域に前記駆動素子に対応して設けられた導電部材と、前記基板の前記電気光学材料側の表面のうち前記画素領域の外側の領域に設けられ光を前記画素領域内に集光可能な凹部を有するプリズム部とを具備し、前記駆動素子の少なくとも一部及び前記導電部材の少なくとも一部のうち、少なくとも一方が前記凹部内に設けられていることを特徴とする。
本発明において、電気光学装置とは、電界により物質の屈折率が変化して光の透過率を変化させる電気光学効果を有するものの他、電気エネルギーを光学エネルギーに変換するもの等も含んで総称している。具体的には、電気光学物質として液晶を用いる液晶表示装置、有機EL(Electro-Luminescence)を用いる有機EL装置、無機ELを用いる無機EL装置、電気光学物質としてプラズマ用ガスを用いるプラズマディスプレイ装置等がある。さらには、電気泳動ディスプレイ装置(EPD:Electrophoretic Display)、フィールドエミッションディスプレイ装置(FED:電界放出表示装置:Field Emission Display)等がある。
本発明によれば、基板の電気光学材料側の表面のうち画素領域の外側の領域に設けられ光を画素領域内に集光可能な凹部を有するプリズム部を具備するので、画素領域の外側に入射する光についても画素領域内で利用することができる。これにより、光の利用効率の高い電気光学装置を得ることができる。
しかも、基板に設けられる駆動素子の少なくとも一部及び導電部材の少なくとも一部のうち、少なくとも一方がこの凹部内に設けられているので、これら駆動素子、導電部材を基板面方向のみならず、基板の厚さ方向にも配置することができる。基板の厚さ方向に配置する分、基板面方向への広がりを抑えることができるので、基板面方向のスペースが狭い部分にも配置することが可能となり、画素領域の外側の領域を狭くしても駆動素子及び導電部材を配置することが可能となる。逆に、基板面方向への広がりを抑える分、基板の厚さ方向に配置することができるため、駆動素子や導電部材の設計に無理が生じることも無く、電気光学装置の安定的な駆動が可能となる。
したがって、電気光学装置の駆動の信頼性を確保しつつ、画素領域の間隔を狭くして小型化・高精細化を図ることが可能になると共に、例えば画素領域自体の面積を大きくして画素領域の開口率の向上を図ることも可能となる。
また、画素領域を狭くすると同時に画素領域自体の面積を大きくすることも可能となる。このように基板を自在に設計することで、小型化・高精細化の要請に応えることができると共に、画素領域の開口率及び光利用効率を飛躍的に向上させることができる電気光学装置を得ることができる。
また、本発明では、前記凹部の開口部側における基板面方向の断面積が、前記凹部の底部側における基板面方向の断面積よりも大きくなっていることが好ましい。
本発明によれば、凹部の開口部側における基板面方向の断面積が、凹部の底部側における基板面方向の断面積よりも大きくなっているので、凹部の側面に導電部材などを形成する際のカバレッジを良好にすることができる。
また、本発明では、前記凹部についての前記基板の厚さ方向の断面が、前記凹部の底部において鋭角になっていることが好ましい。
凹部の底部が平面又は曲面になっている場合、当該凹部の底部に入射する光の角度によっては、入射光が当該平面や曲面よって反射され入射側に戻されてしまう虞がある。これに対して、本発明によれば、凹部についての基板の厚さ方向の断面が、凹部の底部において鋭角になっているので、当該凹部の底部に入射した光が底部によって入射側に反射されないようにし、入射光をほぼ画素領域内に集光することができる。これにより、光の利用効率を向上させることができる。
また、本発明では、前記凹部の底部が中空になっていることが好ましい。
本発明によれば、凹部の底部が中空になっているので、当該凹部の底部の光屈折率を基板内部の光屈折率よりも低くすることができる。このため、基板内部から凹部の底部に入射する光を当該凹部の底部で全反射することができ、光を画素領域内に集光することができる。これにより、凹部の底部で光が吸収されるのを防ぐことができ、光の利用効率向上を図ることができる。
また、本発明では、前記導電部材が、前記凹部の底部に設けられていることが好ましい。
本発明によれば、導電部材が、凹部の底部に設けられているので、凹部内の他の領域を有効に利用することができる。例えば、凹部の底部に設けられた導電部材上に他の部材を設けることも可能になる。これにより、基板上の省スペース化を図ることができる。
また、本発明では、前記導電部材が、前記凹部の開口部を塞ぐように設けられていることが好ましい。
基板上の凹部が設けられた領域に薄膜などを設ける場合、当該薄膜が凹部内に陥没する虞がある。これに対して、本発明によれば、導電部材が、凹部の開口部を塞ぐように設けられているので、基板上の開口部が設けられた領域に薄膜などを設けても、導電部材によって支持されることになる。これにより、当該薄膜が凹部の内部に陥没するのを防ぐことができる。
また、本発明では、前記凹部内のうち前記開口部を塞ぐように設けられた導電部材と前記底部に設けられた導電部材との間が中空になっていることが好ましい。
本発明によれば、凹部内のうち開口部を塞ぐように設けられた導電部材と底部に設けられた導電部材との間が中空になっているので、基板内部から当該中空部分に入射する光はこの部分で全反射されることになる。これにより、より多くの光を利用することができるので、光の利用効率を高めることができる。
また、本発明では、前記導電部材が、光を反射可能な材料からなることが好ましい。
本発明によれば、導電部材が、光を反射可能な材料からなるので、基板内部から凹部に入射する光を確実に反射することができる。特に、基板内部から凹部の底部に入射する光は、当該凹部の底部に設けられた導電部材によって確実に画素領域側に反射されて画素領域内に集光されることになる。これにより、光の利用効率向上を図ることができる。
また、本発明では、前記駆動素子が、前記凹部に平面視で重なるように配置されていることが好ましい。
基板内部から凹部に入射する光は、当該凹部によって画素領域内に集光される。このため、基板上の凹部が設けられた領域は、基板内部からの光が到達することは無い。本発明によれば、駆動素子が、凹部に平面視で重なるように配置されている、すなわち、基板内部からの光が到達することの無い領域に配置されているので、当該駆動素子に光が照射するのを回避することができる。
また、本発明では、前記駆動素子が、薄膜トランジスタであり、前記導電部材が、前記薄膜トランジスタの信号線及び走査線のうち少なくとも一方であることが好ましい。
スイッチング素子として薄膜トランジスタを用いた電気光学装置において、薄膜トランジスタ及び当該薄膜トランジスタに接続される信号線並びに走査線は、通常、電気光学装置の画素領域の外側の領域に配置される。本発明によれば、薄膜トランジスタの一部、信号線や走査線の一部を凹部内に設けることができるので、薄膜トランジスタ、信号線、走査線の占める平面領域を小さくすることができる。これにより、小型化・高精細化の要請に応えることができると共に、画素領域の開口率及び光利用効率を飛躍的に向上させることができる。
また、本発明では、前記信号線と前記走査線とが前記画素領域の外側の領域において交差しており、前記信号線と前記走査線との交差部分に遮光部が設けられており、前記信号線の幅方向の寸法が、前記遮光部のうち前記信号線の幅方向における最大寸法よりも小さくなっていることが好ましい。
本発明によれば、信号線と前記走査線とが画素領域の外側の領域において交差しており、信号線と走査線との交差部分に遮光部が設けられており、信号線の幅方向の寸法が、遮光部のうち信号線の幅方向における最大寸法よりも小さくなっているので、その分画素領域を広げることができる。これにより、開口率を向上させることができる。
また、本発明によれば、前記信号線と前記走査線とが前記画素領域の外側の領域において交差しており、前記信号線と前記走査線との交差部分に遮光部が設けられており、前記走査線の幅方向の寸法が、前記遮光部のうち前記走査線の幅方向における最大寸法よりも小さくなっていることが好ましい。
本発明によれば、信号線と走査線とが画素領域の外側の領域において交差しており、信号線と走査線との交差部分に遮光部が設けられており、走査線の幅方向の寸法が、遮光部のうち走査線の幅方向における最大寸法よりも小さくなっているので、その分画素領域を広げることができる。これにより、開口率を向上させることができる。
特に、信号線の幅方向の寸法が遮光部のうち信号線の幅方向における最大寸法よりも小さくなっていると共に、走査線の幅方向の寸法が遮光部のうち走査線の幅方向における最大寸法よりも小さくなっている場合においては、画素領域を一層広げることができ、開口率が相乗的に向上することになる。
また、本発明では、前記画素領域が、前記基板上にマトリクス状に設けられており、前記凹部が、前記画素領域の外側の領域に格子状に設けられており、前記信号線が、前記凹部の格子の一方向に延在するように前記凹部内に設けられており、前記走査線が、前記凹部の格子の他方向に延在し前記凹部の格子の交差部分で前記信号線と交差するように前記凹部内に設けられており、前記薄膜トランジスタが半導体層を有し、当該半導体層が前記凹部の格子の交差部分に平面視で重なるように配置されていることが好ましい。
本発明によれば、画素領域が基板上にマトリクス状に設けられており、凹部が画素領域の外側の領域に格子状に設けられており、信号線が凹部の格子の一方向に延在するように凹部内に設けられており、走査線が凹部の格子の他方向に延在し凹部の格子の交差部分で信号線と交差するように凹部内に設けられており、薄膜トランジスタが半導体層を有し、当該半導体層が凹部の格子の交差部分に平面視で重なるように配置されているので、半導体層が信号線、走査線及び凹部によって3重に覆われることになる。これにより、基板内部から半導体層に光が入射するのを一層確実に防ぐことができる。しかも、半導体層が設けられる凹部の格子の交差部分で信号線と走査線とが交差するように設けられているので、半導体層と信号線又は走査線との間に接続部分を配置しやすく、また、当該接続部分を省スペースで配置することができる。
また、本発明では、前記導電部材が、前記駆動素子に接続される容量素子の容量電極を含んでおり、前記容量電極の少なくとも一部と、前記信号線及び前記走査線の少なくとも一部とが絶縁層を介して前記凹部内に設けられており、前記凹部内では、前記容量電極が前記信号線及び前記走査線の少なくとも一部に沿うように配置されていることが好ましい。
本発明によれば、導電部材が駆動素子に接続される容量素子の容量電極を含んでおり、容量電極の少なくとも一部と、信号線及び走査線の少なくとも一部とが絶縁層を介して凹部内に設けられているので、容量電極の表面積を減少させること無く当該容量電極を設けるスペースを省略することができる。また、凹部内では容量電極が信号線及び走査線の少なくとも一部に沿うように配置されているので、画素領域の外側の領域、特に、画素領域の間の領域などの狭い領域内であっても容量電極と配線とを互いに接触させることなく配置することが可能となる。
また、本発明では、前記駆動素子に接続される容量素子の容量電極が設けられており、前記容量電極が、前記凹部の開口部と前記半導体層との間に配置されており、前記容量電極と前記半導体層とが平面視で少なくとも一部が重なるように設けられていることが好ましい。
本発明によれば、駆動素子に接続される容量素子の容量電極が設けられており、容量電極が、凹部の開口部と半導体層との間に配置されており、容量電極と半導体層とが平面視で少なくとも一部が重なるように設けられているので、凹部、信号線、走査線及び容量電極によって半導体層が4重に覆われているので、当該半導体層に光が照射されるのを確実に防ぐことができる。
また、本発明では、前記導電部材がアルミニウムを主体として構成されていることが好ましい。
アルミニウムは、導電性が高く、光反射率の高い材料である。本発明によれば、導電部材がこのようなアルミニウムを主体として構成されているので、電気信号の伝達の信頼性が高く、光の利用効率の高い電気光学装置を得ることができる。
本発明に係る電子機器は、上記の電気光学装置を備えたことを特徴とする。
本発明によれば、小型化・高精細化の要請に応えることができると共に、画素領域の開口率及び光利用効率を飛躍的に向上させることができる電気光学装置を備えたので、安定した表示が可能であり、表示特性の良好な表示部を有する電子機器を得ることができる。
本発明に係るプロジェクタは、上記の電気光学装置を備えたことを特徴とする。
本発明によれば、小型化・高精細化の要請に応えることができると共に、画素領域の開口率及び光利用効率を飛躍的に向上させることができる電気光学装置を備えたので、明るく高コントラストな画像を表示可能なプロジェクタを得ることができる。
[第1実施形態]
以下、図面を参照して、本発明の第1実施形態を説明する。
以下、図面を参照して、本発明の第1実施形態を説明する。
本実施形態では、薄膜トランジスタ(Thin Film Transistor, 以下、TFTと略記する)を画素スイッチング素子として用いたTFTアクティブマトリクス方式の液晶装置を例に挙げて説明する。
(液晶装置)
図1は、本実施形態に係る液晶装置の構成を示す図である。図1(a)は、同液晶装置の平面構成図、図1(b)は図1(a)のH−H’線に沿う断面構成図である。
図1は、本実施形態に係る液晶装置の構成を示す図である。図1(a)は、同液晶装置の平面構成図、図1(b)は図1(a)のH−H’線に沿う断面構成図である。
図1(a)及び図1(b)に示すように、本実施形態の液晶装置100は、TFTアレイ基板(アクティブマトリクス基板)10と、対向基板25とが平面視略矩形枠状のシール材42を介して貼り合わされ、このシール材42に囲まれた領域内に液晶層50が封入された構成になっている。液晶層50としては、例えば正の誘電率異方性を有する液晶材料が用いられている。シール材42の一部(図中下辺側)に液晶注入口45が形成されており、当該液晶注入口45を塞ぐように封止材44が形成されている。シール材42内周側に沿って平面視矩形枠状の周辺見切り43が形成され、この周辺見切りの内側の領域が表示領域11となっている。
表示領域11内には、画素領域12がマトリクス状に設けられている。当該画素領域12は、画素表示領域11の最小表示単位となる1画素を構成している。シール材42の外側の領域には、データ線駆動回路101及び外部回路実装端子102がTFTアレイ基板10の1辺(図示下辺)に沿って形成されており、この1辺に隣接する2辺に沿ってそれぞれ走査線駆動回路104が形成されて周辺回路を構成している。
TFTアレイ基板10の残る1辺(図示上辺)には、表示領域11の両側の走査線駆動回路104間を接続する複数の配線105が設けられている。また、対向基板25の各角部においては、TFTアレイ基板10と対向基板25との間の電気的導通をとるための基板間導通材106が配設されている。本実施形態の液晶装置100は、透過型の液晶装置として構成され、TFTアレイ基板10側に配置された光源(図示略)からの光を変調し、対向基板25側から画像光として射出するようになっている。
図1(b)に示すように、TFTアレイ基板10は、例えば石英(光屈折率1.46)やガラス(光屈折率1.5)などの光透過可能な材料からなる矩形の基板である。TFTアレイ基板10の内面側(液晶層側)には、複数の画素電極9が配列形成されており、これら画素電極9を覆うように配向膜16が形成されている。対向基板25の内面側には、周辺見切り43及び遮光膜23が形成され、その上に平面ベタ状の共通電極26が形成されている。そして、共通電極26を覆うように配向膜22が形成されている。更に、TFTアレイ基板10の外面側(液晶層とは反対側)には、偏光板48が貼り付けられている。
図2は、上記の液晶装置の等価回路図である。
同図に示すように、液晶装置の表示領域11には、複数の画素領域12がマトリクス状に配置されており、これら画素領域12には、それぞれ画素電極9が配置されている。また、その画素電極9の側方にはTFT素子30が形成されている。TFT素子30は、該画素電極9への通電制御を行うスイッチング素子である。このTFT素子30のソース側にはデータ線6が接続されている。各データ線6には、例えばデータ線駆動素子から画像信号S1、S2、…、Snが供給されるようになっている。
TFT素子30のゲート側には走査線3が接続されている。走査線3には、例えば走査線駆動素子から所定のタイミングでパルス的に走査信号G1、G2、…、Gmが供給されるようになっている。また、TFT素子30のドレイン側には画素電極9が接続されている。
走査線3から供給された走査信号G1、G2、…、Gmにより、スイッチング素子であるTFT素子30が一定期間だけオンにされると、データ線6から供給された画像信号S1、S2、…、Snが、画素電極9を介して画素領域12に所定のタイミングで書き込まれるようになっている。
画素領域12に書き込まれた所定レベルの画像信号S1、S2、…、Snは、画素電極9と後述する共通電極との間に形成される液晶容量で一定期間保持される。なお、保持された画像信号S1、S2、…、Snがリークするのを防止するため、画素電極9と容量線4bとの間に容量素子17が形成され、液晶容量と並列に配置されている。このように、液晶に電圧信号が印加されると、印加された電圧レベルにより液晶分子の配向状態が変化する。これにより、液晶に入射した光源光が変調されて、画像光が生成されるようになっている。
次に、本実施形態における液晶装置のうち、TFTアレイ基板側の画素部における構成について、図3、図4を参照して説明する。図3は、データ線、走査線、画素電極などが形成されたTFTアレイ基板10の平面図である。図3においては、図中縦方向がTFTアレイ基板10の短手方向を示しており、図中横方向がTFTアレイ基板10の長手方向を示している。図4は、図3におけるA1−A6断面に沿った構成を示す図である。
図3に示すように、TFTアレイ基板10の画素領域12には、複数の画素電極9が設けられている。ここで、以下の各実施形態において、「画素領域」については画素電極9が設けられた領域をいうものとする。画素電極9は、画素領域12に平面視で重なる領域に矩形に設けられており、例えばITO(Indium Tin Oxide)などの透明な導電材料によって形成されている。
各画素電極9の外側の領域のうち、画素電極9の間の領域(画素間領域)14には、図示しない遮光膜が設けられており、当該遮光膜が設けられた領域には凹部10a(輪郭を破線で示す)が設けられている。凹部10aは、図3に示すように、画素間領域14内を縦方向及び横方向に延在するように格子状に設けられた溝であり、各画素領域12の角部間(4つの画素領域12の角部が接する領域)では、縦方向に延在する凹部10aと横方向に延在する凹部10aとが交差している。
図4に示すように、凹部10aは、開口部10bから底部10cにかけて、徐々に幅(延在方向に直交する方向の寸法)が狭くなっていく形状に設けられている。すなわち、凹部10aは、開口部10b側における基板面方向の断面積が底部10c側における基板面方向の断面積よりも大きくなっている。ここでは、凹部10aの形状が断面二等辺三角形に設けられており、底部10cが二等辺三角形の頂角(鋭角)になっている。
図3中縦方向に延在する凹部10a内には、データ線6が設けられている。データ線6は、導電率及び光反射率の高い金属、例えばCu、Al、Ag、Au、Ni、Crなどの金属によって形成することが好ましく、中でも光反射率の高いAlやAgによって形成することがより好ましい。データ線6は、当該凹部10aに沿って延在している。
図4に示すように、データ線6は、凹部10aの開口部10bに当該開口部10bを塞ぐように設けられており、同時に、凹部10aの底部10cに中空部分10dを形成するように設けられている。データ線6の上面6aは、TFTアレイ基板10の表面10eと面一状態になっている。データ線6の下面6bは、凹部10aの開口部10bと底部10cとの間に位置している。
図3に示すように、凹部10a内から各画素領域12の左上角部側にデータ線6が突出している部分がある(接続電極6c)。接続電極6cは、各画素領域12の図中左上角部に平面視で重なるように設けられている。この接続電極6cは、図4に示すように、凹部10a内からはみ出してTFTアレイ基板10の表面10e上に設けられている。
図3中横方向に延在する凹部10a内には、走査線3が設けられている。走査線3は、データ線6と同様に、導電率及び光反射率の高い金属、例えばCu、Al、Ag、Au、Ni、Crなどの金属によって形成されており、当該横方向の凹部10aに沿って延在している。
図4に示すように、走査線3は、データ線6と同様、凹部10aの開口部10bに当該開口部10bを塞ぐように設けられており、同時に、凹部10aの底部10cに中空部分10dを形成するように設けられている。走査線3の上面3aは、TFTアレイ基板10の表面10eと面一状態になっている。走査線3の下面3bは、凹部10aの開口部10bと底部10cとの間に位置している。
凹部10aは、上述のようにデータ線6及び走査線3を配置する部分として設けられていると共に、プリズム素子としての機能も有している。
図4に示すように、TFTアレイ基板10側から入射した光L1、L2は、縦方向に延在する凹部10aによって反射され、画素領域12(図3参照)側に集光される。また、TFTアレイ基板10側から入射した光L3、L4は、横方向に延在する凹部10aの中空部分10d又は走査線3によって反射され、画素領域12(図3参照)側に集光される。このように、凹部10aは、光を画素領域12に集光するプリズム部40を構成している。
図3中縦方向に延在する凹部10aと横方向に延在する凹部10aとの交差部分には、容量素子17と、半導体層18と、ゲート電極19とが設けられている。
容量素子17は、図3に示すように、データ線6に沿って縦方向に延在するように設けられている。容量素子17の幅は、データ線6及び縦方向に延在する凹部10aの幅よりも広くなっており、容量素子17がデータ線6及び縦方向の凹部10aから幅方向にはみ出すように設けられている。
図4に示すように、容量素子17は、データ線6の上方に絶縁層20を介して配置されており、一対の容量電極17a、17bが絶縁層17cを挟持した構成になっている。容量電極17a、17bは、例えばTi、Mo、Cr、W、Ta、Pdなどの金属によって薄膜状に形成されている。絶縁層17cは、例えばSiO2などの絶縁材料によって形成されている。
半導体層18は、例えばシリコンなどの半導体からなる矩形の薄膜であり、図3に示すように、縦方向に延在する凹部10aと横方向に延在する凹部10aとの交差部分に平面視で重なるように配置されている。ここでは、半導体層18の中央部が交差部分に平面視で重なるように配置されている。
図4に示すように、半導体層18の上面18aは、例えばシリコン酸化物(SiO2)などのゲート絶縁層21によって覆われている。
ゲート電極19は、走査線3と同様例えばCu、Al、Ag、Au、Ni、Crなどの金属によって形成されており、図3に示すように、横方向に延在する凹部10aに沿うように設けられている。このゲート電極19は、走査線3及び横方向に延在する凹部10aの幅よりも広い幅を有し、平面視で走査線3及び横方向に延在する凹部10aからはみ出すように設けられていると共に、半導体層18の中心部分を横切るように配置されている。
図4に示すように、ゲート電極19は、ゲート絶縁層21上に重なるように配置されており、ゲート電極19の図中横方向の両端部は、走査線3に接続されている。
半導体層18には、図3に示すように、チャネル領域1aと、高濃度ソース領域1bと、高濃度ドレイン領域1cと、低濃度ソース領域1dと、低濃度ドレイン領域1eとが形成されている。チャネル領域1aは、図3に示すように、半導体層18のうちゲート電極19に平面視で重なる位置(図3中上下方向中央部)に配置されている。
高濃度ソース領域1bは、図3及び図4に示すように、ソースコンタクトホール65を介して接続電極6cに接続されており、データ線6に電気的に接続されている。高濃度ドレイン領域1cは、図3及び図4及び図5に示すように、画素コンタクトホール63を介して画素電極9に接続されていると共に、容量コンタクトホール64を介して容量電極17bに接続されており、容量素子17に電気的に接続されている。
低濃度ソース領域1dは、チャネル領域1aと高濃度ソース領域1bとの間の領域に設けられている。また、低濃度ドレイン領域1eは、チャネル領域1aと高濃度ドレイン領域1cとの間の領域に設けられている。このように、半導体層18、ゲート電極19、ゲート絶縁層21とによってLDD構造のTFT素子30を構成している。
(液晶装置の製造方法)
次に、本発明の液晶装置100の製造工程について説明する。本実施形態では、大面積のマザー基板を用いて複数の液晶装置を一括して形成し、切断することによって個々の液晶装置100に分離する方法を例に挙げて説明する。
次に、本発明の液晶装置100の製造工程について説明する。本実施形態では、大面積のマザー基板を用いて複数の液晶装置を一括して形成し、切断することによって個々の液晶装置100に分離する方法を例に挙げて説明する。
液晶装置100は、対向側マザー基板及びTFTアレイ側マザー基板をまず形成し、両基板を貼り合せて切断することによって形成する。なお、TFTアレイ側マザー基板は、TFTアレイ基板10となる複数の矩形の表示領域を含む大判の基板であり、対向側マザー基板は、対向基板25となる複数の矩形の表示領域を含む大判の基板である。
TFTアレイ側マザー基板の形成工程について説明する。
まず、ガラスや石英等の透光性材料からなる大判の基材(TFTアレイ基板10)に凹部10aを形成する。
図5及び図6を参照して具体的に説明する。例えばOFPRシリーズ(東京応化製)や、AZシリーズ(クラリアント製)などのレジストを用いて、例えばスピンコートやスプレーコートなどの手法により、3μm程度の均一な厚さのレジスト層70をTFTアレイ基板10上に形成する。このレジスト層70にマスク71を配置して所定時間露光して露光を行う。マスク71は、TFTアレイ基板10の凹部10aを形成する位置に開口部71aを有している。露光されたレジスト層70に現像処理を行うと、レジスト層70には、図5に示すように、当該レジスト層70を貫通する溝70aが形成される。
次に、溝70aを有するレジスト層70が形成された状態で、CF、C4F8、CHF3などのフッ化系ガスをエッチャントとして、このTFTアレイ基板10をドライエッチングする。ドライエッチングに際しては、ポンプなどの排気装置を有するチャンバ内にレジスト層70が形成されたTFTアレイ基板10を収容しておく。
この状態で、当該TFTアレイ基板10の周囲の圧力を0.133Pa〜数百Paに減圧し、このチャンバ内に、エッチャントであるCF、C4F8、CHF3などの混合ガスを例えば30sccm程度投入する。チャンバ内に設けた電極に例えば13.56MHz程度の高周波をかけ、エッチャントの混合ガスを励起状態(例えば、ラジカル状態)にし、反応性ガスによりTFTアレイ基板10のドライエッチングを行う。この結果、図6に示すように、レジスト層70の形状が、TFTアレイ基板10に転写され、TFTアレイ基板10に凹部10aが形成される。
このとき、凹部10aの壁面の傾斜角度は、TFTアレイ基板10の基板温度に依存することが本発明者らによって確認されている。例えば、基板温度を156℃にした場合には傾斜角度は99°になり、基板温度を46℃にした場合には傾斜角度は85°になり、基板温度を9℃にした場合には傾斜角度は78°になる。
これは、凹部10aの壁面に炭素とフッ素との反応によるフロロカーボンが付着し、壁面を保護することに起因するものである。したがって、TFTアレイ基板10の基板温度を設定することにより、壁面に付着するフロロカーボンの量を調節し、凹部10aの壁面の傾斜角度を所望の角度に傾斜させることが可能である。
次に、図7に示すように、TFTアレイ基板10の凹部10a内にデータ線6及び走査線3を形成すると共に、接続電極6cを形成する。データ線6及び走査線3については、例えば、Cu、Al、Ag、Au、Ni、Crなどの金属粒子を溶媒に分散させた機能液を凹部10a内に流し込み、当該溶媒を蒸発させることによってデータ線6及び走査線3を形成することができる。凹部10aの底部10cが鋭角になっているので、機能液を凹部10a内に流し込んだとき、溶媒及び金属粒子が凹部10aの底部10cまで行き渡りにくくなる。この結果、凹部10aの底部10cに中空部分10dが形成されることになる。
次に、図8に示すように、TFTアレイ基板10の表面10e及びデータ線6及び走査線3を覆うように絶縁層20を形成する。
絶縁層20を形成したら、当該絶縁層20上に容量素子17を形成する。この工程については、図9〜図12を参照して具体的に説明する。まず、図9に示すように、絶縁層20上に、例えばTi、Mo、Cr、W、Ta、Pdなどの金属膜74を形成し、金属膜74上のうち凹部10aに平面視で重なる位置に保護層75を形成する。次に、この保護層75が形成された状態で、金属膜74をエッチングする。このときのエッチングについては、上述したドライエッチングと同様の方法でも良いし、ウエットエッチングを行っても良い。このエッチング後保護層75を除去すると、図10に示すように、保護層75で覆われていた領域に容量電極17aが形成される。
続いて、図11に示すように、容量電極17a上に絶縁層17cを形成する。絶縁層17cを形成したら、図12に示すように、この絶縁層17cの表面に容量電極17aと同一の材料、例えばTi、Mo、Cr、W、Ta、Pdなどによって容量電極17bを形成する。容量電極17bの形成については、容量電極17aの形成と同様に行う。すなわち、金属膜を形成し、当該金属膜をエッチングすることによって容量電極17bを形成する。
TFTアレイ基板10に凹部10a、データ線6、走査線3及び容量素子17を形成したら、コンタクトホール64、65を形成し、当該コンタクトホール64、65に接続されるようにTFT素子30を形成する。TFT素子30形成後、ゲート電極19を形成し、ゲート電極19と走査線3とを接続する。また、コンタクトホール63を形成し、当該コンタクトホール63に接続されるように画素電極9を形成する。そして、画素電極9を形成したTFTアレイ基板10の表面に配向膜16を形成し、配向膜16上にシール材42を形成する。
次に、対向側マザー基板の形成工程について簡単に説明する。
TFTアレイ側マザー基板の場合と同様に、ガラスや石英等の透光性材料からなる大判の基材(対向基板10)の各表示領域に共通電極26を形成し、当該共通電極26上に配向膜22を形成する。
次に、上記の各工程で形成したTFTアレイ側マザー基板と対向側マザー基板とを貼り合わせる。両基板を近接させ、対向側マザー基板がTFTアレイ側マザー基板上のシール材42に接着させるようにする。TFTアレイ側マザー基板と対向側マザー基板とを貼り合わせた後には、シール材42に紫外線(UV)を照射して硬化させる。
その後、TFTアレイ側マザー基板及び対向側マザー基板にスクライブ線を形成し、当該スクライブ線に沿ってパネルを切断し、切断された各液晶パネルの洗浄を行う。そして、洗浄した各液晶パネルに液晶を封入し、例えばACFを介してフレキシブル基板を実装して、液晶装置100が完成する。
本実施形態によれば、TFTアレイ基板10の表面10eのうち画素間領域14に設けられ光を画素領域12内に集光可能な凹部10aを有するプリズム部40を具備するので、画素間領域14に入射する光についても画素領域12内で利用することができる。これにより、光の利用効率を向上させることができる。
しかも、TFTアレイ基板10に設けられるデータ線6、走査線3がこの凹部10a内に設けられているので、これらデータ線6、走査線3をTFTアレイ基板10の基板面方向のみならず、当該TFTアレイ基板10の深さ方向にも配置することができる。TFTアレイ基板10の深さ方向に配置する分、基板面方向への広がりを抑えることができるので、基板面方向のスペースが狭い部分にも十分にこれらの配線を配置することが可能となり、画素間領域14を狭くしてもデータ線6、走査線3を十分に配置することができる。
したがって、例えば画素領域12の間隔を狭くして小型化・高精細化を図ることが可能になると共に、例えば画素領域12自体の面積を大きくして画素領域12の開口率の向上を図ることも可能となる。また、画素領域12を狭くすると同時に画素領域12自体の面積を大きくすることも可能となる。このようにTFTアレイ基板10を自在に設計することで、小型化・高精細化の要請に応えることができると共に、画素領域12の開口率及び光利用効率を飛躍的に向上させることができる。
また、本実施形態によれば、凹部10aの底部10cが中空部分10dになっているので、当該底部10cの光屈折率をTFTアレイ基板10内部の光屈折率よりも低くすることができる。このため、TFTアレイ基板10内部から凹部10aの底部10cに入射する光を当該底部10cで全反射することができ、光を画素領域12内に集光することができる。これにより、光の利用効率向上を図ることができる。
また、半導体層18が凹部10aの交差部分に平面視で重なるように配置されているので、半導体層18が凹部10aによって十分に覆われることになる。これにより、TFTアレイ基板10内部から半導体層18に光が入射するのを一層確実に防ぐことができる。しかも、半導体層18が設けられる凹部10aの交差部分でデータ線6と走査線3とが交差するように設けられているので、半導体層18とデータ線6又は走査線3との接続部分を省スペースで配置することができる。
また、容量電極17a、17bが凹部10aの開口部10bと半導体層18との間に配置されており、容量電極17a、17bと半導体層18とが平面視で少なくとも一部が重なるように設けられているので、半導体層18に向けて入射する光の一部を当該容量電極17a、17bによって遮ることができる。これにより、半導体層18に光が照射されるのを防ぐことができる。
[第2実施形態]
次に、本発明に係る第2実施形態を説明する。第1実施形態と同様、以下の図では、各部材を認識可能な大きさとするため、縮尺を適宜変更している。本実施形態では、凹部が縦横の一方(本実施形態では縦)のみに設けられており、データ線のみが凹部の内部に設けられている点で第1実施形態と異なっているため、この点を中心に説明する。
次に、本発明に係る第2実施形態を説明する。第1実施形態と同様、以下の図では、各部材を認識可能な大きさとするため、縮尺を適宜変更している。本実施形態では、凹部が縦横の一方(本実施形態では縦)のみに設けられており、データ線のみが凹部の内部に設けられている点で第1実施形態と異なっているため、この点を中心に説明する。
図13は、本実施形態における液晶装置200のTFTアレイ基板210の平面図である。図13においては、第1実施形態と同様、図中縦方向がTFTアレイ基板の短手方向を示しており、図中横方向がTFTアレイ基板の長手方向を示している。図14は、図13のC−C断面に沿った構成を示す図である。
図13に示すように、画素間領域214には、図示しない遮光膜が設けられており、当該遮光膜が設けられた領域には、図中縦方向に延在する凹部210a(輪郭を破線で示す)がストライプ状に設けられている。本実施形態では、凹部210aが図13中縦方向のみに設けられており、横方向には設けられていない。凹部210aは、図14に示すように、断面が二等辺三角形になっている。また、第1実施形態と同様に、この凹部210aは光を反射して画素領域212(図13参照)に集光するプリズム部240を構成している。
また、画素間領域214には、図中縦方向にデータ線206が延在しており、図中横方向に走査線203が延在している。データ線206と走査線203とは、画素領域12の角部間において平面視で交差しており、その交差部分に平面視で重なるように容量素子217及びTFT素子230が設けられている。
データ線206は、凹部210aに沿うように当該凹部210a内に設けられており、図14に示すように、上面206aがTFTアレイ基板210の表面210eと面一状態になっている。また、データ線206の下面206bは、凹部210aの開口部210bと底部210cとの間に位置している。データ線206の下面206bと凹部210aの底部210cとの間は中空部分210dになっている。
容量素子217は、図13に示すように、データ線206の延在方向に沿って配置されている。容量素子217の幅は、データ線206の幅よりも広くなっており、容量素子217がデータ線206から幅方向にはみ出した状態になっている。また、容量電極217aの一部が画素領域212の右下角部に向けて突出している(突出部217d)。
図14に示すように、容量素子217は、容量電極217a、217bが絶縁層217cを挟持する構成になっており、データ線206の上方(液晶層250側)に配置されている。容量素子217には、容量電極217a、217b及び絶縁層217cを貫通する貫通孔217eが設けられている。
走査線203は、図13に示すように、画素間領域214の横方向に延在するように設けられており、データ線206と交差する部分がゲート電極203bになっている。したがって、ゲート電極203bが走査線203の一部になっている。また、図14に示すように、走査線203は、TFTアレイ基板210の表面210eに対して上方に配置されている。
TFT素子230は、第1実施形態同様に、LDD構造を有しており、図14に示すように、半導体層262とゲート絶縁層267とゲート電極203bとを主体として構成されている。半導体層262及びゲート絶縁層267は、図13に示すように、画素間領域214において画素領域212の角部間を含んだ領域に平面視逆L字型に設けられており、画素領域212の角部(図中右下)、データ線206の一部及び突出部217dの一部に平面視で重なるように配置されている。半導体層262の図中上下方向の中央部がゲート電極203bに平面視で重なるように配置されている。また、TFT素子230は、図14に示すように、半導体層262上にゲート絶縁層267が設けられ、当該ゲート絶縁層267上にゲート電極203bが設けられた構成になっている。
半導体層262には、図13及び図14に示すように、チャネル領域201aと、高濃度ソース領域201bと、高濃度ドレイン領域201cと、低濃度ソース領域201dと、低濃度ドレイン領域201eとが形成されている。
チャネル領域201aは、図13に示すように、半導体層262のうちゲート電極203bに平面的に重なる位置(図13中上下方向中央部)に配置されている。
高濃度ソース領域201bは、図13に示すように、半導体層262のうちデータ線6に平面的に重なる位置(図13中下側)に配置されている。図14に示すように、容量素子217に設けられた貫通孔217eを貫通するソースコンタクトホール265を介してデータ線206に直接接続されている。したがって、第1実施形態とは異なり、本実施形態では高濃度ソース領域201bが画素領域212に平面的に重ならないようになっており、その分画素領域212の開口率を確保することができるようになっている。
高濃度ドレイン領域201cは、図13に示すように、半導体層262のうち突出部217dに平面視で重なる位置(図13中上側)に配置されている。また、高濃度ドレイン領域201cは、図14に示すように、画素コンタクトホール263を介して画素電極209に接続されていると共に容量コンタクトホール264を介して突出部217dに接続されており、画素電極209及び容量素子217の両方に電気的に接続されている。
低濃度ソース領域201dは、チャネル領域201aと高濃度ソース領域201bとの間の領域に設けられている。また、低濃度ドレイン領域201eは、チャネル領域201aと高濃度ドレイン領域201cとの間の領域に設けられている。
本実施形態のように、TFTアレイ基板210のうち短手方向にのみ凹部210aを設け、長手方向に凹部210aを設けない構成であっても、第1実施形態と同様の効果を得ることができる。加えて、本実施形態の構成であれば、ゲート電極203bを走査線203の一部とすることができるので、ゲート電極203bの形成が容易になる。
また、本実施形態によれば、半導体層262の高濃度ソース領域201bがデータ線206に平面的に重なるように配置され、かつ、データ線206に直接接続されているので、当該高濃度ソース領域201bとデータ線206とを接続する接続部を特に設ける必要がない。このため、画素領域212上に開口部を広く設けることができ、開口率の向上を図ることができる。
[第3実施形態]
次に、本発明に係る第3実施形態を説明する。第1実施形態と同様、以下の図では、各部材を認識可能な大きさとするため、縮尺を適宜変更している。本実施形態では、TFT素子の半導体層の構成が第1実施形態と異なっているため、この点を中心に説明する。
次に、本発明に係る第3実施形態を説明する。第1実施形態と同様、以下の図では、各部材を認識可能な大きさとするため、縮尺を適宜変更している。本実施形態では、TFT素子の半導体層の構成が第1実施形態と異なっているため、この点を中心に説明する。
図15は、本実施形態における液晶装置300のTFTアレイ基板310の平面図である。図15においては、第1実施形態と同様、図中縦方向がTFTアレイ基板の短手方向を示しており、図中横方向がTFTアレイ基板の長手方向を示している。図16は、図15におけるD−D断面に沿った構成を示す図である。
図15に示すように、画素間領域314には、遮光膜315が設けられており、この遮光膜315が設けられた領域には凹部310aが形成されている。なお、図15では、ところどころ遮光膜315を取り除いた状態で示している。遮光膜315は、図15中縦方向の幅と横方向の幅がほぼ等しくなるように設けられている。
凹部310aは、図15に示すように、画素間領域314内を縦方向及び横方向に延在するように格子状に設けられており、各画素領域312の角部間では、縦方向に延在する凹部310aと横方向に延在する凹部310aとが交差している。図16に示すように、凹部310aの断面は、二等辺三角形に形成されている。図16では、縦方向に延在する凹部310aについて示されているが、横方向に延在する凹部310aについても、同様の形状になっている。第1実施形態と同様、凹部310aは、TFTアレイ基板310内からの光を画素領域312内へと集光するプリズム部340を構成している。
画素間領域314には、凹部310aの他、容量素子317、データ線306、走査線303、TFT素子330が設けられている。このうち、データ線306及び走査線303は、凹部310a内に設けられている。データ線306と走査線303とは、凹部310aの交差部分において交差している。データ線306は、画素領域312の右上角部側に突出した突出部306cを有している。
図16に示すように、データ線306は、上面306aがTFTアレイ基板310の表面310eと面一状態になるように形成されており、下面306bが凹部310aの開口部310bと底部310cとの間に位置している。データ線306の下面306bと凹部310aの底部310cとの間は中空部分310dになっている。
図示を省略するが、凹部310a内の走査線303についても、データ線306と同様に上面がTFTアレイ基板310の表面310eと面一状態になっており、下面が凹部310aの開口部310bと底部310cとの間に位置している。走査線303の下面と凹部310aの底部との間についても中空部分になっている。
容量素子317は、図15に示すように、データ線306の延在方向に沿って配置されている。容量素子317の幅はデータ線306の幅よりも広くなっており、容量素子317がデータ線306から幅方向にはみ出した状態になっている。
図16に示すように、容量素子317は、容量電極317a、317bが絶縁層317cを挟持する構成になっており、データ線306の上方(液晶層350側)に配置されている。また、図15に示すように、容量電極317aの一部が画素領域312の左下角部側に突出している(突出部317d)。
図16に示すように、データ線306と走査線303との交差領域には、走査線303の延在方向にゲート電極303bが設けられている。ゲート電極303bは、TFTアレイ基板310の基板面に対して上方(液晶層350側)に設けられており、両端が走査線303に接続されている。
TFT素子330は、図16に示すように、半導体層342と絶縁層347とゲート電極303bを主体として構成されている。半導体層342及び絶縁層347の平面構成としては、図15に示すように、データ線306と走査線303とが交差する交差部分に平面視で重なるように配置されており、画素領域312の角部に平面視で重なる領域を含むように平面視八角形に形成されている。
具体的には、画素領域312の角部と半導体層342とが平面視で重なる領域が三角形になるように配置されている。半導体層342は、半導体層342の中央部が、ゲート電極303bに平面視で重なるように設けられている。半導体層342を覆う遮光膜315の最大幅W1とデータ線306、走査線303の幅W2との間には、W1×0.8>W2の関係が成り立っている。
半導体層342には、図15に示すように、チャネル領域301aと、高濃度ソース領域301bと、高濃度ドレイン領域301cと、低濃度ソース領域301dと、低濃度ドレイン領域301eとが形成されている。チャネル領域301aは、半導体層342のうちゲート電極303bに平面視で重なる位置に配置されている。高濃度ソース領域301bは、ソースコンタクトホール345を介して突出部306cに接続されている。高濃度ドレイン領域301cは、画素コンタクトホール343を介して画素電極309に接続されていると共に、容量コンタクトホール344を介して容量素子317の突出部317dに接続されている。低濃度ソース領域301dは、チャネル領域301aと高濃度ソース領域301bとの間の領域に設けられている。また、低濃度ドレイン領域301eは、チャネル領域301aと高濃度ドレイン領域301cとの間の領域に設けられている。
本実施形態では、半導体層342の形状を八角形にすることによって、半導体層342と画素領域312とが平面視で重なる領域の面積を最小限に抑えつつ、半導体層342を覆う遮光膜315の最大幅W1をデータ線306、走査線303の幅W2よりも大きくすることが可能となる。これにより、画素領域312の開口率を一層向上させることができる。
また、本実施形態では、半導体層342を覆う遮光膜315の最大幅W1とデータ線306、走査線303の幅W2との間に、W1×0.8>W2の関係が成り立つように凹部310a、遮光膜315、データ線306、走査線303を形成することによって、データ線306、走査線303及び容量素子317の占めるスペースを狭くすることが可能となり、画素領域312の開口率を向上させることができる。
[第4実施形態]
次に、本発明に係る第4実施形態を説明する。第1実施形態と同様、以下の図では、各部材を認識可能な大きさとするため、縮尺を適宜変更している。本実施形態では、TFTアレイ素子の半導体層の構成が第1実施形態と異なっているため、この点を中心に説明する。
次に、本発明に係る第4実施形態を説明する。第1実施形態と同様、以下の図では、各部材を認識可能な大きさとするため、縮尺を適宜変更している。本実施形態では、TFTアレイ素子の半導体層の構成が第1実施形態と異なっているため、この点を中心に説明する。
図17は、本実施形態における液晶装置400のTFTアレイ基板410の平面図である。当該図17においては、第1実施形態と同様、図中縦方向がTFTアレイ基板410の短手方向を示しており、図中横方向がTFTアレイ基板410の長手方向を示している。図18は、図17におけるF1−F7断面に沿った構成を示す図である。
図17に示すように、画素領域412の間の領域である画素間領域414には、図示しない遮光膜が設けられており、この遮光膜が設けられた領域には凹部410aが形成されている。凹部410aは、図17に示すように、画素間領域414内を縦方向及び横方向に格子状に設けられている。
図17に示すように、縦方向に延在する凹部410a内には、当該凹部410aに沿って延在するデータ線406が設けられている。データ線406は、図18に示すように、上面406aがTFTアレイ基板410の表面410eと面一状態になるように形成されており、下面406bが凹部410aの開口部410bと底部410cとの間に位置している。データ線406の下面406bと凹部410aの底部410cとの間は中空部分410dになっている。
また、図示を省略するが、横方向に延在する凹部410a内の走査線403についても、データ線406と同様に上面がTFTアレイ基板410の表面410eと面一状態になっており、下面が凹部410aの開口部410bと底部410cとの間に位置している。走査線403の下面と凹部410aの底部との間についても中空部分になっている。
縦横に延在する凹部410aの交差部分には、容量素子417及びTFT素子430が設けられている。
容量素子417は、図18に示すように、容量電極417a、417bが絶縁層417cを挟持する構成になっている。容量素子417には、容量電極417a、417b及び絶縁層417cを貫通する貫通孔417eが設けられている。
TFT素子430は、図18に示すように、半導体層462と絶縁層467とゲート電極403bとを主体として構成されている。半導体層462は、図17に示すように、画素間領域414において画素領域412の角部間を含んだ領域にU字状に設けられている。具体的には、半導体層462の図中上側が開いた状態で配置されている。この半導体層462は、データ線406、画素領域412、容量素子417の一部に平面視で重なるように設けられている。
絶縁層467は、半導体層462上に設けられたゲート絶縁層である。図18に示すように、この絶縁層467上にゲート電極403bが配置されている。ゲート電極403bは、半導体層462の中央部及び容量素子417の一部を跨ぐように設けられており、図17中左右方向の両端部が走査線403に接続されている。
半導体層462には、図17及び図18に示すように、チャネル領域401aと、高濃度ソース領域401bと、高濃度ドレイン領域401cと、低濃度ソース領域401dと、低濃度ドレイン領域401eとが形成されている。チャネル領域401aは、半導体層462のうちゲート電極403bに平面視で重なる位置に配置されている。高濃度ソース領域401bは、データ線406に平面視で重なる位置に配置されており、ソースコンタクトホール465を介してデータ線406に直接接続されている。高濃度ドレイン領域401cは、画素コンタクトホール463を介して画素電極409に接続されている。同時に、高濃度ドレイン領域401cは、容量コンタクトホール464を介して容量素子417に電気的に接続されている。低濃度ソース領域401dは、チャネル領域401aと高濃度ソース領域401bとの間の領域に設けられている。また、低濃度ドレイン領域401eは、チャネル領域401aと高濃度ドレイン領域401cとの間の領域に設けられている。
本実施形態では、半導体層462の形状をU字型にすることによって、半導体層462と画素領域412とが平面視で重なる領域の面積を最小限に抑えることが可能となる。これにより、画素領域412の開口率を一層向上させることができる。
また、本実施形態では、半導体素子462の高濃度ソース領域401bがデータ線406に平面視で重なるように配置され、かつ、データ線406に直接接続されているので、当該高濃度ソース領域401bとデータ線406とを接続する接続部を特に設ける必要がない。このため、画素領域412上に開口部を広く設けることができ、開口率の一層の向上を図ることができる。
[第5実施形態]
次に、本発明の第5実施形態を説明する。第1実施形態と同様、以下の図では、各部材を認識可能な大きさとするため、縮尺を適宜変更している。本実施形態では、TFTアレイ素子のデータ線及び走査線の断面構成が第1実施形態〜第4実施形態と異なっており、他の構成は同様であるため、構成の異なる点を中心に説明する。
次に、本発明の第5実施形態を説明する。第1実施形態と同様、以下の図では、各部材を認識可能な大きさとするため、縮尺を適宜変更している。本実施形態では、TFTアレイ素子のデータ線及び走査線の断面構成が第1実施形態〜第4実施形態と異なっており、他の構成は同様であるため、構成の異なる点を中心に説明する。
図19は、本実施形態における液晶装置500のTFTアレイ基板510の断面図である。同図に示すように、TFTアレイ基板510に設けられた凹部510a内には、データ線506(上側データ線506A及び下側データ線506B)が中空部分510dを形成するように設けられている。上側データ線506A、506Bは、光を反射可能な材料、例えばアルミニウムなどの金属からなり、上側データ線506Aと下側データ線506Bとは電気的に接続されている。
凹部510aの開口部510b側に位置する上側データ線506Aは、開口部510bを塞ぐように設けられている。上側データ線506Aの上面506aはTFTアレイ基板510の表面510eと面一状態になっていると共に、下面506bは凹部510aの開口部510bと底部510cとの間に位置している。凹部510aの底部510c側に位置する下側データ線506Bは、上面506cが中空部分510dを挟んで上側データ線506Aの下面506bに対向しており、凹部510aの底部510cを埋めるように設けられている。なお、図示を省略するが、走査線についても、上記のデータ線506と同様の構成になっている。
上記のように凹部510a内にデータ線506を形成する際には、TFTアレイ基板510に凹部510aを形成した後に、スパッタリング法によってデータ線506を形成する。スパッタリング法によってデータ線506を形成する場合、図20に示すように、凹部510aの底部510cに導電膜570が形成されると共に、開口部510b側の側面にも導電膜571が付着していく。
この結果、底部510cが導電膜570によって完全に埋まるより先に、凹部510aの開口部510bが側面に付着した導電膜571によって閉ざされてしまう。すると、これ以上は底部510cに導電膜570が堆積せずに、専ら凹部510aの開口部510b側に導電膜571が堆積することになり、導電膜570と導電膜571との間に中空部分510dが形成されることになる。このようにして、上記の上側データ線506A及び下側データ線506Bを形成する。
本実施形態によれば、光を反射可能な材料からなる下側データ線506Bが凹部510aの底部510cに設けられているので、図19に示すように、TFTアレイ基板510内部から凹部510aの底部510cに入射する光L5を当該凹部510aの底部510cで確実に画素領域側へ反射することができ、光を画素領域内に集光することができる。これにより、光の利用効率向上を図ることができる。
また、本実施形態では、上側データ線506Aが凹部510aの開口部510bに設けられており、開口部510bが上側データ線506Aによって塞がれている状態になっているので、TFTアレイ基板510上の開口部510b上に絶縁層などを設けても、当該絶縁層が凹部510aの内部に陥没するのを防ぐことができる。
また、本実施形態では、凹部510aの開口部510bに設けられた上側データ線506Aと底部510cに設けられた下側データ線506Bとの間が中空部分510dになっているので、図19に示すように、TFTアレイ基板510内部から中空部分510dに入射する光L6をこの部分で全反射することができる。これにより、光の利用効率を図ることができる。
[プロジェクタ]
次に、各実施形態の液晶装置を光変調装置として用いたプロジェクタの実施形態を説明する。
次に、各実施形態の液晶装置を光変調装置として用いたプロジェクタの実施形態を説明する。
図21は、投射型表示装置の一例としてのプロジェクタ1102の内部の構成を概略的に示す図である。
プロジェクタ1102は、光源1107と、フライアイレンズ1108、1109と、ダイクロイックミラー1110、1111と、反射ミラー1112、1113、1114と、液晶ライトバルブ1115、1116、1117と、クロスダイクロイックプリズム1118と、投射レンズ1119とを主体として構成されており、例えばR(赤)、G(緑)、B(青)の異なる色毎に透過型液晶ライトバルブを備えたカラー液晶プロジェクタである。
光源1107は、例えば白色光を射出する高圧水銀ランプ等のランプ1107aと、当該ランプ1107aからの光を反射するリフレクタ1107bとを有している。フライアイレンズ1108、1109は、光源1107からの光の照度分布を均一化する光学部品である。光源1107側のフライアイレンズ1108には複数の2次光源像を形成する働きがあり、スクリーン1103側のフライアイレンズ1109にはフライアイレンズ1108で形成された2次光源像を重畳する働きがある。
ダイクロイックミラー1110は、光源1107から射出される白色光のうち、赤色光LRを透過させると共に、緑色光LG及び青色光LBを反射する光学部品である。ダイクロイックミラー1111は、光源1107から射出される白色光のうち、緑色光LGを反射し、青色光LBを透過する光学部品である。
液晶ライトバルブ1115、1116、1117は、それぞれ照射された赤色光、緑色光、青色光を所定の画像信号に基づいて変調する変調素子である。液晶ライトバルブ1115、1116、1117として、ここでは上述の液晶装置100〜1000が用いられている。
クロスダイクロイックプリズム1118は、4つの直角プリズムが貼り合わされた光学素子である。クロスダイクロイックプリズム1118の内面には、赤色光を反射する誘電体多層膜1118aと、青色光を反射する誘電体多層膜1118bとが十字状に形成されている。各誘電体多層膜1118a、1118bによって3つの色光が合成され、カラー画像を表す光(映像光)が形成されるようになっている。
投射レンズ1119は、映像光をスクリーン1103に向けて投射する光学部品である。
次に、上記のように構成されたプロジェクタ1102の動作を説明する。
プロジェクタ1102を駆動させると、ランプ1107aから白色光が射出される。ランプ1107aから直接射出された白色光及びリフレクタ1107bで反射された白色光がコリメータレンズ1107cにより平行光にされる。この平行光は、フライアイレンズ1108、1109によりその照度分布が均一化される。
照度分布が均一化された光は、ダイクロイックミラー1110、1111に到達し、赤色光、緑色光及び青色光の色光に分光される。各色光は、それぞれ反射ミラー1112、1113、1114を介して液晶ライトバルブ1115、1116、1117に到達し、液晶ライトバルブ1115、1116、1117により所望のパターンに変調される。このように変調された各色光が、投射レンズ1119によりスクリーン1103上に投射される。
このように、本実施形態によれば、小型化・高精細化の要請に応えることができると共に、画素領域の開口率及び光利用効率を飛躍的に向上させることができる液晶装置100〜500を備えているので、明るく、コントラストの高い表示が可能なプロジェクタ1102を得ることができる。
[電子機器]
次に、本発明に係る電子機器について、携帯電話を例に挙げて説明する。
次に、本発明に係る電子機器について、携帯電話を例に挙げて説明する。
図22は、携帯電話1200の全体構成を示す斜視図である。
携帯電話1200は、筺体1201、複数の操作ボタンが設けられた操作部1202、画像や動画、文字等を表示する表示部1203を有する。表示部1203には、本発明に係る液晶装置100〜1000が搭載される。
このように、小型化・高精細化の要請に応えることができると共に、画素領域の開口率及び光利用効率を飛躍的に向上させることができる液晶装置100〜500を備えているので、明るく、コントラストの高い表示部を有する電子機器(携帯電話)1200を得ることができる。
本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で適宜変更を加えることができる。
上記各実施形態では、TFTアレイ基板の凹部内にデータ線及び走査線が中空部分を形成するように設けられた例について説明したが、これに限られることは無い。例えば、図23(a)に示すように、TFTアレイ基板610に設けられた凹部610aを全て埋めるようにデータ線606又は走査線603が設けられていても良い。この場合、凹部610aの開口部610bが塞がれると共に底部610cが埋められることになる。したがって、例えばデータ線606、走査線603を光反射可能な材料によって形成した場合、凹部610aで光を確実に画素領域側へ反射することができる。また、開口部610bが埋められているので、凹部610a上に絶縁膜などを形成する際には、当該絶縁膜が凹部610aに陥没するのを回避することができるという利点もある。
また、図23(b)に示すように、TFTアレイ基板710の凹部710a内に、容量素子717とデータ線706(走査線703)とが設けられた構成であっても良い。図23(b)に示す構成では、凹部710aが断面二等辺三角形に形成されており、容量素子717の容量電極717aが凹部710aの側壁上に設けられており、絶縁層710cを挟んで内側に容量電極717bが設けられている。容量電極717bの内側には、絶縁層780を挟んでデータ線706(走査線703)が設けられている。
このようにすれば、容量素子717を設けるスペースを省略することができ、一層小型化・高精細化を図ることが可能となる。また、光反射可能な材料を用いて容量電極717aを形成することにより、凹部710aに入射した光を確実に反射することができ、光の利用効率向上につながることになる。
また、上記各実施形態では、凹部の断面形状が二等辺三角形である例について説明したが、これに限られることは無い。例えば、図24(a)〜(s)に示すように、凹部の形状を適宜設計することができる。これにより、TFTアレイ基板の材質や液晶装置の用途、構成に応じて柔軟な設計が可能となる。
3…走査線 6…データ線 6b…接続電極 10…TFTアレイ基板 10a…凹部10d…中空部分 10c…中空部分 12…画素領域 14…画素間領域 17…容量素子 18…半導体層 19…ゲート電極 20…絶縁層 30…TFT素子 40…プリズム部 100〜500…液晶装置 1102…プロジェクタ 1200…携帯電話
Claims (19)
- 電気光学装置の素子基板として用いられる集光基板であって、
複数の画素領域が設けられ、光を透過可能な基板と、
前記基板の表面のうち前記画素領域の外側の領域に設けられ光を前記画素領域内に集光可能な凹部を有するプリズム部と、
前記基板に前記画素領域ごとに設けられた駆動素子と、
前記基板に設けられ、前記駆動素子に電気信号を供給する導電部材と
を具備し、
前記駆動素子の少なくとも一部及び前記導電部材の少なくとも一部のうち、少なくとも一方が前記凹部内に設けられている
ことを特徴とする集光基板。 - 複数の画素領域が設けられ光を透過可能な基板と、前記基板に設けられた電気光学材料とを有する電気光学装置であって、
前記基板の前記電気光学材料側の表面のうち前記画素領域の外側の領域に設けられ光を前記画素領域内に集光可能な凹部を有するプリズム部と、
前記基板に前記画素領域ごとに設けられた駆動素子と、
前記基板に設けられ、前記駆動素子に電気信号を供給する導電部材と
を具備し、
前記駆動素子の少なくとも一部及び前記導電部材の少なくとも一部のうち、少なくとも一方が前記凹部内に設けられている
ことを特徴とする電気光学装置。 - 前記凹部の開口部側における基板面方向の断面積が、前記凹部の底部側における基板面方向の断面積よりも大きくなっている
ことを特徴とする請求項2に記載の電気光学装置。 - 前記凹部についての前記基板の厚さ方向の断面が、前記凹部の底部において鋭角になっている
ことを特徴とする請求項2又は請求項3に記載の電気光学装置。 - 前記凹部の底部が、中空になっている
ことを特徴とする請求項2乃至請求項4のうちいずれか一項に記載の電気光学装置。 - 前記導電部材が、前記凹部の底部に設けられている
ことを特徴とする請求項2乃至請求項4のうちいずれか一項に記載の電気光学装置。 - 前記導電部材が、前記凹部の開口部を塞ぐように設けられている
ことを特徴とする請求項2乃至請求項6に記載の電気光学装置。 - 前記導電部材が、前記凹部の開口部を塞ぐように設けられていると共に前記凹部の底部に設けられており、
前記凹部内のうち前記開口部を塞ぐように設けられた導電部材と前記底部に設けられた導電部材との間が中空になっている
ことを特徴とする請求項2乃至請求項4のうちいずれか一項に記載の電気光学装置。 - 前記導電部材が、光を反射可能な材料からなる
ことを特徴とする請求項5乃至請求項8のうちいずれか一項に記載の電気光学装置。 - 前記駆動素子が、前記凹部に平面視で重なるように配置されている
ことを特徴とする請求項2乃至請求項9のうちいずれか一項に記載の電気光学装置。 - 前記駆動素子が、薄膜トランジスタであり、
前記導電部材が、前記薄膜トランジスタの信号線及び走査線のうち少なくとも一方である
ことを特徴とする請求項2乃至請求項10のうちいずれか一項に記載の電気光学装置。 - 前記信号線と前記走査線とが前記画素領域の外側の領域において交差しており、
前記信号線と前記走査線との交差部分に遮光部が設けられており、
前記信号線の幅方向の寸法が、前記遮光部のうち前記信号線の幅方向における最大寸法よりも小さくなっている
ことを特徴とする請求項11に記載の電気光学装置。 - 前記信号線と前記走査線とが前記画素領域の外側の領域において交差しており、
前記信号線と前記走査線との交差部分に遮光部が設けられており、
前記走査線の幅方向の寸法が、前記遮光部のうち前記走査線の幅方向における最大寸法よりも小さくなっている
ことを特徴とする請求項11又は請求項12に記載の電気光学装置。 - 前記画素領域が、前記基板上にマトリクス状に設けられており、
前記凹部が、前記画素領域の外側の領域に格子状に設けられており、
前記信号線が、前記凹部の格子の一方向に延在するように前記凹部内に設けられており、
前記走査線が、前記凹部の格子の他方向に延在し前記凹部の格子の交差部分で前記信号線と交差するように前記凹部内に設けられており、
前記薄膜トランジスタが半導体層を有し、当該半導体層が前記凹部の格子の交差部分に平面視で重なるように配置されている
ことを特徴とする請求項11乃至請求項13のうちいずれか一項に記載の電気光学装置。 - 前記導電部材が、前記駆動素子に接続される容量素子の容量電極を含んでおり、
前記容量電極の少なくとも一部と、前記信号線及び前記走査線の少なくとも一部とが絶縁層を介して前記凹部内に設けられており、
前記凹部内では、前記容量電極が前記信号線及び前記走査線の少なくとも一部に沿うように配置されている
ことを特徴とする請求項14に記載の電気光学装置。 - 前記駆動素子に接続される容量素子の容量電極が設けられており、
前記容量電極が、前記凹部の開口部と前記半導体層との間に配置されており、
前記容量電極と前記半導体層とが平面視で少なくとも一部が重なるように設けられている
ことを特徴とする請求項14に記載の電気光学装置。 - 前記導電部材がアルミニウムを主体として構成されている
ことを特徴とする請求項2乃至請求項16のうちいずれか一項に記載の電気光学装置。 - 請求項2乃至請求項17のうちいずれか一項に記載の電気光学装置を備えたことを特徴とする電子機器。
- 請求項2乃至請求項17のうちいずれか一項に記載の電気光学装置を備えたことを特徴とするプロジェクタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006176276A JP2008008939A (ja) | 2006-06-27 | 2006-06-27 | 集光基板、電気光学装置、電子機器及びプロジェクタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006176276A JP2008008939A (ja) | 2006-06-27 | 2006-06-27 | 集光基板、電気光学装置、電子機器及びプロジェクタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008008939A true JP2008008939A (ja) | 2008-01-17 |
Family
ID=39067250
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006176276A Withdrawn JP2008008939A (ja) | 2006-06-27 | 2006-06-27 | 集光基板、電気光学装置、電子機器及びプロジェクタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008008939A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102103289A (zh) * | 2009-12-16 | 2011-06-22 | 精工爱普生株式会社 | 电光装置及电子设备 |
JP2012203203A (ja) * | 2011-03-25 | 2012-10-22 | Seiko Epson Corp | 液晶装置及びプロジェクター |
-
2006
- 2006-06-27 JP JP2006176276A patent/JP2008008939A/ja not_active Withdrawn
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102103289A (zh) * | 2009-12-16 | 2011-06-22 | 精工爱普生株式会社 | 电光装置及电子设备 |
JP2011128292A (ja) * | 2009-12-16 | 2011-06-30 | Seiko Epson Corp | 電気光学装置及び電子機器 |
US8860054B2 (en) | 2009-12-16 | 2014-10-14 | Seiko Epson Corporation | Electrooptical device and electronic apparatus |
CN102103289B (zh) * | 2009-12-16 | 2015-09-16 | 精工爱普生株式会社 | 电光装置及电子设备 |
JP2012203203A (ja) * | 2011-03-25 | 2012-10-22 | Seiko Epson Corp | 液晶装置及びプロジェクター |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4702067B2 (ja) | 電気光学装置、電子機器及びプロジェクタ | |
JP4925030B2 (ja) | 液晶表示装置及びその製造方法 | |
US9983334B2 (en) | Micro lens array substrate, electro-optical device, and electronic apparatus | |
US10241363B2 (en) | Lens array substrate, method of manufacturing lens array substrate, electro-optical device, and electronic apparatus | |
JP5145635B2 (ja) | 液晶装置、及び投射型表示装置 | |
KR100698000B1 (ko) | 반도체 장치용 기판 및 그 제조 방법, 전기 광학 장치용기판, 전기 광학 장치 및 전자 기기 | |
TW201128598A (en) | Electrooptical device and electronic apparatus | |
KR100314717B1 (ko) | 반사형 액정 소자, 그의 제조 방법 및 프로젝션 표시 장치 | |
JP3437944B2 (ja) | 液晶ライトバルブおよび投射型液晶表示装置 | |
JP2014102268A (ja) | マイクロレンズアレイ基板、電気光学装置、および電子機器 | |
JP2008008939A (ja) | 集光基板、電気光学装置、電子機器及びプロジェクタ | |
JP5003108B2 (ja) | 電気光学装置、電気光学装置の製造方法、及び電子機器 | |
JP6414256B2 (ja) | マイクロレンズアレイ基板、マイクロレンズアレイ基板の製造方法、電気光学装置、および電子機器 | |
JP2007192870A (ja) | 電気光学装置、電子機器及びプロジェクタ | |
JP2004317728A (ja) | アライメントマーク付き基板及びその製造方法並びに電気光学装置用基板及び電気光学装置 | |
JP2016080809A (ja) | 電気光学装置、電気光学装置の製造方法、電子機器 | |
JP4400088B2 (ja) | 電気光学装置用基板及びその製造方法並びに電気光学装置 | |
KR100995581B1 (ko) | 컬러필터기판, 이를 갖는 액정표시장치 및 이의 제조방법 | |
JP2008032855A (ja) | 液晶表示装置 | |
JP2023144370A (ja) | 電気光学装置、および電子機器 | |
JP4147996B2 (ja) | 電気光学装置及びその製造方法 | |
JP2006030830A (ja) | 半導体装置用基板、半導体装置用基板の製造方法及び製造装置、並びに電気光学装置 | |
JP4867685B2 (ja) | 電気光学装置、及び電子機器 | |
JP2003131591A (ja) | 電気光学装置、投射型表示装置、および電気光学装置の製造方法 | |
JP2004228195A (ja) | 電気光学基板、電気光学装置、電気光学基板の製造方法、電気光学装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20090901 |