JP2007150174A - 半導体装置のマーク形成方法 - Google Patents

半導体装置のマーク形成方法 Download PDF

Info

Publication number
JP2007150174A
JP2007150174A JP2005345612A JP2005345612A JP2007150174A JP 2007150174 A JP2007150174 A JP 2007150174A JP 2005345612 A JP2005345612 A JP 2005345612A JP 2005345612 A JP2005345612 A JP 2005345612A JP 2007150174 A JP2007150174 A JP 2007150174A
Authority
JP
Japan
Prior art keywords
silicon substrate
silicon
recess
mark
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005345612A
Other languages
English (en)
Other versions
JP2007150174A5 (ja
Inventor
Osamu Kuwabara
治 桑原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2005345612A priority Critical patent/JP2007150174A/ja
Publication of JP2007150174A publication Critical patent/JP2007150174A/ja
Publication of JP2007150174A5 publication Critical patent/JP2007150174A5/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】 シリコン基板の下面にレーザ照射によるレーザ加工により凹部からなるマークを形成したとき、シリコン基板の下面に不要物が形成されても、シリコン基板の凹部以外の下面を平坦化することができるようにする。
【解決手段】 シリコン基板1の下面に、レーザ照射によるレーザ加工を行うことにより、凹部22からなる文字等のマークを形成する。この場合、凹部22の深さをマーク(例えば、文字)として認識し得る程度の深さ1〜10μmあるいはそれ以上にすると、凹部22の縁部にバリ23が形成され、シリコン溶融物が飛散して凹部22の周囲におけるシリコン基板1の下面にシリコン屑24が付着する。そこで、次に、シリコン基板1の下面にシリコン溶解可能なフッ酸等の溶液を均等に吹き付けてウェットエッチングを行なうと、バリ23及びシリコン屑24が除去され、シリコン基板1の凹部22以外の下面が平坦化される。
【選択図】 図4

Description

この発明は半導体装置のマーク形成方法に関する。
従来の半導体装置のマーク形成方法には、シリコン基板上に設けられたシリコン酸化膜に、YAGレーザを照射するレーザ加工によりレーザ照射部を溶融、蒸発させて、凹部からなるマークを形成する方法がある(例えば、特許文献1参照)。
特開平4−123417号公報
しかしながら、上記従来の半導体装置のマーク形成方法では、シリコン基板上に設けられたシリコン酸化膜に凹部からなるマークを形成するため、このマークを有する半導体装置をフェースダウン状態で実装すると、マークが見えなくなってしまう。そこで、シリコン基板の下面にレーザ照射によるレーザ加工により凹部からなるマークを形成することが考えられる。
しかしながら、シリコン基板の下面にレーザ照射によるレーザ加工により凹部からなるマークを形成した場合には、レーザ照射部を溶融、蒸発させて凹部を形成するため、凹部の深さをマーク(例えば、文字)として認識し得る程度の深さ1〜10μmあるいはそれ以上にすると、凹部の縁部に深さの1/2程度以上の高さのバリが形成され、また、レーザ照射時のエネルギーによりシリコン溶融物が飛散して凹部の周囲におけるシリコン基板の下面にシリコン屑が付着してしまう。
ところで、半導体装置を製造する場合、一般的に、ウエハ状態のシリコン基板に対して加工を行い、ダイシング前にシリコン基板の下面をダイシング用の粘着テープに貼り付け、ダイシングにより個々の半導体装置に切断し、この後、半導体装置を粘着テープから剥がしている。このとき、シリコン基板の下面に形成されたマーク用の凹部の縁部にバリが形成され、凹部の周囲におけるシリコン基板の下面にシリコン屑が付着していると、粘着テープの粘着剤がバリやシリコン屑に引っ掛かって剥がれて付着する糊残りが生じ、マークが見難くなり、またその部分の外観を大きく損ねてしまうばかりでなく、基板に実装した後に異物となり電気的障害を生じる要因となる。
そこで、この発明は、半導体基板の一面にレーザ照射によるレーザ加工により凹部からなるマークを形成しても、半導体基板の凹部以外の一面を平坦化することができる半導体装置のマーク形成方法を提供することを目的とする。
この発明は、上記目的を達成するため、半導体基板の一面にレーザ照射によるレーザ加工により凹部からなるマークを形成し、この後、前記レーザ加工により前記半導体基板の一面に形成されたバリまたは半導体基板の屑を除去することを特徴とするものである。
この発明によれば、半導体基板の一面にレーザ照射によるレーザ加工により凹部からなるマークを形成し、この後、レーザ加工により半導体基板の一面に形成されたバリまたは半導体基板の屑を除去しているので、半導体基板の一面にレーザ加工により凹部からなるマークを形成しても、半導体基板の凹部以外の一面を平坦化することができる。
図1はこの発明のマーク形成方法を含む製造方法により製造された半導体装置の一例の断面図を示す。この半導体装置は、一般的にはCSP(chip size package)と呼ばれるものであり、シリコン基板(半導体基板)1を備えている。シリコン基板1の下面の所定の箇所には、図1では図示していないが、凹部からなる文字等のマークが設けられている。
シリコン基板1の上面には所定の機能の集積回路(図示せず)が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド2が集積回路に接続されて設けられている。接続パッド2の中央部を除くシリコン基板1の上面には酸化シリコン等からなる絶縁膜3が設けられ、接続パッド2の中央部は絶縁膜3に設けられた開口部4を介して露出されている。
絶縁膜3の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる保護膜5が設けられている。絶縁膜3の開口部4に対応する部分における保護膜5には開口部6が設けられている。保護膜5の上面には銅等からなる下地金属層7が設けられている。下地金属層7の上面全体には銅からなる配線8が設けられている。下地金属層7を含む配線8の一端部は、絶縁膜3および保護膜5の開口部4、6を介して接続パッド2に接続されている。
配線8の接続パッド部上面には銅からなる柱状電極9が設けられている。配線8を含む保護膜5の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる封止膜10がその上面が柱状電極9の上面と面一となるように設けられている。柱状電極9の上面には半田ボール11が設けられている。
次に、この半導体装置の製造方法の一例について説明する。まず、図2に示すように、ウエハ状態のシリコン基板1の上面に接続パッド2が形成され、接続パッド2を含むシリコン基板1の上面に絶縁膜3及び保護膜5が形成され、保護膜5の上面に下地金属層7を含む配線8が絶縁膜3及び保護膜5の開口部4、6を介して接続パッド2に接続されて形成され、配線8の接続パッド部上面に柱状電極9が形成され、配線8を含む保護膜5の上面に封止膜10がその上面が柱状電極9の上面と面一となるように形成されたものを用意する。なお、図2において、符号21で示す領域はダイシングストリートに対応する領域である。
次に、図3において矢印で示すように、シリコン基板1の下面の所定の箇所にYAGレーザやCO2レーザの照射によるレーザ加工を行うと、図3のA部を詳細に示す部分拡大断面図である図4に示すように、凹部22からなる文字等のマークが形成される。この場合、凹部22の深さをマーク(例えば、文字)として認識し得る程度の深さ1〜10μmあるいはそれ以上にすると、凹部22の縁部に深さの1/2程度以上の高さのバリ23が形成され、また、レーザ照射時のエネルギーによりシリコン溶融物が飛散して凹部22の周囲におけるシリコン基板1の下面にシリコン(半導体基板)屑24が付着する。
次に、シリコン基板1の下面にシリコン溶解可能なフッ酸等の溶液を均等に吹き付けてウェットエッチングを行なう。すると、バリ23及びシリコン屑24が除去され、図4と同様な部分拡大断面図である図5に示すように、シリコン基板1の凹部22以外の下面が平坦化される。この場合、シリコン基板1の凹部22を含む下面もある程度エッチングされる。このため、凹部22がある程度大きくなる。
次に、図6に示すように、柱状電極9の上面に半田ボール11を形成する。次に、シリコン基板1の下面を、ベーステープ25aの上面に粘着剤25bが設けられた構造のダイシング用の粘着テープ25の粘着剤25bの上面に貼り付ける。次に、図7に示すように、ダイシングストリート21に沿ってダイシングブレードにより、封止膜10、保護膜5、絶縁膜3及びシリコン基板1を切断し(この場合、粘着テープ25の途中まで切断し)、個々に分離された半導体装置を粘着テープ25の粘着剤25bから剥がすと、図1に示す半導体装置が複数個得られる。
このようにして得られた半導体装置では、図5に示すように、シリコン基板1の凹部22以外の下面が平坦化されているので、粘着テープ25の粘着剤25bから剥がすとき、粘着テープ25の粘着剤25bが剥がれてシリコン基板1の下面に付着することはなく、凹部22からなるマークの部分の外観をきれいにすることができる。
ところで、図2に示す状態におけるシリコン基板1の下面は、一般的に、直径4〜6μmのダイヤモンド粒子等で研削された面となっている。しかるに、バリ23及びシリコン屑24を除去するためのウェットエッチングでは、シリコン基板1の凹部22を含む下面もある程度エッチングされるため、シリコン基板1の研削された下面に内在するダメージ層の少なくとも一部が除去され、シリコン基板1全体としての抗折強度をアップすることができる。
また、ダイシング用の粘着テープ25の代わりに、紫外線硬化型の粘着シートを用いることがある。この場合、シリコン基板1の下面にバリ23やシリコン屑24が存在すると、シリコン基板1の下面を粘着シートに完全に密着させることができず、バリ23及びシリコン屑24の部分に空隙が生じ、この空隙中の酸素の存在により、紫外線を照射しても粘着シートが硬化阻害を受けて硬化せず、これに起因して、シリコン基板1の下面に未硬化の粘着剤が残ってしまう。これに対し、上記実施形態の如く、シリコン基板1の凹部22以外の下面を平坦化すると、シリコン基板1の下面に未硬化の粘着剤が残らないようにすることができる。
なお、上記実施形態では、バリ23及びシリコン屑24をウェットエッチングにより除去する場合について説明したが、これに限らず、例えば、砥粒、研磨紙、研磨布等の研磨材を用いた機械的研磨により除去するようにしてもよく、また、このような機械的研磨を行いながら上記のようなウェットエッチングにより除去するようにしてもよく、さらに、プラスマによるドライエッチングにより除去するようにしてもよい。
また、上記実施形態では、封止膜10を有し、且つ、外部接続用電極としての柱状電極9を有する場合について説明したが、これに限らず、例えば、封止膜10及び柱状電極9を有せず、外部接続用電極としての接続パッド部を有する配線8を有するものとしてもよい。この場合、配線8の接続パッド部以外を覆うオーバーコート膜を有するものとしてもよい。
この発明のマーク形成方法を含む製造方法により製造された半導体装置の一例の断面図。 図1に示す半導体装置の製造方法の一例において、当初用意したものの断面図。 図2に続く工程の断面図。 図3のA部を詳細に示す部分拡大断面図。 図4に続く工程の部分拡大断面図。 図5に続く工程の断面図。 図6に続く工程の断面図。
符号の説明
1 シリコン基板
2 接続パッド
3 絶縁膜
5 保護膜
7 下地金属層
8 配線
9 柱状電極
10 封止膜
11 半田ボール
22 凹部
23 バリ
24 シリコン屑
25 ダイシング用の粘着テープ

Claims (5)

  1. 半導体基板の一面にレーザ照射によるレーザ加工により凹部からなるマークを形成し、この後、前記レーザ加工により前記半導体基板の一面に形成された不要物を除去することを特徴とする半導体装置のマーク形成方法。
  2. 請求項1に記載の発明において、前記半導体基板はウエハ状態のシリコン基板であり、前記不要物は、前記凹部の縁部に形成されたバリ及び前記凹部の周囲における前記シリコン基板の一面に付着したシリコン屑であることを特徴とする半導体装置のマーク形成方法。
  3. 請求項2に記載の発明において、前記バリ及び前記シリコン屑の除去はウェットエッチングにより行うことを特徴とする半導体装置のマーク形成方法。
  4. 請求項2に記載の発明において、前記バリ及び前記シリコン屑を除去した後に、前記シリコン基板の一面をダイシング用の粘着テープに貼り付け、ダイシングを行うことを特徴とする半導体装置のマーク形成方法。
  5. 請求項2に記載の発明において、前記バリ及び前記シリコン屑を除去した後に、前記シリコン基板の一面をダイシング用の紫外線硬化型の粘着シートに貼り付け、ダイシングを行うことを特徴とする半導体装置のマーク形成方法。
JP2005345612A 2005-11-30 2005-11-30 半導体装置のマーク形成方法 Pending JP2007150174A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005345612A JP2007150174A (ja) 2005-11-30 2005-11-30 半導体装置のマーク形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005345612A JP2007150174A (ja) 2005-11-30 2005-11-30 半導体装置のマーク形成方法

Publications (2)

Publication Number Publication Date
JP2007150174A true JP2007150174A (ja) 2007-06-14
JP2007150174A5 JP2007150174A5 (ja) 2009-01-08

Family

ID=38211175

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005345612A Pending JP2007150174A (ja) 2005-11-30 2005-11-30 半導体装置のマーク形成方法

Country Status (1)

Country Link
JP (1) JP2007150174A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023286518A1 (ja) * 2021-07-13 2023-01-19 信越半導体株式会社 デブリ判定方法
WO2023286519A1 (ja) * 2021-07-13 2023-01-19 信越半導体株式会社 デブリ判定方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08191038A (ja) * 1995-01-11 1996-07-23 Kawasaki Steel Corp 半導体基板へのマーキング方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08191038A (ja) * 1995-01-11 1996-07-23 Kawasaki Steel Corp 半導体基板へのマーキング方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023286518A1 (ja) * 2021-07-13 2023-01-19 信越半導体株式会社 デブリ判定方法
WO2023286519A1 (ja) * 2021-07-13 2023-01-19 信越半導体株式会社 デブリ判定方法

Similar Documents

Publication Publication Date Title
JP4471632B2 (ja) ウエーハの加工方法
JP5608521B2 (ja) 半導体ウエハの分割方法と半導体チップ及び半導体装置
JP4840200B2 (ja) 半導体チップの製造方法
JP5645678B2 (ja) 半導体装置の製造方法
JP6223801B2 (ja) 光デバイスウェーハの加工方法
JP2007294651A (ja) ウエーハに装着された接着フィルムの破断方法
JP2008071892A (ja) 積層用デバイスの製造方法
JP2005203695A (ja) 半導体装置およびその製造方法
JP2018098296A (ja) ウェーハの加工方法
JP4725639B2 (ja) 半導体装置の製造方法
KR100675001B1 (ko) 웨이퍼 다이싱 방법 및 그 방법을 이용하여 제조된 다이
JP2009088109A (ja) 半導体装置およびその製造方法
JP5137435B2 (ja) 半導体ウェハのチップ化処理方法
JP2008130886A (ja) 半導体装置の製造方法
JP2005116739A (ja) 半導体チップの製造方法
JP2007150174A (ja) 半導体装置のマーク形成方法
JP2005303158A (ja) デバイスの形成方法
JP2013135198A (ja) 半導体装置の製造方法
JP2007180252A (ja) 半導体装置の製造方法
JP4499761B2 (ja) 半導体装置
JP2004214359A (ja) 基板加工方法および基板加工装置
JP2007080968A (ja) 半導体装置の製造方法
JP4553878B2 (ja) 半導体装置の製造方法
JP2012074461A (ja) 半導体装置およびその製造方法
JP2020092191A (ja) デバイスチップの製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Effective date: 20080515

Free format text: JAPANESE INTERMEDIATE CODE: A7424

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081117

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081117

A131 Notification of reasons for refusal

Effective date: 20111108

Free format text: JAPANESE INTERMEDIATE CODE: A131

A711 Notification of change in applicant

Effective date: 20111115

Free format text: JAPANESE INTERMEDIATE CODE: A712

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120417