JP2007135248A - 圧電薄膜共振子およびフィルタ - Google Patents

Abstract

【課題】小型化を図るのに適する圧電薄膜共振子、優れた共振特性を有する圧電薄膜共振子、及びこれらにより構成されるフィルタを提供する。
【解決手段】例えば本発明のフィルタは、基板１１０上の積層共振体１２０と、積層共振体１２０および基板１１０により囲まれてなる空隙部１１０ａとを含む圧電薄膜共振子１００Ａが複数接続されたものである。積層共振体１２０は、基板１１０側の第１面およびこれとは反対の第２面を有する圧電膜１２３と、前記第１面に接する部位を有して空隙部１１０ａに部分的に露出する電極膜１２１と、前記第２面に接する部位を有する電極膜１２２とからなる。積層共振体１２０にて圧電膜１２３を介して両電極膜１２１，１２２が重複する領域は励振部を構成し、励振部は電極膜１２１側で空隙部１１０ａに露出する。空隙部１１０ａの励振部に接する面積は、空隙部１１０ａの積層共振体１２０に接する面積より小さい。
【選択図】図１３

Description

本発明は、圧電薄膜共振子、および、これを用いて構成されるフィルタに関する。

携帯電話に代表される移動通信機器の急速な普及により、小型で軽量なバンドパスフィルタおよびこれを構成するための共振子の需要は増大している。大電力の用途に適したバンドフィルタを構成するための共振子としては、圧電薄膜共振子が知られている。圧電薄膜共振子は、一般に、基板と、基板上に設けられた積層共振体とからなる。積層共振体は、圧電膜と、当該圧電膜を上下から挟む一対の薄膜電極からなる。下部電極の下方において、基板には空隙部が開設されている。

圧電薄膜共振子の上下の電極に交流電圧を印加すると、逆圧電効果により、これらに挟まれている圧電膜はその厚み方向に振動し、電気的共振特性を示す。逆に、圧電効果によって、圧電膜に生ずる弾性波ないし振動は、電気信号に変換され得る。この弾性波は、圧電膜の厚み方向に主変位を持つ厚み縦振動波である。このような圧電薄膜共振子では、積層共振体の厚みＨが弾性波の１／２波長の整数倍（ｎ倍）となる周波数にて、積層共振体において共振現象が生ずる。材料の種類によって定まる弾性波の伝搬速度をＶとすると、共振周波数Ｆは、Ｆ＝ｎＶ／２Ｈと表される。この式によると、積層共振体の厚みＨを調節することによって、当該積層共振体の共振周波数を制御できることが理解できよう。共振周波数を制御することによって、所望の周波数特性を有する圧電薄膜共振子を作製することができる。そして、そのような共振子をラダー型に接続することによって、所定の通過周波数帯域を有するバンドパスフィルタを構成することができる。

圧電薄膜共振子においては、下部電極の下方に空隙部を設けることにより所望の共振特性の実現が図られている。そのような空隙部を設ける技術は、例えば下記の非特許文献１および特許文献１〜４などに開示されている。

"ZnO/SiO2-DIAPHRAGM COMPOSITE RESONATOR ON A SILICON WAFER"K.NAKAMURA, ELECTRONICS LETTERS 9th July 1981 Vol.17 No.14 p507-509 特開昭６０−１８９３０７号公報 特開２０００−６９５９４号公報 米国特許第６０６０８１８号明細書 米国特許第５５８７６２０号明細書

図２０は、非特許文献１に記載されている圧電薄膜共振子７００の断面図である。圧電薄膜共振子７００は、（１００）カットのシリコン基板７１０と、下部電極７２１、圧電膜７２２および上部電極７２３からなる積層共振体７２０とを備える。シリコン基板７１０の表面には、熱酸化法によりＳｉＯ₂膜７１１が成膜されており、積層共振体７２０は、ＳｉＯ₂膜７１１上に設けられている。シリコン基板７１０は、ＳｉＯ₂膜７１１を成膜した後に形成された空隙部７１０ａを有する。空隙部７１０ａは、シリコン基板の（１００）面を利用した異方性エッチングによって形成される。具体的には、エッチング液としてＫＯＨ水溶液やＥＤＰ水溶液（エチレンジアミン＋ピロカテコール＋水）を用いて、シリコン基板７１０の裏面（図中下面）から異方性エッチングを施すことによって、空隙部７１０ａが形成される。

しかしながら、当該論文に記載されている異方性エッチングは、単結晶シリコン基板において、（１００）面のエッチングレートが（１１１）面のエッチングレートより相当程度速いという特徴を利用しているため、積層共振体７２０が形成されるシリコン基板のカット面が（１００）面に限定されてしまい、積層共振体７２０の各部位の材料および配向性が制限され得る。また、当該論文に記載されている異方性エッチングによると、シリコン基板７１０の（１１１）面に相当する空隙部７１０ａの側壁７１０ａ’が、シリコン基板７１０のカット面である（１００）面に対して５４．７°の傾斜をなす。そのため、空隙部７１０ａが、シリコン基板７１０の裏面において広く開口してしまう。例えば、シリコン基板７１０の厚みが３００μｍである場合、空隙部７１０の下方開口部は、上方開口部よりも４２０μｍ以上広がってしまう。その結果、圧電薄膜共振子７００の機械的強度が劣化してしまうとともに、圧電薄膜共振子７００の全体サイズが積層共振体７２０のサイズよりも相当程度大きくなってしまう。更に、このような圧電薄膜共振子７００を複数組み合わせることによってバンドパスフィルタなどのフィルタを構成する場合、下方に広く開口する空隙部７１０ａが存在するため、フィルタの小型化を充分に図ることができない。例えば、シリコン基板７１０の厚みが３００μｍである場合、空隙部７１０ａの下方開口部は、上方開口部よりも４２０μｍ以上広がってしまうので、隣接する上方開口部間の距離は４２０μｍよりも大きく設定しなければならないのである。加えて、上方開口部間の距離を長く設定すると、積層共振体間を接続する配線長が長くなり、配線抵抗が増加してしまう。配線抵抗の増加は、高周波数帯域におけるフィルタ特性の向上を阻害する主な原因となる場合がある。

図２１は、特許文献１に開示されている圧電薄膜共振子８００の断面図を示す。圧電薄膜共振子８００は、基板８１０と、下部電極８２１、圧電膜８２２および上部電極８２３からなる積層共振体８２０とを備える。基板８１０と積層共振体８２０との間に空隙部８３０が設けられている。特許文献１によると、圧電薄膜共振子８００の製造においては、まず、基板８１０上において、空隙部８３０形成用の犠牲層がパターン形成される。次いで、犠牲層の一部を露出させつつ当該犠牲層上にＳｉＯ₂膜８４０が成膜される。次いで、ＳｉＯ₂膜８４０上に積層共振体８２０が形成される。次いで、犠牲層をウェットエッチングで除去することにより、積層共振体８２０の下方に空隙部８３０が開設される。このような方法によると、空隙部８３０は、積層共振体８２０に対して不当に広くは形成されない。

厚み縦振動を利用した圧電薄膜共振子では、良好な共振特性を得るためには配向性の高い圧電膜を必要とするところ、特許文献１の技術によると、充分に高い配向性を有する圧電膜８２２を形成することは困難である。積層共振体８２０の下方の空隙部８３０に求められる長さＬ１５は、積層共振体８２０の反り及び振動変位を考慮すると、少なくとも数μｍ必要である。しかしながら、圧電薄膜共振子８００の製造において、長さＬ１５に相当する厚さで成膜した犠牲層の表面は、シリコン基板８１０の表面よりも、表面粗さが大きい。そのため、表面粗さの大きなＳｉＯ₂膜８４０を介して犠牲層上に成長させる下部電極８２１および圧電膜８２２の配向性は劣化してしまう。その結果、圧電薄膜共振子において良好な共振特性を得ることが困難となるのである。

図２２は、特許文献２に開示されている圧電薄膜共振子９００の断面図である。圧電薄膜共振子９００は、シリコン基板９１０と、下部電極９２１、圧電膜９２２および上部電極９２３からなる積層共振体９２０とを備える。積層共振体９２０の下方において、基板９１０には空隙部９１０ａが形成されている。特許文献２によると、圧電薄膜共振子９００の製造においては、まず、シリコン基板９１０に対して、エッチングにより、空隙部９１０ａとしての凹部が形成される。次いで、当該空隙部９１０ａを含むシリコン基板９１０の表面に、熱酸化法によりＳｉＯ₂膜９３０を形成する。次いで、犠牲層材料を空隙部９１０ａ内に堆積させて、犠牲層を形成する。堆積の後、犠牲層の表面に対して研磨およびクリーニングを施す。次いで、犠牲層の一部を露出させつつ当該犠牲層の上に積層共振体９２０を形成する。そして、犠牲層をウェットエッチングで除去する。

しかしながら、特許文献２の方法では、空隙部９１０ａに犠牲層を堆積する工程、および、その犠牲層を研磨する工程など、工程数が多い。そのため、低コストで歩留まりのよい圧電薄膜共振子製造を達成するのが難しい。

本発明は、このような事情のもとで考え出されたものであって、上述の従来の問題点を解消ないし軽減することを課題とし、小型化を図るのに適する圧電薄膜共振子や、優れた共振特性を有する圧電薄膜共振子、これらにより構成されるフィルタを提供することを目的とする。

本発明の第１の側面によると圧電薄膜共振子が提供される。この圧電薄膜共振子は、第１の面およびこれと反対の第２の面を有する基板と、第１の面に接する第１電極膜、当該第１電極膜に重なる圧電膜、および当該圧電膜に重なる第２電極膜からなる積層共振体と、を備え、基板には、積層共振体に対応する位置において、第１の面にて開口する第１開口部および第２の面にて開口する第２開口部を有しつつ第１の面に対して略垂直な空隙部が開設されていることを特徴とする。

このような構成によると、小型化を図るのに適するとともに優れた共振特性を有する圧電薄膜共振子を得ることができる。本発明では、空隙部は、基板において、積層共振体に対応する位置で第１の面および第２の面にて開口し、第１の面に対して略垂直に形成されている。基板を垂直に貫通する空隙部は、基板のカット態様にかかわらず、ドライエッチングであるＤｅｅｐ−ＲＩＥ（反応性イオンエッチング）で形成することができる。このように、基板を貫通する空隙部を積層共振体に対して過度には広く開口することなく形成することによって、圧電薄膜共振子自体の小型化を図ることができる。その結果、複数の圧電薄膜共振子を用いて例えばラダー型バンドフィルタなどのフィルタを作製する場合、第１の側面に係る圧電薄膜共振子によると、実用に適した小型のフィルタを得ることが可能となる。また、基板を貫通する空隙部を、基板のカット態様にかかわらず形成できるため、基板のカット態様を適宜選択でき、基板上において、所望の基板のカット面を利用して配向性の高い第１電極膜すなわち下部電極を形成することができる。したがって、配向性の高い第１電極膜上において、配向性の高い圧電膜を形成することができ、その結果、良好な共振特性を有する圧電薄膜共振子を得ることが可能となる。

本発明において、第１電極膜および第２電極膜の形成には、例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、チタン（Ｔｉ）、白金（Ｐｔ）などを用いることができる。圧電膜の形成には、窒化アルミニウム（ＡｌＮ）や酸化亜鉛（ＺｎＯ）、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸鉛（ＰｂＴｉＯ₃）などを用いることができる。また、基板としては、例えばシリコン基板を用いることができる。

好ましくは、基板の第１の面に接して形成される第１電極膜は、一軸配向構造を有する単層導電膜、または、一軸配向構造を有する複数の導電膜が積層されてなる積層導電膜である。より好ましくは、第１電極膜に重ねて形成される圧電膜も一軸配向構造を有する。また、好ましくは、基板は（１１１）カットのシリコン基板であり、第１の面および第２の面は（１１１）面とされている。これらの構成は、配向性の高い圧電膜を形成するうえで好ましい。

本発明の第２の側面によると別の圧電薄膜共振子が提供される。この圧電薄膜共振子は、（１１１）面である第１の面を有する（１１１）カットのシリコン基板と、ＡｌまたはＣｕを含んで第１の面に接する第１電極膜と、ＡｌＮまたはＺｎＯを含んで第１電極膜に重なる圧電膜と、圧電膜に重なる第２電極膜と、を備えることを特徴とする。

このような構成によると、圧電膜を構成するための圧電体材料としてＡｌＮまたはＺｎＯを用いる場合において、シリコン基板の（１１１）面を利用して、配向性の高い第１電極膜を介して配向性の高い圧電膜を形成することができる。

本発明の第１および第２の側面において、好ましくは、第１電極膜は、（１１１）の一軸配向構造をとるＡｌまたはＣｕを含む単層導電膜とする。或いは、第１電極膜は、一軸配向構造を有する複数の導電層が積層されてなり、（１１１）の一軸配向構造をとるＡｌまたはＣｕを含んで第１の面に接する第１導電層を有する積層導電膜としてもよい。或いは、第１電極膜は、（１１１）の一軸配向構造をとるＡｌまたはＣｕを含んで第１の面に接する第１導電層と、（１１０）の一軸配向構造をとるＭｏを含む第２導電層とからなる２層導電膜としてもよい。これらのような構成によると、（１１１）カットのシリコン基板上において、配向性の高い第１電極膜を形成することができる。

好ましくは、圧電膜は、（００２）の一軸配向構造をとるＡｌＮまたはＺｎＯである。このような構成によると、（１１１）カットのシリコン基板上に形成された配向性の高い一軸配向構造をとる第１電極膜上において、配向性の高い圧電膜を形成することができる。

好ましくは、圧電薄膜共振子は、更に、基板の第２の面に接合されたカバー基板を有する。このような構成は、圧電薄膜共振子の実装プロセスなどにおいて、積層共振体の破損などの不具合を回避するのに好適である。

好ましくは、第１電極膜の一部および圧電膜の一部は、共に空隙部に露出している。第１電極膜および圧電膜が励振部およびその近傍において絶縁膜などを介せずに空隙部に露出することによって、良好な共振特性を得ることが可能となる。

本発明の第３の側面によると別の圧電薄膜共振子が提供される。この圧電薄膜共振子は、第１の面およびこれと反対の第２の面を有する基板と、第１の面に接する第１電極膜、当該第１電極膜に重なる圧電膜、および当該圧電膜に重なる第２電極膜からなる積層共振体と、を備え、基板には、積層共振体に対応する位置において、第１の面にて開口する第１開口部を有する空隙部が開設されており、第１電極膜の一部および圧電膜の一部は、空隙部に露出していることを特徴とする。

積層共振体における第１電極膜および圧電膜の一部が空隙部に露出していると、積層共振体と空隙部との間に絶縁膜が介在している場合に比べて、積層共振体において良好な共振特性を得ることが可能となる。また、第１電極膜に加えて圧電膜が露出する程度にまで開口する空隙部を有することにより、後述するように最小挿入損失や減衰極の抑圧などの共振特性が良好となる。

本発明の第４の側面によるとフィルタが提供される。このフィルタは、第１から第３の側面に係る上述のいずれかに記載の圧電薄膜共振子を少なくとも１つ含んだ複数の圧電薄膜共振子を有し、当該複数の圧電薄膜共振子が一体となって動作することを特徴とする。このような構成のフィルタは、良好なフィルタ特性を示す。

本発明の第５の側面によると別のフィルタが提供される。このフィルタは、第１の面およびこれと反対の第２の面を有する基板と、第１の面に接する第１電極膜、当該第１電極膜に重なる圧電膜、および当該圧電膜に重なる第２電極膜からなる複数の積層共振体と、基板における、積層共振体の各々に対応する位置において、第１の面にて開口する第１開口部および第２の面にて開口する第２開口部を有しつつ第１の面に対して略垂直に開設された空隙部と、を備えて複数の圧電薄膜共振子が一体的に形成されており、隣接する第１開口部間の距離は４２０μｍ以下であることを特徴とする。

このような構成によると、小型のフィルタを得ることができる。加えて、積層共振体間を接続する配線長を短くでき、その結果、配線抵抗の増加を抑えることが可能となる。配線抵抗を低減することによって、高周波数帯域におけるフィルタ特性を向上することが可能となる。また、レイアウトの自由度が高いフィルタを得ることもできる。従来の圧電薄膜共振子では、一般に、３００μｍ以上の厚さを有するシリコン基板が用いられていた。このような厚さの基板を備えて、積層共振体の下方において当該基板を貫通する空隙部が設けられている圧電薄膜共振子は、従来では上述のように、下方開口部が過度に広がっている。その結果、複数のそのような圧電薄膜共振子よりなるフィルタにおいては、上述のように、隣接する上方開口部間の距離は４２０μｍよりも大きく設定しなければならなかった。これに対し、本発明の第５の側面によると、フィルタを構成する圧電薄膜共振子の空隙部を基板に対して垂直に開設するとともに上方開口部間の距離を短く設定することによって、小型化に適したフィルタを得ることができるのである。

本発明の第４および第５の側面において、複数の圧電薄膜共振子は、相互に直列に接続された複数の第１圧電薄膜共振子と、相互に並列に接続された複数の第２圧電薄膜共振子とを含み、複数の第１圧電薄膜共振子および複数の第２圧電薄膜共振子によりラダー型フィルタとして構成されている。

第５の側面において、好ましくは、複数の圧電薄膜共振子の少なくとも１つでは、第１電極膜の一部および圧電膜の一部は、空隙部に露出している。

本発明の第６の側面によると別のフィルタが提供される。このフィルタは、第１の面およびこれと反対の第２の面を有する基板と、第１の面に接する第１電極膜、当該第１電極膜に重なる圧電膜、および当該圧電膜に重なる第２電極膜からなる複数の積層共振体と、基板における、積層共振体の各々に対応する位置において、第１の面にて開口する第１開口部を有するように設けられた空隙部と、を備えて、複数の圧電薄膜共振子が一体的に形成されており、複数の圧電薄膜共振子の少なくとも１つにおいて、第１電極膜の一部および圧電膜の一部は、対応する空隙部に露出していることを特徴とする。

本発明の第１および第３から第６の側面において、好ましくは、空隙部の第１開口部および第２開口部の形状は、円または楕円である。空隙部の開口形状が円形や楕円形である場合には、矩形である場合と比較して、ドライエッチングによる空隙部形成の効率は良い。空隙部の開口部形状が矩形である場合には、角の部分のエッチング速度は、他の部分のそれよりも低下してしまうため、設計通りの開口部形状を形成できない場合がある。特に、単一基板上に異なるサイズの空隙部を形成する際には、開口部形状が矩形よりも円形や楕円形である方が、空隙部形成の効率の差は顕著となる。

本発明の第１および第３から第６の側面において、好ましくは、第１電極膜において空隙部に露出する部分、および、圧電膜において空隙部に露出する部分は、フッ素系のガスでエッチングされないＡｌやＣｕなどの導電性材料により構成されている。このような構成によると、第１電極膜および空隙部の損傷を回避ないし抑制しつつ、ドライエッチングであるＤｅｅｐ−ＲＩＥにより空隙部を形成することができる。

本発明の第１から第６の側面において、好ましくは、積層共振体における励振部の面積に対する第１開口部の面積の比は、１〜２．２５である。このような面積比率によると、積層共振体の変形や破損を回避しつつ良好な共振特性を得ることが可能となる。励振部とは、第１電極膜と第２電極膜とが圧電膜を介して重複する領域をいう。

本発明の第１から第６の側面において、好ましくは、第１電極膜の励振部の形状と第２電極膜の励振部の形状は略一致している。このような構成は、２つの電極膜間において余分な容量の発生を防止し、良好な共振特性を達成するうえで好適である。また、好ましくは、第１電極膜の励振部の形状および第２電極膜の励振部の形状は、円または楕円の一部を有している。

本発明の第７の側面によると別のフィルタが提供される。このフィルタは、基板上に設けられた積層共振体と、当該積層共振体および基板により囲まれてなる空隙部と、を含んで構成される圧電薄膜共振子が、複数接続されたものである。本フィルタにおいて、積層共振体は、基板の側を向く第１面およびこれとは反対の第２面を有する圧電膜と、圧電膜の第１面の側に接する部位を有し且つ空隙部に部分的に露出する第１電極膜と、圧電膜の第２面の側に接する部位を有する第２電極膜とからなる。積層共振体において圧電膜を介して第１電極膜および第２電極膜が重複する領域は、励振部を構成し、当該励振部はその第１電極膜側で空隙部に露出する。空隙部の励振部に接する面積は、空隙部の積層共振体に接する面積より小さい。複数の圧電薄膜共振子のうち少なくとも二つの圧電薄膜共振子は、各々の第２電極膜どうしの接続により電気的に接続されている。本フィルタでは、圧電薄膜共振子の具備する励振部が、それが臨む空隙部よりも、平面視形状において小さな面積を有するため、各圧電薄膜共振子について優れた共振特性を得やすい。

本発明の第７の側面において、好ましくは、第１電極膜に加えて、圧電膜の一部も空隙部に露出する。好ましくは、第１電極膜は、圧電膜に接しない第１導電層と圧電膜に接する第２導電層とを少なくとも含む積層構造を有し、第２導電層および第２電極膜は、同じ材料よりなる。第１導電層は、好ましくはＡｌまたはＣｕを含む導電膜である。圧電膜は、好ましくはＡｌＮまたはＺｎＯよりなる。好ましくは、空隙部の平面視形状は、円または楕円である。

好ましくは、複数の圧電薄膜共振子は、相互に直列に接続された複数の第１圧電薄膜共振子と、相互に並列に接続された第２圧電薄膜共振子とからなり、当該第１および第２圧電薄膜共振子によりラダー型フィルタとして構成されている。

図１は、本発明の第１の実施形態に係る圧電薄膜共振子１００を表す。図２は、図１の線II−IIに沿った断面図である。

圧電薄膜共振子１００は、シリコン基板１１０と、その上に形成された積層共振体１２０とを有する。シリコン基板１１０は、（１１１）カットされた単結晶シリコン基板であり、（１１１）面に相当する第１の面１１１および第２の面１１２を有する。積層共振体１２０は、第１電極膜１２１と、第２電極膜１２２と、これらに挟まれた圧電膜１２３とからなる。本実施形態では、第１電極膜１２１は、１００ｎｍの厚みを有し、（１１１）の一軸配向構造をとるＡｌまたはＣｕにより形成されている。第２電極膜１２２は、１００ｎｍの厚みを有し、ＡｌまたはＣｕにより形成されている。圧電膜１２３は、５００ｎｍの厚みを有し、（００２）の一軸配向構造をとるＡｌＮまたはＺｎＯにより形成されている。

シリコン基板１１０には、積層共振体１２０の下方に空隙部１１０ａが形成されている。空隙部１１０ａは、第１の面１１１および第２の面１１２に対して垂直にシリコン基板１１０を貫通しており、第２の面１１２における空隙部１１０ａの開口部１１２ａは、第１の面１１１における開口部１１１ａと同一の面積および形状を有する。本実施形態では、開口部１１１ａ，１１２ａは正方形である。このように、空隙部１１０ａの開口部１１２ａが開口部１１１ａよりも有意には広がっていないため、シリコン基板１１０ひいては圧電薄膜共振子１００を小型に設計することが可能となっている。例えば、圧電薄膜共振子１００の共振周波数を５ＧＨｚに設定する場合、積層共振体１２０における励振部について長さＬ１は約５０μｍであり、空隙部１１０ａについて長さＬ２は約６０μｍである。ここで励振部とは、第１電極膜１２１および第２電極膜１２２が圧電膜１２３を介して重複する領域をいう。本実施形態では、励振部は、一辺の長さがＬ１の正方形である。本発明では、励振部は、正方形に代えて長方形でもよいし、矩形でなくともよい。励振部形状に応じて開口部１１１ａ，１１２ａの形状を変更してもよい。本実施形態では、第１電極膜１２１の一部および圧電膜１２３の一部は、空隙部１１０ａに露出している。したがって、良好な共振特性を達成可能である。

ここで、励振部についての長さＬ１、および、空隙部１１０ａないし開口部１１１ａについての長さＬ２が共振特性に与える影響について説明する。本発明の圧電薄膜共振子１００による１ポート共振子を、ネットワークアナライザに対して図３に示すように接続し、その通過特性（Ｓ２１特性）を測定したところ、図４および図５に示す結果を得た。測定に供した複数の圧電薄膜共振子１００は、いずれも、（１１１）カットされた厚さ３００μｍのシリコン基板１１０上に、Ａｌよりなる厚さ１００ｎｍの第１電極膜１２１と、ＺｎＯよりなる厚さ５００ｎｍの圧電膜１２３と、Ａｌよりなる厚さ１００ｎｍの第２電極膜１２２とからなる積層共振体１２０が形成されたものである。当該複数の圧電薄膜共振子１００において、正方形励振部の一辺の長さＬ１、および、空隙部１１０ａないし正方形の開口部１１１ａの一辺の長さＬ２の比は、異なる。図４のグラフは、通過特性における最小挿入損失のＬ２／Ｌ１依存性を表す。図５のグラフは、通過特性における減衰極の抑圧のＬ２／Ｌ１依存性を表す。

図４のグラフによると、最小挿入損失は、Ｌ２／Ｌ１の値が１より小さくなるにつれて上昇してしまい、Ｌ２／Ｌ１がの値が１以上であると、相対的に小さな値で略一定であることがわかる。また、図５のグラフによると、減衰極の抑圧は、Ｌ２／Ｌ１の値が１より小さくなるにつれて低下してしまい、Ｌ２／Ｌ１の値が１以上であると、相対的に大きな値で略一定であることがわかる。このように、Ｌ２／Ｌ１の値が１以上において、最小挿入損失および減衰極の抑圧で示唆される共振特性は良好となる。このように共振特性が良好となるのは、Ｌ２／Ｌ１の値が１より小さいと、空隙部１１０ａに露出するのは第１電極膜１２１の一部のみであるのに対し、Ｌ２／Ｌ１の値が１よりも大きいと、第１電極膜１２１の一部に加えて圧電膜１２３の一部も空隙部１１０ａに露出するためである。一方、Ｌ２／Ｌ１の値が１．５よりも大きいと、励振部が反り易くなって共振特性の変動要因が増加するとともに破損のおそれも増大し、好ましくない。したがって、Ｌ２／Ｌ１の値は、１以上であって、かつ、製造プロセス上の精度などをも考慮したうえで必要最小限の大きさとするのがよく、好ましくは１〜１．５の範囲である。本測定において、励振部および開口部１１１ａの形状は、各々、一辺をＬ１およびＬ２とする正方形であるところ、Ｌ２／Ｌ１の値の好ましい範囲に基くと、例えば図１に示すような平面視形状における励振部の面積に対する開口部１１１ａの面積の比は、１〜２．２５の範囲が好ましいことが理解できよう。ただし、開口部１１１ａおよび励振部の形状が正方形でない場合であっても、両者の面積比は、１〜２．２５の範囲が好ましい。

次に、シリコン基板の表面の状態が、基板上に成膜される第１電極膜、および、当該第１電極膜上に成膜される圧電膜の配向性に対して与える影響について説明する。まず、次のような基板Ａ，Ｂ，Ｃ，Ｄを用意した。基板Ａは、（１１１）カットのシリコン基板である。基板Ｂは、（１００）カットのシリコン基板である。基板Ｃは、スパッタリングにより表面に厚さ５μｍのＳｉＯ₂膜を成膜した（１１１）カットのシリコン基板である。基板Ｄは、スパッタリングにより表面に厚さ５μｍのＳｉＯ₂膜を成膜した（１００）カットのシリコン基板である。これらの基板上に、第１電極膜として、スパッタリングにより厚さ１００ｎｍのＡｌ膜を成膜した。更に、第１電極膜の上に、圧電膜として、スパッタリングにより厚さ５００ｎｍのＺｎＯ膜を成膜した。次いで、各基板について、成膜されたＡｌおよびＺｎＯの配向性を調べた。具体的には、配向性については、Ｘ線回折装置を用いた測定により得られるロッキングカーブのＦＷＨＭ（Full Width at Half Maximum）の値に基づいて評価した。ＦＷＨＭの値が小さいほど配向性が高いことを意味する。良好な圧電性を得るためには、圧電膜のＦＷＨＭは６°以下であるのが好ましい。

基板Ａ，Ｂ，Ｃ，Ｄに成膜されたＡｌおよびＺｎＯについて、（１１１）一軸配向Ａｌおよび（００２）一軸配向ＺｎＯのＦＷＨＭの値を表１に掲げる。表１に示すように、基板Ａにおいて、Ａｌは（１１１）の良好な一軸配向をとり、ＺｎＯは（００２）の良好な一軸配向をとっていた。ここで、一軸配向とは、Ｘ線回折装置を使用してθ−２θ測定を行った際に得られる結果において、他の結晶面からの回折ピーク強度が所望の結晶面からの回折ピーク強度に対して１／１００以下に抑えられていることを意味する。これに対し、基板Ｂでは、Ａｌ（２００）およびＺｎＯ（１０３）といった他の結晶面からの比較的強い回折ピークが見られ、第１電極膜として成膜されたＡｌおよび圧電膜として成膜されたＺｎＯにおいて充分な一軸配向をとっていなかった。このように、（１１１）カットである基板Ａの方が、（１００）カットである基板Ｂよりも、Ａｌ（１１１）およびＺｎＯ（００２）のＦＷＨＭの値が小さくなっており、第１電極膜として成膜されたＡｌおよび圧電膜として成膜されたＺｎＯの両方の配向性が高いことがわかる。なお、基板Ｃ，Ｄでは、基板表面に成膜されたＳｉＯ₂膜の表面の粗さが大きいことに起因して、ＡｌおよびＺｎＯは、測定不可能なほど配向性が低かった。

基板Ａ，Ｂについては、第１電極膜として厚さ１００ｎｍのＣｕを成膜し、圧電膜として厚さ５００ｎｍのＺｎＯを成膜した場合についても、上述と同様の手法により配向性を調べた。その結果、基板Ａにおいて、Ｃｕは（１１１）の良好な一軸配向をとり、ＺｎＯは（００２）の良好な一軸配向をとっていることがわかった。特に、圧電膜として成膜されたＺｎＯのＦＷＨＭは、基板Ａでは１．８°であり、基板Ｂでは９．６°であった。この結果は、基板Ａの圧電膜として成膜されたＺｎＯの方が、基板ＢのＺｎＯのそれよりも配向性が高いことを示す。また、基板Ａ，Ｂについては、第１電極膜として、厚さ５０ｎｍのＡｌを成膜して更に厚さ１００ｎｍのＭｏを成膜し、圧電膜として厚さ５００ｎｍのＡｌＮを成膜した場合についても、上述と同様の手法により配向性を調べた。その結果、基板Ａにおいて、Ａｌは（１１１）の良好な一軸配向をとり、Ｍｏは（１１０）の良好な一軸配向をとり、ＡｌＮは（００２）の良好な一軸配向をとっていることがわかった。これに対して、基板Ｂでは、第１電極膜のＭｏ層においてＭｏ（２１１）といった他の結晶面からの回折ピークが見られ、充分な一軸配向をとっていなかった。特に、圧電膜として成膜されたＡｌＮのＦＷＨＭは、基板Ａでは２．１°であり、基板Ｂでは測定不可能であった。

以上の結果より、基板Ａ，ＢすなわちＳｉＯ₂膜を成膜していないシリコン基板は、基板Ｃ，ＤすなわちＳｉＯ₂膜を成膜したシリコン基板よりも、配向性を有する圧電膜を形成するのに適していることが理解できよう。更に、基板Ａすなわち（１１１）カットのシリコン基板は、基板Ｂすなわち（１００）カットのシリコン基板よりも、配向性の高い圧電膜を形成するのに適していることが理解できよう。

図６は、図１に示す圧電薄膜共振子１００の製造における一連の工程の一部を表す。図７は、図６に続く工程を表す。図６および図７は、製造工程における、図１の線II−IIに沿った断面形状の様子を表す。

圧電薄膜共振子１００の製造においては、まず、図６（ａ）に示すように、スパッタリング法により、シリコンウエハ１０に対して、第１電極膜１２１を１００ｎｍの厚さで成膜する。シリコンウエハ１０は、（１１１）カットされたものであり、（１１１）面に相当する第１の面１１および第２の面１２を有する。第１電極膜１２１は、ＡｌまたはＣｕよりなる。次に、図６（ｂ）に示すように、所定のレジストパターンを介してドライエッチングまたはウェットエッチングを施すことにより、第１電極膜１２１をパターニングする。ドライエッチングにおいて、例えば、Ａｌに対しては、ＢＣｌ₃およびＣｌ₂の混合ガスを使用することができ、Ｃｕに対しては、ＡｒとＣｌ₂の混合ガスを使用することができる。また、ウェットエッチングにおけるエッチング液として、例えば、Ａｌに対しては、リン酸、酢酸、硝酸を含む水溶液を使用することができ、Ｃｕに対しては、硝酸第二セリウムアンモニウム水溶液を使用することができる。電極膜に対する以降のエッチングについても、これらを使用することができる。

次に、図６（ｃ）に示すように、スパッタリング法により、圧電膜１２３を５００ｎｍの厚さで成膜し、続いて、第２電極膜１２２を１００ｎｍの厚さで成膜する。圧電膜１２３は、ＡｌＮまたはＺｎＯよりなる。第２電極膜１２２は、ＡｌまたはＣｕよりなる。次に、図６（ｄ）に示すように、所定のレジストパターンを介してドライエッチングまたはウェットエッチングを施すことにより、第２電極膜１２２をパターニングする。次に、図６（ｅ）に示すように、所定のマスクを介してドライエッチングまたはウェットエッチングを施すことにより、圧電膜１２３をパターニングする。ウェットエッチングにおけるエッチング液として、ＡｌＮに対しては加熱リン酸を使用することができ、ＺｎＯに対しては酢酸水溶液を使用することができる。圧電膜１２３がパターニングされることによって、素子ごとに積層共振体１２０が形成されることとなる。以上、積層共振体１２０の形成について、電極膜ないし圧電膜上へのレジストの成膜、当該レジストに対する露光、および、電極膜または圧電膜のエッチングを経る手法について説明した。本発明では、これに代えて、レジストの成膜、当該レジストに対する露光、電極膜または圧電膜の成膜、および、リフトオフを経て積層共振体１２０を形成する手法を採用してもよい。

次に、図７（ａ）に示すように、シリコンウエハ１０の第１の面１１の側にレジスト３０を形成する。レジスト３０によって、以降の工程において積層共振体１２０が適切に保護される。

次に、図７（ｂ）に示すように、シリコンウエハ１０に対してレジストパターン２０を形成する。具体的には、シリコンウエハ１０の第２の面１２にフォトレジストを成膜し、当該フォトレジストに対して露光および現像を施すことによって、レジストパターン２０を形成する。

次に、図７（ｃ）に示すように、シリコンウエハ１０に対して、レジストパターン２０を介してドライエッチングであるＤｅｅｐ−ＲＩＥを施す。これによって、各素子ごとに空隙部１１０ａが形成される。本実施形態のＤｅｅｐ−ＲＩＥでは、エッチングと側壁保護膜形成とを交互に繰り返して行い、例えば、ＳＦ₆ガスによるエッチングを１０秒間とし、Ｃ₄Ｆ₈ガスによる側壁保護膜形成を１０秒間とし、ウエハに印加するバイアスは２０Ｗ程度とする。これによって、シリコンウエハ１０の第１の面１１および第２の面１２に対して垂直な空隙部１１０ａが形成される。また、このとき、このようなフッ素系ガスを用いたドライエッチングによっては、Ａｌ，Ｃｕ，ＡｌＮ，ＺｎＯはエッチングされないため、第１電極膜１２１および圧電膜１２２に損傷を与えることなく、信頼性よく空隙部１１０ａを形成することができる。すなわち、Ａｌ，Ｃｕ，ＡｌＮ，ＺｎＯは、このドライエッチングの際のエッチングストッパ層として機能していることになる。また、本発明では、空隙部１１０ａを形成する工程で、空隙部１１０ａと共に素子分割用の境界貫通溝を形成してもよい。その場合には、素子を分割するための後述のダイシング工程を別途設ける必要はなく、圧電薄膜共振子１００の製造工程の簡略化を図ることができる。

次に、図７（ｄ）に示すように、レジストパターン２０およびレジスト３０を剥離する。その後、ダイシング工程を経て各素子に分割し、複数の圧電薄膜共振子１００が完成することとなる。

図８は、本発明の第２の実施形態に係る圧電薄膜共振子２００の断面図である。圧電薄膜共振子２００は、圧電薄膜共振子１００のそれとは異なる第１電極膜２２１および第２電極膜２２２を有する。圧電薄膜共振子１００の第１電極膜１２１および第２電極膜１２２は、ＡｌまたはＣｕよりなる単層導電膜である。これに対し、圧電薄膜共振子２００の第１電極膜２２１は第１導電層２２１ａおよび第２導電層２２１ｂからなる２層導電膜である。第１導電層２２１ａは、５０ｎｍの厚みを有し、（１１１）の一軸配向構造をとるＡｌまたはＣｕよりなる。第２導電層２２１ｂは、１００ｎｍの厚みを有し、（１１０）の一軸配向構造をとるＭｏよりなる。また、第２電極膜２２２は、１００ｎｍの厚みを有し、Ｍｏよりなる。

圧電薄膜共振子２００の製造においては、圧電薄膜共振子１００に関して図６（ａ）に示す工程で、第１電極膜１２１に代えて、第１電極膜２２１として第１導電層２２１ａおよびこれに積層する第２導電層２２１ｂを成膜する。そして、図６（ｂ）に示す工程で、第１導電層２２１ａおよび第２導電層２２１ｂを併せてパターニングする。このパターンニングのためのエッチングおよび第２電極膜２２２をパターニングするためのエッチングにおいて、ウェットエッチングのエッチング液としては、例えば、リン酸、酢酸、硝酸を含む水溶液を使用することができる。他の構成および形成工程については、圧電薄膜共振子１００と同一である。

圧電薄膜共振子２００のような電極構造においても、上述の配向性調査でも示したように、（１１１）カットのシリコン基板１１０上に、例えばＡｌＮやＺｎＯにより配向性の高い圧電膜１２３を形成することができる。ただし、本発明では、第１電極膜は、単層導電膜および２層導電膜に代えて、一軸配向構造を有する複数の導電層が積層された積層導電膜であってもよい。その場合、シリコン基板１１０に接する最下層の導電膜は、（１１１）の一軸配向構造をとるＡｌまたはＣｕにより構成される導電膜であるのが好ましい。

図９は、本発明の第３の実施形態に係る圧電薄膜共振子３００の断面図である。圧電薄膜共振子３００は、圧電薄膜共振子１００に、カバー基板５０を接合した構造を有する。カバー基板５０は、２００μｍの厚みを有し、圧電薄膜共振子１００におけるシリコン基板１１０の第２の面１１２に対して、空隙部１１０ａを閉塞するように接合されている。より具体的には、カバー基板５０の片面に、接合材料としてのＡｕ−Ｓｎ膜５１をスパッタリング法により５μｍの厚さで成膜する。次に、シリコン基板１１０の第２の面１１２に対して、Ａｕ−Ｓｎ膜５１を介してカバー基板５０を合わせる。次に、約３１０℃で３０分間の加熱を経て、両基板を接合する。

カバー基板５０を伴うこのような構造によると、特に圧電薄膜共振子の実装工程において、積層共振体１２０を適切に保護することができる。具体的には、第２の面１１２の側をカバー基板５０を介して導体ペーストなどによりマザーボードなどに接合する際、当該導体ペーストが空隙部１１０ａに入り込むのを回避することができる。また、フリップチップボンディングにおいて第２の面１１２の側を吸着コレットで吸引保持する際、吸引に起因する第１電極膜１２１や圧電膜１２３の破壊などを防止することができる。なお、本実施形態では、接合材料としては、Ａｕ−Ｓｎ膜５１に代えて、他の金属材料を使用してもよいし、エポキシなどの樹脂材料を使用してもよい。或は、接合材料を使用せずに、直接接合や陽極接合などの接合技術を用いてもよい。

図１０は、本発明の第４の実施形態に係る圧電薄膜共振子４００の平面図である。図１１は、図１０の線XI−XIに沿った断面図である。

圧電薄膜共振子４００は、シリコン基板４１０と、その上に形成された積層共振体４２０とを有する。シリコン基板４１０は、（１１１）カットされた単結晶シリコン基板であり、（１１１）面に相当する第１の面４１１および第２の面４１２を有する。積層共振体４２０は、第１電極膜４２１と、第２電極膜４２２と、これらに挟まれた圧電膜４２３とからなる。第１電極膜４２１および第２電極膜４２２は、各々、略円形の円形電極部４２１ａおよび円形電極部４２２ａを有する。円形電極部４２１ａおよび円形電極部４２２ａは、圧電膜４２３を介して重複し、圧電薄膜共振子４００の励振部をなす。このように、積層共振体４２０は円形の励振部を有する。本実施形態では、この励振部の直径Ｌ１’は約５０μｍである。第１電極膜４２１、第２電極膜４２２、および圧電膜４２３の厚み寸法および構成材料は、上述の第１の実施形態に係る圧電薄膜共振子１００と同様である。

シリコン基板４１０には、積層共振体４２０における励振部の直下において空隙部４１０ａが形成されている。空隙部４１０ａは、第１の面４１１および第２の面４１２に対して垂直にシリコン基板４１０を貫通しており、第１の面４１１にて開口する円形の第１開口部４１１ａ、および、第２の面４１２にて開口する円形の第２開口部４１２ａを有する。本実施形態では、第１開口部４１１ａ、第２開口部４１２ａ、および空隙部４１０ａの断面の直径Ｌ２’は、約６０μｍである。このように、空隙部４１０ａの開口部４１２ａが開口部４１１ａよりも有意には広がっていないため、シリコン基板４１０ひいては圧電薄膜共振子４００を小型に設計することが可能となっている。図１１によく表れているように、本実施形態では、第１電極膜４２１の円形電極部４２１ａおよび圧電膜４２３は、空隙部４１０ａに露出している。したがって、良好な共振特性を達成可能である。圧電薄膜共振子４００は、圧電薄膜共振子１００に関して上述したのと同様の工程を経て製造することができる。

図１２から図１４は、本発明の第５の実施形態に係るバンドパスフィルタ５００を表す。図１２は、バンドパスフィルタ５００の平面図である。図１３は、図１２の線XIII−XIIIに沿った断面図である。図１４は、図１２の線XIV−XIVに沿った断面図である。

バンドパスフィルタ５００は、シリコン基板１１０と、この上にパターン形成された第１電極膜１２１、圧電膜１２３、および第２電極膜１２２とを備える。第１電極膜１２１、圧電膜１２３、および第２電極膜１２２は、相互に直列に接続されている４つの圧電薄膜共振子１００Ａと、相互に並列に接続されている４つの圧電薄膜共振子１００Ｂとを構成するように、重なり合っている。各圧電薄膜共振子１００Ａ，１００Ｂは、第１の実施形態に係る圧電薄膜共振子１００に相当する。シリコン基板１１０上にてパターン形成されている第１電極膜１２１は、その露出端部において、外部端子接続用の端子部６０Ａ，６０Ｂを有する。相互に直列の圧電薄膜共振子１００Ａと相互に並列の圧電薄膜共振子１００Ｂの共振周波数を有意に異ならしめるためには、並列共振子である圧電薄膜共振子１００Ｂの第２電極膜１２２上に、更に、例えば厚み５０ｎｍのＡｌ膜を設けるのが好ましい。このように、バンドパスフィルタ５００は、合計８個の圧電薄膜共振子１００Ａ，１００Ｂが単一のシリコン基板１１０において一体的に構成されたラダー型フィルタである。図１９は、そのようなバンドパスフィルタ５００の等価回路である。

圧電薄膜共振子１００Ａの積層共振体１２０において、正方形の励振部の長さＬ３は７５μｍであり、図１３に示すように、これに対応する空隙部１１０ａの正方開口形（図１２においては図示せず）の一辺の長さＬ５は８０μｍである。圧電薄膜共振子１００Ａの空隙部１１０ａ間の距離Ｌ６は２０μｍである。一方、圧電薄膜共振子１００Ｂの積層共振体１２０において、正方形の励振部の長さＬ４は５０μｍであり、図１４に示すように、これに対応する空隙部１１０ａの正方開口形（図１２においては図示せず）の一辺の長さＬ７は５５μｍである。圧電薄膜共振子１００Ｂの空隙部１１０ａ間の距離Ｌ８は４５μｍである。このように、バンドパスフィルタ５００においては、各圧電薄膜共振子１００Ａ，１００Ｂの空隙部１１０ａは、シリコン基板１１０において、積層共振体１２０の励振部に対応する位置で開口し、シリコン基板１１０の第１の面１１１ないし積層共振体１２０に対して垂直に形成されている。したがって、各積層共振体１２０を近接配置することができ、その結果、バンドパスフィルタ５００の小型化が図られる。また、各積層共振体１２０を近接配置することによって、圧電薄膜共振子１００Ａ，１００Ｂ間を電気的に接続するための配線距離を短くすることができ、その結果、各圧電薄膜共振子１００Ａ，１００Ｂ間の配線抵抗を低減することが可能となっている。

本実施形態では、図１３に表れているように、圧電薄膜共振子１００Ａにおける積層共振体１２０を構成する第１電極膜１２１の一部および圧電膜１２３の一部は、空隙部１１０ａに露出している。積層共振体１２０を構成する第１電極膜１２１および圧電膜１２３が空隙部１１０ａへ露出するのは、圧電薄膜共振子１００Ｂについても同様である。したがって、各圧電薄膜共振子１００Ａ，１００Ｂは良好な共振特性を示し、その結果、バンドパスフィルタ５００は良好なフィルタ特性を達成可能である。バンドパスフィルタ５００は、圧電薄膜共振子１００に関して上述したのと略同様の工程を経て、複数の圧電薄膜共振子１００を一体的に形成することによって製造することができる。

本発明では、バンドパスフィルタ５００を構成する圧電薄膜共振子１００Ａ，１００Ｂにおいて、圧電薄膜共振子１００の構成に代えて、第１電極膜がＡｌ（５０ｎｍ）とＭｏ（１００ｎｍ）とからなる２層導電膜であって第２電極膜がＭｏ（１００ｎｍ）である圧電薄膜共振子２００、または、カバー基板５１を備える圧電薄膜共振子３００の構成を採用してもよい。

図１５から図１８は、本発明の第６の実施形態に係るバンドパスフィルタ６００を表す。図１５は、バンドパスフィルタ６００の平面図である。図１６は、図１５の線XVI−XVIに沿った断面図である。図１７は、図１５の線XVII−XVIIに沿った断面図である。図１８は、図１５の線XVIII−XVIIIに沿った断面図である。

バンドパスフィルタ６００は、シリコン基板４１０と、この上にパターン形成された第１電極膜４２１、圧電膜４２３、および第２電極膜４２２とを備える。第１電極膜４２１、圧電膜４２３、および第２電極膜４２２は、相互に直列に接続されている４つの圧電薄膜共振子４００Ａと、相互に並列に接続されている４つの圧電薄膜共振子４００Ｂとを構成するように、重なり合っている。各圧電薄膜共振子４００Ａ，４００Ｂは、第４の実施形態に係る圧電薄膜共振子４００に相当する。シリコン基板４１０上にてパターン形成されている第１電極膜４２１は、その露出端部において、外部端子接続用の端子部７０Ａ，７０Ｂを有する。相互に直列の圧電薄膜共振子４００Ａと相互に並列の圧電薄膜共振子４００Ｂの共振周波数を有意に異ならしめるためには、並列共振子である圧電薄膜共振子４００Ｂの第２電極膜４２２上に、更に、例えば厚み５０ｎｍのＡｌ膜を設けるのが好ましい。このように、バンドパスフィルタ６００は、合計８個の圧電薄膜共振子４００Ａ，４００Ｂが単一のシリコン基板４１０において一体的に構成されたラダー型フィルタである。バンドパスフィルタ６００も、図１９の等価回路で表すことができる。

圧電薄膜共振子４００Ａの積層共振体４２０において、円形の励振部の直径Ｌ９は８５μｍであり、図１６に示すように、これに対応する空隙部４１０ａの円形開口（図１５においては図示せず）の直径Ｌ１１は９０μｍである。圧電薄膜共振子４００Ａの空隙部４１０ａ間の距離Ｌ１２は２０μｍである。一方、圧電薄膜共振子４００Ｂの積層共振体４２０において、励振部の長さＬ１０は５５μｍであり、図１７および図１８に示すように、これに対応する空隙部４１０ａの円形開口（図１５においては図示せず）の直径Ｌ１３は６０μｍである。図１７に示すように、圧電薄膜共振子４００Ｂの空隙部４１０ａ間の距離Ｌ１４は５０μｍである。このように、バンドパスフィルタ６００においては、各圧電薄膜共振子４００Ａ，４００Ｂの空隙部４１０ａは、シリコン基板４１０において、積層共振体４２０の励振部に対応する位置で開口し、シリコン基板４１０の第１の面４１１ないし積層共振体４２０に対して垂直に形成されている。したがって、各積層共振体４２０を近接配置することができ、その結果、バンドパスフィルタ６００の小型化が図られる。また、各積層共振体４２０を近接配置することによって、圧電薄膜共振子４００Ａ，４００Ｂ間を電気的に接続するための配線距離を短くすることができ、その結果、各圧電薄膜共振子４００Ａ，４００Ｂ間の配線抵抗を低減することが可能となっている。

本実施形態では、図１６および図１７によく表れているように、圧電薄膜共振子４００Ａ，４００Ｂにおける積層共振体４２０を構成する第１電極膜４２１の一部および圧電膜４２３の一部は、空隙部４１０ａに露出している。したがって、各圧電薄膜共振子４００Ａ，４００Ｂは良好な共振特性を示し、その結果、バンドパスフィルタ６００は良好なフィルタ特性を達成可能である。バンドパスフィルタ６００は、圧電薄膜共振子１００に関して上述したのと略同様の工程を経て、複数の圧電薄膜共振子４００を一体的に形成することによって製造することができる。

本発明では、バンドパスフィルタ６００を構成する圧電薄膜共振子４００Ａ，４００Ｂにおいて、圧電薄膜共振子４００の構成に代えて、圧電薄膜共振子２００のように第１電極膜がＡｌ（５０ｎｍ）とＭｏ（１００ｎｍ）とからなる２層導電膜であって第２電極膜がＭｏ（１００ｎｍ）でありつつ、励振部が円形または楕円形な圧電薄膜共振子、もしくは、圧電薄膜共振子３００のようにカバー基板５１を備えつつ励振部が円形または楕円形な圧電薄膜共振子の構成を採用してもよい。

上述の第５および第６の実施形態はバンドパスフィルタであるが、本発明では、例えば第１から第４の実施形態に係る圧電薄膜共振子により、ハイパスフィルタやローパスフィルタを構成してもよい。

以上のまとめとして、本発明の構成およびそのバリエーションを以下に付記として列挙する。

（付記１）第１の面およびこれと反対の第２の面を有する基板と、
前記第１の面に接する第１電極膜、当該第１電極膜に重なる圧電膜、および当該圧電膜に重なる第２電極膜からなる積層共振体と、を備え、
前記基板には、前記積層共振体に対応する位置において、前記第１の面にて開口する第１開口部および前記第２の面にて開口する第２開口部を有しつつ前記第１の面に対して略垂直な空隙部が開設されていることを特徴とする、圧電薄膜共振子。
（付記２）前記第１電極膜は、一軸配向構造を有する単層導電膜、または、一軸配向構造を有する複数の導電膜が積層されてなる積層導電膜である、付記１に記載の圧電薄膜共振子。
（付記３）前記圧電膜は一軸配向構造を有する、付記２に記載の圧電薄膜共振子。
（付記４）前記基板は（１１１）カットのシリコン基板であり、前記第１の面および前記第２の面は（１１１）面である、付記１から３のいずれか１つに記載の圧電薄膜共振子。
（付記５）（１１１）面である第１の面を有する（１１１）カットのシリコン基板と、
ＡｌまたはＣｕを含んで前記第１の面に接する第１電極膜と、
ＡｌＮまたはＺｎＯを含んで前記第１電極膜に重なる圧電膜と、
前記圧電膜に重なる第２電極膜と、を備えることを特徴とする、圧電薄膜共振子。
（付記６）前記第１電極膜は、（１１１）の一軸配向構造をとるＡｌまたはＣｕを含む単層導電膜である、付記４または５に記載の圧電薄膜共振子。
（付記７）前記第１電極膜は、一軸配向構造を有する複数の導電層が積層されてなり、（１１１）の一軸配向構造をとるＡｌまたはＣｕを含んで前記第１の面に接する第１導電層を有する積層導電膜である、付記４または５に記載の圧電薄膜共振子。
（付記８）前記第１電極膜は、（１１１）の一軸配向構造をとるＡｌまたはＣｕを含んで前記第１の面に接する第１導電層と、（１１０）の一軸配向構造をとるＭｏを含む第２導電層とからなる２層導電膜である、付記４または５に記載の圧電薄膜共振子。
（付記９）前記圧電膜は、（００２）の一軸配向構造をとるＡｌＮまたはＺｎＯである、付記６から８のいずれか１つに記載の圧電薄膜共振子。
（付記１０）更に、前記基板の前記第２の面に接合されて前記空隙部を閉塞するカバー基板を有する、付記１から４および６から９のいずれか１つに記載の圧電薄膜共振子。
（付記１１）前記第１開口部および前記第２開口部の形状は、円または楕円である、付記１から４および６から１０のいずれか１つに記載の圧電薄膜共振子。
（付記１２）前記第１電極膜の一部および前記圧電膜の一部は、前記空隙部に露出している、付記１から４および６から１１のいずれか１つに記載の圧電薄膜共振子。
（付記１３）第１の面およびこれと反対の第２の面を有する基板と、
前記第１の面に接する第１電極膜、当該第１電極膜に重なる圧電膜、および当該圧電膜に重なる第２電極膜からなる積層共振体と、を備え、
前記基板には、前記積層共振体に対応する位置において、前記第１の面にて開口する第１開口部を有する空隙部が開設されており、
前記第１電極膜の一部および前記圧電膜の一部は、前記空隙部に露出していることを特徴とする、圧電薄膜共振子。
（付記１４）前記第１電極膜において前記空隙部に露出する部分、および、前記圧電膜において前記空隙部に露出する部分は、フッ素系のガスでエッチングされない導電性材料により構成されている、付記１２または１３に記載の圧電薄膜共振子。
（付記１５）前記積層共振体における励振部の面積に対する前記第１開口部の面積の比は、１〜２．２５である、付記１から４および６から１４のいずれか１つに記載の圧電薄膜共振子。
（付記１６）前記第１電極膜の励振部の形状と前記第２電極膜の励振部の形状は略一致している、付記１から１５のいずれか１つに記載の圧電薄膜共振子。
（付記１７）前記第１電極膜の励振部の形状および前記第２電極膜の励振部の形状は、円または楕円の一部を有する、付記１から１６のいずれか１つに記載の圧電薄膜共振子。
（付記１８）付記１から１７のいずれか１つに記載の圧電薄膜共振子を少なくとも１つ含んだ複数の圧電薄膜共振子を有し、当該複数の圧電薄膜共振子が一体となって動作することを特徴とする、フィルタ。
（付記１９）第１の面およびこれと反対の第２の面を有する基板と、
前記第１の面に接する第１電極膜、当該第１電極膜に重なる圧電膜、および当該圧電膜に重なる第２電極膜からなる複数の積層共振体と、
前記基板における、前記積層共振体の各々に対応する位置において、前記第１の面にて開口する第１開口部および前記第２の面にて開口する第２開口部を有しつつ前記第１の面に対して略垂直に開設された空隙部と、を備えて複数の圧電薄膜共振子が一体的に形成されており、
隣接する前記第１開口部間の距離は４２０μｍ以下であることを特徴とする、フィルタ。
（付記２０）前記複数の圧電薄膜共振子は、相互に直列に接続された複数の第１圧電薄膜共振子と、相互に並列に接続された複数の第２圧電薄膜共振子とを含み、前記複数の第１圧電薄膜共振子および前記複数の第２圧電薄膜共振子によりラダー型フィルタとして構成されている、付記１８または１９に記載のフィルタ。（付記２１）前記複数の圧電薄膜共振子の少なくとも１つにおいて、前記第１電極膜の一部および前記圧電膜の一部は、前記空隙部に露出している、付記１９または２０に記載のフィルタ。
（付記２２）第１の面およびこれと反対の第２の面を有する基板と、
前記第１の面に接する第１電極膜、当該第１電極膜に重なる圧電膜、および当該圧電膜に重なる第２電極膜からなる複数の積層共振体と、
前記基板における、前記積層共振体の各々に対応する位置において、前記第１の面にて開口する第１開口部を有するように開設された空隙部と、を備えて複数の圧電薄膜共振子が一体的に形成されており、
前記複数の圧電薄膜共振子の少なくとも１つにおいて、前記第１電極膜の一部および前記圧電膜の一部は、対応する空隙部に露出していることを特徴とする、フィルタ。
（付記２３）前記第１電極膜において前記空隙部に露出する部分、および、前記圧電膜において前記空隙部に露出する部分は、フッ素系のガスでエッチングされない導電性材料により構成されている、付記１９から２２のいずれか１つに記載の圧電薄膜共振子。
（付記２４）前記第１電極膜の励振部の形状と前記第２電極膜の励振部の形状は略一致している、付記１９から２３のいずれか１つに記載のフィルタ。
（付記２５）前記積層共振体における励振部の面積に対する前記第１開口部の面積の比は、１〜２．２５である、付記１９から２４のいずれか１つに記載のフィルタ。
（付記２６）前記第１開口部および前記第２開口部の形状は、円または楕円である、付記１９から２５のいずれか１つに記載のフィルタ。
（付記２７）第１の面およびこれと反対の第２の面を有する基板に、前記第１の面に接する第１電極膜と、当該第１電極膜に重なる圧電膜と、当該圧電膜に重なる第２電極膜とからなる積層共振体を形成する工程と、
前記基板に対して、ドライエッチングにより、前記積層共振体に対応する位置において前記第１の面および前記第２の面にて開口する空隙部を前記第１の面に対して略垂直に形成する工程と、を含むことを特徴とする、圧電薄膜共振子の製造方法。
（付記２８）第１の面およびこれと反対の第２の面を有する基板に、前記第１の面に接する第１電極膜と、当該第１電極膜に重なる圧電膜と、当該圧電膜に重なる第２電極膜とからなる積層共振体を形成する工程と、
前記基板に対して、ドライエッチングにより、前記積層共振体に対応する位置において前記第１の面および前記第２の面にて開口する空隙部を形成する工程とを含み、
前記空隙部を形成する工程において、前記第１電極膜の一部および前記圧電膜の一部を前記空隙部に露出させることを特徴とする、圧電薄膜共振子の製造方法。
（付記２９）前記ドライエッチングはＤｅｅｐ−ＲＩＥである、付記２７または２８に記載の圧電薄膜共振子の製造方法。
（付記３０）更に、前記空隙部を閉塞するように前記基板の前記第２の面にカバー基板を接合する工程を含む、付記２７から２９のいずれか１つに記載の圧電薄膜共振子の製造方法。
（付記３１）前記空隙部を形成する工程では、圧電薄膜共振子またはこれにより構成されるフィルタの輪郭を規定する溝部もエッチング形成される、付記２７から３０のいずれか１つに記載の圧電薄膜共振子の製造方法。

本発明の第１の実施形態に係る圧電薄膜共振子を表す。 図１の線II−IIに沿った断面図である。 特性評価のための測定に供した１ポート共振子を表す。 最小挿入損失のＬ２／Ｌ１依存性を示すグラフである。 減衰極の抑圧のＬ２／Ｌ１依存性を示すグラフである。 図１に示す圧電薄膜共振子の製造における一連の工程の一部を表す。 図６に続く工程を表す。 本発明の第２の実施形態に係る圧電薄膜共振子の断面図である。 本発明の第３の実施形態に係る圧電薄膜共振子の断面図である。 本発明の第４の実施形態に係る圧電薄膜共振子の平面図である。 図１０の線XI−XIに沿った断面図である。 本発明の第５の実施形態に係るバンドパスフィルタの平面図である。 図１２の線XIII−XIIIに沿った断面図である。 図１２の線XIV−XIVに沿った断面図である。 本発明の第６の実施形態に係るバンドパスフィルタの平面図である。 図１５の線XVI−XVIに沿った断面図である。 図１５の線XVII−XVIIに沿った断面図である。 図１５の線XVIII−XVIIIに沿った断面図である。 第５および第６の実施形態に係るバンドパスフィルタの等価回路図である。 従来の圧電薄膜共振子の断面図である。 従来の別の圧電薄膜共振子の断面図である。 従来の別の圧電薄膜共振子の断面図である。

符号の説明

１００，２００，３００，４００ 圧電薄膜共振子
５００，６００ バンドパスフィルタ
１１０，４１０ シリコン基板
１１０ａ，４１０ａ 空隙部
１１１，４１１ 第１の面
１１１ａ，４１１ａ 第１開口部
１１２，４１２ 第２の面
１１２ａ，４１２ａ 第２開口部
１２０，４２０ 積層共振体
１２１，２２１，４２１ 第１電極膜
１２２，２２２，４２２ 第２電極膜
１２３，４２３ 圧電膜

Claims (7)

1. 基板上に設けられた積層共振体と、当該積層共振体および前記基板により囲まれてなる空隙部と、を含んで構成される圧電薄膜共振子が、複数接続されたフィルタであって、
   前記積層共振体は、前記基板の側を向く第１面およびこれとは反対の第２面を有する圧電膜と、前記圧電膜の前記第１面の側に接する部位を有し且つ前記空隙部に部分的に露出する第１電極膜と、前記圧電膜の前記第２面の側に接する部位を有する第２電極膜とからなり、
   前記積層共振体において前記圧電膜を介して前記第１電極膜および前記第２電極膜が重複する領域は、励振部を構成し、当該励振部はその第１電極膜側で前記空隙部に露出し、
   前記空隙部の前記励振部に接する面積は、前記空隙部の前記積層共振体に接する面積より小さく、
   前記複数の圧電薄膜共振子のうち少なくとも二つの圧電薄膜共振子は、各々の前記第２電極膜どうしの接続により電気的に接続されている、フィルタ。
2. 前記圧電膜の一部は、前記空隙部に露出する、請求項１に記載のフィルタ。
3. 前記第１電極膜は、前記圧電膜に接しない第１導電層と前記圧電膜に接する第２導電層とを少なくとも含む積層構造を有し、前記第２導電層および前記第２電極膜は、同じ材料よりなる、請求項１または２に記載のフィルタ。
4. 前記第１導電層は、ＡｌまたはＣｕを含む導電膜である、請求項１から３のいずれか一つに記載のフィルタ。
5. 前記圧電膜は、ＡｌＮまたはＺｎＯよりなる、請求項１から４のいずれか一つに記載のフィルタ。
6. 前記空隙部の平面視形状は、円または楕円である、請求項１から５のいずれか一つに記載のフィルタ。
7. 前記複数の圧電薄膜共振子は、相互に直列に接続された複数の第１圧電薄膜共振子と、相互に並列に接続された第２圧電薄膜共振子とからなり、当該第１および第２圧電薄膜共振子によりラダー型フィルタとして構成されている、請求項１から６のいずれか一つに記載のフィルタ。

Images