JP2007127645A - ジッタ測定装置、ジッタ測定方法、試験装置、及び電子デバイス - Google Patents

Abstract

【課題】データ信号のジッタを精度よく測定できる測定装置を提供する。
【解決手段】被測定データ信号のジッタを測定するジッタ測定装置であって、被測定データ信号のエッジを検出し、エッジに応じて予め定められたパルス幅の第１のパルス信号を出力する第１のパルス発生器と、被測定データ信号においてデータ値が遷移しないデータ区間の境界を検出し、検出したデータ区間の境界のタイミングに応じて、予め定められたパルス幅の第２のパルス信号を出力する第２のパルス発生器と、第１のパルス信号及び第２のパルス信号から、被測定データ信号のキャリア周波数成分を除去するフィルタと、フィルタが出力する信号に基づいて、被測定信号のジッタを算出するジッタ算出器とを備えるジッタ測定装置を提供する。
【選択図】図１２

Description

本発明は、被測定データ信号のジッタを測定するジッタ測定装置、ジッタ測定方法、被試験デバイスを試験する試験装置、及び電子デバイスに関する。

従来、被測定信号のジッタを測定する方法として、被測定信号の位相と、当該被測定信号を例えば１周期遅延させた信号の位相とを比較する方法が知られている（Ｔ．Ｙａｍａｇｕｃｈｉ，"Ａ Ｒｅａｌ−Ｔｉｍｅ Ｊｉｔｔｅｒ Ｍｅａｓｕｒｅｍｅｎｔ Ｂｏａｒｄ Ｆｏｒ Ｈｉｇｈ Ｐｅｒｆｏｒｍａｎｃｅ Ｃｏｍｐｕｔｅｒ ａｎｄ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｓｙｓｔｅｍ"，ＩＴＣ２００４）。被測定信号を１周期遅延させた場合、被測定信号において隣接する立ち上がりエッジの位相を比較することになり、被測定信号の周期ジッタが測定される。

当該方法は、被測定信号と、当該被測定信号を遅延させた信号とを、位相比較器に入力することにより、各サイクルにおける周期ジッタ量に応じた電圧信号を出力する。また、位相比較器が出力する電圧信号を積分器等を用いて積分することにより、リアルタイムで、被測定信号のタイミングジッタを測定することができる。関連する先行技術文献は、現在認識していないので、その記載を省略する。

しかし、従来のジッタ測定方法は、被測定信号を正確に遅延させる必要がある。例えば、被測定信号の周期ジッタを測定する場合、被測定信号を正確に１周期遅延させる必要がある。しかし、当該遅延時間に誤差がある場合、位相比較器が検出する周期ジッタ量は、実際の周期ジッタが当該遅延誤差だけオフセットとして加算された値となる。更に、当該測定誤差は積分器により蓄積され、積分器が出力するタイミングジッタは、やがて飽和してしまう。

このため、従来のジッタ測定方法は、正確な遅延時間を生成する遅延回路が必要であった。しかし、精度のよい遅延回路を生成することは困難であり、従来のジッタ測定方法では、遅延誤差がジッタ測定誤差に影響するので、被測定信号のジッタを精度よく測定することが困難であった。

また、従来の測定方法では、被測定信号の位相と、遅延信号の位相とを比較する。このため、被測定信号におけるジッタ振幅が、被測定信号の１周期よりも大きい場合、対応しないエッジ同士の位相を比較してしまう場合があり、ジッタを精度よく測定することができなかった。

また、従来のジッタ測定方法は、データ信号のように論理値が不規則にあらわれる信号のタイミングジッタを精度よく測定することができない。例えば、従来法の一つであるサンプリングオシロスコープ、デジタルオシロスコープ等を用いてタイミングジッタ測定を行う場合、被測定データ信号のエッジの位相を測定するためのトリガ信号を生成する必要がある。しかし、データ信号は、エッジの位置が不規則であるので、様々なタイミングのトリガ信号を生成する必要がある。このため、トリガ信号自体のタイミングジッタが大きくなり、被測定データ信号のジッタ測定精度が悪くなる。また、タイミングジッタの小さいトリガ信号を生成するためには、高精度の回路が必要となり、測定コストが上昇してしまう。

このため、従来の測定方法では、パターンが不規則なデータ信号のタイミングジッタを、低コスト且つ高精度で測定できなかった。また、データ信号のジッタをリアルタイムに測定できる方法及び回路も発明されていない。

このため、本発明の一つの側面においては、上記の課題を解決するジッタ測定装置、ジッタ測定方法、試験装置、及び電子デバイスを提供することを目的とする。この目的は、請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。

上記課題を解決するために、本発明の第１の形態においては、被測定データ信号のジッタを測定するジッタ測定装置であって、被測定データ信号のエッジを検出し、エッジに応じて予め定められたパルス幅の第１のパルス信号を出力する第１のパルス発生器と、被測定データ信号においてデータ値が遷移しないデータ区間の境界を検出し、検出したデータ区間の境界のタイミングに応じて、予め定められたパルス幅の第２のパルス信号を出力する第２のパルス発生器と、第１のパルス信号及び第２のパルス信号から、被測定データ信号のキャリア周波数成分を除去するフィルタと、フィルタが出力する信号に基づいて、被測定信号のジッタを算出するジッタ算出器とを備えるジッタ測定装置を提供する。

本発明の第２の形態においては、被測定データ信号のジッタを測定するジッタ測定方法であって、被測定データ信号のエッジを検出し、エッジに応じて予め定められたパルス幅の第１のパルス信号を出力する第１のパルス発生段階と、被測定データ信号においてデータ値が遷移しないデータ区間の境界を検出し、検出したデータ区間の境界のタイミングに応じて、予め定められたパルス幅の第２のパルス信号を出力する第２のパルス発生段階と、第１のパルス信号及び第２のパルス信号から、被測定データ信号のキャリア周波数成分を除去するフィルタ段階と、フィルタ段階において出力する信号に基づいて、被測定信号のジッタを算出するジッタ算出段階とを備えるジッタ測定方法を提供する。

本発明の第３の形態においては、被試験デバイスを試験する試験装置であって、被試験デバイスが出力する被測定信号のジッタを測定するジッタ測定装置と、ジッタ測定装置が測定した被測定信号のジッタに基づいて、被試験デバイスの良否を判定する判定部とを備え、ジッタ測定装置は、被測定データ信号のエッジを検出し、エッジに応じて予め定められたパルス幅の第１のパルス信号を出力する第１のパルス発生器と、被測定データ信号においてデータ値が遷移しないデータ区間の境界を検出し、検出したデータ区間の境界のタイミングに応じて、予め定められたパルス幅の第２のパルス信号を出力する第２のパルス発生器と、第１のパルス信号及び第２のパルス信号から、被測定データ信号のキャリア周波数成分を除去するフィルタと、フィルタが出力する信号に基づいて、被測定信号のジッタを算出するジッタ算出器とを有する試験装置を提供する。

本発明の第４の形態においては、データ信号を出力する内部回路と、内部回路が出力するデータ信号のジッタを測定するジッタ測定回路とを備える電子デバイスであって、ジッタ測定回路は、データ信号においてジッタを測定するべき被測定エッジに応じて、予め定められたパルス幅のパルス信号を出力するパルス発生器と、パルス信号から、データ信号のキャリア周波数成分を除去するフィルタとを有する電子デバイスを提供する。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。

以下、発明の実施の形態を通じて本発明の一つの側面を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、被試験デバイスを試験する試験装置２００の構成の一例を示す図である。試験装置２００は、被試験デバイスが出力する被測定信号のジッタに基づいて、被試験デバイスの良否を判定する装置であり、ジッタ測定装置１４０及び判定部５０を備える。被測定信号は、例えば予め定められた周期を有するクロック信号である。

ジッタ測定装置１４０は、被測定信号のタイミングジッタを測定する。また、判定部５０は、ジッタ測定装置１４０が測定したタイミングジッタに基づいて、被試験デバイスの良否を判定する。例えば、判定部５０は、ジッタ測定装置１４０が測定したタイミングジッタ量が、予め定められた基準値より大きいか否かにより、被試験デバイスの良否を判定する。

ジッタ測定装置１４０は、パルス発生器１０、積分器２０、及びジッタ算出器３０を有する。パルス発生器１０は、被測定信号を受け取り、被測定信号においてタイミングジッタを測定するべき被測定エッジに応じて、予め定められたパルス幅のパルス信号を出力する。

例えば、被測定信号の各エッジのタイミングジッタを測定する場合、パルス発生器１０は、被測定信号の全てのエッジに応じて、所定パルス幅のパルス信号を出力する。この場合、パルス発生器１０は、図１に示すように、遅延回路１２及び排他的論理和回路１４を有してよい。遅延回路１２は、被測定信号を一定の遅延量で遅延させて出力する。

そして、排他的論理和回路１４は、被測定信号と、遅延回路１２が出力する遅延信号との排他的論理和を出力する。このような構成により、被測定信号の全てのエッジに応じて、遅延回路１２における遅延量によって定まるパルス幅を有するパルス信号を生成することができる。ここで、遅延回路１２は、測定期間内において継続して一定の遅延量を生成できればよく、実際の遅延量が、遅延設定値に対して誤差を有していてもよい。

また、パルス発生器１０は、被測定信号の立ち上がりエッジ、又は立ち下がりエッジのいずれかに応じて、パルス信号を出力してもよい。この場合、立ち上がりエッジ間、立ち下がりエッジ間の周期ジッタを容易に測定することができる。またこの場合、パルス発生器１０は、図１に示した構成とは異なる回路構成を有する。

パルス発生器１０が、被測定信号のいずれのエッジに応じてパルス信号を生成するかは、パルス発生器１０の回路構成を適宜変更することにより、容易に実現することができる。以下においては、パルス発生器１０が、被測定信号の全てのエッジに応じてパルス信号を生成する場合について説明する。

ジッタ算出器３０は、積分器２０がパルス信号を積分した結果に基づいて、被測定信号のタイミングジッタを算出する。積分器２０は、パルス発生器１０が出力するパルス信号を積分した三角波のジッタ測定信号を出力する。本例において積分器２０は、パルス発生器１０が出力する信号がＨ論理を示す間、所定の増加率で信号レベルが増加し、パルス発生器１０が出力する信号がＬ論理を示す間、所定の減少率で信号レベルが減少するジッタ測定信号を出力する。

本例において積分器２０は、ソース電流源２２、シンク電流源２６、キャパシタ２８、及び充放電制御部２４を有する。ソース電流源２２は、ジッタ測定信号の増加率を規定するソース電流を生成し、シンク電流源２６は、ジッタ測定信号の減少率を規定するシンク電流を生成する。

キャパシタ２８は、ソース電流源２２及びシンク電流源２６によって充放電されることにより、ジッタ測定信号の電圧レベルを生成する。また、充放電制御部２４は、パルス信号がＨ論理を示す間、ソース電流に基づいてキャパシタを充電し、パルス信号がＬ論理を示す間、ソース電流からシンク電流を減じた電流に基づいてキャパシタを放電する。

図２は、被測定信号にタイミングジッタが無い場合に、積分器２０が出力するジッタ測定信号の波形の一例を示す図である。被測定信号にタイミングジッタが無い場合、被測定信号のそれぞれのエッジのタイミングは、被測定信号の半周期（０、Ｔ、２Ｔ、・・・）と一致する。パルス発生器１０は、それぞれのエッジに応じて所定のパルス幅のパルス信号を生成する。このため、パルス発生器１０が出力する信号のそれぞれのサイクルのデューティー比は一定値となる。

そして、積分器２０は、前述したように、三角波のジッタ測定信号を出力する。積分器２０は、被測定信号にタイミングジッタが無い場合に、ジッタ測定信号のそれぞれの極値が予め定められた信号レベルとなる増加率及び減少率で、ジッタ測定信号を生成する。このため、被測定信号にタイミングジッタが無い場合、ジッタ測定信号の極大値及び極小値は、それぞれ一定のレベルを示す。

図３は、被測定信号にタイミングジッタが有る場合に、積分器２０が出力するジッタ測定信号の波形の一例を示す図である。被測定信号にタイミングジッタが有る場合、被測定信号のエッジのタイミングは、被測定信号の半周期（０、Ｔ、２Ｔ、・・・）と一致せず、パルス発生器１０が出力する信号のそれぞれのサイクルのデューティー比は一定値とならない。

このため、積分器２０が出力するジッタ測定信号の極値は、図３に示すように所定の値とならない。ジッタ測定信号の信号レベル変化における極値と、所定の値とのレベル差（ΔＶ１、・・・、ΔＶ３、・・・）は、当該極値と対応する被測定信号のエッジにおけるジッタ量に比例する。

当該レベル差に基づいて、被測定信号のタイミングジッタを容易に算出することができる。また、遅延回路１２において、遅延設定値に対して遅延誤差が生じた場合であっても、遅延回路１２が一定の遅延を生じていれば、当該遅延誤差の影響を受けずに、被測定信号のタイミングジッタを測定することができる。

しかし、積分器２０が出力するジッタ測定信号には、ジッタ成分に加え、三角波の成分が含まれる。このため、積分器２０は、ジッタ成分に三角波成分を加算した信号を出力できる出力レンジを有する必要がある。また、ジッタ算出器３０は、ジッタ成分に三角波成分を加算した信号を測定できる測定レンジを有する必要がある。このため、本例におけるジッタ測定装置１４０は、ジッタ測定における信号雑音比が小さくなり、微小なジッタの測定ができない場合がある。

図４は、本発明の実施形態に係る試験装置１００の構成の一例を示す図である。本例における試験装置１００は、ジッタ測定装置４０及び判定部５０を有する。判定部５０は、図１において説明した判定部５０と同一であるので、説明を省略する。

ジッタ測定装置４０は、パルス発生器１０、フィルタ６０、積分器２０、及びジッタ算出器３０を有する。パルス発生器１０は、図１において説明したパルス発生器１０と同一であるので、説明を省略する。

フィルタ６０は、パルス発生器１０が出力するパルス信号から、被測定信号のキャリア周波数成分を除去する。ここでもちいる用語、被測定信号のキャリア周波数成分は、キャリア周波数成分の高調波成分を含む。

フィルタ６０は、パルス信号の周波数成分のうち、周波数が零の成分から、被測定信号のキャリア周波数より小さい所定の周波数の成分までを通過させるローパスフィルタであってよい。また、フィルタ６０におけるカットオフ周波数は、被測定信号に含まれるジッタ成分の周波数より大きいことが好ましい。

例えば、被測定信号のキャリア周波数が１ＧＨｚであり、ジッタ成分の周波数が１ＭＨｚである場合、フィルタ６０のカットオフ周波数は、１ＭＨｚより十分大きく、１ＧＨｚより十分小さいことが好ましい。一例として、フィルタ６０のカットオフ周波数は４００ＭＨｚであってよい。

積分器２０は、フィルタ６０が出力する信号を積分する。例えば、積分器２０は図１に示した積分器２０と同一の構成を有してよい。また、積分器２０は、電圧電流変換器（トランスコンダクタンスアンプ）とキャパシタとを用いた積分回路であってもよい。

電圧電流変換器は、フィルタ６０が出力する電圧信号を、電流信号に変換する。キャパシタは、電流信号により充放電されることにより、電流信号を積分した電圧値を出力する。電圧電流変換器の電圧電流変換比をＫ［Ａ／Ｖ］、キャパシタの容量をＣ［Ｆ］とすると、積分器２０の積分係数はＫ／Ｃで表される。電圧電流変換器は、チャージポンプであってよい。

また、積分器２０は、積分した値を所定のダイナミックレンジにおいて増幅して出力する増幅回路を有してよい。本例においては、積分器２０に入力される信号は、フィルタ６０によりキャリア周波数成分が除去されている。このため、積分器２０は、ジッタ成分のみを出力することになり、図１において説明した積分器２０に比べ、信号雑音比の高いジッタ出力を得ることができる。

ジッタ算出器３０は、フィルタ６０又は積分器２０が出力する信号に基づいて、被測定信号のジッタを測定する。例えば、積分器２０が出力する信号に基づいて被測定信号のジッタを測定する場合、図１に関連して説明したジッタ算出器３０と同様に、被測定信号のタイミングジッタを測定することができる。

また、フィルタ６０が出力する信号は、積分器２０が出力する信号を微分したものに対応する。即ち、フィルタ６０が出力する信号に基づいて被測定信号のジッタを測定する場合、被測定信号の周期ジッタを測定することができる。ジッタ算出器３０は、被測定信号のタイミングジッタ及び周期ジッタの一方、又は双方を測定してよい。

また、被測定信号のタイミングジッタを測定する場合、ジッタ測定装置４０は、積分器２０を有さなくともよい。また、ジッタ算出器３０は、フィルタ６０が出力する信号の波形、又は積分器２０が出力する信号の波形を測定する装置であってよい。

フィルタ６０が出力する信号、又は積分器２０が出力する信号のいずれにおいても、キャリア周波数成分が除去されている。このため、ジッタ算出器３０は、三角波成分等の不要な成分を測定することなく、ジッタ成分を測定することができる。このため、精度よくジッタを算出することができる。

図５は、フィルタ６０が出力する信号を説明する図である。本例においては、被測定信号のキャリア周波数を１ＧＨｚ、ジッタの周波数を１ＭＨｚ、フィルタ６０のカットオフ周波数を４００ＭＨｚとして説明する。また、図５においては、キャリア成分及びジッタ成分のピークのみを示す。

被測定信号のキャリア周波数が１ＧＨｚである場合、パルス信号のスペクトルは、図５に示すように、１ＧＨｚ、２ＧＨｚ、・・・の各周波数にキャリア成分のピークがあらわれる。また、それぞれのキャリア成分の周波数及び零Ｈｚの前後１ＭＨｚに、ジッタ成分のピークがあらわれる。

フィルタ６０は、パルス信号の周波数成分のうち、カットオフ周波数４００ＭＨｚより高周波の成分を除去する。これにより、キャリア周波数成分を除去して、ジッタ成分のみを出力することができる。

図６は、積分器２０が出力するジッタ測定信号の一例を示す図である。上述したように、積分器２０は、フィルタ６０によりキャリア周波数成分が除去されたジッタ測定信号を出力する。本例におけるジッタ測定信号の振幅は、図３に示したジッタ測定信号の振幅より小さくなる。このため、積分器２０は、出力段に設けられた増幅回路のダイナミックレンジを有効に活用し、信号雑音比の大きい信号を出力することができる。

図７は、パルス発生器１０が出力するパルス信号のスペクトルの拡大図の一例を示す。本例においては、被測定信号に１ＭＨｚのジッタが印加された場合の、パルス信号のスペクトルを示す。被測定信号に１ＭＨｚのジッタが印加された場合、図７に示すように、１ＭＨｚの整数倍の周波数に、ジッタ成分の高調波成分があらわれる。フィルタ６０は、これらのスペクトルのうち、カットオフ周波数より小さい成分を通過させる。

図８は、積分器２０が出力する信号のスペクトルの拡大図の一例を示す。本例においては、高調波成分がほぼフラットになっている。１ＭＨｚのタイミングジッタ波形のスペクトルは、図８に示すスペクトルと同様に高調波成分がほぼフラットとなる。このため、積分器２０が出力する信号は、タイミングジッタの波形であることがわかる。

図９は、ジッタ測定装置４０の構成の他の例を示す図である。本例におけるジッタ測定装置４０は、図４に関連して説明したジッタ測定装置４０の構成に加え、レベルシフト回路７０を更に有する。

レベルシフト回路７０は、パルス発生器１０が出力するパルス信号の信号レベルを、フィルタ６０の特性に応じた信号レベルにシフトして、フィルタ６０に入力する。ここで、フィルタ６０の特性とは、例えばフィルタ６０の信号入力のレンジであってよい。フィルタ６０の出力をレベルシフト回路７０に入力するように順番を変えてもよい。

フィルタ６０がＲＣフィルタである場合、フィルタ６０に入力される信号は、フィルタ６０に設けられるキャパシタの容量値に応じた電圧範囲となることが好ましい。レベルシフト回路７０は、積分器２０に入力される信号の直流成分が略ゼロとなるように、当該信号レベルをシフトしてよい。

図１０は、レベルシフト回路７０、フィルタ６０、及び積分器２０の構成の一例を示す図である。本例において、フィルタ６０はＲＣフィルタであって、複数段に接続された抵抗６２及びキャパシタ６４を有する。

レベルシフト回路７０は、キャパシタ７２及び抵抗７４を有する。キャパシタ７２は、パルス信号をフィルタ６０に伝送する伝送線路に設けられ、パルス信号の直流成分を除去する。抵抗７４は、当該伝送線路と、所定の電位との間に設けられ、キャパシタ７２を通過した信号の基準電位を、当該所定の電位に応じて規定する。

このような構成により、パルス信号の信号レベルを所定のレベルにシフトする。本例では、グランド（０Ｖ）にレベルシフトされる。当該所定の電位は、キャパシタ６４の容量値に応じて定められてよい。

積分器２０は、抵抗６６、キャパシタ６８、及び増幅回路７１を有する。キャパシタ６８は、フィルタ６０が出力する電流信号により、抵抗６６を介して充放電される。これにより、キャパシタ６８は、当該電流信号を積分した電圧値を出力する。増幅回路７１は、キャパシタ６８が出力する電圧値を所定の増幅率で増幅して出力する。

このような構成により、フィルタ６０の特性に適したパルス信号を、フィルタ６０に入力することができる。また、本例においてはフィルタ６０の入力段にレベルシフト回路７０を設けたが、他の例においては積分器２０の入力段にレベルシフト回路７０を設けてもよい。この場合、レベルシフト回路７０は、キャパシタ６８の容量値に応じて、フィルタ６０が出力する信号のレベルをシフトしてよい。

図１１は、ジッタ測定装置４０の動作の一例を示すフローチャートである。まず、パルス発生段階Ｓ３００において、パルス発生器１０が、被測定信号のエッジに応じて所定のパルス幅のパルス信号を出力する。次に、レベルシフト段階Ｓ３０２において、レベルシフト回路７０が、パルス信号の信号レベルを所定のレベルにシフトする。

次に、フィルタ段階Ｓ３０４において、フィルタ６０が、パルス信号から、被測定信号のキャリア周波数成分を除去する。そして、積分段階Ｓ３０６において、積分器２０が、フィルタ６０の出力信号を積分する。そして、ジッタ算出段階Ｓ３０８において、ジッタ算出器３０が、被測定信号のジッタを算出する。

Ｓ３０８において、ジッタ算出器３０は、被測定信号の周期ジッタを算出してよく、タイミングジッタを算出してもよい。周期ジッタを算出する場合、積分段階Ｓ３０６を省略してよい。また、レベルシフト段階Ｓ３０２を、フィルタ段階Ｓ３０４の後段の処理としてもよい。

また、図９に示したジッタ測定装置４０は、下式で示される線形モデルで表すことができる。

ここで、Ｘ（ｓ）は、パルス発生器１０が出力するパルス信号ｘ（ｔ）のラプラス変換、Ｘ０／ｓは、レベルシフト回路７０によるレベルシフト成分、Ｇ（ｓ）は、フィルタ６０の伝達関数、Ｋｃ／ｓは、積分器２０の伝達関数、ΔΦ（ｓ）は、被測定信号に含まれるジッタ成分Δφ（ｔ）のラプラス変換を示す。

上式から、ジッタ測定装置４０におけるフィルタ６０と、積分器２０とを入れ換えた場合であっても、ジッタ出力は変化しないことがわかる。このため、図９に示したジッタ測定装置４０は、図１に示したジッタ測定装置１４０と同等のジッタ出力を得ることができる。更に、上述したように図９に示したジッタ測定装置４０は、信号雑音比のよい測定を行うことができる。

また、図９に示したジッタ測定装置４０において、レベルシフト回路７０と、フィルタ６０とを入れ換えた場合においても、同様の測定を行うことができる。レベルシフト回路７０によって印加されるレベルシフト成分Ｘ０は一定値であるので、直流成分しかもたない。

このため、フィルタ６０のゲインの直流成分をＧ０としたとき、フィルタ６０から出力されるバイアスシフト成分はＧ０Ｘ０［Ｖ］となり、一定値となる。よって、フィルタ６０の前段にあったレベルシフト回路７０を、フィルタ６０と積分器２０との間に配置して、レベルシフト量をＧ０Ｘ０とすることにより、同様の測定を行うことができる。

図１２は、ジッタ測定装置４０の構成の一例を示す図である。本例におけるジッタ測定装置４０は、略一定のデータレートを有する被測定データ信号のジッタを測定する装置であって、相補データ信号生成部８０、第１のパルス発生器１０−１、第２のパルス発生器１０−２、第１のレベルシフト回路７０−１、第２のレベルシフト回路７０−２、第１のフィルタ６０−１、第２のフィルタ６０−２、合成部９０、積分器２０、及びジッタ算出器３０を有する。

また、ジッタ測定装置４０は、第１のレベルシフト回路７０−１、第２のレベルシフト回路７０−２を有さなくともよい。更に、第１のレベルシフト回路７０−１、第２のレベルシフト回路７０−２は、第１のフィルタ６０−１、第２のフィルタ６０−２の後段、又は合成部９０の後段に配置してもよい。

第１のパルス発生器１０−１及び第２のパルス発生器１０−２は、図４から図１０において説明したパルス発生器１０と同一の機能及び構成をそれぞれ有してよい。また、第１のレベルシフト回路７０−１及び第２のレベルシフト回路７０−２は、図４から図１０において説明したレベルシフト回路７０と同一の機能及び構成をそれぞれ有してよい。

また、第１のフィルタ６０−１及び第２のフィルタ６０−２は、図４から図１０において説明したフィルタ６０と同一の機能及び構成を有してよい。また、積分器２０及びジッタ算出器３０は、図４から図１０において説明した積分器２０及びジッタ算出器３０と同一の機能及び構成を有してよい。

相補データ信号生成部８０は、被測定データ信号のデータ区間の境界毎に、当該データ区間の境界において被測定データ信号のデータ値の遷移が無いことを条件としてエッジが設けられる相補データ信号を生成する。例えば、相補データ信号は、被測定データ信号のエッジと、相補データ信号のエッジとを同一の時間軸に並べた場合に、これらのエッジが略同一の時間間隔で配列される信号であってよい。

また、被測定データ信号のデータ区間とは、例えばシリアル伝送される被測定データ信号において連続しない一つのデータが保持される時間を指す。また、多値化して伝送される被測定データ信号においては、シンボルのデータが保持される時間を指してもよい。つまり、データ区間とは、被測定データ信号のビット間隔であってよく、またシンボル間隔であってもよい。

第１のパルス発生器１０−１は、被測定データ信号のエッジを検出して、エッジに応じて予め定められたパルス幅の第１のパルス信号を出力する。第２のパルス発生器１０−２は、被測定データ信号においてデータ値が遷移しないデータ区間の境界を検出して、検出したデータ区間の境界のタイミングに応じて、予め定められたパルス幅の第２のパルス信号を出力する。本例において、第２のパルス発生器１０−２は、相補データ信号生成部８０が出力する相補データ信号のエッジを検出して、エッジに応じて予め定められたパルス幅の第２のパルス信号を出力する。

第１のレベルシフト回路７０−１は、第１のパルス発生器１０−１が出力する第１のパルス信号の信号レベルをシフトする。第２のレベルシフト回路７０−２は、第２のパルス発生器１０−２が出力する第２のパルス信号の信号レベルをシフトする。第１のレベルシフト回路７０−１及び第２のレベルシフト回路７０−２におけるレベルシフト量は略同一であることが好ましい。

第１のフィルタ６０−１は、第１のパルス信号から、被測定データ信号のキャリア周波数成分を除去する。第２のフィルタ６０−２は、第２のパルス信号から、被測定データ信号のキャリア周波数成分を除去する。第１のフィルタ６０−１及び第２のフィルタ６０−２が通過させる周波数帯域は、略同一であることが好ましい。

合成部９０は、第１のフィルタ６０−１を通過した信号と、第２のフィルタ６０−２を通過した信号とを合成したパルス信号を出力する。例えば、合成部９０は、第１のフィルタ６０−１を通過した信号と、第２のフィルタ６０−２を通過した信号とを加算してよい。

積分器２０は、合成部９０が出力する信号を積分する。また、ジッタ算出器３０は、合成部９０が出力する信号、又は積分器２０が出力する信号に基づいて、被測定データ信号のジッタを算出する。

被測定データ信号及び相補データ信号の双方のエッジを考慮すると、略一定間隔にエッジが配列される。このような動作により、積分器２０及びジッタ算出器３０は、略一定間隔で測定、動作することができ、測定間隔等の差異による測定値のバラツキを低減して、精度よくジッタを測定することができる。

図１３は、相補データ信号生成部８０及びパルス発生器１０の動作の一例を示すタイミングチャートである。相補データ信号生成部８０は、図１３においては、被測定データ信号のデータ区間がＴであり、時間（０−６Ｔ）におけるデータパターンが、１１０００１である例を示す。

図２に示した例においては、区間（０−Ｔ、Ｔ−２Ｔ、３Ｔ−４Ｔ、・・・）が、データ区間（Ｄ１、Ｄ２、Ｄ３、・・・）に対応する。また、それぞれのデータ区間の境界は、（０、Ｔ、２Ｔ、３Ｔ、・・・）である。本例において、データ区間の境界（０、２Ｔ、５Ｔ）で、被測定データ信号のデータ値が遷移し、データ区間の境界（Ｔ、３Ｔ、４Ｔ）において、被測定データ信号のデータ値が遷移しない。このため、相補データ信号生成部８０は、被測定データ信号のエッジが存在しないデータ区間の境界（Ｔ、３Ｔ、４Ｔ）においてエッジを有する相補データ信号を生成する。

被測定データ信号は、略一定のデータ区間を有するので、被測定データ信号のエッジのタイミングは、タイミング（０、Ｔ、２Ｔ、・・・）のいずれかと略同一となる。このような場合、相補データ信号生成部８０は、被測定データ信号のエッジが存在しないデータ区間の境界で、エッジを有する相補データ信号を生成することが好ましい。

これにより、被測定データ信号及び相補データ信号の双方のエッジを考慮すると、略一定間隔にエッジが配列される。このような動作により、積分器２０及びジッタ算出器３０は、略一定間隔で測定、動作することができ、測定間隔等の差異による測定値のバラツキを低減して、精度よくジッタを測定することができる。

図１４は、相補データ信号生成部８０の構成の一例を示す図である。相補データ信号生成部８０は、クロック再生器８１、第１のＤフリップフロップ８２、第２のＤフリップフロップ８３、一致検出器８４、第３のＤフリップフロップ８５、及び分周器８６を有する。

図１５は、相補データ信号生成部８０の動作の一例を説明するタイミングチャートである。図１５（ａ）は、クロック再生器８１から一致検出器８４までの動作を示し、図１５（ｂ）は、一致検出器８４から分周器８６までの動作を示す。

クロック再生器８１は、被測定データ信号に基づいて、被測定データ信号のデータ区間と略同一の周期を有するクロック信号を生成する。第１のＤフリップフロップ８２は、被測定データ信号を、クロック信号に応じて取り込み、出力する。

第２のＤフリップフロップ８３は、第１のＤフリップフロップ８２が出力する信号を、クロック信号に応じて取り込み、出力する。つまり、第２のＤフリップフロップ８３は、第１のＤフリップフロップ８２が出力する信号を、被測定データ信号のデータ区間の１周期分遅延させて出力する。

一致検出器８４は、第１のＤフリップフロップ８２が出力する信号の値と、第２のＤフリップフロップ８３が出力する信号の値とが一致した場合にＨ論理を示す一致信号を出力する。

第３のＤフリップフロップ８５は、一致検出器８４が出力する信号を、クロック信号に応じて取り込んで出力して、当該出力信号により内部データがリセットされる。つまり、第３のＤフリップフロップ８５は、クロック信号の立ち上がりエッジを受け取ったときに、一致検出器８４から受け取る信号が論理値Ｈを示す場合に、被測定データ信号のデータ区間より短い微少パルス幅のパルスを出力する。

分周器８６は、第３のＤフリップフロップ８５が出力する信号を２分周して、相補データ信号を生成する。ここで２分周とは、図１５（ｂ）に示すように、第３のＤフリップフロップ８５が出力する信号の立ち上がりエッジ、又は立ち下がりエッジのいずれかに応じて論理値が遷移する信号を生成することをいう。このような構成により、被測定データ信号の相補データ信号を容易に生成することができる。

図１６は、相補データ信号生成部８０の構成の他の例を示す図である。本例における相補データ信号生成部８０は、クロック再生器８１、第４のＤフリップフロップ８７、第５のＤフリップフロップ８８、及び排他的論理和回路８９を有する。

図１７は、図１６に示す相補データ信号生成部８０の動作の一例を示すタイミングチャートである。クロック再生器８１は、被測定データ信号に基づいて、被測定データ信号のデータ区間と略同一の周期を有するクロック信号を生成する。第５のＤフリップフロップ８８は、被測定データ信号を、クロック信号に応じて取り込み、出力する。

第４のＤフリップフロップ８７は、クロック信号がクロック入力端子に入力され、反転出力端子とデータ入力端子とが接続される。つまり、第４のＤフリップフロップ８７は、クロック信号に応じて論理値が反転する信号を生成する。排他的論理和回路８９は、第４のＤフリップフロップ８７が出力する信号と、第５のＤフリップフロップ８８が出力する信号との排他的論理和を、相補データ信号として出力する。

このような構成によれば、簡易な構成で相補データ信号を生成することができる。また、図１７においては、第４のＤフリップフロップ８７が出力する信号の、時刻０における初期値を論理値Ｈとしたが、当該初期値が論理値Ｌであっても、排他的論理和回路８９が出力する信号のパターンが反転するだけで、データ遷移のタイミングを保持した相補データが出力される。

図１８は、相補データ信号生成部８０の構成の他の例を示す図である。本例において、ジッタ測定装置４０は、被測定デバイス４００が出力する疑似ランダムパターン信号を被測定データ信号として受けとる。

図１９は、図１８に示した被測定デバイス４００及び相補データ信号生成部８０の動作の一例を示すタイミングチャートである。被測定デバイス４００は、縦続接続されたＮ個のＤフリップフロップ（４０２−０〜４０２−（Ｎ−１）、以下４０２と総称する）、及び排他的論理和回路４０４を有する。

それぞれのＤフリップフロップ４０２は、前段のＤフリップフロップ４０２の正出力端子Ｑが出力する信号を、与えられるクロックに応じて取り込み、出力する。また、排他的論理和回路４０４は、最後段のＤフリップフロップ４０２−０が出力する信号と、その前段のＤフリップフロップ４０２−１が出力する信号との排他的論理和を出力する。

排他的論理和回路４０４が出力する信号は、最前段のＤフリップフロップ４０２−（Ｎ−１）に入力される。つまり、排他的論理和回路４０４は、最後段のＤフリップフロップ４０２−０が出力する信号の論理値が連続して同一の値となるときに、最前段のＤフリップフロップ４０２−（Ｎ−１）に論理値０を入力し、異なる値となるときに論理値１を入力する。このような構成により、最後段のＤフリップフロップ４０２−０は、被測定データ信号として、疑似ランダムパターン信号を出力する。

以下、Ｎ個のＤフリップフロップ４０２から生成される疑似ランダムパターン信号を、Ｎビットの疑似ランダムパターン信号という。Ｎビットの疑似ランダムパターン信号は、１つのパターンのデータ数が（２＾Ｎ）−１個であり、当該パターンを繰り返す信号である。また、Ｎビットの疑似ランダムパターン信号において、１つのパターン中でデータ値が遷移する回数は、２＾（Ｎ−１）により決定する。

例えば、３ビットの疑似ランダムパターン信号は、１つのパターンにおけるデータ数が７個であり、パターン中においてデータ値が遷移する回数は４回である。図１９では、被測定デバイス４００が、３ビットの疑似ランダムパターン信号を生成して、疑似ランダムパターン信号の一つのパターンのデータが０１０００１１である場合を示す。前述したように、排他的論理和回路４０４は、疑似ランダムパターン信号の論理値が連続するときに論理値０を出力し、連続しないときに論理値１を出力するので、そのパターンは１１００１０１となる。

本例における相補データ信号生成部８０は、一致検出器９１及びＤフリップフロップ９２を有する。一致検出器９１は、被測定デバイス４００の排他的論理和回路４０４が出力する信号と、Ｄフリップフロップ９２が正出力端子Ｑから出力する信号とが一致するときにＨ論理を出力する回路である。一致検出器９１は、いわゆる排他的ＮＯＲであってよい。

Ｄフリップフロップ９２は、一致検出器９１が出力する信号を、被測定デバイス４００に与えられるクロックに応じて取り込み、出力する。一致検出器９１は、疑似ランダムパターン信号の論理値が連続する場合に、Ｄフリップフロップ９２が出力する信号を反転してＤフリップフロップ９２に入力する。このため、Ｄフリップフロップ９２が出力する信号は、疑似ランダムパターン信号の論理値が遷移しないタイミングでエッジを有することになる。図１９の例では、相補データ信号のパターンは、０００１００１となる。

このような構成により、疑似ランダムパターン信号の相補データ信号を容易に生成することができる。また、疑似ランダムパターン信号と、相補データ信号との同期が既にとれているという利点もある。

図２０は、図１２に関連して説明したジッタ測定装置４０の動作の一例を示すフローチャートである。まず、第１のパルス発生段階Ｓ３１０において、第１のパルス発生器１０−１が、被測定データ信号のエッジに応じて所定のパルス幅の第１のパルス信号を出力する。また、第２のパルス発生段階Ｓ３１２において、第２のパルス発生器１０−２が、相補データ信号のエッジに応じて所定のパルス幅の第２のパルス信号を出力する。

ここで、第１のパルス発生段階Ｓ３１０及び第２のパルス発生段階Ｓ３１２は、略同時に行ってよい。また、第２のパルス発生段階Ｓ３１２において、図１３から図１９で説明したように、相補データ信号生成部８０が、被測定データ信号に基づいて相補データ信号を生成してよい。

次に、レベルシフト段階Ｓ３１４において、第１のレベルシフト回路７０−１及び第２のレベルシフト回路７０−２が、第１のパルス信号及び第２のパルス信号の信号レベルを所定のレベルにシフトする。次に、フィルタ段階Ｓ３１６において、第１のフィルタ６０−１及び第２のフィルタ６０−２が、第１のパルス信号及び第２のパルス信号から、被測定データ信号のキャリア周波数成分を除去する。

次に、積分段階Ｓ３１８において、積分器２０が、第１のフィルタ６０−１及び第２のフィルタ６０−２が出力する第１のパルス信号及び第２のパルス信号を積分する。積分段階Ｓ３１８においては、合成部９０が、第１のパルス信号及び第２のパルス信号を合成して積分器２０に入力してよい。

次に、ジッタ算出段階Ｓ３２０において、ジッタ算出器３０が、被測定データ信号のジッタを算出する。Ｓ３２０において、ジッタ算出器３０は、被測定データ信号の周期ジッタを算出してよく、タイミングジッタを算出してもよい。周期ジッタを算出する場合、積分段階Ｓ２０を省略してよい。また、レベルシフト段階Ｓ３１４を、フィルタ段階Ｓ３１６の後段の処理としてもよい。

図２１は、被測定デバイス４００の構成の一例を示す図である。本例における被測定デバイス４００は、例えばデータ通信に用いられる半導体回路等の電子デバイスであって、内部回路４１０及びジッタ測定装置４０を備える。

内部回路４１０は、被測定デバイス４００の実装時に動作する回路であり、クロック信号又はデータ信号等を外部に出力する。ジッタ測定装置４０は、図４から図２０において説明したジッタ測定装置４０と同一又は同様の機能及び構成を有してよい。また、ジッタ測定装置４０は、ジッタ算出器３０を備えなくともよい。

ジッタ測定装置４０は、内部回路４１０が出力するクロック信号又はデータ信号のジッタを測定する（ｉｎ−ｓｉｔｕ測定）。また、ジッタ測定装置４０は、測定結果を外部の試験装置等に出力してもよい。ジッタ測定装置４０がジッタ算出器３０を備えない場合、外部の試験装置等が、ジッタ算出器３０を備えてよい。

以上において説明した実施形態によれば、三角波成分等の不要な成分を測定することなく、ジッタ成分を測定することができる。このため、精度よくジッタを算出することができる。

以上、本発明の一つの側面を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

被試験デバイスを試験する試験装置２００の構成の一例を示す図である。 被測定信号にタイミングジッタが無い場合に、積分器２０が出力するジッタ測定信号の波形の一例を示す図である。 被測定信号にタイミングジッタが有る場合に、積分器２０が出力するジッタ測定信号の波形の一例を示す図である。 本発明の実施形態に係る試験装置１００の構成の一例を示す図である。 フィルタ６０が出力する信号を説明する図である。 積分器２０が出力するジッタ測定信号の一例を示す図である。 パルス発生器１０が出力するパルス信号のスペクトルの拡大図の一例を示す。 積分器２０が出力する信号のスペクトルの拡大図の一例を示す。 ジッタ測定装置４０の構成の他の例を示す図である。 レベルシフト回路７０、フィルタ６０、及び積分器２０の構成の一例を示す図である。 ジッタ測定装置４０の動作の一例を示すフローチャートである。 ジッタ測定装置４０の構成の一例を示す図である。 相補データ信号生成部８０及びパルス発生器１０の動作の一例を示すタイミングチャートである。 相補データ信号生成部８０の構成の一例を示す図である。 相補データ信号生成部８０の動作の一例を説明するタイミングチャートである。図１５（ａ）は、クロック再生器８１から一致検出器８４までの動作を示し、図１５（ｂ）は、一致検出器８４から分周器８６までの動作を示す。 相補データ信号生成部８０の構成の他の例を示す図である。 図１６に示す相補データ信号生成部８０の動作の一例を示すタイミングチャートである。 相補データ信号生成部８０の構成の他の例を示す図である。 図１８に示した被測定デバイス４００及び相補データ信号生成部８０の動作の一例を示すタイミングチャートである。 図１２に関連して説明したジッタ測定装置４０の動作の一例を示すフローチャートである。 被測定デバイス４００の構成の一例を示す図である。

符号の説明

１０・・・パルス発生器、１２・・・遅延回路、１４・・・排他的論理和回路、２０・・・積分器、２２・・・ソース電流源、２４・・・充放電制御部、２６・・・シンク電流源、２８・・・キャパシタ、３０・・・ジッタ算出器、４０・・・ジッタ測定装置、５０・・・判定部、６０・・・フィルタ、６２、６６、７４・・・抵抗、６４、６８、７２・・・キャパシタ、７０・・・レベルシフト回路、８０・・・相補データ信号生成部、８１・・・クロック再生器、８２・・・第１のＤフリップフロップ、８３・・・第２のＤフリップフロップ、８４・・・一致検出器、８５・・・第３のＤフリップフロップ、８６・・・分周器、８７・・・第４のＤフリップフロップ、８８・・・第５のＤフリップフロップ、８９・・・排他的論理和回路、９０・・・合成部、９１・・・一致検出器、９２・・・Ｄフリップフロップ、１００・・・試験装置、１４０・・・ジッタ測定装置、２００・・・試験装置、４００・・・被測定デバイス、４０２・・・Ｄフリップフロップ、４０４・・・排他的論理和回路、４１０・・・内部回路

Claims (13)

1. 被測定データ信号のジッタを測定するジッタ測定装置であって、
   前記被測定データ信号のエッジを検出し、前記エッジに応じて予め定められたパルス幅の第１のパルス信号を出力する第１のパルス発生器と、
   前記被測定データ信号においてデータ値が遷移しないデータ区間の境界を検出し、検出した前記データ区間の境界のタイミングに応じて、予め定められたパルス幅の第２のパルス信号を出力する第２のパルス発生器と、
   前記第１のパルス信号及び前記第２のパルス信号から、前記被測定データ信号のキャリア周波数成分を除去するフィルタと、
   前記フィルタが出力する信号に基づいて、前記被測定データ信号のジッタを算出するジッタ算出器と
   を備えるジッタ測定装置。
2. 前記被測定データ信号のデータ区間の境界毎に、当該データ区間の境界において前記被測定データ信号のデータ値の遷移が無いことを条件としてエッジが設けられる相補データ信号を生成する相補データ信号生成部を更に備え、
   前記第２のパルス発生器は、前記相補データ信号のエッジに応じて、前記第２のパルス信号を出力する
   請求項１に記載のジッタ測定装置。
3. 前記相補データ信号生成部は、前記被測定データ信号のエッジと、前記相補データ信号のエッジとを同一の時間軸に並べた場合に、これらのエッジが略同一の時間間隔で配列される前記相補データ信号を生成する
   請求項２に記載のジッタ測定装置。
4. 前記フィルタは、前記パルス信号の周波数成分のうち、前記被測定データ信号のキャリア周波数より小さい所定の遮断周波数以下の成分を通過させるローパスフィルタである
   請求項１に記載のジッタ測定装置。
5. 前記ジッタ算出器は、前記フィルタが出力する信号に基づいて、前記被測定データ信号の周期ジッタを算出する
   請求項４に記載のジッタ測定装置。
6. 前記第１のパルス発生器及び前記第２のパルス発生器が出力する前記第１のパルス信号及び前記第２のパルス信号の信号レベルを、前記フィルタの特性に応じた信号レベルにシフトして、前記フィルタに入力するレベルシフト回路を更に備える
   請求項５に記載のジッタ測定装置。
7. 前記フィルタが出力する信号を積分する積分器を更に備える
   請求項４に記載のジッタ測定装置。
8. 前記ジッタ算出器は、前記積分器が積分した信号に基づいて、前記被測定データ信号のタイミングジッタを算出する
   請求項７に記載のジッタ測定装置。
9. 前記フィルタが出力する信号の信号レベルを、前記積分器の特性に応じた信号レベルにシフトして、前記積分器に入力するレベルシフト回路を更に備える
   請求項８に記載のジッタ測定装置。
10. 被測定データ信号のジッタを測定するジッタ測定方法であって、
    前記被測定データ信号のエッジを検出し、前記エッジに応じて予め定められたパルス幅の第１のパルス信号を出力する第１のパルス発生段階と、
    前記被測定データ信号においてデータ値が遷移しないデータ区間の境界を検出し、検出した前記データ区間の境界のタイミングに応じて、予め定められたパルス幅の第２のパルス信号を出力する第２のパルス発生段階と、
    前記第１のパルス信号及び前記第２のパルス信号から、前記被測定データ信号のキャリア周波数成分を除去するフィルタ段階と、
    前記フィルタ段階において出力する信号に基づいて、前記被測定データ信号のジッタを算出するジッタ算出段階と
    を備えるジッタ測定方法。
11. 被試験デバイスを試験する試験装置であって、
    前記被試験デバイスが出力する被測定データ信号のジッタを測定するジッタ測定装置と、
    前記ジッタ測定装置が測定した前記被測定データ信号のジッタに基づいて、前記被試験デバイスの良否を判定する判定部と
    を備え、
    前記ジッタ測定装置は、
    前記被測定データ信号のエッジを検出し、前記エッジに応じて予め定められたパルス幅の第１のパルス信号を出力する第１のパルス発生器と、
    前記被測定データ信号においてデータ値が遷移しないデータ区間の境界を検出し、検出した前記データ区間の境界のタイミングに応じて、予め定められたパルス幅の第２のパルス信号を出力する第２のパルス発生器と、
    前記第１のパルス信号及び前記第２のパルス信号から、前記被測定データ信号のキャリア周波数成分を除去するフィルタと、
    前記フィルタが出力する信号に基づいて、前記被測定データ信号のジッタを算出するジッタ算出器と
    を有する試験装置。
12. データ信号を出力する内部回路と、前記内部回路が出力するデータ信号のジッタを測定するジッタ測定回路とを備える電子デバイスであって、
    前記ジッタ測定回路は、
    前記データ信号において前記ジッタを測定するべき被測定エッジに応じて、予め定められたパルス幅のパルス信号を出力するパルス発生器と、
    前記パルス信号から、前記データ信号のキャリア周波数成分を除去するフィルタと
    を有する電子デバイス。
13. 前記ジッタ測定回路は、前記フィルタが出力する信号に基づいて、前記データ信号のジッタを算出するジッタ算出器を更に有する
    請求項１２に記載の電子デバイス。

Images