JP3632652B2 - Icテスタ - Google Patents

Icテスタ Download PDF

Info

Publication number
JP3632652B2
JP3632652B2 JP2001363595A JP2001363595A JP3632652B2 JP 3632652 B2 JP3632652 B2 JP 3632652B2 JP 2001363595 A JP2001363595 A JP 2001363595A JP 2001363595 A JP2001363595 A JP 2001363595A JP 3632652 B2 JP3632652 B2 JP 3632652B2
Authority
JP
Japan
Prior art keywords
digital signal
clock
dut
tester
outputs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001363595A
Other languages
English (en)
Other versions
JP2002365344A (ja
Inventor
淳 高島
信幸 豊田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2001363595A priority Critical patent/JP3632652B2/ja
Publication of JP2002365344A publication Critical patent/JP2002365344A/ja
Application granted granted Critical
Publication of JP3632652B2 publication Critical patent/JP3632652B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、被試験対象、例えば、A/Dコンバータ、D/Aコンバータに与えるクロックを発生するICテスタに関し、ジッタを低減したクロックを発生するICテスタに関するものである。
【0002】
【従来の技術】
ICテスタは、被試験対象(以下DUT)、例えば、IC、LSI等に試験信号を与え、DUTの出力により、DUTの良否の判定を行っている。このような装置は例えば特開平11−38100号公報等に記載されている。以下、図5を用いて説明する。
【0003】
図5において、DUT1は例えばD/Aコンバータである。デジタル信号発生部2は、デジタル信号を発生し、デジタルデータをDUT1に出力すると共に、クロック信号を出力する。フェーズ・ロック・ループ(以下PLL)3は、デジタル信号発生部2のクロックを入力し、逓倍してDUT1のクロック端子に出力する。
【0004】
このような装置の動作を、図6を用いて説明する。図6において、(a)はDUT1のアナログ出力、(b)はDUT1のクロック入力、(c)はDUT1のデジタルデータ入力である。
【0005】
デジタル信号発生部2は、DUT1のデジタルデータを段階的に増加させて出力すると共に、クロックを発生する。このクロック信号を、PLL3が逓倍して、DUT1に入力する。そして、DUT1は、PLL3のクロックのタイミングで、デジタルデータをアナログ信号に変化させて出力する。このアナログ信号を、図示しない測定部により測定して、DUT1の良否の判定を行っている。
【0006】
ここで、図7は図6の拡大図で、t1時点はジッタによりクロックがずれた点、t2時点は、t1時点の正常なクロックの点である。ジッタのために、t1時点で、DUT1からアナログ信号が出力されると、DUT1の出力波形の変化点に時間的影響を与え、直線性誤差を生じてしまい。良否判定のデータに幅がでて、良品のDUT1でも不良品と判定されてしまう。そこで、PLL3を用いて、DUT1に入力されるクロックを低ジッタにして、精度の高い試験を行っている。
【0007】
次に他の従来例を図8に示し説明する。ここで、図5と同一のものは同一符号を付し説明を省略する。
【0008】
図8において、クリスタル発振子4はクロックを発生する。ドライバ5は、クリスタル発振子4のクロックを、DUT1を介して入力し、デジタル信号発生部2に出力する。
【0009】
このような装置の動作を以下に説明する。クリスタル発振子4は、クロックをDUT1に入力する。このクロックをDUT1はドライバ5に出力し、ドライバ5は、クロックをデジタル信号発生部2に出力する。デジタル信号発生部2は、クロックに基づいて、デジタルデータを段階的に増加させてDUT1に出力する。DUT1は、クロックのタイミングに基づいて、デジタルデータをアナログ信号に変換し出力する。このアナログ信号により、DUT1の良否の判定を行う。
【0010】
【発明が解決しようとする課題】
以上のように、図5に示す装置では、クロックを低ジッタにするために、PLL3を用いているが、回路が複雑で、回路規模が大きくなってしまう。
【0011】
また、図8に示す装置では、クリスタル発振子4により、低ジッタのクロックを発生しているが、クリスタル発振子4が出力するクロックの周波数は可変でないため、DUT1の周波数に合わせたクリスタル発振子4を用意することは容易でない。
【0012】
そして、クリスタル発振子4を用いる場合、DUT1にデジタルデータを与えるタイミングを、クリスタル発振子4のクロックに合わせる必要がある。そこで、クリスタル発振子4のクロックに基づいて、デジタル信号発生器2はデジタルデータを出力している。しかし、クリスタル発振子4のクロックに基づいて、タイミングを合わせることは容易でない。
【0013】
そこで、本発明の目的は、簡単な構成で、容易に低ジッタのクロックが出力できるICテスタを実現することにある。
【0014】
【課題を解決するための手段】
本発明は、
デジタル信号発生部が発生するデジタル信号により、デジタルデータを被試験対象に与え、被試験対象の試験を行うICテスタにおいて、
前記デジタル信号発生部のデジタル信号を入力し、前記被試験対象にクロックとして出力するバンドパスフィルタを有することを特徴とするものである。
【0015】
【発明の実施の形態】
以下図面を用いて本発明の実施の形態を説明する。図1は本発明の一実施例を示した構成図である。ここで、図1と同一のものは同一符号を付し、説明を省略する。
【0016】
図1において、バンドパスフィルタ6は、デジタル信号発生部2のデジタル信号(クロック)を入力し、デジタル信号の基本波周波数を通過させる。コンパレータ7は、バンドパスフィルタ6の出力を比較電圧Vrと比較する。ドライバ8は、コンパレータ7の出力を増幅し、クロックとしてDUT1に出力する。ここで、コンパレータ7、ドライバ8は波形調整部を構成する。
【0017】
このような装置の動作を以下で説明する。図2は図1に示す装置の動作を説明する図である。図2において、(a)はデジタル信号、(b)はバンドパスフィルタ6の出力、(c)はコンパレータ7の出力である。
【0018】
デジタル信号発生部2は、DUT1のデジタルデータを段階的に増加させて出力すると共に、図2(a)に示すデジタル信号(クロック)を出力する。このデジタル信号を入力して、バンドパスフィルタ6は、基本波周波数を通過させ、図2(b)に示す正弦波を出力する。この正弦波を、コンパレータ7は比較電圧Vr、つまり、0[V]と比較し、図2(c)に示す比較結果を出力する。この比較結果を、ドライバ8により増幅し、クロックとして、DUT1に与える。DUT1は、ドライバ8のクロックのタイミングで、デジタルデータをアナログ信号に変化させて出力する。このアナログ信号を、図示しない測定部により測定して、DUT1の良否の判定を行う。
【0019】
つまり、デジタル信号発生部2が出力するデジタル信号は、スペクトラムアナライザーで見ると、図3に示すようになっている。矩形波を構成する基本波、奇数高周波の周辺周波数にジッタ部分が現れる。そこで、基本波周波数帯域だけをBPF6により、取り出しジッタを抑える。
【0020】
さらに、図4を用いて説明する。A,Bは、デジタル信号発生部2が出力するデジタル信号におけるジッタメータでの観測結果、Cはバンドパスフィルタ6の出力におけるジッタメータでの観測結果である。観測結果A,Bのデジタル信号をバンドパスフィルタ6を通過させることにより、観測結果Cの正弦波となり、低ジッタが実現できる。実際の実験した結果では、ジッタが51[psrms]のものが、26[psrms]に改善されていた。バンドパスフィルタ6の通過させる周波数を狭めれば、さらに低ジッタが期待できる。
【0021】
このように、デジタル信号発生部2のデジタル信号を、バンドパスフィルタ6を介して、DUT1に与えるので、簡単な構成で容易に、低ジッタのクロックをDUT1に与えることができる。
【0022】
また、ICテスタの性能が低くても、低ジッタのクロックを、D/AコンバータまたはA/Dコンバータに与えることができ、D/AコンバータまたはA/Dコンバータの試験を正確に行うことができる。なお、デジタルデータに用いられるデジタル信号は、クロックより精度が要求されないことはいうまでもない。また、A/Dコンバータを試験する場合は、アナログ信号を出力するアナログ信号試験部、デジタル信号を試験するデジタル試験部が必要なことをはいうまでもない。
【0023】
なお、波形調整部として、コンパレータ7、ドライバ8から構成される例を示したが、これに限定されない。波形調整部をコンパレータ7だけで構成してもよい。また、波形調整部をオフセットアダーだけで構成してもよい。この結果、BPF6の出力にオフセット電圧が加わり、図2(b)の破線に示すように、正弦波の中心電位をグランドより高くし、DUT1に加える構成にする。この場合、クロックが正弦波となるが、入力レベルとスレッシュレベルだけが動作上必要な仕様であることを考えれば、DUT1が正常に動作することはいうまでもない。さらに、波形調整部に、オフセットアダーの後段に、コンパレータを設け、コンパレータの出力をクロックとして、DUT1に与える構成でもよい。
【0024】
その上、バンドパスフィルタ6は、デジタル信号の基本周波数を通過させる構成を示したが、奇数高周波のどれか一つを通過させる構成にしてもよい。
【0025】
【発明の効果】
本発明によれば、デジタル信号発生部のデジタル信号を、バンドパスフィルタを介して、被試験対象に与えるので、簡単な構成で容易に、低ジッタのクロックを被試験対象に与えることができるという効果がある。
【0026】
請求項5によれば、低ジッタのクロックを、D/AコンバータまたはA/Dコンバータに与えることができ、D/AコンバータまたはA/Dコンバータの試験を正確に行うことができる。
【図面の簡単な説明】
【図1】本発明の一実施例を示した構成図である。
【図2】図1に示す装置の動作を説明する図である。
【図3】デジタル信号発生部2のデジタル信号のスペクトラムである。
【図4】図1に示す装置の動作を説明する図である。
【図5】従来のICテスタの構成を示した図である。
【図6】図5に示す装置の説明するタイミグチャートである。
【図7】図6の拡大図である。
【図8】従来のICテスタの他の構成を示した図である。
【符号の説明】
1 DUT
2 デジタル信号発生部
6 バンドパスフィルタ
7 コンパレータ
8 ドライバ

Claims (6)

  1. デジタル信号発生部が発生するデジタル信号により、デジタルデータを被試験対象に与え、被試験対象の試験を行うICテスタにおいて、
    前記デジタル信号発生部のデジタル信号を入力し、前記被試験対象にクロックとして出力するバンドパスフィルタを有することを特徴とするICテスタ。
  2. バンドパスフィルタは、デジタル信号の基本波周波数を通過させることを特徴とする請求項1記載のICテスタ。
  3. バンドパスフィルタと被試験対象との間に、波形を調整する波形調整部を設けたことを特徴とする請求項1または2記載のICテスタ。
  4. 波形調整部は、少なくとも電圧レベルを上げることを特徴とする請求項3記載のICテスタ。
  5. 波形調整部は、少なくともコンパレータを有し、デジタル信号にすることを特徴とする請求項3または4記載のICテスタ。
  6. 被試験対象は、A/DコンバータまたはD/Aコンバータであることを特徴とする請求項1〜5のいずれかに記載のICテスタ。
JP2001363595A 2001-04-06 2001-11-29 Icテスタ Expired - Fee Related JP3632652B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001363595A JP3632652B2 (ja) 2001-04-06 2001-11-29 Icテスタ

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001108440 2001-04-06
JP2001-108440 2001-04-06
JP2001363595A JP3632652B2 (ja) 2001-04-06 2001-11-29 Icテスタ

Publications (2)

Publication Number Publication Date
JP2002365344A JP2002365344A (ja) 2002-12-18
JP3632652B2 true JP3632652B2 (ja) 2005-03-23

Family

ID=26613211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001363595A Expired - Fee Related JP3632652B2 (ja) 2001-04-06 2001-11-29 Icテスタ

Country Status (1)

Country Link
JP (1) JP3632652B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4849016B2 (ja) * 2007-06-19 2011-12-28 横河電機株式会社 デバイス試験装置

Also Published As

Publication number Publication date
JP2002365344A (ja) 2002-12-18

Similar Documents

Publication Publication Date Title
JP3444904B2 (ja) 信号アナライザ
US8525509B2 (en) Low cost simplified spectrum analyzer for magnetic head/media tester
CN105203860A (zh) 用于离散时间信号处理的相位噪声校正系统
US12055585B2 (en) Sub-sampled based instrument noise correction for jitter measurements
US20070019768A1 (en) Sampling device and sampling method
JP5328096B2 (ja) ジッタ測定装置、ジッタ測定方法、試験装置、及び電子デバイス
JP5113368B2 (ja) ジッタ測定装置、ジッタ測定方法、試験装置、及び電子デバイス
JP5347507B2 (ja) 信号品質測定装置、スペクトラム測定回路、プログラム
US8045605B2 (en) Jitter amplifier circuit, signal generation circuit, semiconductor chip, and test apparatus
JP3122144B2 (ja) 計器の中間周波数応答特性を得る方法
JP3632652B2 (ja) Icテスタ
JPS58174861A (ja) アナログ・デジタル変換器の特性測定装置
JP2006017486A (ja) 核磁気共鳴を用いるスペクトル分析方法および核磁気共鳴装置
US7680493B2 (en) Low phase noise testing system utilizing a crystal filter
TWI582420B (zh) 超音波探頭性能檢測裝置及方法
US8237603B2 (en) Receiver test circuits, systems and methods
US6909508B2 (en) Measuring optical waveforms
JP2003207544A (ja) Ic内蔵発振回路のテスト装置
JPH05249161A (ja) ジッタ測定装置
JP2005030866A (ja) ジッタ伝達特性測定装置
US20040088620A1 (en) Maximum time interval error test signal generating apparatus not affected by low-pass measuring filter
JP3990041B2 (ja) 半導体デバイス試験装置
JP3468811B2 (ja) ジッター測定装置
JP2002189061A (ja) フェーズロックループ回路の応答特性評価装置
Egan et al. A framework for the characterization and verification of embedded phase-locked loops

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040413

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040528

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040921

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20041028

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041213

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080107

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090107

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100107

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100107

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110107

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120107

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130107

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees