JP2007114965A - 拡張ユニットと接続可能な制御ユニット及び同制御ユニットのリセット解除方法 - Google Patents
拡張ユニットと接続可能な制御ユニット及び同制御ユニットのリセット解除方法 Download PDFInfo
- Publication number
- JP2007114965A JP2007114965A JP2005304722A JP2005304722A JP2007114965A JP 2007114965 A JP2007114965 A JP 2007114965A JP 2005304722 A JP2005304722 A JP 2005304722A JP 2005304722 A JP2005304722 A JP 2005304722A JP 2007114965 A JP2007114965 A JP 2007114965A
- Authority
- JP
- Japan
- Prior art keywords
- state
- control unit
- logic
- signal
- connector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/409—Mechanical coupling
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Sub-Exchange Stations And Push- Button Telephones (AREA)
- Mounting Of Printed Circuit Boards And The Like (AREA)
- Monitoring And Testing Of Exchanges (AREA)
Abstract
【課題】拡張ユニットがマザーボード等と接続されていないような不完全な接続状態で制御ユニットが動作するのを極力防止できるようにする。
【解決手段】接続検出回路123は、制御ユニット12のコネクタ121とマザーボード11とが接続されている第1の状態を検出する。リセット解除回路125は、接続検出回路123による第1の状態の検出に応じて制御ユニット12のリセット状態を解除する。リセット解除回路125は、拡張ユニット13とマザーボード11とが接続されている第2の状態の場合に特定論理状態となる信号134を拡張ユニット13から信号ピン122aを介して受け取る。リセット解除回路125は、信号ピン122aの論理状態が上記特定論理状態とは異なる論理状態の場合、接続検出回路123による第1の状態の検出の有無に無関係に制御ユニット12のリセット状態の解除を抑止する。
【選択図】 図1
【解決手段】接続検出回路123は、制御ユニット12のコネクタ121とマザーボード11とが接続されている第1の状態を検出する。リセット解除回路125は、接続検出回路123による第1の状態の検出に応じて制御ユニット12のリセット状態を解除する。リセット解除回路125は、拡張ユニット13とマザーボード11とが接続されている第2の状態の場合に特定論理状態となる信号134を拡張ユニット13から信号ピン122aを介して受け取る。リセット解除回路125は、信号ピン122aの論理状態が上記特定論理状態とは異なる論理状態の場合、接続検出回路123による第1の状態の検出の有無に無関係に制御ユニット12のリセット状態の解除を抑止する。
【選択図】 図1
Description
本発明は、マザーボードに接続して用いられる制御ユニットを有する情報処理装置に係り、特に機能拡張のための拡張ユニットを当該情報処理装置に実装する場合に好適な、拡張ユニットと接続可能な制御ユニット及び同制御ユニットのリセット解除方法に関する。
構内交換機に代表される情報処理装置は、装置全体を制御する制御ユニット(制御ボード)を含む複数の印刷回路ボードを有しているのが一般的である。また、これらのボードは、それぞれ、マザーボードとコネクタ接続されるのが一般的である。
さて、この種の情報処理装置において、制御ユニットの制御機能の拡張が必要となることがある。通常、制御ユニットの機能を拡張するには、拡張ユニット(拡張ボード)が用いられる。拡張ユニットは、制御ユニットの機能拡張のための工事(制御ユニット拡張工事)において、作業者によりマザーボードとコネクタ接続されると共に、制御ユニットとコネクタ接続されることで、情報処理装置に実装される。この状態において、制御ユニットは拡張ユニットと共同して動作することにより、拡張された制御機能を発揮する。
この従来技術(第1の従来技術)においては、制御ユニットがマザーボードに正しく接続されているならば、電源投入に応じて当該制御ユニットのリセット状態が解除される。これにより制御ユニットは、動作可能となる。
一方、例えば特許文献1には、監視制御基板及び各インタフェース基板がマザーボード(バックパネル)にコネクタ接続される情報処理装置(システム)が開示されている。特許文献1に記載の従来技術(第2の従来技術)において、監視制御基板は、各インタフェース基板の動作状態等を常時もしくは定期的に監視する。この監視制御基板上のCPU部は、所定の配線の電位が高レベル(“H”レベル)であるか否かにより、インタフェース基板がマザーボードに正しく接続されているか否かを判定する。インタフェース基板がマザーボードに正しく接続されていない場合、監視制御基板はインタフェース基板はないものと認識する。インタフェース基板がマザーボードに正しく接続されている場合、その旨を示す実装情報が、監視制御基板及び当該インタフェース基板に保持される。インタフェース基板上の制御部は、実装情報とCPU部からの制御とに基づいて、当該インタフェース基板に実装された回路のリセットを解除する。
特開2003−318576号公報(段落0019−0030、図1)
上記第1の従来技術においては、制御ユニット拡張工事で、拡張ユニットが例えば制御ユニットとは接続されているが、マザーボードとは接続されていないといった不完全な接続状態であっても、制御ユニットがマザーボードに正しく接続されているならば、当該制御ユニットのリセット状態が解除されて、当該制御ユニットが動作する可能性がある。この場合、作業者は、制御ユニット拡張工事が完了したかどうか正しく判断するのが困難である。
一方、上記第2の従来技術においては、インタフェース基板がマザーボードに正しく接続されているかを、監視基板(インタフェース基板の動作状態等を監視する監視基板)が判定することができる。そこで、この監視基板の判定機能を、第2の従来技術における制御ユニットに持たせ、拡張ユニットがマザーボードに正しく接続されているかを、当該制御ユニットが判定することが考えられる。ここでは、拡張ユニットがマザーボードに正しく接続されていない場合、制御ユニットのリセット状態が解除されるのを抑止できる。
しかし第1の従来技術に第2の従来技術を適用しただけでは、例えば、拡張ユニットの増設がなされずに、制御ユニット単体で使用される場合にも、制御ユニットからは、拡張ユニットがマザーボードに正しく接続されていないと判定される。この場合、制御ユニットのリセット状態が解除されされないという不具合が生じる。
本発明は上記事情を考慮してなされたものでその目的は、制御ユニットの機能拡張に必要な拡張ユニットがマザーボード等と接続されていないような不完全な接続状態で当該制御ユニットが動作するのを極力防止でき、しかも当該制御ユニットが単独で使用される場合には当該制御ユニットを確実に動作させることができるようにすることにある。
本発明の1つの観点によれば、マザーボードに接続して用いられ、拡張ユニットとの接続により機能を拡張することが可能な制御ユニットが提供される。この制御ユニットは、前記マザーボードと接続するための第1のコネクタと、前記第1のコネクタと前記マザーボードとが接続されている第1の状態を検出する接続検出回路と、前記拡張ユニットと接続するための第2のコネクタであって、前記拡張ユニットと前記マザーボードとが接続されている第2の状態の場合に特定論理状態となる特定信号を当該拡張ユニットから受け取るための特定信号ピンを含む第2のコネクタと、前記特定信号が前記特定信号ピンに伝達されない状態において、当該特定信号ピンを前記特定論理状態に設定する状態設定器と、前記接続検出回路により前記第1の状態が検出に応じて前記制御ユニットのリセット状態を解除するリセット解除回路であって、前記特定信号ピンの論理状態が前記特定論理状態とは異なる論理状態の場合には前記接続検出回路による前記第1の状態の検出の有無に無関係に前記制御ユニットのリセット状態の解除を抑止するリセット解除回路とを具備する。
本発明によれば、制御ユニットの機能拡張のために拡張ユニットを当該制御ユニット及びマザーボードと接続する拡張工事において、当該拡張ユニットがマザーボード等と接続されていないような不完全な状態で当該制御ユニットのリセット状態が解除されて当該制御ユニットが動作するのを極力防止できる。このため作業者は、制御ユニットの拡張工事が完了したかどうか正しく判断できる。しかも本発明によれば、制御ユニットが単独で使用される場合に、当該制御ユニットのリセット状態を解除して当該制御ユニットを確実に動作させることができる。
以下、本発明の実施の形態につき図面を参照して説明する。
[第1の実施形態]
図1は本発明の第1の実施形態に係る構内交換機における主要な構成を示す。図1において、マザーボード11のコネクタ111には、制御ユニット12が当該制御ユニット12のコネクタ(第1のコネクタ)121を介して装着されている。マザーボード11には、制御ユニット12の他に、当該制御ユニット12によって制御されるインタフェースユニット等が装着されている。
[第1の実施形態]
図1は本発明の第1の実施形態に係る構内交換機における主要な構成を示す。図1において、マザーボード11のコネクタ111には、制御ユニット12が当該制御ユニット12のコネクタ(第1のコネクタ)121を介して装着されている。マザーボード11には、制御ユニット12の他に、当該制御ユニット12によって制御されるインタフェースユニット等が装着されている。
制御ユニット12のコネクタ121は、当該制御ユニット12をマザーボード11と接続するための信号ピン群を含む。制御ユニット12は拡張ユニット13と接続するための信号ピン群を含むコネクタ(第2のコネクタ)122を有する。制御ユニット12はコネクタ122を介して拡張ユニット13のコネクタ131と接続されることにより、機能を拡張することが可能である。但し、そのためには、拡張ユニット13が当該拡張ユニット13のコネクタ部20を介してマザーボード11のコネクタ112とも接続される必要がある。
図2は図1に示す構内交換機におけるマザーボード11の周辺の実装構造を示す。コネクタ部20は、拡張ユニット13のコネクタ132と、フレキシブル印刷回路基板(FPC基板)21と、コネクタ221及び222を有する延長ボード22とから構成される。
制御ユニット12のコネクタ122及び拡張ユニット13のコネクタ131は、当該制御ユニット12及び拡張ユニット13の各面が対向する状態で接続されるように、それぞれ当該制御ユニット12及び拡張ユニット13の面に配置されている。
拡張ユニット13をマザーボード11に装着する場合、当該拡張ユニット13のコネクタ132と延長ボード22のコネクタ221とがFPC基板21によって接続される。また、延長ボード22のコネクタ222がマザーボード11のコネクタ112と接続される。これにより拡張ユニット13がコネクタ部20を介してマザーボード11のコネクタ112と接続されることになる。本実施形態では、拡張ユニット13の実装スペース上の制約から、拡張ユニット13をマザーボード11に装着するのに上述のコネクタ部20を用いている。しかし、制御ユニット12のコネクタ121に相当するコネクタにより拡張ユニット13を直接マザーボード11に装着することも可能である。
再び図1を参照すると、制御ユニット12のコネクタ121は、信号ピン121a,121b及び121cを含む。信号ピン121a,121b及び121cは、マザーボード11のコネクタ111の、それぞれグランドピン111a、電源ピン111b及びグランドピン111cと接続される。
制御ユニット12において、信号ピン121aは接続検出回路123と接続されている。接続検出回路123は、信号ピン121aの論理状態から、制御ユニット12のコネクタ121とマザーボード11とが接続されている第1の状態を検出する。接続検出回路123は、第1の論理回路としてのインバータ123aから構成される。インバータ123aの入力は、信号ピン121aと接続されている。信号ピン121aでの信号レベルは、上記第1の状態では、当該信号ピン121aがコネクタ111のグランドピン111aと接続されていることから低レベルとなる。本実施形態では、信号レベルが低レベルの場合の論理状態を論理“0”、高レベルの場合の論理状態を論理“1”と定義している。したがって、インバータ123aの入力の論理状態は、上記第1の状態では、論理“0”となる。インバータ123aは、当該インバータ123aの入力の論理状態に応じて、当該論理状態が反転された検出信号(第1の検出信号)124を出力する。この検出信号124は、コネクタ121とマザーボード11とが接続されている場合に上記第1の状態の検出を示す第1の論理状態、例えば論理“1”となり、コネクタ121とマザーボード11とが接続されていない場合に上記第1の論理状態とは異なる第2の論理状態、例えば論理“0”となる。
制御ユニット12のコネクタ122は、信号ピン122a,122b及び122cを含む。信号ピン122aは、制御ユニット12のコネクタ122が拡張ユニット13と接続されている第3の状態において、当該拡張ユニット13に含まれている後述するインバータ133aからの検出信号134を受信可能なようになっている。検出信号134は、拡張ユニット13とマザーボード11とが接続されている第2の状態の場合に当該第2の状態を示す特定論理状態、例えば論理“1”となる。
一方、拡張ユニット13のコネクタ131は、信号ピン131a,131b及び131cを含む。信号ピン131a,131b及び131cは、上記第3の状態において、それぞれ制御ユニット12のコネクタ122の信号ピン122a,122b及び122cと接続される。
上記第1の状態では、制御ユニット12のコネクタ122の信号ピン122b及び122cは、当該制御ユニット12のコネクタ121の信号ピン121b及び121cを介してマザーボード11のコネクタ111の、それぞれ電源ピン111b及びグランドピン111cと接続される。また、上記第2の状態では、拡張ユニット13の信号ピン131b及び131cは、コネクタ部20を介してマザーボード11のコネクタ112の、それぞれ電源ピン112b及びグランドピン112cと接続される。
拡張ユニット13は、上記接続検出回路123と同様の接続検出回路133を有する。接続検出回路133は、拡張ユニット13とマザーボード11とが接続されている第2の状態を検出する。接続検出回路133は、インバータ133aから構成される。インバータ133aの入力は、上記第2の状態において、マザーボード11のコネクタ112のグランドピン112aとコネクタ部20を介して接続される。したがってインバータ133aの入力の信号レベル(論理状態)は上記第2の状態では低レベル(論理“0”)となる。インバータ133aは、当該インバータ133aの入力の論理状態に応じて、当該論理状態が反転された検出信号134を信号ピン131aに出力する。本実施形態において、インバータ133aの入力はプルアップ抵抗135を介してプルアップされている。
制御ユニット12において、コネクタ122の信号ピン122aはインバータ123aの出力と共にリセット解除回路125と接続されている。リセット解除回路125は、インバータ123aから出力される検出信号124の示す第1の状態の検出に応じて、制御ユニット12のリセット状態を解除する。但しリセット解除回路125は、以下の場合には、上記第1の状態が検出されても制御ユニット12のリセット状態の解除を抑止する。
リセット解除回路125は、制御ユニット12のコネクタ122と拡張ユニット13とが接続されている第3の状態では、拡張ユニット13のインバータ133aからの検出信号134を当該コネクタ122の信号ピン122aを介して受け取る。リセット解除回路125は、信号ピン122aの論理状態が上記第2の状態を示さない論理“0”の場合、インバータ123aから出力される検出信号124の示す上記第1の状態の検出(つまり接続検出回路123による第1の状態の検出)の有無に無関係に制御ユニット12のリセット状態の解除を抑止する。
リセット解除回路125は、例えば2入力のアンドゲート(第2の論理回路)125aから構成される。アンドゲート125aの各入力は、インバータ123aの出力及び信号ピン122aと接続されている。アンドゲート125aの各入力はまた、プルアップ抵抗(状態設定器)126a及び126bを介してプルアップされている。アンドゲート125aは、インバータ123aから出力される検出信号124が論理“1”(第1の論理状態)で、且つ信号ピン122aの論理状態が論理“1”(特定論理状態)の場合にのみ、論理“1”のリセット解除信号/RESETを出力する。この論理“1”のリセット解除信号/RESETは、電話交換処理を実行するCPU12のリセット状態を解除するのに用いられる。
ここで制御ユニット12の機能拡張のための工事において、当該制御ユニット12のコネクタ121とマザーボード11とが接続され、且つ当該制御ユニット12のコネクタ122と拡張ユニット13とが接続されたものの、当該拡張ユニット13とマザーボード11とは接続されていない不完全な接続状態の場合の動作について説明する。このような状態では、制御ユニット12のインバータ123aから出力される検出信号124は論理“1”となる。一方、拡張ユニット13のインバータ133aから出力される検出信号134は論理“0”となる。この論理“0”の検出信号134は、拡張ユニット13のコネクタ132の信号ピン131aを介して制御ユニット12のコネクタ122の信号ピン122aに伝達される。これにより、信号ピン122aの状態は論理“0”となる。この場合、アンドゲート125aから論理“1”の有効なリセット解除信号/RESETが出力されるのが抑止される。よって、不完全な接続状態においてCPU127が動作可能状態となるのが防止される。
このように本実施形態においては、制御ユニット12のコネクタ121とマザーボード11とが接続され、且つ当該制御ユニット12のコネクタ122と拡張ユニット13とが接続されても、当該拡張ユニット13とマザーボード11とが接続されない不完全な接続状態では、制御ユニット12のリセット状態が解除されるのを防止できる。つまり本実施形態においては、第1及び第3の状態であっても、信号ピン122aの状態が論理“0”となる非第2の状態である場合には、制御ユニットの機能拡張のための工事が完了していないとして、CPU127(制御ユニット12)のリセット状態の解除が抑止される。
次に、制御ユニット12のコネクタ121とマザーボード11とが接続され、当該制御ユニット12のコネクタ122と拡張ユニット13とが接続され、且つ拡張ユニット13とマザーボード11とが接続される完全な接続状態の場合の動作について説明する。このような状態においては、検出信号124及び信号ピン122aの状態はいずれも論理“1”となる。この場合、アンドゲート125aから論理“1”の有効なリセット解除信号/RESETが出力されて、CPU127(制御ユニット12)のリセット状態が解除される。つまり本実施形態においては、第1の状態で且つ第2の状態で且つ第3の状態の場合には、制御ユニット12の機能拡張のための工事が完了したとして、CPU127のリセット状態が解除される。これにより、作業者は制御ユニット12の機能拡張のための工事の完了を従来技術に比べて正しく判断できる。
リセット状態が解除されたCPU127は電話交換処理を実行する。ここでは、CPU127は拡張ユニット13を利用することにより機能を拡張することができる。本実施形態では、CPU127がサポートとするポート数を、例えば192から672に増加することができる。
次に、第1の状態で且つ非第2の状態で且つ非第3の状態の場合の動作について説明する。このような状態では、信号ピン122aは拡張ユニット13のコネクタ131の信号ピン131aと接続されていない。このため、拡張ユニット13のインバータ133aから出力される検出信号134は信号ピン122aに伝達されない。ここで、信号ピン122aと接続されるアンドゲート125aの入力は抵抗126bを介してプルアップされている。このため、検出信号134が信号ピン122aに伝達されない状態では、アンドゲート125aの入力(信号ピン122a)の状態は論理“1”となる。また、第1の状態では、検出信号124は論理“1”となる。この場合、アンドゲート125aから論理“1”の有効なリセット解除信号/RESETが出力される。このように、第1の状態で且つ非第2の状態で且つ非第3の状態の場合、制御ユニット12が拡張ユニット13と接続されずに単独で使用されるものとして、当該制御ユニット12のCPU127のリセット状態が解除される。
[第2の実施形態]
図3は本発明の第2の実施形態に係る構内交換機における主要な構成を示す。図3において、図1と同様の要素には同一参照符号を付してある。
図3は本発明の第2の実施形態に係る構内交換機における主要な構成を示す。図3において、図1と同様の要素には同一参照符号を付してある。
上記第1の実施形態では、第1及び第3の状態で且つ非第2の状態という不完全な接続状態の場合には、CPU127のリセット状態が解除されるのを抑止できる。ところが第1の実施形態では、非第3の状態であっても、第1の状態であれば、第2の状態であるか否かに無関係に、検出信号124だけでなく信号ピン122aの状態も論理“1”となる。したがって第1の実施形態では、第1及び第2の状態で且つ非第3の状態という不完全な接続状態の場合には、CPU127のリセット状態が解除される。
そこで第2の実施形態は、第1及び第2の状態で且つ非第3の状態の場合に、上記第1の実施形態における第1及び第3の状態で且つ非第2の状態の場合と同様に、CPU127のリセット状態が解除されるのを抑止するようにしたことを特徴とする。
第2の実施形態では、図3に示すように、上記第1の実施形態における制御ユニット12及び拡張ユニット13にそれぞれ相当する制御ユニット120及び拡張ユニット130が用いられる。制御ユニット120は制御ユニット12と同様にコネクタ121及び122を有し、拡張ユニット130は拡張ユニット13と同様にコネクタ131及びコネクタ部20を有する。
制御ユニット120は、制御ユニット12と同様に、マザーボード11及び拡張ユニット130と接続される。また拡張ユニット130は、拡張ユニット13と同様に、マザーボード11と接続される。したがって必要があれば、図2において制御ユニット12及び拡張ユニット13を、それぞれ制御ユニット120及び拡張ユニット130に置き換えられたい。また、上記第1乃至第3の状態の各々についても、制御ユニット12及び拡張ユニット13を、それぞれ制御ユニット120及び拡張ユニット130に置き換えられたい。即ち第2の実施形態では、制御ユニット120のコネクタ121とマザーボード11とが接続されている状態を第1の状態、拡張ユニット130とマザーボード11とが接続されている状態を第2の状態、そして制御ユニット120のコネクタ122と拡張ユニット130とが接続されている状態を第3の状態と、それぞれ呼ぶ。
拡張ユニット130において、インバータ133aから出力される検出信号134は、上記第1の実施形態と異なって、上記第2の状態において、コネクタ部20を介してマザーボード11のコネクタ112の信号ピン112dに伝達される。この信号ピン112dは、マザーボード11上の例えば空きの信号ライン113を介して当該マザーボード11のコネクタ111の信号ピン111dと接続されている。この信号ピン111dは、上記第1の状態において、制御ユニット120のコネクタ121の信号ピン121dと接続される。本実施形態において、信号ピン111d及び112dは、信号ライン113と予め接続されている空きピンである。
拡張ユニット130は、接続検出回路136を有する。接続検出回路136は、上記第3の状態を検出する。接続検出回路136は、インバータ136aから構成される。インバータ136aの入力は、拡張ユニット130の信号ピン131cと接続される。この信号ピン131cは、上記第3の状態において、制御ユニット120のコネクタ122の信号ピン122cと接続される。この信号ピン122cは、上記第1の状態において、マザーボード11のコネクタ111のグランドピン111cと接続される。信号ピン131cは、上記第2の状態において、マザーボード11のコネクタ112のグランドピン112cとも接続される。インバータ136aは、信号ピン131cが論理“0”の場合、論理“1”の検出信号137をコネクタ131の信号ピン131dに出力する。この検出信号137は、上記第3の状態において、制御ユニット120のコネクタ122の信号ピン122dに伝達される。
ここで信号ピン131cは、少なくとも、上記第1状態で且つ第3の状態であるか、或いは上記第2の状態の場合に、論理“0”となる。この場合、インバータ136aからは論理“1”の検出信号137が出力される。但し、第3の状態でない場合には、検出信号137はコネクタ122の信号ピン122dに伝達されない。検出信号137がコネクタ122の信号ピン122dに伝達されて、当該信号ピン122dの状態が論理“1”となるのは、第3の状態の場合である。このことから、検出信号137は、制御ユニット120からは、第3の状態が検出されたか否かを示す信号として認識される。
制御ユニット120のリセット解除回路125は、上記第1の実施形態と異なり、特定状態検出回路141を含む。特定状態検出回路141は、信号ピン121dの論理状態が第2の状態を示し、且つ信号ピン122dの論理状態が第3の状態を示すか、或いは信号ピン121dの論理状態が第2の状態を示さず、且つ信号ピン122dの論理状態が第3の状態を示さない特定状態を検出する。リセット解除回路125は、接続検出回路123による第1の状態の検出及び特定状態検出回路141による特定状態の検出に応じて制御ユニット120(CPU127)のリセット状態を解除する。
信号ピン121dはプルダウン抵抗(第1の状態設定器)128aを介してプルダウンされ、信号ピン122dはプルダウン抵抗(第2の状態設定器)128bを介してプルダウンされている。これにより、制御ユニット120のコネクタ121とマザーボード11とは接続されているが、拡張ユニット130とマザーボード11とは接続されていない場合に、信号ピン121dは、第2の状態が検出されたことを示す検出信号134の論理状態(論理“1”)とは異なる論理状態(論理“0”)となる。同様に、制御ユニット120のコネクタ121とマザーボード11とは接続されているが、制御ユニット120のコネクタ122と拡張ユニット130とは接続されていない場合に、信号ピン122dは、第3の状態が検出されたことを示す検出信号137の論理状態(論理“1”)とは異なる論理状態(論理“0”)となる。つまり、拡張ユニット130のインバータ133aから出力される検出信号134がマザーボード11を介してコネクタ121の信号ピン121dに伝達されない状態では、当該信号ピン121dの状態はプルダウン抵抗128aを介して論理“0”に設定される。同様に、拡張ユニット130のインバータ136aから出力される検出信号137がコネクタ122の信号ピン122dに伝達されない状態では、当該信号ピン122dの状態はプルダウン抵抗128bを介して論理“0”に設定される。
特定状態検出回路141は第2の論理回路としての2入力の排他的論理和(イクスクルーシブ・オア)回路141aから構成される。排他的論理和回路141aの各入力は、信号ピン121d及び122dと接続されている。排他的論理和回路141aは、信号ピン121dの論理状態が第2の状態を示す論理“1”で、且つ信号ピン122dの論理状態が第3の状態を示す論理1の場合、上記特定状態の検出を示す論理“1”(第3の論理状態)となる検出信号(第2の検出信号)142を出力する。また排他的論理和回路141aは、信号ピン121dが第2の状態を示さない論理“0”で、且つ信号ピン122dが第3の状態を示さない論理“0”の場合にも、論理“1”の検出信号142を出力する。また排他的論理和回路141aは、上述の状態以外の場合には、論理“0”(第3の論理状態とは異なる第4の論理状態)の検出信号142を出力する。
リセット解除回路125はまた、図1中のアンドゲート125aに相当する2入力のアンドゲート(第3の論理回路)143を含む。アンドゲート143の各入力には、インバータ123aからの検出信号124及び排他的論理和回路141aからの検出信号142が入力される。アンドゲート143の各入力は、上記アンドゲート125aと同様に、プルアップ抵抗(状態設定器)126a及び126bを介してプルアップされている。アンドゲート143は、インバータ123aの出力(検出信号124)が第1の状態の検出を示す論理“1”(第1の論理状態)で、且つ排他的論理和回路141aの出力(検出信号142)が特定状態の検出を示す論理“1”(第3の論理状態)の場合にのみ、論理“1”のリセット解除信号/RESETを出力する。
ここで制御ユニット12の機能拡張のための工事において、当該制御ユニット120のコネクタ121とマザーボード11とが接続され、且つ拡張ユニット130とマザーボード11とが接続されたものの、当該制御ユニット120のコネクタ122と拡張ユニット130とが接続されていない不完全な接続状態の場合の動作について説明する。このような状態では、インバータ123aの出力(検出信号124)は論理“1”となる。また、コネクタ121の信号ピン121dの状態は論理“1”に、コネクタ122の信号ピン122dの状態は論理“0”になる。この場合、排他的論理和回路141aの出力(検出信号142)は論理“0”となることから、アンドゲート125aから論理“1”の有効なリセット解除信号/RESETが出力されるのが抑止される。これにより、上記第1の実施形態では抑止できなかった不完全な接続状態(第1及び第2の状態で且つ非第3の状態の場合)においてCPU127が動作可能状態となるのが防止される。
上記第1及び第2の実施形態では、本発明が構内交換機の制御ユニットに適用される場合を想定している。しかし本発明は、マザーボードに接続して用いられ、拡張ユニットとの接続により機能を拡張することが可能な制御ユニットであれば、構内交換機以外の情報処理装置の制御ユニットに適用可能である。
なお、本発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。
11…マザーボード、12,120…制御ユニット、13,130…拡張ユニット、20…コネクタ部、111,112,131,221,222…コネクタ、121…コネクタ(第1のコネクタ)、121d…信号ピン(第1の信号ピン)、122…コネクタ(第2のコネクタ)、122a…信号ピン(特定信号ピン)、122d…信号ピン(第2の信号ピン)、123…接続検出回路、123a…インバータ(第1の論理回路)、125…リセット解除回路、125a…アンドゲート(第2の論理回路)、126b…プルアップ抵抗(状態設定器)、128a…プルダウン抵抗(第1の状態設定器)、128b…プルダウン抵抗(第2の状態設定器)、133,136…接続検出回路、141…特定状態検出回路、141a…排他的論理和回路(第2の論理回路)、143…アンドゲート(第3の論理回路)。
Claims (9)
- マザーボードに接続して用いられ、拡張ユニットとの接続により機能を拡張することが可能な制御ユニットにおいて、
前記マザーボードと接続するための第1のコネクタと、
前記第1のコネクタと前記マザーボードとが接続されている第1の状態を検出する接続検出回路と、
前記拡張ユニットと接続するための第2のコネクタであって、前記拡張ユニットと前記マザーボードとが接続されている第2の状態の場合に特定論理状態となる特定信号を当該拡張ユニットから受け取るための特定信号ピンを含む第2のコネクタと、
前記特定信号が前記特定信号ピンに伝達されない状態において、当該特定信号ピンを前記特定論理状態に設定する状態設定器と、
前記接続検出回路による前記第1の状態の検出に応じて前記制御ユニットのリセット状態を解除するリセット解除回路であって、前記特定信号ピンの論理状態が前記特定論理状態とは異なる論理状態の場合には前記接続検出回路による前記第1の状態の検出の有無に無関係に前記制御ユニットのリセット状態の解除を抑止するリセット解除回路と
を具備することを特徴とする制御ユニット。 - 前記接続検出回路は、前記第1のコネクタと前記マザーボードとが接続されている場合に前記第1の状態の検出を示す第1の論理状態となり、前記第1のコネクタと前記マザーボードとが接続されていない場合に前記第1の論理状態とは異なる第2の論理状態となる検出信号を出力する第1の論理回路を含み、
前記リセット解除回路は、前記検出信号の論理状態及び前記特定信号ピンの論理状態に基づき前記制御ユニットのリセット状態を解除するリセット解除信号を出力する第2の論理回路であって、前記検出信号が前記第1の論理状態で且つ前記特定信号ピンが前記特定論理状態の場合に前記リセット解除信号を出力し、前記特定信号ピンが前記特定論理状態とは異なる論理状態の場合に前記リセット解除信号の出力を抑止する第2の論理回路を含む
ことを特徴とする請求項1記載の制御ユニット。 - マザーボードに接続して用いられ、拡張ユニットとの接続により機能を拡張することが可能な制御ユニットにおいて、
前記マザーボードと接続するための第1のコネクタであって、前記拡張ユニットと前記マザーボードとが接続されている第2の状態の場合に特定論理状態となる第1の信号を当該拡張ユニットから前記マザーボードを介して受け取るための第1の信号ピンを含む第1のコネクタと、
前記第1のコネクタと前記マザーボードとが接続されている第1の状態を検出する接続検出回路と、
前記拡張ユニットと接続するための第2のコネクタであって、当該第2のコネクタが前記拡張ユニットと接続されている第3の状態の場合に特定論理状態となる第2の信号を前記拡張ユニットから受け取るための第2の信号ピンを含む第2のコネクタと、
前記第1の信号ピンの論理状態が前記第2の状態を示し、且つ前記第2の信号ピンの論理状態が前記第3の状態を示すか、或いは、前記第1の信号ピンの論理状態が前記第2の状態を示さず、且つ前記第2の信号ピンの論理状態が前記第3の状態を示さない特定状態を検出する特定状態検出回路と、
前記接続検出回路による前記第1の状態の検出及び前記特定状態検出回路による前記特定状態の検出に応じて前記制御ユニットのリセット状態を解除するリセット解除回路と
を具備することを特徴とする制御ユニット。 - 前記リセット解除回路は、前記接続検出回路により前記第1の状態が検出されても、前記特定状態検出回路により前記特定状態が検出されない場合には前記制御ユニットのリセット状態の解除を抑止することを特徴とする請求項3記載の制御ユニット。
- 前記接続検出回路は、前記第1のコネクタと前記マザーボードとが接続されている場合に前記第1の状態の検出を示す第1の論理状態となり、前記第1のコネクタと前記マザーボードとが接続されていない場合に前記第1の論理状態とは異なる第2の論理状態となる第1の検出信号を出力する第1の論理回路を含み、
前記特定状態検出回路は、前記第1の信号ピンの論理状態が前記第2の状態を示し、且つ前記第2の信号ピンの論理状態が前記第3の状態を示す場合と、前記第1の信号ピンの論理状態が前記第2の状態を示さず、且つ前記第2の信号ピンの論理状態が前記第3の状態を示さない場合のいずれの場合にも、前記特定状態の検出を示す第3の論理状態となり、それ以外の場合には前記第3の論理状態とは異なる第4の論理状態となる第2の検出信号を出力する第2の論理回路を含み、
前記リセット解除回路は、前記第1及び第2の検出信号の論理状態に基づき前記制御ユニットのリセット状態を解除するリセット解除信号を出力する第3の論理回路であって、前記第1及び第2の検出信号がそれぞれ第1及び第3の論理状態の場合に前記リセット解除信号を出力し、それ以外の場合に前記リセット解除信号の出力を抑止する第3の論理回路を含む
ことを特徴とする請求項4記載の制御ユニット。 - 前記第1の信号が前記第1の信号ピンに伝達されない状態において、当該第1の信号ピンを前記第2の論理状態に設定する第1の状態設定器と、
前記第2の信号が前記第2の信号ピンに伝達されない状態において、当該第2の信号ピンを前記第4の論理状態に設定する第2の状態設定器と
を更に具備することを特徴とする請求項5記載の制御ユニット。 - 前記リセット解除回路によるリセット状態の解除により動作可能となって電話交換処理を実行するCPUを更に具備することを特徴とする請求項1または請求項3記載の制御ユニット。
- マザーボードと接続するための第1のコネクタ及び前記マザーボードと接続して用いられる拡張ユニットと接続するための第2のコネクタとを有し、前記拡張ユニットとの接続により機能を拡張することが可能な制御ユニットのリセット状態を解除するための制御ユニットのリセット解除方法において、
前記第1のコネクタと前記マザーボードとが接続されている第1の状態を前記制御ユニットにより検出し、
前記拡張ユニットと前記マザーボードとが接続されている第2の状態の場合に当該第2の状態を示す特定論理状態となる特定信号を前記拡張ユニットから前記第2のコネクタに含まれる特定信号ピンを介して前記制御ユニットが受け取り、
前記特定信号が前記特定信号ピンに伝達されない状態において、当該特定信号ピンを前記特定論理状態に設定し、
前記第1の状態が検出され、且つ前記特定信号ピンの論理状態が前記特定論理状態の場合に前記制御ユニットのリセット状態を解除し、
前記特定信号ピンの論理状態が前記特定論理状態とは異なる論理状態の場合には、前記第1の状態の検出の有無に無関係に前記制御ユニットのリセット状態の解除を抑止する
ことを特徴とする制御ユニットのリセット解除方法。 - マザーボードと接続するための第1のコネクタ及び前記マザーボードと接続して用いられる拡張ユニットと接続するための第2のコネクタとを有し、前記拡張ユニットとの接続により機能を拡張することが可能な制御ユニットのリセット状態を解除するための制御ユニットのリセット解除方法において、
前記第1のコネクタと前記マザーボードとが接続されている第1の状態を前記制御ユニットにより検出し、
前記拡張ユニットと前記マザーボードとが接続されている第2の状態の場合に当該第2の状態を示す論理状態となる第1の信号を前記拡張ユニットから前記マザーボード及び前記第1のコネクタに含まれる第1の信号ピンを介して前記制御ユニットが受け取り、
前記制御ユニットと前記拡張ユニットとが接続されている第3の状態の場合に当該第3の状態を示す論理状態となる第2の信号を前記拡張ユニットから前記第2のコネクタに含まれる第2の信号ピンを介して前記制御ユニットが受け取り、
前記第1の信号ピンの論理状態が前記第2の状態を示し、且つ前記第2の信号ピンの論理状態が前記第3の状態を示すか、或いは、前記第1の信号ピンの論理状態が前記第2の状態を示さず、且つ前記第2の信号ピンの論理状態が前記第3の状態を示さない特定状態を検出し、
前記第1の状態及び前記特定状態が検出された場合に前記制御ユニットのリセット状態を解除し、
前記前記特定状態が検出されなかった場合には、前記第1の状態の検出の有無に無関係に前記制御ユニットのリセット状態の解除を抑止する
ことを特徴とする制御ユニットのリセット解除方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005304722A JP2007114965A (ja) | 2005-10-19 | 2005-10-19 | 拡張ユニットと接続可能な制御ユニット及び同制御ユニットのリセット解除方法 |
CA002559681A CA2559681A1 (en) | 2005-10-19 | 2006-09-14 | Control unit connectable to expansion unit |
US11/526,728 US20070088892A1 (en) | 2005-10-19 | 2006-09-26 | Control unit connectable to expansion unit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005304722A JP2007114965A (ja) | 2005-10-19 | 2005-10-19 | 拡張ユニットと接続可能な制御ユニット及び同制御ユニットのリセット解除方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007114965A true JP2007114965A (ja) | 2007-05-10 |
Family
ID=37949436
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005304722A Withdrawn JP2007114965A (ja) | 2005-10-19 | 2005-10-19 | 拡張ユニットと接続可能な制御ユニット及び同制御ユニットのリセット解除方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20070088892A1 (ja) |
JP (1) | JP2007114965A (ja) |
CA (1) | CA2559681A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5566766B2 (ja) * | 2009-05-29 | 2014-08-06 | 株式会社東芝 | 超音波診断装置、画像表示装置、画像表示方法、表示方法 |
CN102999096B (zh) * | 2011-09-14 | 2016-03-30 | 中山市云创知识产权服务有限公司 | 计算机 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6247079B1 (en) * | 1997-05-13 | 2001-06-12 | Micron Electronics, Inc | Apparatus for computer implemented hot-swap and hot-add |
US6675242B2 (en) * | 2001-03-17 | 2004-01-06 | Hewlett-Packard Development Company, L.P. | Communication bus controller including designation of primary and secondary status according to slot position |
US20040162928A1 (en) * | 2003-02-18 | 2004-08-19 | Hewlett-Packard Development Company, L.P. | High speed multiple ported bus interface reset control system |
US6810439B2 (en) * | 2003-02-18 | 2004-10-26 | Hewlett-Packard Development Company, L.P. | System and method to monitor connections to a device |
-
2005
- 2005-10-19 JP JP2005304722A patent/JP2007114965A/ja not_active Withdrawn
-
2006
- 2006-09-14 CA CA002559681A patent/CA2559681A1/en not_active Abandoned
- 2006-09-26 US US11/526,728 patent/US20070088892A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20070088892A1 (en) | 2007-04-19 |
CA2559681A1 (en) | 2007-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6675305B1 (en) | Power saving in a USB peripheral by providing gated clock signal to CSR block in response to a local interrupt generated when an operation is to be performed | |
EP2012217A1 (en) | Multi-component system | |
JP2007114965A (ja) | 拡張ユニットと接続可能な制御ユニット及び同制御ユニットのリセット解除方法 | |
EP0430219A2 (en) | Method and system for controlling a resume process in a computer unit capable of connecting an expansion unit | |
JP2011008702A (ja) | 故障処理装置 | |
US5463663A (en) | Controlling synchronization in a system having a plurality of units when a unit is disconnected from or connected to the system that is active | |
JP2007008609A (ja) | エレベーター制御装置 | |
JP2000244369A (ja) | 伝送装置 | |
JPS61281346A (ja) | イニシヤル・プログラム・ロ−ド方式 | |
EP1466249B1 (en) | System and method of clocking an ip core during a debugging operation | |
CN109521863B (zh) | 芯片及芯片上电启动方法 | |
JP2706390B2 (ja) | 複数スカラユニットによるベクトルユニット使用権切換え制御方式 | |
JP6906369B2 (ja) | コンピュータシステム、その制御方法、及びプログラム | |
JP5114370B2 (ja) | 情報処理装置、情報処理方法及びそのプログラム | |
JPH01286496A (ja) | プリント回路板 | |
JP3124044B2 (ja) | ウォッチドックタイマ付制御処理装置 | |
JP3112068B2 (ja) | 二重化構成装置 | |
JP5327452B2 (ja) | 情報処理装置 | |
JP5203649B2 (ja) | 集積回路及び回路基板 | |
JPH06222860A (ja) | 電子回路部品の活線脱着方法 | |
JP2008003918A (ja) | Usbデバイス利用装置 | |
JP2770494B2 (ja) | 二重化制御ユニット | |
JP2010198459A (ja) | バックアップチップセットを有するマザーボード | |
JP2007094526A (ja) | 集積回路の論理検証手法 | |
JPS6055420A (ja) | 電源制御方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080527 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20080904 |