JP2007110050A - バンプ形成方法 - Google Patents

バンプ形成方法 Download PDF

Info

Publication number
JP2007110050A
JP2007110050A JP2005302144A JP2005302144A JP2007110050A JP 2007110050 A JP2007110050 A JP 2007110050A JP 2005302144 A JP2005302144 A JP 2005302144A JP 2005302144 A JP2005302144 A JP 2005302144A JP 2007110050 A JP2007110050 A JP 2007110050A
Authority
JP
Japan
Prior art keywords
conductive resin
resin layer
laser
substrate
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005302144A
Other languages
English (en)
Other versions
JP4684843B2 (ja
Inventor
Tadatomo Suga
唯知 須賀
Katsuhide Tsukamoto
勝秀 塚本
Akito Yoshii
明人 吉井
Masahiro Kitamura
昌広 北村
Hiroshi Yamaguchi
博 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Namics Corp
Original Assignee
Namics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Namics Corp filed Critical Namics Corp
Priority to JP2005302144A priority Critical patent/JP4684843B2/ja
Publication of JP2007110050A publication Critical patent/JP2007110050A/ja
Application granted granted Critical
Publication of JP4684843B2 publication Critical patent/JP4684843B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Laser Beam Processing (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 高密度の実装に不可欠な微細なバンプの形成方法を提供する。特に、フォトリソグラフィー技術やメッキ技術による場合と比較し安価で、多くの薬品と水を使うことがないために環境面においても影響が少ないバンプの形成方法を提供する。
【解決手段】 基板及び基板上の電極表面を覆う導電性樹脂層を形成した後、基板上の電極表面上の導電性樹脂層を残して、基板上の導電性樹脂層をレーザで除去し、導電性樹脂のバンプを形成するバンプ形成方法を提供する。
【選択図】 図1

Description

本発明は、電極を有する半導体チップ等の電子部品を基板などに実装する際に必要なバンプの形成方法に関する。具体的には、導電性樹脂を用いた微細なバンプの形成方法に関する。
近年、電子機器の小型高密度化と高性能化に伴い、半導体チップを直接配線基板表面に接続するフリップチップ実装技術が大きく進展する中で、半導体チップの微細化が要求されている。また、表面には、半導体チップばかりでなく、フィルターなどもフリップチップ実装されるようになってきている。
フリップチップ実装には電極上に電気接続用の突起(バンプ)が必要である。従来から、いくつかのバンプ材料及びバンプ形成方法が提案されている。バンプ材料に関しては、半田、金、ニッケル、導電性樹脂などがある。半田の場合は、その形成方法は半導体チップのアルミパッドの上にバリアメタルを形成し、最終的に半田が可能な金属の電極とした後に、フォトリソグラフィーと蒸着による方法(一般にC4プロセスと呼ばれている)と、スクリーン印刷により半田ペーストを電極上に塗布し、加熱溶融してバンプを形成する方法とがある。また、溶融半田をインクジェットのように飛ばして、バンプを形成する方法も知られている。一方、金やニッケルの場合は、メッキが一般的であり、ニッケルバンプの上に金メッキを重ねる方法や金バンプもある。しかしながら、導電性樹脂をバンプ材料とするものは提案されているが、導電性樹脂を使ったパターニングは一般的にスクリーン印刷により行われるため、必要とする微細でかつ所定の高さを有するバンプを形成することが困難なことから、半導体チップなどのバンプには実用化されていない。
ここで、最もよく知られている導電性樹脂をバンプ材料とするものは、硬化した熱硬化型導電性樹脂のコーン形状のバンプにより層間接続を行う配線基板(B2it:Burried Bump Interconnection Technology)である。その他、フォトレジストに設けた穴に導電性樹脂を刷り込み硬化した後、フォトレジストを取り除いて作製した導電性樹脂のバンプも報告されている(非特許文献1参照)。さらに、スクリーン印刷による導電性樹脂のバンプもある(非特許文献2参照)。
Oh, K W; Alm, C H"REGULAR PAPERS - Interconnects - A New Flip-Chip Bonding Technique Using Micromachined Conductive Polymer Bumps" IEEE Transactions on Advanced Packaging.P224-229, 1998 Richard H.Estes, "Flip-Chip Packaging With Polymer Bumps", Semiconductor International, P103-108, February 1997
近年、半導体チップの小型化のために高密度化が要求され、これに伴いバンプピッチも縮小することが要求されている。具体的には、100μm、更には50μmのバンプピッチが要求されている。将来的には、10μmのバンプピッチも予測される。しかしながら、半田の場合、せいぜい100μmピッチが限度であり、メッキによる方法の場合、微細なバンプは可能であるものの、高さのあるバンプを形成することは困難である。また、印刷による場合、導電性樹脂層のバンプは、100μmピッチが限界である。その他、フォトリソグラフィー技術を利用する方法の場合、メッキ、あるいは導電性樹脂層のいずれを用いるにしても費用がかかりすぎ、さらには、多くの薬品と水とを使うために環境にも悪影響を与える。したがって、従来のバンプ形成方法では、要求されるバンプピッチの狭小化に対応できない。
本発明は、上述の課題に鑑みなされたものであり、その目的とするところは、半導体チップの小型化のために高密度化が要求されるバンプピッチに適合するバンプの形成を可能にするバンプ形成方法を提供することである。さらに、フォトリソグラフィー技術やメッキ技術による場合と比較して、安価で、多くの薬品と水を使うことがなく環境面においても影響が少ないバンプの形成方法を提供することである。
上記目的を達成するため、本発明に係るバンプ形成方法は、半導体などの部品上や基板上の電極表面にバンプを形成する方法であって、(a)基板及び基板上の電極表面を覆う導電性樹脂層を形成する工程と、(b)基板上の電極表面上の導電性樹脂層を残して、基板上の導電性樹脂層をレーザで除去し、導電性樹脂のバンプを形成する工程と、を含む。
本発明に係るバンプ形成方法として、(a)工程がスクリーン印刷により導電性樹脂層を形成するものであることが好ましい。また、(b)工程の基板上の導電性樹脂層をレーザで除去する工程が、導電性樹脂層の上に、開口部分を有するレーザ遮蔽マスクを介してレーザを照射するものであることが好ましく、特に、レーザ遮蔽マスクが導電性樹脂層の上に載置されることがより好ましい。
また、本発明に係るバンプ形成方法として、(b)工程の基板上の導電性樹脂層をレーザで除去する工程が、レーザビームを走査するもの、または、レーザビームを走査偏向して描画するものであることが好ましい。
さらに、導電性樹脂層が、導電性フィラーを含む熱可塑性樹脂で形成される層または熱硬化性樹脂で形成される層であることが好ましい。
本発明によれば、基板及び基板上の電極表面を覆う導電性樹脂層を形成する工程を有することから、電極表面それぞれに対応するバンプを加工等により形成可能となる。さらに、基板上の電極表面上の導電性樹脂層を残して、基板上の導電性樹脂層をレーザで除去し、導電性樹脂のバンプを形成する工程を有することから、レーザ加工により微細かつ高精度な加工が可能となるため、半導体チップの小型化のために要求される、100μm、50μm、さらには将来的に要求される10μmのバンプピッチのバンプを形成することができる。
また、本発明によれば、メッキによる方法の場合には困難であった高さのあるバンプも形成することができる。さらに、フォトリソグラフィー技術を利用する方法と比較して、多くの薬品と水とを使うことがないため、環境面において有利であり、かつ安価にバンプを形成することができる。
本発明に係るバンプ形成方法は、基板上の電極表面にバンプを形成する方法であって、(a)基板及び基板上の電極表面を覆う導電性樹脂層を形成する工程と、(b)基板上の電極表面上の導電性樹脂層を残して、基板上の導電性樹脂層をレーザで除去し、導電性樹脂のバンプを形成する工程と、を含む方法である。
本発明で使用する基板は、半導体基板あるいは電子回路基板である。半導体基板の場合は、シリコン基板、ガリウム砒素基板等が、また、電子回路基板の場合は、FR4として一般的に知られているガラスエポキシ回路基板やセラミック回路基板等がある。
本発明で使用する基板上の電極は、半導体の場合、Al等、またはUBM(Under Bump Metal)層を形成したものである。電極を基板上に形成する方法は、蒸着やスパッタリングにより一般的に行われ、特に、Cuの場合はメッキを使用し厚く形成することもある。そして、フォトリソグラフィー技術を利用してパターニングを行う。UBM層は、オーミック接触することができるように、Cr、Ti、W、Cu、Au等を用途にあわせて選択し、積層して形成する。本発明では、UBM層から形成される電極の最外層が導電性樹脂と接触するため、Auを最外層とするUBM層からなる電極が好ましい。なお、低い接触抵抗が要求されない場合、最外層をAlやCuとすることも可能である。
本発明で使用する基板及び基板上の電極表面を覆う導電性樹脂は、ポリアセチレン、ポリアセン、ポリピロールなどの有機物であって導電性を有する導電性樹脂の他、導電性のフィラーを樹脂中に混入したものも含む。例えば、有機金属を溶剤中に溶融したもの、金、銀等の金属フィラーを混入したもの、低温で導電率が高い導電層を形成できるナノ粒子を混入したもの等、膜状に形成できる導電性の材料であれば、どのような材料でも使用できる。特に、高さを有するバンプを形成するためには厚い膜を電極上に形成する必要があることから、金や銀のフィラーをエポキシ樹脂中に混入した導電性樹脂が好ましい。なお、導電性のフィラーを樹脂中に混入した導電性樹脂には、一般的に、導電性のフィラー以外に硬化剤や溶剤も含まれる。
さらに、本発明で使用する導電性樹脂は、導電性フィラーを含む熱硬化性樹脂、又は熱可塑性樹脂である。導電性樹脂が弾力性を有する場合、形成されるバンプも弾力性を有する。バンプが弾力性を有することにより、例えばフリップチップ実装の際、バンプが相手側の電極に弱い力で接触することが可能となる。また、熱履歴により歪がバンプに集中する場合であっても、バンプが弾力性に富むため、接続の信頼性が向上する。
導電性樹脂が熱可塑性樹脂の場合、高温で柔らかくなり、バンプは弾力性を有するため、実装時にバンプと相手電極との接触が容易となり、接続の信頼性を向上させることができる。また、導電性樹脂が熱硬化性樹脂の場合、共晶半田が溶融するような温度183℃であっても弾力性を有する熱硬化性樹脂は多く存在する。したがって、熱硬化性樹脂が弾力性を有する温度範囲内で、このような樹脂を使用することにより、弾力性を有するバンプを形成することができる。
本発明における導電性樹脂層は、導電性樹脂を、ローラ塗布、ワイアバー塗布、スプレイ塗布、グラビア印刷、スクリーン印刷等の方法で塗布した後、乾燥あるいは硬化させることにより形成することができる。電極上に形成された導電性樹脂層の厚さは、一般的に数μmから数百μmである。
本発明で使用するレーザとしては、COレーザ、YAGレーザ、エキシマレーザ等が挙げられる。波長が短いレーザである程、微細な加工が可能となるが、要求される加工精度に対して、加工精度の1/10以下の波長が一般的に要求される。例えば、COレーザの場合は10.6μm、YAGレーザの場合は1.06μm、エキシマレーザの場合はArFガスを利用するものが0.157μmの波長を有する。したがって、より微細な加工精度である10μmの加工をするためには、YAGレーザや、その高調波(1.06μmの1/2、1/3、1/4の波長)や、エキシマレーザが好ましい。
本発明で使用するレーザにより導電性樹脂層を除去する方法は、溶融、蒸発、ガス膨張による加工対象である樹脂の除去などが挙げられる。特に、エキシマレーザなどの短波長のレーザ光による分子結合の直接解放では熱の関与は少なく、微細かつ精度の良い加工ができる。
形成されるバンプの形状は、利用するレーザや導電性樹脂の特性により変えることができる。例えば、COレーザやYAGレーザでは富士山型になり、COレーザの方がより扁平な富士山型の形状に形成される。したがって、レーザにより導電性樹脂層を除去することにより、電極表面と同じ接触面積のバンプを形成するだけでなく、電極表面より狭い接触面積のバンプを形成することもできる。
図1b)、図2b)、図3は、エキシマレーザにより導電性樹脂層を除去し、電極表面より狭い接触面積のバンプを形成した例を示す。このように、レーザを使用したバンプの形成は、導電性樹脂の印刷によるバンプの形成と比較して精度の良い加工が可能であり、容易に電極表面より狭い接触面積のバンプを形成することができる(図1b)、図2b)、図3)。
なお、図示した電極表面より狭い接触面積のバンプを形成した場合、バンプが電極の内側にあると隣接電極間において電界が発生せず、マイグレーションが起き難い。これは、電極材料が金属であるため抵抗が小さく、電極内部は同電位であること、かつ、電極表面より狭い接触面積のバンプでは隣接電極間において電界がほとんど発生せずイオンが移動することがないことから、マイグレーションは起こり難い。逆に、電極表面より狭い接触面積のバンプではない場合、近接電極との間で発生した電界によりイオンが移動するためマイグレーションが起こり易い。なお、電極材料として、銀の場合、マイグレーションは起き易く、金や銅の場合、マイグレーションは起き難い。
また、本発明における導電性樹脂層は、レーザビームを走査(ラスタースキャン)して除去することも可能である。さらに、レーザを導電性樹脂層に照射する光学系として、集光レンズにより集光するだけでなく、レーザを偏向させるために、揺動可能なミラーの傾斜角を変化可能なガルバノミラーを用いることも好ましい。ガルバノミラーを用いることにより、レーザビームを反射させ、除去すべき導電性樹脂層部分に、レーザビームを走査偏向して描画することにより、導電性樹脂層を除去することもできる。
本発明に係るバンプ形成方法のバンプ形成手順を、図1a)及びb)を用いて説明する。図1a)は、基板及び基板上の電極表面に導電性樹脂層を形成した状態を示す図である。図1b)は、導電性樹脂層が形成された後に、電極表面上の導電性樹脂層以外の部分をレーザで除去することによりバンプを形成した状態を示す図である。
はじめに、図1a)で示す通り、基板101上の電極102を含む基板全体に、導電性樹脂層103を形成する。次に、図1b)で示す通り、導電性樹脂層103に光学系104で集光されたレーザ105を照射し、電極102上の導電性樹脂層103を残して、それ以外の部分をレーザ105で除去することによりバンプ106を形成する。
レーザ105により微細かつ高精度な加工が可能となるため、半導体チップの小型化のために要求される、100μm、50μm、さらには将来的に要求される10μmのバンプピッチのバンプを形成することができる。なお、バンプを形成するために残す電極表面上の導電性樹脂層については、レーザによる除去は行わないため、導電性樹脂層の厚さを調整することにより、所定の高さを有するバンプを形成することができる。
また、図2a)に示すように、基板及び基板上の電極表面の全面に導電性樹脂層を形成することなく、基板上の電極表面を覆う部分に限定して、導電性樹脂層を形成することも有効である。図2b)に示すように、導電性樹脂層が形成された後に、除去すべき電極表面上の導電性樹脂層以外の部分をレーザで除去することによりバンプを形成する。このとき、形成された導電性樹脂層201に光学系104で集光されたレーザ105を照射することにより、電極表面上の導電性樹脂層を残して、基板上の導電性樹脂層をレーザで除去し、バンプ106を形成する。
この方法では、基板101及び基板上の電極102表面の全面に導電性樹脂層を形成することなく、電極102表面上を覆う部分に限定して導電性樹脂層201を形成しているので、除去すべき導電性樹脂層201を減少することができ、無駄な導電性樹脂の使用量を削減することができる。
なお、導電性樹脂層201は、スクリーン印刷やグラビア印刷あるいはディスペンサーで形成することができる。また、インクジェットも利用可能である。
また、基板及び基板上の電極表面に導電性樹脂層を形成した後、導電性樹脂層の上に、開口部分を有するレーザ遮蔽マスクを介して、開口部分を通過したレーザを除去すべき導電性樹脂層の部分に照射し、導電性樹脂層を除去することによりバンプを形成することが有効である。例えば、レーザ光源が固定され、レーザが一定方向に照射されている場合、被加工物(基板)をX−Yテーブルで移動させると、導電性樹脂層の除去に時間を要するため、本バンプ形成方法が好ましい。特に、エキシマレーザのように波長の短いレーザの場合は、集光されたレーザをレーザ遮蔽マスクを介して導電性樹脂層に照射することで、より微細かつ高精度なレーザ加工が可能となり、半導体チップの小型化のために要求されるバンプピッチのバンプを形成することができる。
さらに、レーザ遮蔽マスクを導電性樹脂層の上に載置することが有効である。波長の長いレーザ、例えばCOレーザの場合、レーザ遮断マスクを介してCOレーザを導電性樹脂に照射して、生産性良く、数十μmにまで集光することは困難である。しかし、レーザ遮蔽マスクが導電性樹脂層の上に載置されることにより、除去すべき導電性樹脂層部分を除去できるため、要求されるバンプピッチのバンプを形成することができる。
基板及び基板上の電極表面に導電性樹脂層を形成した後、導電性樹脂層の上に、開口部分を有するレーザ遮蔽マスクを介してレーザを照射し、導電性樹脂層を除去することによりバンプを形成する方法を、レーザ遮蔽マスクが、形成された導電性樹脂層の上に載置された状態を示す図3により説明する。基板101及び基板上の電極102表面に導電性樹脂層を形成した後、図3に示すように、レーザにより除去する導電性樹脂層部分にレーザ遮蔽マスク301の開口部分が対応するように、レーザ遮蔽マスク301を導電性樹脂層の上に載置する。そして、開口部分を有するレーザ遮蔽マスク301の上方からレーザ302を照射し、レーザ遮蔽マスクの開口部分を通過したレーザにより、除去すべき導電性樹脂層部分を除去することにより、電極102表面上にバンプ106を形成することができる。
本発明によって、半導体チップの小型化のため、高密度化に対応するバンプピッチを有するバンプを形成できるので、本発明は半導体産業の発展に貢献しうる発明であり、さらに環境汚染防止にも貢献しうる発明である。
本発明のバンプ形成方法を説明するためのバンプ形成手順を示す図である。 本発明の他のバンプ形成方法を説明するためのバンプ形成手順を示す図である。 本発明の他のバンプ形成方法を説明するためのバンプ形成手順を示す図である。
符号の説明
101 基板
102 電極
103 導電性樹脂層
104 光学系
105 レーザ
106 バンプ
301 マスク
302 レーザ

Claims (8)

  1. 基板上の電極表面にバンプを形成する方法であって、
    (a)基板及び基板上の電極表面を覆う導電性樹脂層を形成する工程と、
    (b)基板上の電極表面上の導電性樹脂層を残して、基板上の導電性樹脂層をレーザで除去し、導電性樹脂のバンプを形成する工程と、
    を含むことを特徴とするバンプ形成方法。
  2. (a)工程がスクリーン印刷により導電性樹脂層を形成するものである、請求項1記載のバンプ形成方法。
  3. (b)工程の基板上の導電性樹脂層をレーザで除去する工程が、導電性樹脂層の上に、開口部分を有するレーザ遮蔽マスクを介してレーザを照射するものである、請求項1又は2記載のバンプ形成方法。
  4. レーザ遮蔽マスクが導電性樹脂層の上に載置される、請求項3記載のバンプ形成方法。
  5. (b)工程の基板上の導電性樹脂層をレーザで除去する工程が、レーザビームを走査するものである、請求項1又は2記載のバンプ形成方法。
  6. (b)工程の基板上の導電性樹脂層をレーザで除去する工程が、レーザビームを走査偏向して描画するものである、請求項1又は2記載のバンプ形成方法。
  7. 導電性樹脂層が、導電性フィラーを含む熱可塑性樹脂で形成された層である、請求項1から6のいずれか1項記載のバンプ形成方法。
  8. 導電性樹脂層が、導電性フィラーを含む熱硬化性樹脂で形成された層である、請求項1から6のいずれか1項記載のバンプ形成方法。
JP2005302144A 2005-10-17 2005-10-17 バンプ形成方法 Active JP4684843B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005302144A JP4684843B2 (ja) 2005-10-17 2005-10-17 バンプ形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005302144A JP4684843B2 (ja) 2005-10-17 2005-10-17 バンプ形成方法

Publications (2)

Publication Number Publication Date
JP2007110050A true JP2007110050A (ja) 2007-04-26
JP4684843B2 JP4684843B2 (ja) 2011-05-18

Family

ID=38035651

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005302144A Active JP4684843B2 (ja) 2005-10-17 2005-10-17 バンプ形成方法

Country Status (1)

Country Link
JP (1) JP4684843B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014110113A (ja) * 2012-11-30 2014-06-12 Toshio Okuno 電子デバイス検査用コンタクトシートのバンプ付リード形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6360540A (ja) * 1986-09-01 1988-03-16 Seiko Epson Corp 接続端子の製造方法
JPH031540A (ja) * 1989-05-29 1991-01-08 Hitachi Cable Ltd 半導体素子及びその製造方法
JPH106065A (ja) * 1996-06-25 1998-01-13 Canon Inc レーザー加工装置、該レーザー加工装置により溝加工されたインクジェット記録ヘッド
JP2001291721A (ja) * 2000-04-06 2001-10-19 Nec Corp 配線構造、導電パターンの形成方法、半導体装置および半導体装置の製造方法
JP2003133690A (ja) * 2001-10-26 2003-05-09 Matsushita Electric Works Ltd 超短パルスレーザを用いた回路形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6360540A (ja) * 1986-09-01 1988-03-16 Seiko Epson Corp 接続端子の製造方法
JPH031540A (ja) * 1989-05-29 1991-01-08 Hitachi Cable Ltd 半導体素子及びその製造方法
JPH106065A (ja) * 1996-06-25 1998-01-13 Canon Inc レーザー加工装置、該レーザー加工装置により溝加工されたインクジェット記録ヘッド
JP2001291721A (ja) * 2000-04-06 2001-10-19 Nec Corp 配線構造、導電パターンの形成方法、半導体装置および半導体装置の製造方法
JP2003133690A (ja) * 2001-10-26 2003-05-09 Matsushita Electric Works Ltd 超短パルスレーザを用いた回路形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014110113A (ja) * 2012-11-30 2014-06-12 Toshio Okuno 電子デバイス検査用コンタクトシートのバンプ付リード形成方法

Also Published As

Publication number Publication date
JP4684843B2 (ja) 2011-05-18

Similar Documents

Publication Publication Date Title
US5726501A (en) Semiconductor device having a solder drawing layer
US6300234B1 (en) Process for forming an electrical device
TW451368B (en) Flip chip assembly of semiconductor IC chips
KR100921919B1 (ko) 반도체 칩에 형성되는 구리기둥-주석범프 및 그의 형성방법
US20020064930A1 (en) Method for forming a solder bump, and process for fabricating a semiconductor device
US7279409B2 (en) Method for forming multi-layer bumps on a substrate
US20100320560A1 (en) Metallic Bump Structure Without Under Bump Metallurgy And a Manufacturing Method Thereof
KR101175682B1 (ko) 조성물, 및 이를 이용한 솔더 범프 형성방법 및 플립칩 형성방법
JP2009176926A (ja) 貫通配線基板及びその製造方法
JP2004518299A (ja) 電気的構成素子用の基板およびその製造方法
JPH10270498A (ja) 電子装置の製造方法
US20070155154A1 (en) System and method for solder bumping using a disposable mask and a barrier layer
Wang et al. Laser-assisted bumping for flip chip assembly
JP4684843B2 (ja) バンプ形成方法
DE102013106309A1 (de) Vorrichtungskontakt, Gehäuse einer elektrischen Vorrichtung und Verfahren zur Herstellung eines Gehäuses einer elektrischen Vorrichtung
CN1172358C (zh) 倒装接合结构的形成方法
US11749616B2 (en) Industrial chip scale package for microelectronic device
KR101115705B1 (ko) 반도체 디바이스용 금속 범프 및 실을 형성하는 방법
JP2005038891A (ja) 半導体製品の製造方法および回路基板
JPH10291293A (ja) 凹版印刷方法及び装置、バンプまたは配線パターンの形成方法及び装置、バンプ電極、プリント配線基板、バンプ形成方法、並びに、成形転写方法
US20240162163A1 (en) Industrial chip scale package for microelectronic device
KR20060030658A (ko) 반도체 패키지용 필름기판 및 그 제조방법
JP2011119453A (ja) 突起電極、電子装置、半導体装置、及び電子装置の製造方法
JPH02135767A (ja) パターン形成方法及びろう接方法
CN115547849A (zh) 一种半导体封装结构及其制备方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080711

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110125

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110209

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140218

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4684843

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250