CN115547849A - 一种半导体封装结构及其制备方法 - Google Patents

一种半导体封装结构及其制备方法 Download PDF

Info

Publication number
CN115547849A
CN115547849A CN202211178336.8A CN202211178336A CN115547849A CN 115547849 A CN115547849 A CN 115547849A CN 202211178336 A CN202211178336 A CN 202211178336A CN 115547849 A CN115547849 A CN 115547849A
Authority
CN
China
Prior art keywords
layer
plate
groove
opening
contact point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211178336.8A
Other languages
English (en)
Inventor
颜国秋
上官昌平
查晓刚
王建彬
付海涛
黄剑
曹子鲲
杜玲玲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Meadville Science and Technology Co Ltd
Original Assignee
Shanghai Meadville Science and Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Meadville Science and Technology Co Ltd filed Critical Shanghai Meadville Science and Technology Co Ltd
Priority to CN202211178336.8A priority Critical patent/CN115547849A/zh
Publication of CN115547849A publication Critical patent/CN115547849A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种半导体封装结构及其制备方法，半导体封装结构的制备方法包括：于载板设置第一介质层，用准分子激光在第一介质层设置凹槽和开口，于凹槽和开口表面设置第一导电层、第二导电层，并设置阻焊层和焊料层。本发明通过使用准分子激光制备RDL(重布线层)，省去传统光刻需要的湿法制程，精简流程，降低成本，减少污染和化学危害；同时利用准分子激光的高分辨率，提高RDL的加工精度和边缘平滑度；另外，配合准分子激光制备过程为冷加工的特性，避免加工热效应的材料变形问题和热膨胀系数不匹配产生的内应力翘曲问题；最后通过准分子激光制备的内埋式线路，减少封装结构受到的磨损，提高产品可靠性和良品率。

Description

一种半导体封装结构及其制备方法
技术领域
本发明属于半导体集成电路制造技术领域，特别是涉及一种半导体封装结构及其制备方法。
背景技术
随着半导体领域的迅速发展，半导体器件的封装线路密度越来越高。如今几乎所有类型的先进封装，例如晶圆级芯片规模封装(waferlevelchipscalepackages,WLCSP)和2.5D/3D封装，都需要线路更为精细的RDL(再布线层)来重新布局I/O线(输入/输出线)，以满足不断提高的性能要求。
目前，业内主要使用感光介质层，通过湿法工艺：曝光→显影→电镀→去膜→蚀刻来制造RDL线和其他层结构。但这样的光刻工艺包含多个污染性较强的湿法制程，且流程较长，过程中使用材料价格昂贵。此外，由于光刻工艺固有需要的光敏助剂，这些材料的电气性能和机械性能也会带来很多问题。例如，光敏助剂的CTE(热膨胀系数)可能与它们键合的材料CTE不匹配，从而导致封装基板应力集中，容易产生翘曲变形，导致芯片或封装接口失效等问题。
现有技术中用非感光材料制备RDL时，主要通过固体激光例如二氧化碳激光、紫外激光来制作细微孔。这种成孔方式也会给孔周边带来热效应，由于不同材料的CTE不同，容易导致材料分层，造成产品失效。
此外，传统的线路制造方法主要采用减成法、半加成法和加成法，这些方法最终制造出来的线路是凸出于载板表面的，在转运和后续制作过程中很容易造成线路磨损，尤其是精细线路。随着对封装载板尺寸减小和线路、元器件密度增加的要求越来越高，这些问题变得更亟待解决。
应该注意，上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的，不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。
发明内容
鉴于以上现有技术的缺点，本发明的目的在于提供一种半导体封装结构及其制备方法，用于解决现有技术中半导体封装结构的制备线路精度低、易磨损的问题。
为实现上述目的，本发明提供一种半导体封装结构的制备方法，所述制备方法包括以下步骤：
提供一载板，所述载板的一面设置有板接触点；
于所述载板上设置所述板接触点的一面设置第一介质层；
用准分子激光在所述第一介质层中设置多个凹槽，每个所述凹槽的深度小于所述第一介质层的厚度；
用准分子激光在所述凹槽内设置多个开口，每个所述开口的宽度小于其所在凹槽的宽度，所述开口显露所述载板上的板接触点；
于每个所述凹槽表面和每个所述开口表面设置第一导电层；
于所述第一导电层上设置第二导电层，所述第二导电层填充所述凹槽和所述开口，所述第一导电层与所述载板上的所述板接触点连接，位于不同凹槽内的所述第一导电层、所述第二导电层通过所述凹槽之间的侧墙实现相互隔离；
于显露出的所述第二导电层和所述第一介质层上覆盖阻焊层，于所述阻焊层上形成焊料层。
可选地，所述载板的制备方法包括：所述载板包括相对设置的第一板面和第二板面，所述第一板面设置板接触点；于所述载板内设置贯通槽，使所述贯通槽贯穿所述第一板面和所述第二板面，于所述贯通槽内设置半导体芯片组，所述半导体芯片组设置有芯片接触点，所述芯片接触点与所述第一导电层形成有效电连接，所述板接触点与所述芯片接触点位于同一平面上。
可选地，设置所述开口后，通过等离子体电浆除胶渣技术或/和等离子体电浆除残胶技术的方法清洗所述第一介质层表面、每个所述凹槽表面和每个所述开口表面。
可选地，设置所述第一导电层的制备方法包括：先设置钛层在所述第一介质层表面、每个所述凹槽表面和每个所述开口表面，再将铜层设置在所述钛层表面，所述第一导电层包括所述钛层和所述铜层，所述钛层与所述板接触点形成有效电连接。
可选地，设置所述第二导电层的制备方法包括：设置所述第二导电层至完全覆盖所述第一介质层表面、每个所述凹槽表面和每个所述开口表面；通过闪蚀后刻蚀或/和化学机械抛光的方法研磨所述第二导电层及其下方的所述第一导电层，至显露未设置所述凹槽或/和所述开口的所述第一介质层表面，并使第一介质层表面齐平。
可选地，所述载板上进行加工的区域设置有多个二次定位孔，所述载板上不进行加工的区域设置多个整板定位孔，所述二次定位孔的孔径小于所述整板定位孔的孔径。
可选地，准分子激光设置所述凹槽和所述开口的制备方法包括：在制备所述载板后，通过所述整板定位孔收集载板表面图形信息，得到原始图形资料；通过所述二次定位孔对所述载板表面进行对位，结合所述原始图形资料形成对位后图形资料；提供将所述对位后图形资料按预设比例放大制成的掩膜板，用准分子激光源通过所述掩膜板投影到所述第一介质层上，形成多个所述凹槽和多个所述开口。
本发明还提供一种半导体封装结构，所述半导体封装结构包括：载板、第一介质层、第一导电层、第二导电层、阻焊层和焊料层；
所述第一介质层设置于所述载板上，所述载板设置所述第一介质层的一面设置有板接触点；所述第一介质层上设置多个凹槽，每个所述凹槽的深度小于所述第一介质层的厚度；所述凹槽内设置多个开口，每个所述开口的宽度小于其所在凹槽的宽度，所述开口显露所述载板上的所述板接触点；每个所述凹槽和每个所述开口通过准分子激光制备；
所述第一导电层设置于所述开口及所述凹槽表面，所述第一导电层与所述载板上的板接触点接触，所述第二导电层设置于所述第一导电层上，所述第二导电层填充所述凹槽和所述开口；位于不同凹槽内的所述第一导电层、所述第二导电层通过所述凹槽之间的侧墙实现相互隔离；
所述阻焊层覆盖于显露出的所述第二导电层和所述第一介质层表面，所述焊料层设置于所述阻焊层上。
可选地，所述第一导电层包括钛层和铜层，所述钛层设置在所述第一介质层表面、每个所述凹槽表面和每个所述开口表面，所述钛层通过所述开口与所述板接触点形成有效电连接，所述铜层设置于所述钛层上；所述第二导电层的材料为铜。
可选地，所述半导体封装结构还包括半导体芯片组，所述载板包括相对设置的第一板面和第二板面，所述第一板面设置板接触点；所述载板内设置贯通槽，所述贯通槽贯穿所述第一板面和所述第二板面，所述半导体芯片组设置于所述贯通槽内，所述半导体芯片组与所述第一介质层接触的一面设置芯片接触点，所述芯片接触点与所述第一导电层形成有效电连接，所述芯片接触点与所述板接触点位于同一平面上。
如上，本发明的半导体封装结构及其制备方法，具有以下有益效果：
本发明通过使用准分子激光制备RDL(重布线层)，省去传统光刻需要的湿法制程，精简流程，降低成本，减少污染和化学危害；
本发明利用准分子激光的高分辨率，提高RDL的加工精度和边缘平滑度；
本发明配合准分子激光制备过程为冷加工的特性，避免加工热效应的材料变形问题和热膨胀系数不匹配产生的内应力翘曲问题；
本发明通过准分子激光制备的内埋式线路，减少封装结构受到的磨损，提高产品可靠性和良品率。
附图说明
图1显示为本发明实施例一中步骤1中所呈现的结构示意图。
图2显示为本发明实施例一中步骤2中所呈现的结构示意图。
图3显示为本发明实施例一中步骤3中所呈现的结构示意图。
图4显示为本发明实施例一中步骤4中所呈现的结构示意图。
图5显示为本发明实施例一中步骤5中所呈现的结构示意图。
图6显示为本发明实施例一中步骤6中所呈现的结构示意图。
图7显示为本发明实施例一中可选的步骤6中研磨第二导电层所呈现的结构示意图。
图8显示为本发明实施例一中可选的步骤6中设置第二重布线层所呈现的结构示意图。
图9显示为本发明实施例一中步骤7中所呈现的结构示意图。
元件标号说明
11 有机芯板
12 芯板通孔
13 芯片接触点
14 半导体芯片组
15 封装层
16 板接触点
21 第一介质层
22 第二导电层
23 凹槽
24 开口
25 第一导电层
26 第二介质层
27 第三导电层
28 第四导电层
31 阻焊层
32 焊料层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示装置结构的示意图会不依一般比例作局部放大，而且示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一：
如图1-图9所示，本发明提供一种半导体封装结构的制备方法，制备方法包括以下步骤：
步骤1：提供一载板，所述载板的一面设置有板接触点16；
步骤2：于所述载板上设置所述板接触点16的一面设置第一介质层21；
步骤3：用准分子激光在所述第一介质层21中设置多个凹槽23，每个所述凹槽23的深度小于所述第一介质层21的厚度；
步骤4：用准分子激光在所述凹槽23内设置多个开口24，每个所述开口24的宽度小于其所在凹槽23的宽度，所述开口24显露所述载板上的板接触点16；
步骤5：于每个所述凹槽23表面和每个所述开口24表面设置第一导电层25；
步骤6：于所述第一导电层25上设置第二导电层22，所述第二导电层22填充所述凹槽23和所述开口24，所述第一导电层25与所述载板上的所述板接触点16连接，位于不同凹槽23内的所述第一导电层25、所述第二导电层22通过所述凹槽23之间的侧墙实现相互隔离；
步骤7：于显露出的所述第二导电层22和所述第一介质层21上覆盖阻焊层31，于所述阻焊层31上形成焊料层32。
下面将结合附图详细说明本发明的半导体封装结构的制备方法，其中，需要说明的是，上述顺序并不严格代表本发明所保护的半导体封装结构的制备方法顺序，本领域技术人员可以依据实际制备步骤进行改变。
首先，如图1所示，进行步骤1，提供一载板，载板的一面设置有板接触点16。
作为示例，载板包括相对设置的第一板面和第二板面，第一板面设置板接触点16；于载板内设置贯通槽，使贯通槽贯穿第一板面和第二板面，于贯通槽内设置半导体芯片组14，半导体芯片组14设置有芯片接触点13，芯片接触点13与第一导电层25形成有效电连接，板接触点16与芯片接触点13位于同一平面上。具体地，芯片接触点13可以为焊料凸块或焊盘或其他用于实现电连接的结构，半导体芯片组14设置有芯片接触点13的一面与载板的第一板面齐平。
具体地，半导体芯片组14通过塑封层固定在贯通槽内，塑封层充满贯通槽的空隙。优选地，塑封层的材料为PI(聚酰亚胺类聚合物)，PI材料经高温加工后也容易去除，不会留有残胶，有利于提高芯片更换及安装等过程的便捷性。
优选地，半导体芯片组14的厚度大于100微米，半导体芯片组14的直径或方径大于10毫米。
具体地，半导体芯片组14中可以包括多种不同类型的芯片及元器件，如电容、电感、电阻、电晶体开关、毫米波天线、图形处理器、电源管理单元、动态随机存储器、闪存、滤波器中一种或任意一种以上的组合，也可以选择其他合适的芯片或元器件种类。
作为示例，载板上进行加工的区域设置有多个二次定位孔，载板上不进行加工的区域设置多个整板定位孔，二次定位孔的孔径小于整板定位孔的孔径。
接着，如图2所示，进行步骤2，于载板上设置板接触点16的一面设置第一介质层21。
可选地，于半导体芯片组14表面设置第一介质层21的方法包括但不限于旋涂、狭缝涂布、真空贴膜。
可选地，第一介质层21材料包括但不限于ABF(味之素堆积膜)、正性光刻胶。优选地，第一介质层21材料为正性光刻胶，具有较高的分辨率，可以制备亚微米级的图形。
可选地，第一介质层21材料厚度为5-10微米。
然后，如图3所示，进行步骤3，用准分子激光在第一介质层21中设置多个凹槽23，每个凹槽23的深度小于第一介质层21的厚度。可选地，凹槽23深度为4-6微米。
接着，如图4所示，进行步骤4，用准分子激光在凹槽23内设置多个开口24，每个开口24的宽度小于其所在凹槽23的宽度，开口24显露载板上的板接触点16。
可选地，开口24直径为20-40微米，开口24间距为50-70微米。
作为示例，准分子激光设置凹槽23和开口24的制备方法包括：在制备载板后，通过整板定位孔收集载板表面图形信息，得到原始图形资料；通过二次定位孔对载板表面进行对位，结合原始图形资料形成对位后图形资料；提供将对位后图形资料按预设比例放大制成的掩膜板，用准分子激光源通过掩膜板投影到第一介质层21上，形成多个凹槽23和多个开口24。具体地，采用准分子激光器上的CCD(电荷耦合器件)相机捕获资料对位后图形资料，原始图形资料使用Gerber文件(线路板行业图像标准格式)。
在另一示例中，准分子激光的加工方式为：在制备载板后，将载板置于加工台的焦点处，准分子激光器先自动聚焦到20-50微米的直径或方径区域内，获得原始图形资料；截取聚焦区域中心的2-10微米的直径或方径区域内，发射准分子激光，加工出多个凹槽23和多个开口24。当激光器无法一次性对焦到预设精度时，本发明通过该方法进行二次对焦，以实现在激光器性能不足的情况下实现较高的加工精度。可选地，也可以根据需求进行更多次的准分子激光器对焦。
具体地，加工凹槽23和加工开口24的步骤之间需要对激光器进行参数的重新调整。
具体地，准分子激光源投射到第一介质层21需要通过缩倍镜进行投射，缩倍镜的倍缩比为4-20倍。
具体地，准分子激光源的激光能量为40-60J/cm2。
具体地，准分子激光器的工作介质包括惰性气体(Xe2、Kr2、Ar2)、卤素气体(F2、Cl2)和缓冲气体(通常为氖气)。本发明使用0.1％-0.3％的卤素气体、1％-15％的惰性气体与88％-98％的缓冲气体，高比例的缓冲气体可以更充分的传输能量，使激光能量可以更连续、均匀地传输到第一介质层21上。
优选地，本发明使用稀有气体卤化物准分子例如XeF、ArF、XeCl等作为激光发生源，这些准分子辐射波长短(例如ArF可产生193nm的激光波长)，能实现更小的聚焦和尺寸的加工，更有利于实现本发明中精细孔和线路的制作。
本发明利用准分子激光制备RDL(重布线层)中的凹槽23和开口24，相较于现有技术中非感光材料制备RDL线路时使用的248nm、308nm波长的激光，准分子激光的193nm的波长更短，光谱更窄，可以实现更高的图形化分辨率、精细度和更好的侧壁倾角；同时，由于准分子激光的光子能量大于多种材料的化学键键能，加工时能直接打断大部分化学键，从而可以提升加工的线、孔的精度和边缘的平滑性；另外由于准分子激光是气体激光，在与材料作用时产生的是光化反应，即材料组织受到远紫外光激光作用断裂分子之间的结合键，将材料组织直接分离成挥发性的碎片，加工过程材料和加工环境温度变化微小，属于冷加工，所以在加工RDL的时候，可以很好的避免加工位置周边的热效应带来的被加工结构图形化后的成型器件结构形状变差及加工结构的可靠性问题；并且准分子激光具有高重复频率和高稳定性，频率范围为500-1000Hz，高重复频率可以提高材料结构挥发速度，缩短制备凹槽23和开口24的速度。
另外，本发明利用准分子激光制备RDL中的凹槽23和开口24，相较于现有技术中感光材料制备RDL线路时使用的光刻工艺，准分子激光不需要进行刻蚀、显影等步骤，从而省去了光刻过程中需要使用的化学试剂和设备，从而精简了制备流程，设备投放量的减少也节省了厂房空间，减少了厂房建设成本，也减少了过程中化学物质的污染和危害，更契合当今的环保理念；省去的湿法制程也减少了物料的投放成本，减少了设备的购买成本、人工成本和时间成本，大大缩短交货周期，提高了制备效率；而且由于其他类型的激光能量较小，只能钻孔形成开口24，无法用于制作线路凹槽23，还需要进一步使用光刻技术，而准分子激光由于激光能量大，可以用于钻孔、制作凹槽23的整体RDL线路制备工艺，相比非感光材料制备RDL的工艺也更简捷、经济；同时由于光刻工艺中使用的感光材料往往有更大的热膨胀系数，从而更容易产生内应力、翘曲等问题，准分子激光由于省去了感光材料的使用，避免了这些问题，提高了制成的产品的可靠性。
另一方面，本发明利用准分子激光制备RDL中的凹槽23和开口24，相较于现有技术中感光材料制备RDL线路时使用的光刻工艺中需要通过抗蚀层在掩膜层下进行曝光显影以形成线路层，得到的线路层外凸于介质层上，准分子激光可以透过掩膜层的线路形状直接对准需要进行图形化的位置进行加工，加工出的RDL线路层内埋于介质层内，从而得到的半导体封装结构的线路层在后续制作过程及转运过程中不易磨损，避免了外界磨损导致的线路异常，有利于提高产品的可靠性和良品率。
作为示例，设置开口24后，通过等离子体电浆除胶渣技术或/和等离子体电浆除残胶技术的方法清洗第一介质层21表面、每个凹槽23表面和每个开口24表面。本发明通过对第一介质层21、凹槽23、开口24表面进行残留物的去除，使后续第一导电层25中设置的钛层可以在第一介质层21上有更好的附着力。
然后，如图5所示，进行步骤5，于每个凹槽23表面和每个开口24表面设置第一导电层25。
作为示例，设置第一导电层25的制备方法包括：先设置钛层在第一介质层21表面、每个凹槽23表面和每个开口24表面，再将铜层设置在钛层表面，第一导电层25包括钛层和铜层，钛层与板接触点16形成有效电连接。
本发明通过钛层直接接触第一介质层21的设置，利用钛材料较高的金属导电率、附着力和较好的厚度均匀性，保证了导电层在第一介质层21上的稳定性，防止产生脱落、分离等不良现象。
具体地，第一导电层25为一层很薄的预镀层。可选地，设置第一导电层25的方式包括但不限于化学气相沉积、物理气相沉积(PVD)、电镀、蒸镀、溅射、化学镀。优选地，使用PVD的方式，使第一导电层25的制备厚度更可控、重复性更好，适用范围广，且与第一介质层21的结合力较好。
优选地，第一导电层25的厚度为300纳米-500纳米，厚度偏差小于5％，第一导电层25的钛层厚度小于铜层厚度。
接着，如图6所示，进行步骤6，于第一导电层25上设置第二导电层22，第二导电层22填充凹槽23和开口24，第一导电层25与载板上的板接触点16连接，位于不同凹槽23内的第一导电层25、第二导电层22通过凹槽23之间的侧墙实现相互隔离。具体地，第一导电层25、第二导电层22、第一介质层21组成第一重布线层。
优选地，使用高速电镀的方式设置第二导电层22，高速电镀的电流密度为3-10ASD(单位面积的通电安培数)。本发明利用高速电镀更高的电镀效率和质量传递性，可以制备更高质量、均匀性更好的第二导电层22。
作为示例，如图7所示，步骤6中设置第二导电层22的制备方法包括：高压水洗第一导电层25表面，高压酸洗第一导电层25表面，高速电镀第二导电层22至完全覆盖第一介质层21表面、每个凹槽23表面和每个开口24表面，水洗第二导电层22表面，烘干第二导电层22；通过闪蚀后刻蚀或/和化学机械抛光的方法研磨第二导电层22及其下方的第一导电层25，至显露未设置凹槽23或/和开口24的第一介质层21表面，使第一导电层25和第二导电层22仅保留位于凹槽23和开口24内的部分。具体地，第一导电层25中的铜层与第二导电层22组成镀铜层。可选地，第一导电层25与第二导电层22的材料可以使用其他导电材料。优选地，第一导电层25中与第二导电层22接触的导电材料相同，如示例中第一导电层25的铜层与第二导电层22材料相同为铜，以形成导电性质均匀的导电层，提高器件工作稳定性。
优选地，第一重布线层的镀铜层厚和线宽比为1：1，镀铜层的厚度为5-10微米，镀铜层的厚度小于5％。
具体地，化学机械抛光的工艺流程包括：添加抛光液，进行机械研磨，对镀铜层进行厚度监测，重复上述的化学机械抛光步骤直至显露未设置凹槽23或/和开口24的第一介质层21表面，且表面无凸点或凹陷。
在另一示例中，如图8所示，于第一重布线层上设置第二重布线层。具体地，第二重布线层包括第二介质层26、第三导电层27、第四导电层28，第一二重布线层的制备过程与第一重布线层的步骤、材料、结构类似，在此不再赘述。
可选地，可以根据需求在载板上设置多层如上述制备方式制成的重布线层，相邻的重布线层之间通过导电通孔形成有效电连接，其中第一重布线层为最接近载板的重布线层。
最后，如图9所示，进行步骤7，于显露出的第二导电层22和第一介质层21上覆盖阻焊层31，于阻焊层31上形成焊料层32。
可选地，阻焊层31的材料包括但不限于丙烯酸树脂、环氧树脂、硅树脂；通过真空贴膜或涂布的方式制备阻焊层31，阻焊层31的类型为干膜或湿膜。本发明通过设置阻焊层31，防止线路之间或焊球之间形成短路，同时防止外界水汽影响半导体封装结构的电路性能。
具体地，焊料层32包括多个锡球组成的阵列，锡球一面与最接近阻焊层31的重布线层形成有效电连接，锡球的另一面显露到焊料层32外侧；锡球的间距大于芯片接触点13的间距。优选地，锡球的间距为300-400微米。
可选地，形成焊料层32的方法包括：把锡膏均匀上到刮片上；在套好的印刷框上印刷锡膏，确保每个焊盘上都印有锡膏；套上锡球框，放上锡球，让锡球均匀滚入网孔；通过回流焊完成植球。
在另一示例中，将锡膏和助焊膏均匀的涂布在刷子上，再用刷子均匀涂刷到焊盘上，然后在焊盘上放上锡球，通过回流焊完成植球。
可选地，焊料层32可以用普通的FCOB(倒装焊法)只分布在被焊接对象的外围，或者用C4(可控塌陷芯片连接法)形成焊料球覆盖阻焊层整体，也可以用C2(超细间距专用芯片连接法)在焊柱上形成焊料帽。C2可以在不易短路的前提下获得更小焊料单元间距，即更大焊料单元密度，也就是IO口(输入/输出口)的密度；但其焊料凸块由于是焊料帽的形态，表面张力不足以实现与焊柱的自对准，因此C2的焊料凸块自对准能力低于C4。从业人员需要根据对IO口密度、焊料位置精度的要求权衡选择焊料层的焊装方法。
具体地，设置塑封材料包裹载板、阻焊层31、焊料层32，形成封装层15，以进行保护、散热。优选地，塑封材料为ABF，流动性和散热性良好，有利于后续进一步加工，同时提高半导体芯片组14的散热性能。
实施例二：
本发明提供一种半导体封装结构，半导体封装结构包括：载板、第一介质层21、第一导电层25、第二导电层22、阻焊层31和焊料层32；
第一介质层21设置于载板上，载板设置第一介质层21的一面设置有板接触点16；第一介质层21上设置多个凹槽23，每个凹槽23的深度小于第一介质层21的厚度；凹槽23内设置多个开口24，每个开口24的宽度小于其所在凹槽23的宽度，开口24显露载板上的板接触点16；每个凹槽23和每个开口24通过准分子激光制备；
第一导电层25设置于开口24及凹槽23表面，第一导电层25与载板上的板接触点16接触，第二导电层22设置于第一导电层25上，第二导电层22填充凹槽23和开口24；位于不同凹槽23内的第一导电层25、第二导电层22通过凹槽23之间的侧墙实现相互隔离；
阻焊层31覆盖于显露出的第二导电层22和第一介质层21表面，焊料层32设置于阻焊层31上。
具体地，设置塑封材料包裹载板、阻焊层31、焊料层32，形成封装层15，以进行保护、散热。优选地，塑封材料为ABF，流动性和散热性良好，有利于后续进一步加工，同时提高半导体芯片组14的散热性能。
作为示例，第一导电层25包括钛层和铜层，钛层设置在第一介质层21表面、每个凹槽23表面和每个开口24表面，钛层通过开口24与板接触点16形成有效电连接，铜层设置于钛层上；第二导电层22的材料为铜。可选地，第一导电层25与第二导电层22的材料可以使用其他导电材料。优选地，第一导电层25中与第二导电层22接触的导电材料相同，如示例中第一导电层25的铜层与第二导电层22材料相同为铜，以形成导电性质均匀的导电层，提高器件工作稳定性。
作为示例，半导体封装结构还包括半导体芯片组14，载板包括相对设置的第一板面和第二板面，第一板面设置板接触点16；载板内设置贯通槽，贯通槽贯穿第一板面和第二板面，半导体芯片组14设置于贯通槽内，半导体芯片组14与第一介质层21接触的一面设置芯片接触点13，芯片接触点13与第一导电层25形成有效电连接，芯片接触点13与板接触点16位于同一平面上。
优选地，半导体芯片组14的厚度大于100微米，半导体芯片组14的直径或方径。
具体地，载板内包括有机芯板11、芯板通孔12，芯板通孔12生长于有机芯板11的两个表面，芯板通孔12显露到载板的第一板面和第二板面表面，显露在第一板面表面的芯板通孔12形成板接触点16，芯板通孔12对有机芯板11起电性互连和电性引出的作用。
可选地，有机芯板11为玻璃纤维布涂树脂覆铜板，树脂材料包括但不限于环氧树脂、酚醛树脂、聚酯树脂；芯板通孔12为铜箔，铜箔材料包括但不限于电解铜、压延铜。
综上，本发明的半导体封装结构及其制备方法，通过使用准分子激光制备RDL(重布线层)，省去传统光刻需要的湿法制程，精简流程，降低成本，减少污染和化学危害；同时利用准分子激光的高分辨率，提高RDL的加工精度和边缘平滑度；另外，配合准分子激光制备过程为冷加工的特性，避免加工热效应的材料变形问题和热膨胀系数不匹配产生的内应力翘曲问题；最后通过准分子激光制备的内埋式线路，减少封装结构受到的磨损，提高产品可靠性和良品率。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种半导体封装结构的制备方法，其特征在于，所述制备方法包括以下步骤：
提供一载板，所述载板的一面设置有板接触点；
于所述载板上设置所述板接触点的一面设置第一介质层；
用准分子激光在所述第一介质层中设置多个凹槽，每个所述凹槽的深度小于所述第一介质层的厚度；
用准分子激光在所述凹槽内设置多个开口，每个所述开口的宽度小于其所在凹槽的宽度，所述开口显露所述载板上的所述板接触点；
于每个所述凹槽表面和每个所述开口表面设置第一导电层；
于所述第一导电层上设置第二导电层，所述第二导电层填充所述凹槽和所述开口，所述第一导电层与所述载板上的所述板接触点连接，位于不同凹槽内的所述第一导电层、所述第二导电层通过所述凹槽之间的侧墙实现相互隔离；
于显露出的所述第二导电层和所述第一介质层上覆盖阻焊层，于所述阻焊层上形成焊料层。
2.根据权利要求1所述半导体封装结构的制备方法，其特征在于，所述载板的制备方法包括：所述载板包括相对设置的第一板面和第二板面，所述第一板面设置板接触点；于所述载板内设置贯通槽，使所述贯通槽贯穿所述第一板面和所述第二板面，于所述贯通槽内设置半导体芯片组，所述半导体芯片组设置有芯片接触点，所述芯片接触点与所述第一导电层形成有效电连接，所述板接触点与所述芯片接触点位于同一平面上。
3.根据权利要求1所述半导体封装结构的制备方法，其特征在于，所述制备方法还包括：设置所述开口后，通过等离子体电浆除胶渣技术或/和等离子体电浆除残胶技术的方法清洗所述第一介质层表面、每个所述凹槽表面和每个所述开口表面。
4.根据权利要求1所述半导体封装结构的制备方法，其特征在于，设置所述第一导电层的制备方法包括：先设置钛层在所述第一介质层表面、每个所述凹槽表面和每个所述开口表面，再将铜层设置在所述钛层表面，所述第一导电层包括所述钛层和所述铜层，所述钛层与所述板接触点形成有效电连接。
5.根据权利要求1所述半导体封装结构的制备方法，其特征在于，设置所述第二导电层的制备方法包括：设置所述第二导电层至完全覆盖所述第一介质层表面、每个所述凹槽表面和每个所述开口表面；通过闪蚀后刻蚀或/和化学机械抛光的方法研磨所述第二导电层及其下方的所述第一导电层，至显露未设置所述凹槽或/和所述开口的所述第一介质层表面，并使第一介质层表面齐平。
6.根据权利要求1所述半导体封装结构的制备方法，其特征在于，所述载板上进行加工的区域设置有多个二次定位孔，所述载板上不进行加工的区域设置多个整板定位孔，所述二次定位孔的孔径小于所述整板定位孔的孔径。
7.根据权利要求6所述半导体封装结构的制备方法，其特征在于，准分子激光设置所述凹槽和所述开口的制备方法包括：在制备所述载板后，通过所述整板定位孔收集载板表面图形信息，得到原始图形资料；通过所述二次定位孔对所述载板表面进行对位，结合所述原始图形资料形成对位后图形资料；提供将所述对位后图形资料按预设比例放大制成的掩膜板，用准分子激光源通过所述掩膜板投影到所述第一介质层上，形成多个所述凹槽和多个所述开口。
8.一种半导体封装结构，其特征在于，所述半导体封装结构基于权利要求1-7中任一项所述的方法制备而成，所述半导体封装结构包括：载板、第一介质层、第一导电层、第二导电层、阻焊层和焊料层；
所述第一介质层设置于所述载板上，所述载板设置所述第一介质层的一面设置有板接触点；所述第一介质层上设置多个凹槽，每个所述凹槽的深度小于所述第一介质层的厚度；所述凹槽内设置多个开口，每个所述开口的宽度小于其所在凹槽的宽度，所述开口显露所述载板上的所述板接触点；每个所述凹槽和每个所述开口通过准分子激光制备；所述第一导电层设置于所述开口及所述凹槽表面，所述第一导电层与所述载板上的板接触点接触，所述第二导电层设置于所述第一导电层上，所述第二导电层填充所述凹槽和所述开口；位于不同凹槽内的所述第一导电层、所述第二导电层通过所述凹槽之间的侧墙实现相互隔离；
所述阻焊层覆盖于显露出的所述第二导电层和所述第一介质层表面，所述焊料层设置于所述阻焊层上。
9.根据权利要求8所述半导体封装结构，其特征在于，所述第一导电层包括钛层和铜层，所述钛层设置在所述第一介质层表面、每个所述凹槽表面和每个所述开口表面，所述钛层通过所述开口与所述板接触点形成有效电连接，所述铜层设置于所述钛层上；所述第二导电层的材料为铜。
10.根据权利要求8所述半导体封装结构，其特征在于，所述半导体封装结构还包括半导体芯片组，所述载板包括相对设置的第一板面和第二板面，所述第一板面设置板接触点；所述载板内设置贯通槽，所述贯通槽贯穿所述第一板面和所述第二板面，所述半导体芯片组设置于所述贯通槽内，所述半导体芯片组与所述第一介质层接触的一面设置芯片接触点，所述芯片接触点与所述第一导电层形成有效电连接，所述芯片接触点与所述板接触点位于同一平面上。
CN202211178336.8A 2022-09-23 2022-09-23 一种半导体封装结构及其制备方法 Pending CN115547849A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211178336.8A CN115547849A (zh) 2022-09-23 2022-09-23 一种半导体封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211178336.8A CN115547849A (zh) 2022-09-23 2022-09-23 一种半导体封装结构及其制备方法

Publications (1)

Publication Number Publication Date
CN115547849A true CN115547849A (zh) 2022-12-30

Family

ID=84728928

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211178336.8A Pending CN115547849A (zh) 2022-09-23 2022-09-23 一种半导体封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN115547849A (zh)

Similar Documents

Publication Publication Date Title
KR101053419B1 (ko) 다층 배선 회로 모듈 및 그 제조 방법
KR101725534B1 (ko) 투사 패턴화를 이용한 내장 다이를 갖는 기판의 제조 및 연관된 패키지 구성들
US11854920B2 (en) Embedded chip package and manufacturing method thereof
US8322030B1 (en) Circuit-on-foil process for manufacturing a laminated semiconductor package substrate having embedded conductive patterns
US7279792B2 (en) Semiconductor device and method of manufacturing same
US7919408B2 (en) Methods for fabricating fine line/space (FLS) routing in high density interconnect (HDI) substrates
US20220310468A1 (en) Package structure with fan-out feature
US7521800B2 (en) Solder pad and method of making the same
KR20200027419A (ko) 반도체 디바이스 및 제조 방법
TWI655714B (zh) 封裝基板、封裝半導體裝置與其之封裝方法
US20050142836A1 (en) Method of forming bump pad of flip chip and structure thereof
US20150061149A1 (en) Packages, Packaging Methods, and Packaged Semiconductor Devices
US11158600B2 (en) Lithography process for semiconductor packaging and structures resulting therefrom
US20070155154A1 (en) System and method for solder bumping using a disposable mask and a barrier layer
US6808643B2 (en) Hybrid interconnect substrate and method of manufacture thereof
Liu et al. Organic damascene process for 1.5-$\mu $ m panel-scale redistribution layer technology using 5-$\mu $ m-thick dry film photosensitive dielectrics
CN115547849A (zh) 一种半导体封装结构及其制备方法
TWI669034B (zh) 印刷電路板結構及其形成方法
Hichri et al. Novel process of RDL formation for advanced packaging by excimer laser ablation
JP2005294285A (ja) 半導体モジュールおよびその製造方法
Hichri et al. Excimer Laser Ablation for the Patterning of Ultra‐fine Routings
US8084349B2 (en) Method for forming post bump
US11646293B2 (en) Semiconductor structure and method
JP2018060918A (ja) 配線基板の製造方法
Hichri et al. Innovative laser enabled dual damascene process for ultra-fine line multi-layer routing for advanced packaging

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination