JP2007109661A - ８ピンによる力率改善およびバラスト制御のための集積回路 - Google Patents

Abstract

【課題】ピンの数が少なく、かつプログラミングが容易なバラスト制御ＩＣ、およびこのＩＣにおいて行われるバラスト制御方法を提供する。
【解決手段】蛍光ランプを含む負荷回路に電力を供給するパワー回路を制御する集積回路において、パワー回路へ駆動信号を与え、パワー回路から電流および電圧検知信号を受け取り、かつこの電流および電圧検知信号にリアルタイムで応答することによって、駆動信号を修正するバラスト制御兼駆動回路部を設ける。
【選択図】図１

Description

本願については、米国特許仮出願第６０／７２５，７０６号（２００５年１０月１２日出願）、および２００６年１０月１１日出願の米国仮特許出願に基づく優先権を主張する。本明細書においては、両出願の内容を参考として組み込んでいる。

本発明は、力率を補正することによって、蛍光灯用バラスト（安定器）を制御する集積回路（ＩＣ）に係り、より詳しくは、ピンの数が少なく、かつプログラミングが容易なバラスト制御ＩＣに関する。

蛍光灯用のバラストを制御する集積回路については、特許文献１〜４に記載があり、本明細書においては、これらの特許文献の内容を参考としている。
米国特許第５５４５９５５号明細書 米国特許第６２１１６２３号明細書 米国特許第６２５９６１４号明細書 米国特許第６６１７８０５号明細書

本発明は、力率改善方法、バラスト制御用集積回路、および単一の集積回路に組み込まれるハーフブリッジドライバを提供することを目的としている。

本発明の上記以外の目的は、次の通りである。
・臨界伝導モードで、ブーストタイプの力率改善（ＰＦＣ）方法。
・内部ＶＢＵＳ（電源）による感応および制御。
・内部ＰＦＣによる過電流からの保護。
・内部ＰＦＣによるゼロ交差の検知。
・内部ＰＦＣによるループ補償。
・順応性のある飽和点灯電圧の制御。
・内部非ゼロ電圧スイッチング（ＺＶＳ）による保護。
・予熱時間のプログラム調整。
・予熱周波数のプログラム調整。
・稼働周波数のプログラム調整
・ＶＣＣ（電源電圧）の閾値が負値となる場合には、係止される。
・デッドタイムの固定（通常１．５μｓ）。
・ＤＣバスが不足電圧の場合の再設定。
・蛍光ランプ挿入時の自動再起動。
・アップダウン障害のカウンタ。
・内部ブートストラップＭＯＳＦＥＴ。
・定電圧が１５．６Ｖのツェナークランプダイオードを電源電圧に適用する。
・微小電流（２００μＡ）による起動。
・ラッチイミュニティと電子システム部（ＥＳＤ）の保護。

本発明に係るバラスト制御用集積回路は、高電圧検知回路を備え、力率改善とバラスト制御システムの機能を果たす。第１の高電圧ピンは、力率改善のためのゼロ交差と過電流を検知する。第２の高電圧ピンは、ＤＣバス電圧とハーフブリッジ電圧を検知する。プログラム調整が可能なバラスト制御パラメータは、予熱時間、予熱周波数、および稼働周波数である

本発明に関係する事項は、点灯電圧の制御、蛍光ランプのストライクからの保護、オープンフィラメント、蛍光ランプの寿命、蛍光ランプの取外し、および自動再ストライクである。８ピンのＩＣにおいて、プログラム調整可能なバラストパラメータおよび誤作動からの保護を、本発明による高電圧制御と組み合わせると、回路素子の数を大幅に減らすことができ、生産性と信頼性が向上させつつ、高性能なバラストシステムを保持することができる。

本発明によれば、次の効果が得られる。
・力率改善のための二次側巻線が不要となる。
・力率改善のための電流検知レジスタが不要となる。
・力率改善のための補償キャパシタが不要となる。
・ハーフブリッジ補償キャパシタが不要となる。
・ＶＢＵＳ電圧検知レジスタ網が不要となる。
・外部ブートストラップダイオードが不要となる。
・８ピンの小型パッケージとなる。
・回路素子の数を大幅に削減できる。
・回路の生産性と信頼性が増す。
・設計に要する時間が短縮される。

本発明の効果をより詳しく述べると、
１）わずか８ピンで、蛍光ランプの力率改善およびバラスト制御回路を実現することができる。

２）ハイサイドゲートドライバ出力（ＨＯ端子）がＯＦＦ（論理が「ロー(low)」）であれば、ハーフブリッジ回路の停止中（ＵＶＬＯモードまたは障害モード中）に、ローサイドゲートドライバ出力（ＬＯ端子）を、入力端子として用いることができる。ＨＯ端子がＯＮのときには、ＬＯ端子はＯＮまたはＯＦＦとなる。この間、ＨＯ端子をＯＦＦに保つと、ハーフブリッジ回路を通じてシュートスルー(shoot through)が生ずるのを防ぐことができる。

３）蛍光ランプが正しく取り付けられたか否かを検知するために、ハーフブリッジ回路が停止されている間、ＬＯ端子を入力端子として用いることができる。

４）所望のバラスト制御パラメータ（例えば、予熱周波数）を調整する前提として、端子電圧を計測するために、ハーフブリッジ回路が停止されている間、ＬＯ端子を入力端子として用いることができる。

５）ＬＯ端子電圧は、所望のバラスト制御パラメータ（例えば、予熱周波数）を調整するために用いることができる。ＯＮ時間パルス中に、電圧の振幅を調整する場合には、ツェナーダイオードを用いる。

６）所望のバラスト制御パラメータ（例えば、予熱周波数）を調整するために、ＶＣＣ端子電圧を用いることができる。ＶＣＣ端子電圧の振幅を調整する場合には、ツェナーダイオードを用いる。

７）インダクタの飽和を検知し、飽和点の直近下位にあるインダクタ電流を制御することによって、ＬＯゲートドライバ出力、またはＨＯゲートドライバ出力のＯＮ時間を調整することができる。
また、インダクタの飽和を検知するため、インダクタ電流の勾配(di/dt)を計測する。インダクタ電流の勾配の変化は、インダクタ飽和の兆候を示すため、飽和レベルよりも低いピーク電流を低下させるべく、ＯＮ時間を短縮させるために用いることができる。
インダクタの飽和を動的に検知し、インダクタ電流を飽和レベル以下に制御するため、インダクタの許容範囲および温度とは無関係に、蛍光ランプの安全な点灯電圧を維持することができる。

８）ハイサイド(high-side)ＭＯＳＦＥＴがＯＮのときに、前記パワー回路におけるハーフブリッジの中間点であるＶＳ端子を経由するＤＣバス電圧を計測する。内部の分圧器は、ＶＳ端子とＣＯＭ端子の間に接続される。
ハイサイドＭＯＳＦＥＴがＯＮ（すなわち、ＨＯ端子がＯＮ，論理が「ハイ (high)」）のときには、ＶＳ端子は、ハイサイドＭＯＳＦＥＴを介して、ＤＣバスと接続され、分圧器は、ＤＣバスの比の測定値（通常１００：１）を与える。この測定値は、追加のピンまたは外部分圧器を用いずに、ＤＣバスを一定レベルに制御するため、力率改善回路によって利用される。

９）ローサイドＭＯＳＦＥＴがＯＮのときに、ハーフブリッジの中間点であるＶＳ端子を経由するローサイドハーフブリッジＭＯＳＦＥＴ電流を計測する。ローサイドＭＯＳＦＥＴのドレイン（ローサイドＭＯＳＦＥＴのＯＮ抵抗（ＲＤＳｏｎ）を通じて流れる負荷電流から生ずる）における電圧を測定するために、ローサイドＭＯＳＦＥＴがＯＮの間、内部ハーフブリッジＭＯＳＦＥＴは、ＯＮとされる。
内部ハーフブリッジＭＯＳＦＥＴは、ローサイド検知回路部を損傷するおそれのある高電圧を遮断するため、上記以外の時間には、ＯＦＦとされる。ローサイドハーフブリッジＭＯＳＦＥＴ電流の測定値は、インダクタが飽和している間に、di/dtを検知するため、または、より一般的に、過電流からの保護のために利用される。

１０）非ゼロ電圧スイッチングの発生を検知するため、ハーフブリッジの中間点であるＶＳ端子における電圧を計測する。ＨＯ端子がＯＦＦの場合、内部高電圧ＭＯＳＦＥＴは、ＯＦＦとされる。ローサイドスイッチをＯＮとする前に、中間点における電圧がＣＯＭ端子に向かうならば、計測は、デッドタイムによる遅延の後で、かつＬＯ端子がＯＮのときに行われる。この電圧が０よりも大きいときには、非ゼロ電圧スイッチングによる障害条件として捉えられ、バラスト制御回路は停止する。

１１）蛍光ランプの取外し、１つまたは複数のオープンフィラメント、開放回路、および誤ったランプ障害条件を検知するために、非ゼロ電圧スイッチングを用いる。これらの障害条件が発生すると、ハーフブリッジは、非ゼロ電圧スイッチング（ハードスイッチング）条件の下で作動する。非ゼロ電圧スイッチング検知回路部は、上記の非ゼロ電圧スイッチング条件を検知し、バラスト制御回路を停止させる。

１２）バラスト制御回路を停止する前に、障害の発生回数を検知するため、障害カウンタを用いる。障害カウンタを用いると、バラスト制御回路は、ＡＣ入力部における電圧スパイク等の理由で生ずる非同期ノイズに対して、適切に対処しうるようになる。障害カウンタを用いないと、バラスト制御回路は、このノイズにより、誤って停止する場合がある。

１３）外部回路を用いて、バラストをラッチオフさせるために、ＵＶＬＯ⁺とＵＶＬＯ^-の閾値の対の間に、ＶＣＣ端子のラッチ閾値を設ける。本発明の一実施形態においては、このラッチ閾値は、稼働モードの間だけ使用され、蛍光ランプの寿命（ＥＯＬ）を検知するのに用いられる。
１４）新規な力率改善補償回路が得られる。
１５）新規なゼロ電圧スイッチング検知回路が得られる。
１６）新規な過電流検知回路が得られる。

本発明の上記以外の特徴と効果は、添付の図面を参照して行う、以下の実施形態の説明から明らかになると思う。

バラスト制御回路100は、あらゆる型の蛍光灯を適切に制御するという機能を有している。制御の対象は、予熱周波数、予熱時間、稼働周波数、点灯電圧、蛍光ランプのストライクからの保護、蛍光ランプ取外し時の開放回路の保護、蛍光ランプ取替え後の自動再起動、および蛍光ランプの寿命である。

バラスト制御回路100のモードは、次の通りである。
１）ＵＶＬＯ（低電圧ロックアウト）モード
２）読み出し／設定モード
３）予熱モード
４）点灯モード
５）稼働モード
６）障害モード
上記各モードの移行条件は、図３に示してある。

１）ＵＶＬＯ（低電圧ロックアウト）モード
ＵＶＬＯモードとは、バラスト制御回路（図２参照）へ印加される電圧（ＶＣＣ）が正しい起動閾値電圧よりも低い状態をいう。ＵＶＬＯモードの間、力率改善回路およびバラスト制御回路は機能を停止し、必要最小限の機能を果たす回路部のみが作動する。作動する回路は、ＵＶＬＯ回路部10、再起動論理回路部12、および予熱周波数読み出し／設定回路部22である。

ＰＦＣ（力率改善）回路部は停止している。外部力率改善ＭＯＳＦＥＴ（ＭＰＦＣ）が、設定通りのままで、予期しない作動をしないように、ＰＦＣゲートドライバ14の出力は、ＯＦＦ（論理が「ロー」）とされる。バラストオシレータ16は停止しており、ハイサイドゲートドライバ18の出力端子（ＨＯピン）はＯＦＦ（論理が「ロー」）である。

ローサイドゲートドライバ20の出力端子（ＬＯ端子）は、ＵＶＬＯモードの間は、再起動論理回路部12および予熱周波数読み出し／設定回路部22のための入力端子として用いられる。ＵＶＬＯモードの間、ＬＯ端子を入力端子として用いるのは、バラスト制御回路100の特徴である。

公知のハーフブリッジドライバ回路は、ＵＶＬＯモードの間、外部ハーフブリッジＭＯＳＦＥＴが、予期しない作動を開始するのを奉仕するため、ＬＯ端子とＨＯピンの両方をＯＦＦ（論理が「ロー」）とする。トーテムホールのような立体形状をもつ上側ＭＯＳＦＥＴ（ＭＨＳ）がＯＦＦの場合には、ハーフブリッジの中間点には電圧が生じないため、下部ＭＯＳＦＥＴ（ＭＬＳ）がＯＮであるかＯＦＦであるかは問題ではない。したがって、ＬＯ端子は、ＵＶＬＯモードおよび障害モードの際に、入力端子として用いることができる。

ＬＯ端子を、蛍光ランプが取り替えられたことを検知したときの自動再起動用入力端子、および予熱周波数をプログラム調整するときの入力端子として用いるならば、これらの機能を実行するための新たなピンは必要ない。ＬＯ端子を、ＵＶＬＯモード時の入力端子として用いることは、バラスト制御回路100の特徴である。この特徴のために、力率改善によるバラスト制御回路100は、簡易な８ピンのパッケージとして構成することができる。

ＵＶＬＯモードの間、電源は、ＬＯ端子と接続される。電流は、ＬＯ端子とＣＯＭ端子の間に接続されているレジスタ（ＲＦＰＨ）を通って流れる。ＬＯ端子における電圧は、読み出し／設定回路部22によって測定され、バラストオシレータ16の予熱周波数を設定するために用いられる。再起動論理回路部12は、ＵＶＬＯモードの間、蛍光ランプが、ランプ共鳴出力ステージに正しく取り付けられたことを検知するため、ＬＯ端子電圧を測定する。

蛍光ランプが挿入されない場合には、レジスタＲＦＰＨにおける電圧は、ＶＣＣに近づき、ＬＯ端子電圧を、再起動閾値電圧（通常１０Ｖ）以上に引上げるとともに、バラスト制御回路100が、ＵＶＬＯモードから移行するのを防止する。

蛍光ランプが挿入された場合には、レジスタＲＦＰＨは、下段のランプフィラメントを介して、ＣＯＭ端子（図１参照）と接続され、ＬＯ端子電圧を、再起動閾値電圧以下に引下げる。ＬＯ端子電圧が、再起動閾値電圧を下回り、かつＶＣＣが、ＵＶＬＯモード起動閾値電圧を上回ると、バラスト制御回路は、ＵＶＬＯモードから、読み出し／設定モードに移行する。

ＵＶＬＯモードの間、バラスト制御回路には、微小の「マイクロパワー」電流（通常２００μＡ）が流れる。マイクロパワー電流は、ＶＣＣ端子、交流の整流された入力電圧用端子、およびＵＶＬＯモード起動閾値電圧用端子の間に接続されたレジスタＲＶＣＣとともに、バラストのための交流ＯＮ電圧を設定する。

２）読み出し／設定モード
ＵＶＬＯモードの間、バラスト制御回路は、ＬＯ端子に電源電流を供給する。外部レジスタＲＦＰＨは、ＬＯ端子とＣＯＭ端子の間に接続されている。この場合、電流は、レジスタＲＦＰＨを通って、ＬＯ端子に至る。

ＶＣＣがＵＶＬＯ⁺閾値を上回ると、バラスト制御回路は、直ちに、読み出し／設定モードに入り、読み出し／設定回路部は、ＬＯ端子電圧を測定して、対応する予熱周波数を設定する。この動作は、読み出し／設定モードの間、ＬＯ端子電圧を測定し、これを、予め設定してある複数の電圧と比較する複数のコンパレータを用いることにより実行される。

ＬＯ端子電圧の範囲は、どのコンパレータの出力が、ハイ(high)またはロー(low)となるかを決定する。このハイおよびローの論理信号は、予熱の間、バラストオシレータ16の正しい周波数を設定するため、適当なラッチ回路を構成するために用いられる。コンパレータの数により、プログラムで設定する予熱周波数のレベルの数が決まる。例えば、３２個のコンパレータを用いる場合には、予熱周波数のレベルの数は３２個となる。予熱周波数が設定されると、バラスト制御回路100は、読み出し／設定モードから、予熱モードへ移行する。

３）予熱モード
ＶＣＣがＵＶＬＯ⁺閾値を上回ると、バラスト制御回路は、予熱モードに移行し、予熱周波数が設定される。ＰＦＣ回路部は、作動を開始し、ＰＦＣ端子電圧は、高い力率を実現し、かつＤＣバス電圧を一定レベルに制御するよう、正しいＯＮ時間とＯＦＦ時間で振動する。また、バラストオシレータ16も作動し、最初に、ＬＯゲートドライバの出力がＯＮとなる。外部ローサイドハーフブリッジ下側ＭＯＳＦＥＴ（ＭＬＳ）をＯＮとするため、ＬＯ端子を通って、ゲートドライブ電流（通常３００mA）が供給される。ＬＯ端子電圧は、ＬＯ端子とＣＯＭ端子の間に接続されているツェナーダイオードＤＴＰＨによって制限される。

ＬＯ端子に最初のＯＮ時間パルスが印加されている間、予熱時間読み出し／設定回路部は、ＬＯ端子電圧を測定し、対応するバラスト予熱時間を設定する。予熱周波数の読み出し／設定と同様に、バラスト予熱時間の設定も、複数のコンパレータと複数の電圧レベルを用いて行われる。コンパレータの数によって、プログラムで設定するバラスト予熱時間の数が決まる。

ＬＯ端子に接続されたツェナーダイオードＤＴＰＨの最小ツェナー電圧は、バラスト制御回路がＵＶＬＯモードから移行しうるよう、ＶＣＣおよびＵＶＬＯ⁺閾値よりも高くなければならない。

予熱時間が設定された後、ＨＯ端子電圧とＬＯ端子電圧は、予熱周波数よりも一定の割合だけ高い当初のソフトスタート周波数で振動する。ＨＯ端子電圧とＬＯ端子電圧は、５０％の負荷サイクルの下に、ＬＯからＨＯへ、およびＨＯからＬＯへのスイッチング間のデッドタイム（非重畳時間；通常１．５μｓ）なしで、ＯＮとＯＦＦを繰り返す。バラストオシレータの周波数は、迅速に、予熱周波数まで低下し、予熱時間中は、この周波数にとどまる。

予熱時間は、ＬＯ端子とＣＯＭ端子の間に接続されたツェナーダイオードＤＴＰＨによって予熱が開始され、ＬＯ端子へ最初のＯＮ時間パルスが印加されている間に、設定される。その結果、この予熱時間に対応し、内部キャパシタＣＰＨと比較される内部電圧（ＶＴＰＨ）のレベルが設定される。内部キャパシタＣＰＨの電圧は、バラストオシレータ16の各サイクルに１度生じる短時間のパルス（通常１００ns）とともに増大する。その結果、内部キャパシタＣＰＨは、「階段状」に充電される。ＣＰＨの充電を階段状に制御するならば、ＣＰＨとして、非常に小さいキャパシタを用いることができる。

バラストオシレータ16が、予熱時間中に、内部キャパシタＣＰＨに対する階段状パルスの周波数を定めるため、予熱時間は、予熱周波数と、ＬＯ端子に接続している外部ツェナーダイオードに依存して決まる。内部キャパシタ電圧が設定された電圧レベル（ＶＴＰＨ）を上回ると、バラスト制御回路は、予熱モードから点灯モードへ移行する。

予熱モードの間、非ゼロ電圧スイッチング（ＺＶＳ）保護回路部24も作動し、ハーフブリッジの中間点で、ハードスイッチングが生じているか否かを検知する。蛍光ランプの取外し、オープンフィラメント、または開放回路の条件に伴って、非ゼロ電圧スイッチングが生じた場合には、バラスト制御回路は、例えば非ゼロ電圧スイッチングが５０回生じた後に、障害モードへ移行する。

非ゼロ電圧スイッチング保護回路部は、ハーフブリッジの中間点に追加して接続された高電圧検知ＭＯＳＦＥＴを用いて、ハードスイッチングを検知する。ＨＯ端子がＯＦＦ（デッドタイムの開始）になると、高電圧検知ＭＯＳＦＥＴが作動する。他方、ＬＯ端子がＯＮ（デッドタイムの終了）になると、ＶＳ端子における電圧が測定される。この際、電圧がゼロでない場合には、非ゼロ電圧スイッチングによる障害が生じたと判断される。

４）点灯モード
バラスト制御回路は、内部キャパシタＣＰＨにおける電圧が、設定されている内部電圧（ＶＴＰＨ）を最初に上回ったときに、点灯モードへ移行する。この場合、直ちに、内部キャパシタＣＰＨからＣＯＭ端子に放電され、ついで、予熱モードのときと同様の「階段状」に充電される。

この第２の充填時間中に、バラストオシレータ16における周波数は、予熱周波数から最終的な稼働周波数まで、予め設定した割合で徐々に低下する。この結果、バラストオシレータの周波数が、共鳴ランプ出力ステージの共鳴周波数まで低下するにつれて、蛍光ランプＬの両端の電圧は、増大する。蛍光ランプの電圧が、所定の点灯電圧に到達すると、蛍光ランプは点灯する。バラストオシレータの周波数は、最終的な稼働周波数に到達するまで、徐々に低下する。

蛍光ランプが点灯しない場合には、ランプ電圧とインダクタタンク電流（電流検知回路部28参照）は、インダクタが飽和するまで、増加を続ける。インダクタが飽和すると、di/dt検知回路部26は、インダクタ電流の急激な上昇を検知し、ＬＯ端子とＨＯ端子のＯＮ時間を減少させるため、バラストオシレータの周波数を所定量増加させる。

ＬＯ端子とＨＯ端子のＯＮ時間が減少すると、対応する外部ＭＯＳＦＥＴのＭＨＳとＭＬＳは、各サイクルにおいて、早期にＯＦＦとなる。この結果、インダクタ電流のピークは低下し、飽和レベルを下回る。バラストオシレータの周波数は、点灯モードの間、インダクタ電流を飽和レベル以下に保持するため、そのままとどまる。

インダクタ電流を飽和レベル以下に制御すると、順応性のある点灯制御回路が得られる。この回路は、温度やインダクタの大きさ・型に拘らず、最大インダクタ電流を飽和レベル以下に制御する。この結果、公知のバラスト制御において一般に用いられている、正確な電流検知を行うレジスタが不要となる。

また、インダクタ電流を飽和レベル以下に制御すると、蛍光ランプの両端の電圧が、蛍光ランプの点灯中、一定のレベルに制御される。このバラスト制御回路による点灯制御は、蛍光ランプ点灯の信頼性を高めるものである。この点灯制御は、温度が低い場合、または古い蛍光ランプを点灯させる場合に有益であり、蛍光ランプを取り替えるまでの点灯回数を多くすることができ、蛍光ランプを長寿命にする。

インダクタ電流は、ハーフブリッジの中間点（ＶＳ端子）に接続された高電圧検知ＭＯＳＦＥＴを用いて、検知される。ＨＯ端子がＯＮのとき、ハーフブリッジの中間点の電圧は、ＤＣバス電圧のレベルにあり、高電圧検知ＭＯＳＦＥＴはＯＦＦとなって、高電圧を遮断する。ＬＯ端子がＯＮのときには、外部にある下側ハーフブリッジＭＯＳＦＥＴ（ＭＳＬ）のＯＮ抵抗ＲＤＳonの両端における電圧を測定するため、高電圧検知ＭＯＳＦＥＴはＯＮとなる。この回路は、di/dtを検知するが、di/dtの値は、ＭＯＳＦＥＴごとに異なりかつ温度によって変化するＯＮ抵抗ＲＤＳonの値とは無関係である。

内部キャパシタＣＰＨにおける電圧が、２度目に、設定された予熱時間電圧のレベル（ＶＴＰＨ）まで上昇したときに、バラスト制御回路は、点灯モードから稼働モードへ移行する。

５）稼働モード
予熱モードの後、内部キャパシタＣＰＨにおける電圧が、２度目に、設定された予熱時間電圧のレベル（ＶＴＰＨ）まで上昇すると、点灯モードの終了が知らされ、バラスト制御回路は、稼働モードへ移行する。

点灯モードにおいて、蛍光ランプＬの点灯が成功すると、バラストオシレータの周波数は、最終的な稼働周波数まで、低下し続ける。稼働周波数は、ＶＣＣ端子とＣＯＭ端子の間に接続されたツェナーダイオードＤＦＲＵＮによって、プログラム調整される。ツェナーダイオードＤＦＲＵＮによってＶＣＣ端子に設定された電圧は、タイミングキャパシタＣＴのためのランピング閾値を設定する。

タイミングキャパシタＣＴは、ＬＯ端子とＨＯ端子の各スイッチングサイクルにおいて、電源から給電を受け、ＶＣＣ電圧まで直線的に充電される。タイミングキャパシタＣＴが、ＣＯＭ電圧からＶＣＣ電圧まで充電されるのに要する時間から、短い一定のデッドタイムによる遅延（通常１．５μｓ）を差し引いたものが、ＬＯ端子とＨＯ端子のＯＮ時間を決定する。

タイミングキャパシタＣＴがＶＣＣ電圧まで充電されると、タイミングキャパシタＣＴは、直ちにＣＯＭ電圧まで放電され、再び充電される。この結果、タイミングキャパシタＣＴにおける電圧の波形は、鋸歯状となる。各ＯＮ時間は、ＬＯゲートドライバ出力とＨＯゲートドライバ出力（図４参照）の間で、交互に切り替わる。

稼働モードの間、点灯制御回路部は作動を停止する。di/dtが、その最大値を一定の回数（通常５０回）上回ったときには、バラスト制御回路は、障害モードへ移行する。

蛍光ランプが、点灯モードの間に点灯しなかった場合には、di/dt検知回路部は、点灯モードの間、バラストオシレータの周波数を一定レベルに維持することによって、インダクタ電流を飽和レベル以下に制御する。点灯制御回路部は、稼働モードにおいては停止するため、バラストオシレータの周波数は、稼働周波数に向かって再び低下し始める。その結果、インダクタは再び飽和し、di/dt検知回路部26によって検知される。

di/dt検知回路部26によって飽和の回数（通常５０回）が検出された後、バラスト制御回路は、障害モードへ移行し、高電流と高電圧が回路素子に損傷を与えたり、蛍光ランプの保守を行っている人に危害を与えたりする前に、安全に遮断される。

蛍光ランプが点灯モードの間に点灯した場合には、バラスト制御回路が稼働モードへ移行するまでに、バラストオシレータの周波数は、稼働周波数まで低下する。

ＤＣバス不足電圧保護回路部は、稼働モードの間、作動する。ＤＣバス電圧が安全でないレベル以下に低下した場合には、バラスト制御回路は、これを検知し、安全にＯＦＦとなるよう、ＶＣＣ電圧を、ＵＶＬＯ^-電圧以下に放電させる。蛍光ランプの寿命に関するラッチ閾値（ＶＣＣＥＯＬ^-）も、ＶＣＣ端子において働く。

蛍光ランプの寿命が到来した場合には、ランプ電圧に非対称なシフトが生じる。このシフトは、ＱＥＯＬを含む外部の回路によって検知され、ＶＣＣ電圧は、ラッチ閾値（ＶＣＣＥＯＬ^-）以下とされる。稼働モードの間に、ＶＣＣ電圧が、ラッチ閾値（ＶＣＣＥＯＬ^-）以下になると、バラスト制御回路は、安全に停止状態から解放される。

公知のバラスト制御は、ＶＣＣについて、ＵＶＬＯ閾値の「ＯＮ」と「ＯＦＦ」のみを用いる。この閾値は、非ラッチタイプで、かつ「ＯＮ」と「ＯＦＦ」の間にヒステリシスを有する。

次に、蛍光ランプの寿命と、回路が障害を引き起こすラッチオフを計測するため、もう一つの端子を用いる。すなわち、ＶＣＣにラッチが係る第３の閾値（ＵＶＬＯ⁺とＵＶＬＯ^-の間にあり、稼働モードでのみ働く）を付加することにより、蛍光ランプは、ＶＣＣ端子において、寿命切れから保護される。したがって、蛍光ランプを寿命切れから保護するために、特別に端子を設ける必要はない。

稼働モードの最中に蛍光ランプの寿命が到来した場合には、外部の寿命検知回路において、ＱＥＯＬを用いて、ＶＣＣをＶＣＣＥＯＬ^-まで引き下げる。バラスト制御回路は、障害モードへ移行し、安全にラッチオフされ、微小パワー電流をＶＣＣ端子に引き込む。

外部のサプライレジスタＲＶＣＣは、ＶＣＣを外部ツェナーダイオード電圧（ＤＦＲＵＮ）まで引上げる。したがって、バラスト制御回路は、障害モードにとどまる。蛍光ランプを取り外すことによって、ＬＯ端子電圧が、再起動閾値（ＶＲＥＳＴＡＲＴ⁺）まで上昇するか、またはＶＣＣが、ＵＶＬＯ^-閾値（通常６Ｖ）まで低下すると、ラッチは再設定され、バラスト制御回路全体がＵＶＬＯモードへ移行する。

ＬＯ端子電圧が、ＶＲＥＳＴＡＲＴ^-閾値（蛍光ランプが取り付けられるときの閾値）よりも低く、かつＶＣＣが、ＵＶＬＯ⁺閾値（通常１１．５Ｖ）よりも大きい場合には、バラスト制御回路は、読み出し／設定モードへ移行し、再度、通常の蛍光ランプの予熱、点灯および稼働のための過程を実行する。

稼働モードの際には、非ゼロ電圧スイッチング回路部24も作動する。稼働モードの最中に、蛍光ランプの交換やオープンフィラメントによって、非ゼロ電圧スイッチング条件が生じた場合には、予熱モードの場合と同様に、非ゼロ電圧スイッチング回路部が、ハーフブリッジの中間点（ＶＳ端子）において、ハードスイッチングを検出する。ハードスイッチングが所定の回数（通常５０回）生ずると、バラスト制御回路は、障害モードへ移行して、安全にラッチオフされる。

６）障害モード
非ゼロ電圧スイッチング条件が生じた場合には、バラスト制御回路は、予熱モードから障害モードへ移行する。この外、di/dt条件が生ずるか、またはＶＣＣがＶＣＣＥＯＬ^-よりも低下した場合には、バラスト制御回路は稼働モードから障害モードへ移行する。

バラスト制御回路が障害モードにあるときには、バラストオシレータ16とdi/dt検知回路部26は、ラッチオフされ、ゲートドライバ出力ＨＯと力率改善回路部ＰＦＣは、ＯＦＦ（論理が「ロー」）とされる。バラスト制御回路は、ＶＣＣ端子において微小パワー電流（通常２００μＡ）を消費する間は、このラッチオフ状態にとどまる。

ＬＯゲートドライバ出力は、開放回路へ送られ、蛍光ランプの交換を検知するための入力となる。ＬＯ端子電圧が、ＶＲＥＳＴＡＲＴ⁺（蛍光ランプを取り外すときの電圧）よりも引上げられるか、またはＶＣＣ電圧がＵＶＬＯ−よりも低下した（ＡＣ電圧はＯＦＦまたは遮断される）場合には、障害モード用のラッチは再設定され、バラスト制御回路は、障害モードからＵＶＬＯモードへ移行する。

以上、本発明を特定の実施形態に即して説明してきたが、当業者にとっては、多くの変形例や設計変更が自明であると思われる。したがって、本発明の技術的範囲は、上記の実施形態に限定されるものではない。

本発明に係るバラスト制御用集積回路を用いた蛍光灯の回路図である。 図１に示すバラスト制御用集積回路のブロック図である。 図１に示すバラスト制御用集積回路におけるバラスト制御の過程を示す流れ図である。 図１に示すバラスト制御用集積回路における各種の信号のタイミングを示すグラフである。

符号の説明

10 ＵＶＬＯ回路部
12 再起動論理回路部
14 ＰＦＣゲートドライバ
16 バラストオシレータ
18 ハイサイドゲートドライバ
20 ローサイドゲートドライバ
22 予熱周波数読み出し／設定回路部
24 ゼロ電圧スイッチング保護回路部
26 di/dt検知回路部
28 電流検知回路部
30 ＤＣバス電圧検知回路部
100 バラスト制御回路

Claims (50)

1. 蛍光ランプを含む負荷回路に電力を供給するパワー回路を制御する集積回路であって、前記パワー回路へ駆動信号を与え、パワー回路から電流および電圧検知信号を受け取り、かつこの電流および電圧検知信号にリアルタイムで応答することによって、前記駆動信号を修正するバラスト制御兼駆動回路部を含むことを特徴とする集積回路。
2. 前記パワー回路へ供給されるＤＣバス電圧を調整するため、力率改善回路部を制御する力率改善制御回路部をさらに含むことを特徴とする請求項１記載の集積回路。
3. 複数の制御モードを有し、前記電流および電圧検知信号に応答して、前記複数の制御モードから１つの制御モードを選択するようになっていることを特徴とする請求項１記載の集積回路。
4. 前記複数の制御モードは、ＵＶＬＯ（低電圧ロックアウト）モード、読み出し／設定モード、予熱モード、点灯モード、稼働モード、および障害モードであることを特徴とする請求項３記載の集積回路。
5. 端子の数が８を超えないことを特徴とする請求項１記載の集積回路。
6. 前記パワー回路の停止中に、入力端子として用いられるローサイド(low-side)ゲートドライバ出力端子を有することを特徴とする請求項１記載の集積回路。
7. 前記パワー回路は、前記ＵＶＬＯモードまたは障害モードの間に停止されることを特徴とする請求項６記載の集積回路。
8. 前記ローサイドゲートドライバ出力端子は、蛍光ランプが正しく取り付けられているか否かを検知するため、前記パワー回路が停止されている間、入力端子として用いられることを特徴とする請求項６記載の集積回路。
9. 前記ローサイドゲートドライバ出力端子は、所望のバラスト制御パラメータを調整する際に用いる端子電圧を測定するため、前記パワー回路が停止されている間、入力端子として用いられることを特徴とする請求項６記載の集積回路。
10. 前記ローサイドゲートドライバ出力端子は、予熱周波数を調整するために用いられることを特徴とする請求項９記載の集積回路。
11. 外部レジスタに接続されている内部電源が、前記端子電圧を設定するようになっていることを特徴とする請求項９記載の集積回路。
12. 前記ローサイドゲートドライバ出力端子における端子電圧は、所望のバラスト制御パラメータを調整するため、ＯＮ時間パルス中に設定されることを特徴とする請求項６記載の集積回路。
13. 前記ローサイドゲートドライバ出力端子における端子電圧は、予熱時間を設定するために用いられることを特徴とする請求項１２記載の集積回路。
14. 前記ローサイドゲートドライバ出力端子における端子電圧を、ＯＮ時間パルス中に調整するツェナーダイオードをさらに備えることを特徴とする請求項１２記載の集積回路。
15. ＶＣＣ（電源電圧）端子電圧は、所望のバラスト制御パラメータを調整するために用いられることを特徴とする請求項１記載の集積回路。
16. 前記ＶＣＣ端子電圧は、稼働周波数を調整するために用いられることを特徴とする請求項１５記載の集積回路。
17. ＶＣＣ端子における電圧振幅を調整するためのツェナーダイオードをさらに備えることを特徴とする請求項１５記載の集積回路。
18. 前記パワー回路におけるインダクタの飽和を検知し、飽和点の直近下位にあるインダクタ電流を制御するため、駆動信号のＯＮ時間を調整するようになっていることを特徴とする請求項１記載の集積回路。
19. 前記パワー回路におけるインダクタの飽和を検知するため、インダクタ電流の勾配(di/dt)を計測するようになっていることを特徴とする請求項１８記載の集積回路。
20. 追加のピンまたは外部分圧器を用いることなく、力率改善回路部によってＤＣバスを一定レベルに制御するため、ハイサイド(high-side)ＭＯＳＦＥＴがＯＮのときに、前記パワー回路におけるハーフブリッジの中間点であるＶＳ端子を経由するＤＣバス電圧を計測するようになっていることを特徴とする請求項１記載の集積回路。
21. ローサイドＭＯＳＦＥＴがＯＮのときに、前記パワー回路におけるハーフブリッジの中間点であるＶＳ端子を経由するローサイドハーフブリッジＭＯＳＦＥＴ電流を計測するようになっていることを特徴とする請求項１記載の集積回路。
22. 非ゼロ電圧スイッチングの発生を検知するため、前記パワー回路におけるハーフブリッジの中間点であるＶＳ端子における電圧を計測するようになっていることを特徴とする請求項１記載の集積回路。
23. 非ゼロ電圧スイッチング発生の条件は、蛍光ランプの取外し、１つまたは複数のフィラメントの切断、開放回路、および誤ったランプ障害条件であり、非ゼロ電圧スイッチング検知回路部は、この条件を検知して、バラスト制御回路を停止させるようになっていることを特徴とする請求項１記載の集積回路。
24. 外部回路を用いて、バラストをラッチオフさせるために、ＵＶＬＯ⁺とＵＶＬＯ^-の閾値の対の間に、ＶＣＣ端子のラッチ閾値を設けてあることを特徴とする請求項１記載の集積回路。
25. 前記ラッチ閾値は、稼働モードの間だけ使用されるものであり、かつ蛍光ランプの寿命を示すものであることを特徴とする請求項２４記載の集積回路。
26. 蛍光ランプを含む負荷回路に電力を供給するパワー回路を制御する集積回路における力率改善およびバラスト制御方法であって、前記パワー回路へ駆動信号を与え、パワー回路から電流および電圧検知信号を受け取り、かつこの電流および電圧検知信号にリアルタイムで応答することによって、前記駆動信号を修正するバラスト制御兼駆動回路部を含むことを特徴とする力率改善およびバラスト制御方法。
27. 前記パワー回路へ供給されるＤＣバス電圧を調整するため、力率改善回路部を制御する力率改善制御回路部をさらに含むことを特徴とする請求項２６記載の力率改善およびバラスト制御方法。
28. 複数の制御モードを有し、前記電流および電圧検知信号に応答して、前記複数の制御モードから１つの制御モードを選択するようになっていることを特徴とする請求項２６記載の力率改善およびバラスト制御方法。
29. 前記複数の制御モードは、ＵＶＬＯ（低電圧ロックアウト）モード、読み出し／設定モード、予熱モード、点灯モード、稼働モード、および障害モードであることを特徴とする請求項２８記載の力率改善およびバラスト制御方法。
30. 端子の数が８を超えないことを特徴とする請求項２６記載の力率改善およびバラスト制御方法。
31. 前記パワー回路の停止中に、入力端子として用いられるローサイド(low-side)ゲートドライバ出力端子を有することを特徴とする請求項２６記載の力率改善およびバラスト制御方法。
32. 前記パワー回路は、前記ＵＶＬＯモードまたは障害モードの間に停止されることを特徴とする請求項３１記載の力率改善およびバラスト制御方法。
33. 前記ローサイドゲートドライバ出力端子は、蛍光ランプが正しく取り付けられているか否かを検知するため、前記パワー回路が停止されている間、入力端子として用いられることを特徴とする請求項３１記載の力率改善およびバラスト制御方法。
34. 前記ローサイドゲートドライバ出力端子は、所望のバラスト制御パラメータを調整する際に用いる端子電圧を測定するため、前記パワー回路が停止されている間、入力端子として用いられることを特徴とする請求項３１記載の力率改善およびバラスト制御方法。
35. 前記ローサイドゲートドライバ出力端子は、予熱周波数を調整するために用いられることを特徴とする請求項３４記載の力率改善およびバラスト制御方法。
36. 外部レジスタに接続されている内部電源が、前記端子電圧を設定するようになっていることを特徴とする請求項３４記載の力率改善およびバラスト制御方法。
37. 前記ローサイドゲートドライバ出力端子における端子電圧は、所望のバラスト制御パラメータを調整するため、ＯＮ時間パルス中に設定されることを特徴とする請求項３１記載の力率改善およびバラスト制御方法。
38. 前記ローサイドゲートドライバ出力端子における端子電圧は、予熱時間を設定するために用いられることを特徴とする請求項３７記載の力率改善およびバラスト制御方法。
39. 前記ローサイドゲートドライバ出力端子における端子電圧を、ＯＮ時間パルス中に調整するツェナーダイオードをさらに備えることを特徴とする請求項３７記載の力率改善およびバラスト制御方法。
40. ＶＣＣ（電源電圧）端子電圧は、所望のバラスト制御パラメータを調整するために用いられることを特徴とする請求項２６記載の力率改善およびバラスト制御方法。
41. 前記ＶＣＣ端子電圧は、稼働周波数を調整するために用いられることを特徴とする請求項４０記載の力率改善およびバラスト制御方法。
42. ＶＣＣ端子における電圧振幅を調整するためのツェナーダイオードをさらに備えることを特徴とする請求項４０記載の力率改善およびバラスト制御方法。
43. 前記パワー回路におけるインダクタの飽和を検知し、飽和点の直近下位にあるインダクタ電流を制御するため、駆動信号のＯＮ時間を調整するようになっていることを特徴とする請求項２６記載の力率改善およびバラスト制御方法。
44. 前記パワー回路におけるインダクタの飽和を検知するため、インダクタ電流の勾配(di/dt)を計測するようになっていることを特徴とする請求項４３記載の力率改善およびバラスト制御方法。
45. 追加のピンまたは外部分圧器を用いることなく、力率改善回路部によってＤＣバスを一定レベルに制御するため、ハイサイド(high-side)ＭＯＳＦＥＴがＯＮのときに、前記パワー回路におけるハーフブリッジの中間点であるＶＳ端子を経由するＤＣバス電圧を計測するようになっていることを特徴とする請求項２６記載の力率改善およびバラスト制御方法。
46. ローサイドＭＯＳＦＥＴがＯＮのときに、前記パワー回路におけるハーフブリッジの中間点であるＶＳ端子を経由するローサイドハーフブリッジＭＯＳＦＥＴ電流を計測するようになっていることを特徴とする請求項２６記載の力率改善およびバラスト制御方法。
47. 非ゼロ電圧スイッチングの発生を検知するため、前記パワー回路におけるハーフブリッジの中間点であるＶＳ端子における電圧を計測するようになっていることを特徴とする請求項２６記載の力率改善およびバラスト制御方法。
48. 非ゼロ電圧スイッチング発生の条件は、蛍光ランプの取外し、１つまたは複数のフィラメントの切断、開放回路、および誤ったランプ障害条件であり、非ゼロ電圧スイッチング検知回路部は、この条件を検知して、バラスト制御回路を停止させるようになっていることを特徴とする請求項２６記載の力率改善およびバラスト制御方法。
49. 外部回路を用いて、バラストをラッチオフさせるために、ＵＶＬＯ⁺とＵＶＬＯ^-の閾値の対の間に、ＶＣＣ端子のラッチ閾値が設けてあることを特徴とする請求項２６記載の力率改善およびバラスト制御方法。
50. 前記ラッチ閾値は、稼働モードの間だけ使用されるものであり、かつ蛍光ランプの寿命を示すものであることを特徴とする請求項４９記載の力率改善およびバラスト制御方法。

Images