JP2007109661A - Integrated circuit for improving power factor with eight pins and controlling ballast - Google Patents

Integrated circuit for improving power factor with eight pins and controlling ballast Download PDF

Info

Publication number
JP2007109661A
JP2007109661A JP2006279005A JP2006279005A JP2007109661A JP 2007109661 A JP2007109661 A JP 2007109661A JP 2006279005 A JP2006279005 A JP 2006279005A JP 2006279005 A JP2006279005 A JP 2006279005A JP 2007109661 A JP2007109661 A JP 2007109661A
Authority
JP
Japan
Prior art keywords
voltage
circuit
terminal
power factor
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006279005A
Other languages
Japanese (ja)
Inventor
Thomas J Ribarich
ジェイ リバリッチ トーマス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
Infineon Technologies Americas Corp
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Americas Corp, International Rectifier Corp USA filed Critical Infineon Technologies Americas Corp
Publication of JP2007109661A publication Critical patent/JP2007109661A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B41/00—Circuit arrangements or apparatus for igniting or operating discharge lamps
    • H05B41/14—Circuit arrangements
    • H05B41/26—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc
    • H05B41/28—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters
    • H05B41/295—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters with semiconductor devices and specially adapted for lamps with preheating electrodes, e.g. for fluorescent lamps
    • H05B41/298—Arrangements for protecting lamps or circuits against abnormal operating conditions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B41/00—Circuit arrangements or apparatus for igniting or operating discharge lamps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H02M1/4225—Arrangements for improving power factor of AC input using a non-isolated boost converter
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B41/00—Circuit arrangements or apparatus for igniting or operating discharge lamps
    • H05B41/14—Circuit arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B41/00—Circuit arrangements or apparatus for igniting or operating discharge lamps
    • H05B41/14—Circuit arrangements
    • H05B41/24—Circuit arrangements in which the lamp is fed by high frequency ac, or with separate oscillator frequency
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B41/00—Circuit arrangements or apparatus for igniting or operating discharge lamps
    • H05B41/14—Circuit arrangements
    • H05B41/26—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc
    • H05B41/28—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters
    • H05B41/295—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters with semiconductor devices and specially adapted for lamps with preheating electrodes, e.g. for fluorescent lamps
    • H05B41/298—Arrangements for protecting lamps or circuits against abnormal operating conditions
    • H05B41/2981—Arrangements for protecting lamps or circuits against abnormal operating conditions for protecting the circuit against abnormal operating conditions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Circuit Arrangements For Discharge Lamps (AREA)
  • Inverter Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a ballast controlling IC having a small number of pins and being easy to program, and to provide a ballast control method conducted in the IC. <P>SOLUTION: In the integrated circuit to control a power circuit to supply power to a load circuit, including a fluorescent lamp, a ballast controlling and drive circuit part gives a drive signal to the power circuit, receives a current/voltage detecting the signal from the power circuit, and rectifies the drive signal, by responding the current/voltage detecting signal real time. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本願については、米国特許仮出願第６０／７２５，７０６号（２００５年１０月１２日出願）、および２００６年１０月１１日出願の米国仮特許出願に基づく優先権を主張する。本明細書においては、両出願の内容を参考として組み込んでいる。   This application claims priority from US Provisional Application No. 60 / 725,706 (filed Oct. 12, 2005) and US Provisional Patent Application filed Oct. 11, 2006. In this specification, the contents of both applications are incorporated by reference.

本発明は、力率を補正することによって、蛍光灯用バラスト（安定器）を制御する集積回路（ＩＣ）に係り、より詳しくは、ピンの数が少なく、かつプログラミングが容易なバラスト制御ＩＣに関する。   The present invention relates to an integrated circuit (IC) that controls a ballast (ballast) for a fluorescent lamp by correcting a power factor, and more particularly to a ballast control IC having a small number of pins and easy programming. .

蛍光灯用のバラストを制御する集積回路については、特許文献１〜４に記載があり、本明細書においては、これらの特許文献の内容を参考としている。
米国特許第５５４５９５５号明細書 米国特許第６２１１６２３号明細書 米国特許第６２５９６１４号明細書 米国特許第６６１７８０５号明細書 The integrated circuits that control the ballast for fluorescent lamps are described in Patent Documents 1 to 4, and the contents of these patent documents are referred to in this specification.
US Pat. No. 5,545,955 US Pat. No. 6,211,623 US Pat. No. 6,259,614 US Pat. No. 6,617,805

本発明は、力率改善方法、バラスト制御用集積回路、および単一の集積回路に組み込まれるハーフブリッジドライバを提供することを目的としている。   An object of the present invention is to provide a power factor correction method, an integrated circuit for ballast control, and a half-bridge driver incorporated in a single integrated circuit.

本発明の上記以外の目的は、次の通りである。
・臨界伝導モードで、ブーストタイプの力率改善（ＰＦＣ）方法。
・内部ＶＢＵＳ（電源）による感応および制御。
・内部ＰＦＣによる過電流からの保護。
・内部ＰＦＣによるゼロ交差の検知。
・内部ＰＦＣによるループ補償。
・順応性のある飽和点灯電圧の制御。
・内部非ゼロ電圧スイッチング（ＺＶＳ）による保護。
・予熱時間のプログラム調整。
・予熱周波数のプログラム調整。
・稼働周波数のプログラム調整
・ＶＣＣ（電源電圧）の閾値が負値となる場合には、係止される。
・デッドタイムの固定（通常１．５μｓ）。
・ＤＣバスが不足電圧の場合の再設定。
・蛍光ランプ挿入時の自動再起動。
・アップダウン障害のカウンタ。
・内部ブートストラップＭＯＳＦＥＴ。
・定電圧が１５．６Ｖのツェナークランプダイオードを電源電圧に適用する。
・微小電流（２００μＡ）による起動。
・ラッチイミュニティと電子システム部（ＥＳＤ）の保護。 Other objects of the present invention are as follows.
-Boost type power factor correction (PFC) method in critical conduction mode.
-Sensitivity and control by internal VBUS (power supply).
・ Protection from overcurrent by internal PFC.
・ Detection of zero crossing by internal PFC.
・ Loop compensation by internal PFC.
・ Adaptable saturation lighting voltage control.
• Protection by internal non-zero voltage switching (ZVS).
・ Program adjustment of preheating time.
-Program adjustment of preheating frequency.
-Program adjustment of operating frequency-If the VCC (power supply voltage) threshold value is negative, it is locked.
-Fixed dead time (usually 1.5 μs).
-Re-setting when the DC bus is undervoltage.
-Automatic restart when a fluorescent lamp is inserted.
-Up / down failure counter.
• Internal bootstrap MOSFET.
-Apply a Zener clamp diode with a constant voltage of 15.6V to the power supply voltage.
・ Start-up by minute current (200μA).
-Protection of latch immunity and electronic system part (ESD).

本発明に係るバラスト制御用集積回路は、高電圧検知回路を備え、力率改善とバラスト制御システムの機能を果たす。第１の高電圧ピンは、力率改善のためのゼロ交差と過電流を検知する。第２の高電圧ピンは、ＤＣバス電圧とハーフブリッジ電圧を検知する。プログラム調整が可能なバラスト制御パラメータは、予熱時間、予熱周波数、および稼働周波数である   The ballast control integrated circuit according to the present invention includes a high voltage detection circuit, and fulfills the functions of power factor improvement and ballast control system. The first high voltage pin detects zero crossing and overcurrent for power factor improvement. The second high voltage pin senses the DC bus voltage and the half bridge voltage. The ballast control parameters that can be programmed are preheat time, preheat frequency, and operating frequency

本発明に関係する事項は、点灯電圧の制御、蛍光ランプのストライクからの保護、オープンフィラメント、蛍光ランプの寿命、蛍光ランプの取外し、および自動再ストライクである。８ピンのＩＣにおいて、プログラム調整可能なバラストパラメータおよび誤作動からの保護を、本発明による高電圧制御と組み合わせると、回路素子の数を大幅に減らすことができ、生産性と信頼性が向上させつつ、高性能なバラストシステムを保持することができる。   Matters related to the present invention are lighting voltage control, fluorescent lamp strike protection, open filament, fluorescent lamp life, fluorescent lamp removal, and automatic re-strike. In 8-pin ICs, combining programmable ballast parameters and protection against malfunctions with high voltage control according to the present invention can significantly reduce the number of circuit elements, improving productivity and reliability. However, a high performance ballast system can be maintained.

本発明によれば、次の効果が得られる。
・力率改善のための二次側巻線が不要となる。
・力率改善のための電流検知レジスタが不要となる。
・力率改善のための補償キャパシタが不要となる。
・ハーフブリッジ補償キャパシタが不要となる。
・ＶＢＵＳ電圧検知レジスタ網が不要となる。
・外部ブートストラップダイオードが不要となる。
・８ピンの小型パッケージとなる。
・回路素子の数を大幅に削減できる。
・回路の生産性と信頼性が増す。
・設計に要する時間が短縮される。 According to the present invention, the following effects can be obtained.
・ No secondary winding is required to improve the power factor.
・ No need for current detection register for power factor improvement.
・ Compensation capacitor for power factor improvement becomes unnecessary.
・ Half bridge compensation capacitor is not required.
・ VBUS voltage detection register network is not required.
-No need for external bootstrap diode.
-Small package with 8 pins.
・ The number of circuit elements can be greatly reduced.
• Increased circuit productivity and reliability.
・ The time required for design is shortened.

本発明の効果をより詳しく述べると、
１）わずか８ピンで、蛍光ランプの力率改善およびバラスト制御回路を実現することができる。 The effect of the present invention will be described in more detail.
1) The power factor improvement and ballast control circuit of the fluorescent lamp can be realized with only 8 pins.

２）ハイサイドゲートドライバ出力（ＨＯ端子）がＯＦＦ（論理が「ロー(low)」）であれば、ハーフブリッジ回路の停止中（ＵＶＬＯモードまたは障害モード中）に、ローサイドゲートドライバ出力（ＬＯ端子）を、入力端子として用いることができる。ＨＯ端子がＯＮのときには、ＬＯ端子はＯＮまたはＯＦＦとなる。この間、ＨＯ端子をＯＦＦに保つと、ハーフブリッジ回路を通じてシュートスルー(shoot through)が生ずるのを防ぐことができる。 2) If the high-side gate driver output (HO terminal) is OFF (logic is “low”), the low-side gate driver output (LO terminal) will be displayed while the half-bridge circuit is stopped (in UVLO mode or failure mode). ) Can be used as an input terminal. When the HO terminal is ON, the LO terminal is ON or OFF. During this time, keeping the HO terminal OFF can prevent shoot through from occurring through the half-bridge circuit.

３）蛍光ランプが正しく取り付けられたか否かを検知するために、ハーフブリッジ回路が停止されている間、ＬＯ端子を入力端子として用いることができる。 3) The LO terminal can be used as an input terminal while the half-bridge circuit is stopped to detect whether the fluorescent lamp is correctly installed.

４）所望のバラスト制御パラメータ（例えば、予熱周波数）を調整する前提として、端子電圧を計測するために、ハーフブリッジ回路が停止されている間、ＬＯ端子を入力端子として用いることができる。 4) The LO terminal can be used as an input terminal while the half-bridge circuit is stopped to measure the terminal voltage, as a precondition for adjusting the desired ballast control parameter (eg, preheating frequency).

５）ＬＯ端子電圧は、所望のバラスト制御パラメータ（例えば、予熱周波数）を調整するために用いることができる。ＯＮ時間パルス中に、電圧の振幅を調整する場合には、ツェナーダイオードを用いる。 5) The LO terminal voltage can be used to adjust the desired ballast control parameter (eg, preheat frequency). A Zener diode is used to adjust the voltage amplitude during the ON time pulse.

６）所望のバラスト制御パラメータ（例えば、予熱周波数）を調整するために、ＶＣＣ端子電圧を用いることができる。ＶＣＣ端子電圧の振幅を調整する場合には、ツェナーダイオードを用いる。 6) The VCC terminal voltage can be used to adjust the desired ballast control parameter (eg, preheat frequency). A Zener diode is used when adjusting the amplitude of the VCC terminal voltage.

７）インダクタの飽和を検知し、飽和点の直近下位にあるインダクタ電流を制御することによって、ＬＯゲートドライバ出力、またはＨＯゲートドライバ出力のＯＮ時間を調整することができる。
また、インダクタの飽和を検知するため、インダクタ電流の勾配(di/dt)を計測する。インダクタ電流の勾配の変化は、インダクタ飽和の兆候を示すため、飽和レベルよりも低いピーク電流を低下させるべく、ＯＮ時間を短縮させるために用いることができる。
インダクタの飽和を動的に検知し、インダクタ電流を飽和レベル以下に制御するため、インダクタの許容範囲および温度とは無関係に、蛍光ランプの安全な点灯電圧を維持することができる。 7) The ON time of the LO gate driver output or the HO gate driver output can be adjusted by detecting the saturation of the inductor and controlling the inductor current immediately below the saturation point.
In addition, the inductor current gradient (di / dt) is measured to detect inductor saturation. Changes in the slope of the inductor current indicate signs of inductor saturation and can be used to shorten the ON time to reduce peak currents below the saturation level.
Since the saturation of the inductor is dynamically detected and the inductor current is controlled below the saturation level, a safe lighting voltage of the fluorescent lamp can be maintained regardless of the allowable range and temperature of the inductor.

８）ハイサイド(high-side)ＭＯＳＦＥＴがＯＮのときに、前記パワー回路におけるハーフブリッジの中間点であるＶＳ端子を経由するＤＣバス電圧を計測する。内部の分圧器は、ＶＳ端子とＣＯＭ端子の間に接続される。
ハイサイドＭＯＳＦＥＴがＯＮ（すなわち、ＨＯ端子がＯＮ，論理が「ハイ (high)」）のときには、ＶＳ端子は、ハイサイドＭＯＳＦＥＴを介して、ＤＣバスと接続され、分圧器は、ＤＣバスの比の測定値（通常１００：１）を与える。この測定値は、追加のピンまたは外部分圧器を用いずに、ＤＣバスを一定レベルに制御するため、力率改善回路によって利用される。 8) When the high-side MOSFET is ON, the DC bus voltage passing through the VS terminal, which is the midpoint of the half bridge in the power circuit, is measured. The internal voltage divider is connected between the VS terminal and the COM terminal.
When the high-side MOSFET is ON (ie, the HO terminal is ON and the logic is “high”), the VS terminal is connected to the DC bus via the high-side MOSFET, and the voltage divider is the ratio of the DC bus. Of the measured value (usually 100: 1). This measurement is used by the power factor correction circuit to control the DC bus to a constant level without the use of additional pins or external partial pressure.

９）ローサイドＭＯＳＦＥＴがＯＮのときに、ハーフブリッジの中間点であるＶＳ端子を経由するローサイドハーフブリッジＭＯＳＦＥＴ電流を計測する。ローサイドＭＯＳＦＥＴのドレイン（ローサイドＭＯＳＦＥＴのＯＮ抵抗（ＲＤＳｏｎ）を通じて流れる負荷電流から生ずる）における電圧を測定するために、ローサイドＭＯＳＦＥＴがＯＮの間、内部ハーフブリッジＭＯＳＦＥＴは、ＯＮとされる。
内部ハーフブリッジＭＯＳＦＥＴは、ローサイド検知回路部を損傷するおそれのある高電圧を遮断するため、上記以外の時間には、ＯＦＦとされる。ローサイドハーフブリッジＭＯＳＦＥＴ電流の測定値は、インダクタが飽和している間に、di/dtを検知するため、または、より一般的に、過電流からの保護のために利用される。 9) When the low-side MOSFET is ON, the low-side half-bridge MOSFET current passing through the VS terminal that is the half-point of the half-bridge is measured. In order to measure the voltage at the drain of the low-side MOSFET (which results from the load current flowing through the low-side MOSFET's ON resistance (RDSon)), the internal half-bridge MOSFET is turned on while the low-side MOSFET is on.
The internal half-bridge MOSFET is turned off at times other than the above in order to cut off a high voltage that may damage the low-side detection circuit section. Low-side half-bridge MOSFET current measurements are used to detect di / dt while the inductor is saturated or, more generally, to protect against overcurrent.

１０）非ゼロ電圧スイッチングの発生を検知するため、ハーフブリッジの中間点であるＶＳ端子における電圧を計測する。ＨＯ端子がＯＦＦの場合、内部高電圧ＭＯＳＦＥＴは、ＯＦＦとされる。ローサイドスイッチをＯＮとする前に、中間点における電圧がＣＯＭ端子に向かうならば、計測は、デッドタイムによる遅延の後で、かつＬＯ端子がＯＮのときに行われる。この電圧が０よりも大きいときには、非ゼロ電圧スイッチングによる障害条件として捉えられ、バラスト制御回路は停止する。 10) To detect the occurrence of non-zero voltage switching, measure the voltage at the VS terminal, which is the midpoint of the half bridge. When the HO terminal is OFF, the internal high voltage MOSFET is turned OFF. If the voltage at the intermediate point goes to the COM terminal before turning on the low side switch, the measurement is performed after a delay due to dead time and when the LO terminal is on. When this voltage is larger than 0, it is regarded as a failure condition due to non-zero voltage switching, and the ballast control circuit stops.

１１）蛍光ランプの取外し、１つまたは複数のオープンフィラメント、開放回路、および誤ったランプ障害条件を検知するために、非ゼロ電圧スイッチングを用いる。これらの障害条件が発生すると、ハーフブリッジは、非ゼロ電圧スイッチング（ハードスイッチング）条件の下で作動する。非ゼロ電圧スイッチング検知回路部は、上記の非ゼロ電圧スイッチング条件を検知し、バラスト制御回路を停止させる。 11) Remove fluorescent lamp, use non-zero voltage switching to detect one or more open filaments, open circuit, and false lamp fault conditions. When these fault conditions occur, the half bridge operates under non-zero voltage switching (hard switching) conditions. The non-zero voltage switching detection circuit unit detects the non-zero voltage switching condition and stops the ballast control circuit.

１２）バラスト制御回路を停止する前に、障害の発生回数を検知するため、障害カウンタを用いる。障害カウンタを用いると、バラスト制御回路は、ＡＣ入力部における電圧スパイク等の理由で生ずる非同期ノイズに対して、適切に対処しうるようになる。障害カウンタを用いないと、バラスト制御回路は、このノイズにより、誤って停止する場合がある。 12) A fault counter is used to detect the number of fault occurrences before stopping the ballast control circuit. By using the fault counter, the ballast control circuit can appropriately cope with asynchronous noise caused by a voltage spike or the like at the AC input section. If the failure counter is not used, the ballast control circuit may stop erroneously due to this noise.

１３）外部回路を用いて、バラストをラッチオフさせるために、ＵＶＬＯ+とＵＶＬＯ-の閾値の対の間に、ＶＣＣ端子のラッチ閾値を設ける。本発明の一実施形態においては、このラッチ閾値は、稼働モードの間だけ使用され、蛍光ランプの寿命（ＥＯＬ）を検知するのに用いられる。
１４）新規な力率改善補償回路が得られる。
１５）新規なゼロ電圧スイッチング検知回路が得られる。
１６）新規な過電流検知回路が得られる。 13) In order to latch off the ballast using an external circuit, a VCC terminal latch threshold is provided between the UVLO + and UVLO − threshold pairs. In one embodiment of the present invention, this latch threshold is used only during the operating mode and is used to detect fluorescent lamp life (EOL).
14) A novel power factor correction compensation circuit can be obtained.
15) A novel zero voltage switching detection circuit is obtained.
16) A novel overcurrent detection circuit can be obtained.

本発明の上記以外の特徴と効果は、添付の図面を参照して行う、以下の実施形態の説明から明らかになると思う。   Other features and advantages of the present invention will become apparent from the following description of embodiments with reference to the accompanying drawings.

バラスト制御回路100は、あらゆる型の蛍光灯を適切に制御するという機能を有している。制御の対象は、予熱周波数、予熱時間、稼働周波数、点灯電圧、蛍光ランプのストライクからの保護、蛍光ランプ取外し時の開放回路の保護、蛍光ランプ取替え後の自動再起動、および蛍光ランプの寿命である。   The ballast control circuit 100 has a function of appropriately controlling all types of fluorescent lamps. Control targets include preheating frequency, preheating time, operating frequency, lighting voltage, protection from fluorescent lamp strike, protection of open circuit when fluorescent lamp is removed, automatic restart after fluorescent lamp replacement, and life of fluorescent lamp is there.

バラスト制御回路100のモードは、次の通りである。
１）ＵＶＬＯ（低電圧ロックアウト）モード
２）読み出し／設定モード
３）予熱モード
４）点灯モード
５）稼働モード
６）障害モード
上記各モードの移行条件は、図３に示してある。 The modes of the ballast control circuit 100 are as follows.
1) UVLO (undervoltage lockout) mode 2) Read / set mode 3) Preheating mode 4) Lighting mode 5) Operation mode 6) Failure mode The transition conditions of the above modes are shown in FIG.

１）ＵＶＬＯ（低電圧ロックアウト）モード
ＵＶＬＯモードとは、バラスト制御回路（図２参照）へ印加される電圧（ＶＣＣ）が正しい起動閾値電圧よりも低い状態をいう。ＵＶＬＯモードの間、力率改善回路およびバラスト制御回路は機能を停止し、必要最小限の機能を果たす回路部のみが作動する。作動する回路は、ＵＶＬＯ回路部10、再起動論理回路部12、および予熱周波数読み出し／設定回路部22である。 1) UVLO (Under Voltage Lockout) Mode The UVLO mode is a state in which the voltage (VCC) applied to the ballast control circuit (see FIG. 2) is lower than the correct start threshold voltage. During the UVLO mode, the power factor correction circuit and the ballast control circuit stop functioning, and only the circuit portion that performs the minimum necessary function operates. The circuits that operate are the UVLO circuit section 10, the restart logic circuit section 12, and the preheat frequency readout / setting circuit section 22.

ＰＦＣ（力率改善）回路部は停止している。外部力率改善ＭＯＳＦＥＴ（ＭＰＦＣ）が、設定通りのままで、予期しない作動をしないように、ＰＦＣゲートドライバ14の出力は、ＯＦＦ（論理が「ロー」）とされる。バラストオシレータ16は停止しており、ハイサイドゲートドライバ18の出力端子（ＨＯピン）はＯＦＦ（論理が「ロー」）である。   The PFC (power factor correction) circuit is stopped. The output of the PFC gate driver 14 is turned off (logic is “low”) so that the external power factor correction MOSFET (MPFC) remains as set and does not operate unexpectedly. The ballast oscillator 16 is stopped and the output terminal (HO pin) of the high side gate driver 18 is OFF (logic is “low”).

ローサイドゲートドライバ20の出力端子（ＬＯ端子）は、ＵＶＬＯモードの間は、再起動論理回路部12および予熱周波数読み出し／設定回路部22のための入力端子として用いられる。ＵＶＬＯモードの間、ＬＯ端子を入力端子として用いるのは、バラスト制御回路100の特徴である。   The output terminal (LO terminal) of the low-side gate driver 20 is used as an input terminal for the restarting logic circuit unit 12 and the preheating frequency reading / setting circuit unit 22 during the UVLO mode. It is a feature of the ballast control circuit 100 that the LO terminal is used as an input terminal during the UVLO mode.

公知のハーフブリッジドライバ回路は、ＵＶＬＯモードの間、外部ハーフブリッジＭＯＳＦＥＴが、予期しない作動を開始するのを奉仕するため、ＬＯ端子とＨＯピンの両方をＯＦＦ（論理が「ロー」）とする。トーテムホールのような立体形状をもつ上側ＭＯＳＦＥＴ（ＭＨＳ）がＯＦＦの場合には、ハーフブリッジの中間点には電圧が生じないため、下部ＭＯＳＦＥＴ（ＭＬＳ）がＯＮであるかＯＦＦであるかは問題ではない。したがって、ＬＯ端子は、ＵＶＬＯモードおよび障害モードの際に、入力端子として用いることができる。   Known half-bridge driver circuits turn off both the LO terminal and the HO pin (logic "low") in order to serve the external half-bridge MOSFET to initiate unexpected operation during UVLO mode. When the upper MOSFET (MHS) having a three-dimensional shape like a totem hole is OFF, no voltage is generated at the midpoint of the half bridge, so whether the lower MOSFET (MLS) is ON or OFF is a problem. is not. Therefore, the LO terminal can be used as an input terminal in the UVLO mode and the failure mode.

ＬＯ端子を、蛍光ランプが取り替えられたことを検知したときの自動再起動用入力端子、および予熱周波数をプログラム調整するときの入力端子として用いるならば、これらの機能を実行するための新たなピンは必要ない。ＬＯ端子を、ＵＶＬＯモード時の入力端子として用いることは、バラスト制御回路100の特徴である。この特徴のために、力率改善によるバラスト制御回路100は、簡易な８ピンのパッケージとして構成することができる。   If the LO terminal is used as an input terminal for automatic restart when it is detected that the fluorescent lamp has been replaced, and an input terminal for adjusting the preheating frequency, a new pin for executing these functions is used. Is not necessary. The use of the LO terminal as an input terminal in the UVLO mode is a feature of the ballast control circuit 100. Because of this feature, the ballast control circuit 100 with power factor improvement can be configured as a simple 8-pin package.

ＵＶＬＯモードの間、電源は、ＬＯ端子と接続される。電流は、ＬＯ端子とＣＯＭ端子の間に接続されているレジスタ（ＲＦＰＨ）を通って流れる。ＬＯ端子における電圧は、読み出し／設定回路部22によって測定され、バラストオシレータ16の予熱周波数を設定するために用いられる。再起動論理回路部12は、ＵＶＬＯモードの間、蛍光ランプが、ランプ共鳴出力ステージに正しく取り付けられたことを検知するため、ＬＯ端子電圧を測定する。   During UVLO mode, the power supply is connected to the LO terminal. Current flows through a resistor (RFPH) connected between the LO terminal and the COM terminal. The voltage at the LO terminal is measured by the readout / setting circuit unit 22 and used to set the preheating frequency of the ballast oscillator 16. The restart logic circuit unit 12 measures the LO terminal voltage during the UVLO mode in order to detect that the fluorescent lamp is correctly attached to the lamp resonance output stage.

蛍光ランプが挿入されない場合には、レジスタＲＦＰＨにおける電圧は、ＶＣＣに近づき、ＬＯ端子電圧を、再起動閾値電圧（通常１０Ｖ）以上に引上げるとともに、バラスト制御回路100が、ＵＶＬＯモードから移行するのを防止する。   When the fluorescent lamp is not inserted, the voltage at the resistor RFPH approaches VCC, the LO terminal voltage is raised to the restart threshold voltage (usually 10 V) or more, and the ballast control circuit 100 shifts from the UVLO mode. To prevent.

蛍光ランプが挿入された場合には、レジスタＲＦＰＨは、下段のランプフィラメントを介して、ＣＯＭ端子（図１参照）と接続され、ＬＯ端子電圧を、再起動閾値電圧以下に引下げる。ＬＯ端子電圧が、再起動閾値電圧を下回り、かつＶＣＣが、ＵＶＬＯモード起動閾値電圧を上回ると、バラスト制御回路は、ＵＶＬＯモードから、読み出し／設定モードに移行する。   When the fluorescent lamp is inserted, the resistor RFPH is connected to the COM terminal (see FIG. 1) via the lower lamp filament, and lowers the LO terminal voltage below the restart threshold voltage. When the LO terminal voltage falls below the restart threshold voltage and VCC exceeds the UVLO mode start threshold voltage, the ballast control circuit shifts from the UVLO mode to the read / set mode.

ＵＶＬＯモードの間、バラスト制御回路には、微小の「マイクロパワー」電流（通常２００μＡ）が流れる。マイクロパワー電流は、ＶＣＣ端子、交流の整流された入力電圧用端子、およびＵＶＬＯモード起動閾値電圧用端子の間に接続されたレジスタＲＶＣＣとともに、バラストのための交流ＯＮ電圧を設定する。   During the UVLO mode, a small “micropower” current (typically 200 μA) flows through the ballast control circuit. The micropower current sets the AC ON voltage for the ballast, along with the resistor RVCC connected between the VCC terminal, the AC rectified input voltage terminal, and the UVLO mode activation threshold voltage terminal.

２）読み出し／設定モード
ＵＶＬＯモードの間、バラスト制御回路は、ＬＯ端子に電源電流を供給する。外部レジスタＲＦＰＨは、ＬＯ端子とＣＯＭ端子の間に接続されている。この場合、電流は、レジスタＲＦＰＨを通って、ＬＯ端子に至る。 2) Read / Set Mode During the UVLO mode, the ballast control circuit supplies a power supply current to the LO terminal. The external resistor RFPH is connected between the LO terminal and the COM terminal. In this case, the current passes through the resistor RFPH and reaches the LO terminal.

ＶＣＣがＵＶＬＯ+閾値を上回ると、バラスト制御回路は、直ちに、読み出し／設定モードに入り、読み出し／設定回路部は、ＬＯ端子電圧を測定して、対応する予熱周波数を設定する。この動作は、読み出し／設定モードの間、ＬＯ端子電圧を測定し、これを、予め設定してある複数の電圧と比較する複数のコンパレータを用いることにより実行される。 When VCC exceeds the UVLO + threshold, the ballast control circuit immediately enters the read / set mode, and the read / set circuit unit measures the LO terminal voltage and sets the corresponding preheat frequency. This operation is performed by using a plurality of comparators that measure the LO terminal voltage during the read / set mode and compare it to a plurality of preset voltages.

ＬＯ端子電圧の範囲は、どのコンパレータの出力が、ハイ(high)またはロー(low)となるかを決定する。このハイおよびローの論理信号は、予熱の間、バラストオシレータ16の正しい周波数を設定するため、適当なラッチ回路を構成するために用いられる。コンパレータの数により、プログラムで設定する予熱周波数のレベルの数が決まる。例えば、３２個のコンパレータを用いる場合には、予熱周波数のレベルの数は３２個となる。予熱周波数が設定されると、バラスト制御回路100は、読み出し／設定モードから、予熱モードへ移行する。   The range of the LO terminal voltage determines which comparator output is high or low. These high and low logic signals are used to construct an appropriate latch circuit to set the correct frequency of the ballast oscillator 16 during preheating. The number of preheating frequency levels set by the program is determined by the number of comparators. For example, when 32 comparators are used, the number of preheating frequency levels is 32. When the preheating frequency is set, the ballast control circuit 100 shifts from the reading / setting mode to the preheating mode.

３）予熱モード
ＶＣＣがＵＶＬＯ+閾値を上回ると、バラスト制御回路は、予熱モードに移行し、予熱周波数が設定される。ＰＦＣ回路部は、作動を開始し、ＰＦＣ端子電圧は、高い力率を実現し、かつＤＣバス電圧を一定レベルに制御するよう、正しいＯＮ時間とＯＦＦ時間で振動する。また、バラストオシレータ16も作動し、最初に、ＬＯゲートドライバの出力がＯＮとなる。外部ローサイドハーフブリッジ下側ＭＯＳＦＥＴ（ＭＬＳ）をＯＮとするため、ＬＯ端子を通って、ゲートドライブ電流（通常３００mA）が供給される。ＬＯ端子電圧は、ＬＯ端子とＣＯＭ端子の間に接続されているツェナーダイオードＤＴＰＨによって制限される。 3) Preheating mode When VCC exceeds the UVLO + threshold, the ballast control circuit shifts to the preheating mode and the preheating frequency is set. The PFC circuit unit starts to operate, and the PFC terminal voltage oscillates with the correct ON time and OFF time so as to achieve a high power factor and control the DC bus voltage to a constant level. Further, the ballast oscillator 16 is also operated, and first, the output of the LO gate driver is turned ON. In order to turn on the external low-side half-bridge lower MOSFET (MLS), a gate drive current (usually 300 mA) is supplied through the LO terminal. The LO terminal voltage is limited by a Zener diode DTPH connected between the LO terminal and the COM terminal.

ＬＯ端子に最初のＯＮ時間パルスが印加されている間、予熱時間読み出し／設定回路部は、ＬＯ端子電圧を測定し、対応するバラスト予熱時間を設定する。予熱周波数の読み出し／設定と同様に、バラスト予熱時間の設定も、複数のコンパレータと複数の電圧レベルを用いて行われる。コンパレータの数によって、プログラムで設定するバラスト予熱時間の数が決まる。   While the first ON time pulse is applied to the LO terminal, the preheating time readout / setting circuit unit measures the LO terminal voltage and sets the corresponding ballast preheating time. Similar to reading / setting the preheating frequency, the setting of the ballast preheating time is performed using a plurality of comparators and a plurality of voltage levels. The number of ballast preheating times set by the program is determined by the number of comparators.

ＬＯ端子に接続されたツェナーダイオードＤＴＰＨの最小ツェナー電圧は、バラスト制御回路がＵＶＬＯモードから移行しうるよう、ＶＣＣおよびＵＶＬＯ+閾値よりも高くなければならない。 The minimum zener voltage of the zener diode DTPH connected to the LO terminal must be higher than the VCC and UVLO + thresholds so that the ballast control circuit can transition from UVLO mode.

予熱時間が設定された後、ＨＯ端子電圧とＬＯ端子電圧は、予熱周波数よりも一定の割合だけ高い当初のソフトスタート周波数で振動する。ＨＯ端子電圧とＬＯ端子電圧は、５０％の負荷サイクルの下に、ＬＯからＨＯへ、およびＨＯからＬＯへのスイッチング間のデッドタイム（非重畳時間；通常１．５μｓ）なしで、ＯＮとＯＦＦを繰り返す。バラストオシレータの周波数は、迅速に、予熱周波数まで低下し、予熱時間中は、この周波数にとどまる。   After the preheating time is set, the HO terminal voltage and the LO terminal voltage oscillate at an initial soft start frequency that is higher than the preheating frequency by a certain rate. The HO and LO terminal voltages are ON and OFF under a 50% duty cycle and without dead time (non-overlap time; typically 1.5 μs) between switching from LO to HO and from HO to LO. repeat. The frequency of the ballast oscillator quickly decreases to the preheating frequency and stays at this frequency during the preheating time.

予熱時間は、ＬＯ端子とＣＯＭ端子の間に接続されたツェナーダイオードＤＴＰＨによって予熱が開始され、ＬＯ端子へ最初のＯＮ時間パルスが印加されている間に、設定される。その結果、この予熱時間に対応し、内部キャパシタＣＰＨと比較される内部電圧（ＶＴＰＨ）のレベルが設定される。内部キャパシタＣＰＨの電圧は、バラストオシレータ16の各サイクルに１度生じる短時間のパルス（通常１００ns）とともに増大する。その結果、内部キャパシタＣＰＨは、「階段状」に充電される。ＣＰＨの充電を階段状に制御するならば、ＣＰＨとして、非常に小さいキャパシタを用いることができる。   The preheating time is set while preheating is started by the Zener diode DTPH connected between the LO terminal and the COM terminal and the first ON time pulse is applied to the LO terminal. As a result, the level of the internal voltage (VTPH) to be compared with the internal capacitor CPH is set corresponding to this preheating time. The voltage on the internal capacitor CPH increases with a short pulse (typically 100 ns) that occurs once in each cycle of the ballast oscillator 16. As a result, the internal capacitor CPH is charged “stepwise”. If charging of CPH is controlled stepwise, a very small capacitor can be used as CPH.

バラストオシレータ16が、予熱時間中に、内部キャパシタＣＰＨに対する階段状パルスの周波数を定めるため、予熱時間は、予熱周波数と、ＬＯ端子に接続している外部ツェナーダイオードに依存して決まる。内部キャパシタ電圧が設定された電圧レベル（ＶＴＰＨ）を上回ると、バラスト制御回路は、予熱モードから点灯モードへ移行する。   Since the ballast oscillator 16 determines the frequency of the stepped pulse for the internal capacitor CPH during the preheating time, the preheating time is determined depending on the preheating frequency and the external Zener diode connected to the LO terminal. When the internal capacitor voltage exceeds the set voltage level (VTPH), the ballast control circuit shifts from the preheating mode to the lighting mode.

予熱モードの間、非ゼロ電圧スイッチング（ＺＶＳ）保護回路部24も作動し、ハーフブリッジの中間点で、ハードスイッチングが生じているか否かを検知する。蛍光ランプの取外し、オープンフィラメント、または開放回路の条件に伴って、非ゼロ電圧スイッチングが生じた場合には、バラスト制御回路は、例えば非ゼロ電圧スイッチングが５０回生じた後に、障害モードへ移行する。   During the preheat mode, the non-zero voltage switching (ZVS) protection circuit 24 is also activated to detect whether hard switching is occurring at the midpoint of the half bridge. If non-zero voltage switching occurs due to fluorescent lamp removal, open filament, or open circuit conditions, the ballast control circuit transitions to failure mode, for example, after 50 non-zero voltage switchings have occurred. .

非ゼロ電圧スイッチング保護回路部は、ハーフブリッジの中間点に追加して接続された高電圧検知ＭＯＳＦＥＴを用いて、ハードスイッチングを検知する。ＨＯ端子がＯＦＦ（デッドタイムの開始）になると、高電圧検知ＭＯＳＦＥＴが作動する。他方、ＬＯ端子がＯＮ（デッドタイムの終了）になると、ＶＳ端子における電圧が測定される。この際、電圧がゼロでない場合には、非ゼロ電圧スイッチングによる障害が生じたと判断される。   The non-zero voltage switching protection circuit unit detects hard switching using a high voltage detection MOSFET that is additionally connected to an intermediate point of the half bridge. When the HO terminal is turned off (start of dead time), the high voltage detection MOSFET is activated. On the other hand, when the LO terminal is turned ON (end of dead time), the voltage at the VS terminal is measured. At this time, if the voltage is not zero, it is determined that a failure due to non-zero voltage switching has occurred.

４）点灯モード
バラスト制御回路は、内部キャパシタＣＰＨにおける電圧が、設定されている内部電圧（ＶＴＰＨ）を最初に上回ったときに、点灯モードへ移行する。この場合、直ちに、内部キャパシタＣＰＨからＣＯＭ端子に放電され、ついで、予熱モードのときと同様の「階段状」に充電される。 4) Lighting mode The ballast control circuit shifts to the lighting mode when the voltage at the internal capacitor CPH first exceeds the set internal voltage (VTPH). In this case, the internal capacitor CPH is immediately discharged to the COM terminal, and then charged in a “stepped shape” similar to that in the preheating mode.

この第２の充填時間中に、バラストオシレータ16における周波数は、予熱周波数から最終的な稼働周波数まで、予め設定した割合で徐々に低下する。この結果、バラストオシレータの周波数が、共鳴ランプ出力ステージの共鳴周波数まで低下するにつれて、蛍光ランプＬの両端の電圧は、増大する。蛍光ランプの電圧が、所定の点灯電圧に到達すると、蛍光ランプは点灯する。バラストオシレータの周波数は、最終的な稼働周波数に到達するまで、徐々に低下する。   During this second filling time, the frequency in the ballast oscillator 16 gradually decreases at a preset rate from the preheating frequency to the final operating frequency. As a result, the voltage across the fluorescent lamp L increases as the frequency of the ballast oscillator decreases to the resonant frequency of the resonant lamp output stage. When the voltage of the fluorescent lamp reaches a predetermined lighting voltage, the fluorescent lamp is turned on. The frequency of the ballast oscillator gradually decreases until the final operating frequency is reached.

蛍光ランプが点灯しない場合には、ランプ電圧とインダクタタンク電流（電流検知回路部28参照）は、インダクタが飽和するまで、増加を続ける。インダクタが飽和すると、di/dt検知回路部26は、インダクタ電流の急激な上昇を検知し、ＬＯ端子とＨＯ端子のＯＮ時間を減少させるため、バラストオシレータの周波数を所定量増加させる。   When the fluorescent lamp is not lit, the lamp voltage and the inductor tank current (see the current detection circuit unit 28) continue to increase until the inductor is saturated. When the inductor is saturated, the di / dt detection circuit unit 26 detects a rapid rise in the inductor current and increases the frequency of the ballast oscillator by a predetermined amount in order to reduce the ON time of the LO terminal and the HO terminal.

ＬＯ端子とＨＯ端子のＯＮ時間が減少すると、対応する外部ＭＯＳＦＥＴのＭＨＳとＭＬＳは、各サイクルにおいて、早期にＯＦＦとなる。この結果、インダクタ電流のピークは低下し、飽和レベルを下回る。バラストオシレータの周波数は、点灯モードの間、インダクタ電流を飽和レベル以下に保持するため、そのままとどまる。   When the ON time of the LO terminal and the HO terminal decreases, the MHS and MLS of the corresponding external MOSFET are turned off early in each cycle. As a result, the peak of the inductor current decreases and falls below the saturation level. The frequency of the ballast oscillator remains unchanged in order to keep the inductor current below the saturation level during the lighting mode.

インダクタ電流を飽和レベル以下に制御すると、順応性のある点灯制御回路が得られる。この回路は、温度やインダクタの大きさ・型に拘らず、最大インダクタ電流を飽和レベル以下に制御する。この結果、公知のバラスト制御において一般に用いられている、正確な電流検知を行うレジスタが不要となる。   When the inductor current is controlled below the saturation level, an adaptive lighting control circuit can be obtained. This circuit controls the maximum inductor current below the saturation level regardless of temperature and inductor size / type. As a result, a register for performing accurate current detection, which is generally used in known ballast control, becomes unnecessary.

また、インダクタ電流を飽和レベル以下に制御すると、蛍光ランプの両端の電圧が、蛍光ランプの点灯中、一定のレベルに制御される。このバラスト制御回路による点灯制御は、蛍光ランプ点灯の信頼性を高めるものである。この点灯制御は、温度が低い場合、または古い蛍光ランプを点灯させる場合に有益であり、蛍光ランプを取り替えるまでの点灯回数を多くすることができ、蛍光ランプを長寿命にする。   Further, when the inductor current is controlled to be equal to or lower than the saturation level, the voltage across the fluorescent lamp is controlled to a certain level during the lighting of the fluorescent lamp. The lighting control by the ballast control circuit improves the reliability of the fluorescent lamp lighting. This lighting control is useful when the temperature is low or when an old fluorescent lamp is turned on, and the number of times of lighting until the fluorescent lamp is replaced can be increased, thereby extending the life of the fluorescent lamp.

インダクタ電流は、ハーフブリッジの中間点（ＶＳ端子）に接続された高電圧検知ＭＯＳＦＥＴを用いて、検知される。ＨＯ端子がＯＮのとき、ハーフブリッジの中間点の電圧は、ＤＣバス電圧のレベルにあり、高電圧検知ＭＯＳＦＥＴはＯＦＦとなって、高電圧を遮断する。ＬＯ端子がＯＮのときには、外部にある下側ハーフブリッジＭＯＳＦＥＴ（ＭＳＬ）のＯＮ抵抗ＲＤＳonの両端における電圧を測定するため、高電圧検知ＭＯＳＦＥＴはＯＮとなる。この回路は、di/dtを検知するが、di/dtの値は、ＭＯＳＦＥＴごとに異なりかつ温度によって変化するＯＮ抵抗ＲＤＳonの値とは無関係である。   The inductor current is detected using a high voltage detection MOSFET connected to the midpoint (VS terminal) of the half bridge. When the HO terminal is on, the voltage at the midpoint of the half bridge is at the level of the DC bus voltage, and the high voltage detection MOSFET is turned off to block the high voltage. When the LO terminal is ON, the voltage at both ends of the ON resistance RDSon of the external lower half bridge MOSFET (MSL) is measured, so that the high voltage detection MOSFET is ON. This circuit detects di / dt, but the value of di / dt is different for each MOSFET and is independent of the value of the ON resistance RDSon that varies with temperature.

内部キャパシタＣＰＨにおける電圧が、２度目に、設定された予熱時間電圧のレベル（ＶＴＰＨ）まで上昇したときに、バラスト制御回路は、点灯モードから稼働モードへ移行する。   When the voltage at the internal capacitor CPH rises to the set preheating time voltage level (VTPH) for the second time, the ballast control circuit shifts from the lighting mode to the operation mode.

５）稼働モード
予熱モードの後、内部キャパシタＣＰＨにおける電圧が、２度目に、設定された予熱時間電圧のレベル（ＶＴＰＨ）まで上昇すると、点灯モードの終了が知らされ、バラスト制御回路は、稼働モードへ移行する。 5) Operation mode After the preheating mode, when the voltage in the internal capacitor CPH rises to the set preheating time voltage level (VTPH) for the second time, the end of the lighting mode is notified, and the ballast control circuit operates in the operation mode. Migrate to

点灯モードにおいて、蛍光ランプＬの点灯が成功すると、バラストオシレータの周波数は、最終的な稼働周波数まで、低下し続ける。稼働周波数は、ＶＣＣ端子とＣＯＭ端子の間に接続されたツェナーダイオードＤＦＲＵＮによって、プログラム調整される。ツェナーダイオードＤＦＲＵＮによってＶＣＣ端子に設定された電圧は、タイミングキャパシタＣＴのためのランピング閾値を設定する。   When the lighting of the fluorescent lamp L is successful in the lighting mode, the frequency of the ballast oscillator continues to decrease to the final operating frequency. The operating frequency is program adjusted by a Zener diode DFRUN connected between the VCC terminal and the COM terminal. The voltage set at the VCC terminal by the zener diode DFRUN sets the ramping threshold for the timing capacitor CT.

タイミングキャパシタＣＴは、ＬＯ端子とＨＯ端子の各スイッチングサイクルにおいて、電源から給電を受け、ＶＣＣ電圧まで直線的に充電される。タイミングキャパシタＣＴが、ＣＯＭ電圧からＶＣＣ電圧まで充電されるのに要する時間から、短い一定のデッドタイムによる遅延（通常１．５μｓ）を差し引いたものが、ＬＯ端子とＨＯ端子のＯＮ時間を決定する。   The timing capacitor CT is supplied with power from the power source in each switching cycle of the LO terminal and the HO terminal, and is charged linearly to the VCC voltage. The time required for the timing capacitor CT to be charged from the COM voltage to the VCC voltage minus the delay due to a short constant dead time (usually 1.5 μs) determines the ON time of the LO and HO terminals. .

タイミングキャパシタＣＴがＶＣＣ電圧まで充電されると、タイミングキャパシタＣＴは、直ちにＣＯＭ電圧まで放電され、再び充電される。この結果、タイミングキャパシタＣＴにおける電圧の波形は、鋸歯状となる。各ＯＮ時間は、ＬＯゲートドライバ出力とＨＯゲートドライバ出力（図４参照）の間で、交互に切り替わる。   When the timing capacitor CT is charged to the VCC voltage, the timing capacitor CT is immediately discharged to the COM voltage and charged again. As a result, the waveform of the voltage in the timing capacitor CT becomes a sawtooth shape. Each ON time is alternately switched between the LO gate driver output and the HO gate driver output (see FIG. 4).

稼働モードの間、点灯制御回路部は作動を停止する。di/dtが、その最大値を一定の回数（通常５０回）上回ったときには、バラスト制御回路は、障害モードへ移行する。   During the operation mode, the lighting control circuit unit stops operating. When di / dt exceeds a maximum number of times (usually 50 times), the ballast control circuit shifts to the failure mode.

蛍光ランプが、点灯モードの間に点灯しなかった場合には、di/dt検知回路部は、点灯モードの間、バラストオシレータの周波数を一定レベルに維持することによって、インダクタ電流を飽和レベル以下に制御する。点灯制御回路部は、稼働モードにおいては停止するため、バラストオシレータの周波数は、稼働周波数に向かって再び低下し始める。その結果、インダクタは再び飽和し、di/dt検知回路部26によって検知される。   When the fluorescent lamp does not light during the lighting mode, the di / dt detection circuit unit keeps the frequency of the ballast oscillator at a constant level during the lighting mode, thereby reducing the inductor current below the saturation level. Control. Since the lighting control circuit unit stops in the operation mode, the frequency of the ballast oscillator starts to decrease again toward the operation frequency. As a result, the inductor is saturated again and detected by the di / dt detection circuit unit 26.

di/dt検知回路部26によって飽和の回数（通常５０回）が検出された後、バラスト制御回路は、障害モードへ移行し、高電流と高電圧が回路素子に損傷を与えたり、蛍光ランプの保守を行っている人に危害を与えたりする前に、安全に遮断される。   After the number of saturations (usually 50) is detected by the di / dt detection circuit unit 26, the ballast control circuit shifts to the failure mode, and high current and high voltage damage the circuit elements, Safely shut off before harming the person performing the maintenance.

蛍光ランプが点灯モードの間に点灯した場合には、バラスト制御回路が稼働モードへ移行するまでに、バラストオシレータの周波数は、稼働周波数まで低下する。   When the fluorescent lamp is lit during the lighting mode, the frequency of the ballast oscillator decreases to the operating frequency before the ballast control circuit shifts to the operating mode.

ＤＣバス不足電圧保護回路部は、稼働モードの間、作動する。ＤＣバス電圧が安全でないレベル以下に低下した場合には、バラスト制御回路は、これを検知し、安全にＯＦＦとなるよう、ＶＣＣ電圧を、ＵＶＬＯ-電圧以下に放電させる。蛍光ランプの寿命に関するラッチ閾値（ＶＣＣＥＯＬ-）も、ＶＣＣ端子において働く。 The DC bus undervoltage protection circuit unit operates during the operation mode. If the DC bus voltage drops to a level below unsafe, the ballast control circuit may detect this safely so as to be OFF, the VCC voltage, UVLO - voltage discharges below. A latch threshold (VCCEOL − ) for the lifetime of the fluorescent lamp also works at the VCC terminal.

蛍光ランプの寿命が到来した場合には、ランプ電圧に非対称なシフトが生じる。このシフトは、ＱＥＯＬを含む外部の回路によって検知され、ＶＣＣ電圧は、ラッチ閾値（ＶＣＣＥＯＬ-）以下とされる。稼働モードの間に、ＶＣＣ電圧が、ラッチ閾値（ＶＣＣＥＯＬ-）以下になると、バラスト制御回路は、安全に停止状態から解放される。 When the life of the fluorescent lamp comes, an asymmetric shift occurs in the lamp voltage. This shift is detected by an external circuit including QEOL, and the VCC voltage is made equal to or lower than the latch threshold value (VCCEOL − ). During Run Mode, VCC voltage is latched threshold (VCCEOL -) becomes below, the ballast control circuit is released from the safety stop state.

公知のバラスト制御は、ＶＣＣについて、ＵＶＬＯ閾値の「ＯＮ」と「ＯＦＦ」のみを用いる。この閾値は、非ラッチタイプで、かつ「ＯＮ」と「ＯＦＦ」の間にヒステリシスを有する。   Known ballast control uses only “ON” and “OFF” UVLO thresholds for VCC. This threshold value is a non-latching type and has a hysteresis between “ON” and “OFF”.

次に、蛍光ランプの寿命と、回路が障害を引き起こすラッチオフを計測するため、もう一つの端子を用いる。すなわち、ＶＣＣにラッチが係る第３の閾値（ＵＶＬＯ+とＵＶＬＯ-の間にあり、稼働モードでのみ働く）を付加することにより、蛍光ランプは、ＶＣＣ端子において、寿命切れから保護される。したがって、蛍光ランプを寿命切れから保護するために、特別に端子を設ける必要はない。 Next, another terminal is used to measure the life of the fluorescent lamp and the latch-off that causes the circuit to fail. That is, the third threshold latch according to VCC (UVLO + and UVLO - located between the only work in active mode) by the addition of the fluorescent lamp, the VCC terminal is protected from life later. Therefore, it is not necessary to provide a special terminal in order to protect the fluorescent lamp from the end of its life.

稼働モードの最中に蛍光ランプの寿命が到来した場合には、外部の寿命検知回路において、ＱＥＯＬを用いて、ＶＣＣをＶＣＣＥＯＬ-まで引き下げる。バラスト制御回路は、障害モードへ移行し、安全にラッチオフされ、微小パワー電流をＶＣＣ端子に引き込む。 When the life of the fluorescent lamp is reached during the operation mode, VCC is lowered to VCCEOL − using QEOL in the external life detection circuit. The ballast control circuit enters the failure mode, is safely latched off, and draws a small power current into the VCC terminal.

外部のサプライレジスタＲＶＣＣは、ＶＣＣを外部ツェナーダイオード電圧（ＤＦＲＵＮ）まで引上げる。したがって、バラスト制御回路は、障害モードにとどまる。蛍光ランプを取り外すことによって、ＬＯ端子電圧が、再起動閾値（ＶＲＥＳＴＡＲＴ+）まで上昇するか、またはＶＣＣが、ＵＶＬＯ-閾値（通常６Ｖ）まで低下すると、ラッチは再設定され、バラスト制御回路全体がＵＶＬＯモードへ移行する。 The external supply resistor RVCC pulls VCC up to the external Zener diode voltage (DFRUN). Thus, the ballast control circuit remains in the fault mode. By removing the fluorescent lamp, if the LO terminal voltage rises to the restart threshold (VRESTART + ) or VCC falls to the UVLO - threshold (usually 6V), the latch is reset and the entire ballast control circuit is Transition to UVLO mode.

ＬＯ端子電圧が、ＶＲＥＳＴＡＲＴ-閾値（蛍光ランプが取り付けられるときの閾値）よりも低く、かつＶＣＣが、ＵＶＬＯ+閾値（通常１１．５Ｖ）よりも大きい場合には、バラスト制御回路は、読み出し／設定モードへ移行し、再度、通常の蛍光ランプの予熱、点灯および稼働のための過程を実行する。 If the LO terminal voltage is lower than the VRESTART - threshold (threshold when the fluorescent lamp is installed) and VCC is greater than the UVLO + threshold (usually 11.5 V), the ballast control circuit will read / set The mode is shifted to the normal mode, and the process for preheating, lighting and operating the normal fluorescent lamp is performed again.

稼働モードの際には、非ゼロ電圧スイッチング回路部24も作動する。稼働モードの最中に、蛍光ランプの交換やオープンフィラメントによって、非ゼロ電圧スイッチング条件が生じた場合には、予熱モードの場合と同様に、非ゼロ電圧スイッチング回路部が、ハーフブリッジの中間点（ＶＳ端子）において、ハードスイッチングを検出する。ハードスイッチングが所定の回数（通常５０回）生ずると、バラスト制御回路は、障害モードへ移行して、安全にラッチオフされる。   In the operation mode, the non-zero voltage switching circuit unit 24 also operates. If a non-zero voltage switching condition occurs due to the replacement of the fluorescent lamp or open filament during the operation mode, the non-zero voltage switching circuit unit is connected to the midpoint of the half bridge (as in the preheating mode). Hard switching is detected at the VS terminal. When hard switching occurs a predetermined number of times (usually 50 times), the ballast control circuit transitions to the failure mode and is safely latched off.

６）障害モード
非ゼロ電圧スイッチング条件が生じた場合には、バラスト制御回路は、予熱モードから障害モードへ移行する。この外、di/dt条件が生ずるか、またはＶＣＣがＶＣＣＥＯＬ-よりも低下した場合には、バラスト制御回路は稼働モードから障害モードへ移行する。 6) Fault mode When a non-zero voltage switching condition occurs, the ballast control circuit transitions from the preheat mode to the fault mode. The outer, or di / dt conditions occurs, or VCC is VCCEOL - when lower than the ballast control circuit shifts from the active mode to the failure mode.

バラスト制御回路が障害モードにあるときには、バラストオシレータ16とdi/dt検知回路部26は、ラッチオフされ、ゲートドライバ出力ＨＯと力率改善回路部ＰＦＣは、ＯＦＦ（論理が「ロー」）とされる。バラスト制御回路は、ＶＣＣ端子において微小パワー電流（通常２００μＡ）を消費する間は、このラッチオフ状態にとどまる。   When the ballast control circuit is in the failure mode, the ballast oscillator 16 and the di / dt detection circuit unit 26 are latched off, and the gate driver output HO and the power factor correction circuit unit PFC are turned off (logic is “low”). . The ballast control circuit remains in this latch-off state while consuming a small power current (usually 200 μA) at the VCC terminal.

ＬＯゲートドライバ出力は、開放回路へ送られ、蛍光ランプの交換を検知するための入力となる。ＬＯ端子電圧が、ＶＲＥＳＴＡＲＴ+（蛍光ランプを取り外すときの電圧）よりも引上げられるか、またはＶＣＣ電圧がＵＶＬＯ−よりも低下した（ＡＣ電圧はＯＦＦまたは遮断される）場合には、障害モード用のラッチは再設定され、バラスト制御回路は、障害モードからＵＶＬＯモードへ移行する。 The LO gate driver output is sent to the open circuit and becomes an input for detecting the replacement of the fluorescent lamp. If the LO terminal voltage is pulled higher than VRESTART + (voltage when removing the fluorescent lamp) or the VCC voltage drops below UVLO- (AC voltage is turned off or shut off), The latch is reset and the ballast control circuit transitions from the failure mode to the UVLO mode.

以上、本発明を特定の実施形態に即して説明してきたが、当業者にとっては、多くの変形例や設計変更が自明であると思われる。したがって、本発明の技術的範囲は、上記の実施形態に限定されるものではない。   While the present invention has been described with reference to specific embodiments, many variations and design changes will be apparent to those skilled in the art. Therefore, the technical scope of the present invention is not limited to the above embodiment.

本発明に係るバラスト制御用集積回路を用いた蛍光灯の回路図である。1 is a circuit diagram of a fluorescent lamp using an integrated circuit for ballast control according to the present invention. 図１に示すバラスト制御用集積回路のブロック図である。It is a block diagram of the integrated circuit for ballast control shown in FIG. 図１に示すバラスト制御用集積回路におけるバラスト制御の過程を示す流れ図である。It is a flowchart which shows the process of the ballast control in the integrated circuit for ballast control shown in FIG. 図１に示すバラスト制御用集積回路における各種の信号のタイミングを示すグラフである。2 is a graph showing timings of various signals in the ballast control integrated circuit shown in FIG. 1.

符号の説明Explanation of symbols

10 ＵＶＬＯ回路部
12 再起動論理回路部
14 ＰＦＣゲートドライバ
16 バラストオシレータ
18 ハイサイドゲートドライバ
20 ローサイドゲートドライバ
22 予熱周波数読み出し／設定回路部
24 ゼロ電圧スイッチング保護回路部
26 di/dt検知回路部
28 電流検知回路部
30 ＤＣバス電圧検知回路部
100 バラスト制御回路 10 UVLO circuit section
12 Restart logic circuit
14 PFC gate driver
16 Ballast oscillator
18 High-side gate driver
20 Low-side gate driver
22 Preheating frequency readout / setting circuit section
24 Zero voltage switching protection circuit
26 di / dt detection circuit
28 Current detection circuit
30 DC bus voltage detection circuit
100 Ballast control circuit

Claims (50)

蛍光ランプを含む負荷回路に電力を供給するパワー回路を制御する集積回路であって、前記パワー回路へ駆動信号を与え、パワー回路から電流および電圧検知信号を受け取り、かつこの電流および電圧検知信号にリアルタイムで応答することによって、前記駆動信号を修正するバラスト制御兼駆動回路部を含むことを特徴とする集積回路。   An integrated circuit for controlling a power circuit that supplies power to a load circuit including a fluorescent lamp, which supplies a driving signal to the power circuit, receives a current and a voltage detection signal from the power circuit, and receives the current and voltage detection signal An integrated circuit comprising a ballast control and drive circuit unit that modifies the drive signal by responding in real time. 前記パワー回路へ供給されるＤＣバス電圧を調整するため、力率改善回路部を制御する力率改善制御回路部をさらに含むことを特徴とする請求項１記載の集積回路。   2. The integrated circuit according to claim 1, further comprising a power factor correction control circuit unit that controls the power factor correction circuit unit to adjust a DC bus voltage supplied to the power circuit. 複数の制御モードを有し、前記電流および電圧検知信号に応答して、前記複数の制御モードから１つの制御モードを選択するようになっていることを特徴とする請求項１記載の集積回路。   2. The integrated circuit according to claim 1, wherein a plurality of control modes are provided, and one control mode is selected from the plurality of control modes in response to the current and voltage detection signals. 前記複数の制御モードは、ＵＶＬＯ（低電圧ロックアウト）モード、読み出し／設定モード、予熱モード、点灯モード、稼働モード、および障害モードであることを特徴とする請求項３記載の集積回路。   4. The integrated circuit according to claim 3, wherein the plurality of control modes are a UVLO (undervoltage lockout) mode, a read / set mode, a preheat mode, a lighting mode, an operation mode, and a failure mode. 端子の数が８を超えないことを特徴とする請求項１記載の集積回路。   2. The integrated circuit according to claim 1, wherein the number of terminals does not exceed eight. 前記パワー回路の停止中に、入力端子として用いられるローサイド(low-side)ゲートドライバ出力端子を有することを特徴とする請求項１記載の集積回路。   2. The integrated circuit according to claim 1, further comprising a low-side gate driver output terminal used as an input terminal while the power circuit is stopped. 前記パワー回路は、前記ＵＶＬＯモードまたは障害モードの間に停止されることを特徴とする請求項６記載の集積回路。   The integrated circuit of claim 6, wherein the power circuit is stopped during the UVLO mode or failure mode. 前記ローサイドゲートドライバ出力端子は、蛍光ランプが正しく取り付けられているか否かを検知するため、前記パワー回路が停止されている間、入力端子として用いられることを特徴とする請求項６記載の集積回路。   7. The integrated circuit according to claim 6, wherein the low-side gate driver output terminal is used as an input terminal while the power circuit is stopped in order to detect whether or not a fluorescent lamp is correctly attached. . 前記ローサイドゲートドライバ出力端子は、所望のバラスト制御パラメータを調整する際に用いる端子電圧を測定するため、前記パワー回路が停止されている間、入力端子として用いられることを特徴とする請求項６記載の集積回路。   7. The low-side gate driver output terminal is used as an input terminal while the power circuit is stopped to measure a terminal voltage used when adjusting a desired ballast control parameter. Integrated circuit. 前記ローサイドゲートドライバ出力端子は、予熱周波数を調整するために用いられることを特徴とする請求項９記載の集積回路。   The integrated circuit according to claim 9, wherein the low-side gate driver output terminal is used to adjust a preheating frequency. 外部レジスタに接続されている内部電源が、前記端子電圧を設定するようになっていることを特徴とする請求項９記載の集積回路。   The integrated circuit according to claim 9, wherein an internal power supply connected to an external register sets the terminal voltage. 前記ローサイドゲートドライバ出力端子における端子電圧は、所望のバラスト制御パラメータを調整するため、ＯＮ時間パルス中に設定されることを特徴とする請求項６記載の集積回路。   7. The integrated circuit of claim 6, wherein the terminal voltage at the low side gate driver output terminal is set during an ON time pulse to adjust a desired ballast control parameter. 前記ローサイドゲートドライバ出力端子における端子電圧は、予熱時間を設定するために用いられることを特徴とする請求項１２記載の集積回路。   13. The integrated circuit according to claim 12, wherein a terminal voltage at the low-side gate driver output terminal is used for setting a preheating time. 前記ローサイドゲートドライバ出力端子における端子電圧を、ＯＮ時間パルス中に調整するツェナーダイオードをさらに備えることを特徴とする請求項１２記載の集積回路。   13. The integrated circuit according to claim 12, further comprising a Zener diode that adjusts a terminal voltage at the low-side gate driver output terminal during an ON time pulse. ＶＣＣ（電源電圧）端子電圧は、所望のバラスト制御パラメータを調整するために用いられることを特徴とする請求項１記載の集積回路。   2. An integrated circuit according to claim 1, wherein a VCC (power supply voltage) terminal voltage is used to adjust a desired ballast control parameter. 前記ＶＣＣ端子電圧は、稼働周波数を調整するために用いられることを特徴とする請求項１５記載の集積回路。   16. The integrated circuit according to claim 15, wherein the VCC terminal voltage is used to adjust an operating frequency. ＶＣＣ端子における電圧振幅を調整するためのツェナーダイオードをさらに備えることを特徴とする請求項１５記載の集積回路。   16. The integrated circuit according to claim 15, further comprising a Zener diode for adjusting a voltage amplitude at the VCC terminal. 前記パワー回路におけるインダクタの飽和を検知し、飽和点の直近下位にあるインダクタ電流を制御するため、駆動信号のＯＮ時間を調整するようになっていることを特徴とする請求項１記載の集積回路。   2. An integrated circuit according to claim 1, wherein the ON time of the drive signal is adjusted in order to detect the saturation of the inductor in the power circuit and to control the inductor current immediately below the saturation point. . 前記パワー回路におけるインダクタの飽和を検知するため、インダクタ電流の勾配(di/dt)を計測するようになっていることを特徴とする請求項１８記載の集積回路。   19. The integrated circuit according to claim 18, wherein an inductor current gradient (di / dt) is measured in order to detect saturation of the inductor in the power circuit. 追加のピンまたは外部分圧器を用いることなく、力率改善回路部によってＤＣバスを一定レベルに制御するため、ハイサイド(high-side)ＭＯＳＦＥＴがＯＮのときに、前記パワー回路におけるハーフブリッジの中間点であるＶＳ端子を経由するＤＣバス電圧を計測するようになっていることを特徴とする請求項１記載の集積回路。   In order to control the DC bus to a constant level by the power factor correction circuit without using an additional pin or external partial pressure, when the high-side MOSFET is ON, the half-bridge in the power circuit 2. The integrated circuit according to claim 1, wherein a DC bus voltage passing through a VS terminal as a point is measured. ローサイドＭＯＳＦＥＴがＯＮのときに、前記パワー回路におけるハーフブリッジの中間点であるＶＳ端子を経由するローサイドハーフブリッジＭＯＳＦＥＴ電流を計測するようになっていることを特徴とする請求項１記載の集積回路。   2. The integrated circuit according to claim 1, wherein when the low side MOSFET is ON, a low side half bridge MOSFET current passing through a VS terminal which is an intermediate point of the half bridge in the power circuit is measured. 非ゼロ電圧スイッチングの発生を検知するため、前記パワー回路におけるハーフブリッジの中間点であるＶＳ端子における電圧を計測するようになっていることを特徴とする請求項１記載の集積回路。   2. The integrated circuit according to claim 1, wherein a voltage at a VS terminal which is an intermediate point of a half bridge in the power circuit is measured in order to detect occurrence of non-zero voltage switching. 非ゼロ電圧スイッチング発生の条件は、蛍光ランプの取外し、１つまたは複数のフィラメントの切断、開放回路、および誤ったランプ障害条件であり、非ゼロ電圧スイッチング検知回路部は、この条件を検知して、バラスト制御回路を停止させるようになっていることを特徴とする請求項１記載の集積回路。   The conditions for non-zero voltage switching are removal of the fluorescent lamp, one or more filament cuts, an open circuit, and a false lamp fault condition. The non-zero voltage switching detection circuitry detects this condition. 2. The integrated circuit according to claim 1, wherein the ballast control circuit is stopped. 外部回路を用いて、バラストをラッチオフさせるために、ＵＶＬＯ+とＵＶＬＯ-の閾値の対の間に、ＶＣＣ端子のラッチ閾値を設けてあることを特徴とする請求項１記載の集積回路。 Using an external circuit, in order to latch off the ballast, UVLO + and UVLO - in between pairs of threshold, the integrated circuit of claim 1, wherein the is provided with a latching threshold of the VCC terminal. 前記ラッチ閾値は、稼働モードの間だけ使用されるものであり、かつ蛍光ランプの寿命を示すものであることを特徴とする請求項２４記載の集積回路。   25. The integrated circuit according to claim 24, wherein the latch threshold is used only during an operation mode and indicates a life of a fluorescent lamp. 蛍光ランプを含む負荷回路に電力を供給するパワー回路を制御する集積回路における力率改善およびバラスト制御方法であって、前記パワー回路へ駆動信号を与え、パワー回路から電流および電圧検知信号を受け取り、かつこの電流および電圧検知信号にリアルタイムで応答することによって、前記駆動信号を修正するバラスト制御兼駆動回路部を含むことを特徴とする力率改善およびバラスト制御方法。   A power factor improvement and ballast control method in an integrated circuit for controlling a power circuit that supplies power to a load circuit including a fluorescent lamp, the driving circuit being supplied to the power circuit, receiving a current and voltage detection signal from the power circuit, A power factor improvement and ballast control method comprising a ballast control and drive circuit unit for correcting the drive signal by responding to the current and voltage detection signals in real time. 前記パワー回路へ供給されるＤＣバス電圧を調整するため、力率改善回路部を制御する力率改善制御回路部をさらに含むことを特徴とする請求項２６記載の力率改善およびバラスト制御方法。   27. The power factor correction and ballast control method according to claim 26, further comprising a power factor correction control circuit unit that controls the power factor correction circuit unit to adjust a DC bus voltage supplied to the power circuit. 複数の制御モードを有し、前記電流および電圧検知信号に応答して、前記複数の制御モードから１つの制御モードを選択するようになっていることを特徴とする請求項２６記載の力率改善およびバラスト制御方法。   27. The power factor improvement according to claim 26, comprising a plurality of control modes, wherein one control mode is selected from the plurality of control modes in response to the current and voltage detection signals. And ballast control method. 前記複数の制御モードは、ＵＶＬＯ（低電圧ロックアウト）モード、読み出し／設定モード、予熱モード、点灯モード、稼働モード、および障害モードであることを特徴とする請求項２８記載の力率改善およびバラスト制御方法。   29. The power factor correction and ballast according to claim 28, wherein the plurality of control modes are a UVLO (undervoltage lockout) mode, a read / set mode, a preheat mode, a lighting mode, an operating mode, and a failure mode. Control method. 端子の数が８を超えないことを特徴とする請求項２６記載の力率改善およびバラスト制御方法。   27. The power factor improvement and ballast control method according to claim 26, wherein the number of terminals does not exceed eight. 前記パワー回路の停止中に、入力端子として用いられるローサイド(low-side)ゲートドライバ出力端子を有することを特徴とする請求項２６記載の力率改善およびバラスト制御方法。   27. The power factor improvement and ballast control method according to claim 26, further comprising a low-side gate driver output terminal used as an input terminal while the power circuit is stopped. 前記パワー回路は、前記ＵＶＬＯモードまたは障害モードの間に停止されることを特徴とする請求項３１記載の力率改善およびバラスト制御方法。   32. The power factor improvement and ballast control method according to claim 31, wherein the power circuit is stopped during the UVLO mode or failure mode. 前記ローサイドゲートドライバ出力端子は、蛍光ランプが正しく取り付けられているか否かを検知するため、前記パワー回路が停止されている間、入力端子として用いられることを特徴とする請求項３１記載の力率改善およびバラスト制御方法。   32. The power factor of claim 31, wherein the low-side gate driver output terminal is used as an input terminal while the power circuit is stopped to detect whether a fluorescent lamp is properly installed. Improvement and ballast control method. 前記ローサイドゲートドライバ出力端子は、所望のバラスト制御パラメータを調整する際に用いる端子電圧を測定するため、前記パワー回路が停止されている間、入力端子として用いられることを特徴とする請求項３１記載の力率改善およびバラスト制御方法。   32. The low-side gate driver output terminal is used as an input terminal while the power circuit is stopped to measure a terminal voltage used when adjusting a desired ballast control parameter. Power factor improvement and ballast control method. 前記ローサイドゲートドライバ出力端子は、予熱周波数を調整するために用いられることを特徴とする請求項３４記載の力率改善およびバラスト制御方法。   The power factor improvement and ballast control method according to claim 34, wherein the low-side gate driver output terminal is used to adjust a preheating frequency. 外部レジスタに接続されている内部電源が、前記端子電圧を設定するようになっていることを特徴とする請求項３４記載の力率改善およびバラスト制御方法。   35. The power factor improvement and ballast control method according to claim 34, wherein an internal power supply connected to an external resistor sets the terminal voltage. 前記ローサイドゲートドライバ出力端子における端子電圧は、所望のバラスト制御パラメータを調整するため、ＯＮ時間パルス中に設定されることを特徴とする請求項３１記載の力率改善およびバラスト制御方法。   32. The power factor improvement and ballast control method according to claim 31, wherein the terminal voltage at the low side gate driver output terminal is set during an ON time pulse to adjust a desired ballast control parameter. 前記ローサイドゲートドライバ出力端子における端子電圧は、予熱時間を設定するために用いられることを特徴とする請求項３７記載の力率改善およびバラスト制御方法。   38. The power factor improvement and ballast control method according to claim 37, wherein the terminal voltage at the low-side gate driver output terminal is used to set a preheating time. 前記ローサイドゲートドライバ出力端子における端子電圧を、ＯＮ時間パルス中に調整するツェナーダイオードをさらに備えることを特徴とする請求項３７記載の力率改善およびバラスト制御方法。   38. The power factor improvement and ballast control method according to claim 37, further comprising a Zener diode that adjusts a terminal voltage at the low-side gate driver output terminal during an ON time pulse. ＶＣＣ（電源電圧）端子電圧は、所望のバラスト制御パラメータを調整するために用いられることを特徴とする請求項２６記載の力率改善およびバラスト制御方法。   27. The power factor improvement and ballast control method according to claim 26, wherein a VCC (power supply voltage) terminal voltage is used to adjust a desired ballast control parameter. 前記ＶＣＣ端子電圧は、稼働周波数を調整するために用いられることを特徴とする請求項４０記載の力率改善およびバラスト制御方法。   41. The power factor improvement and ballast control method according to claim 40, wherein the VCC terminal voltage is used to adjust an operating frequency. ＶＣＣ端子における電圧振幅を調整するためのツェナーダイオードをさらに備えることを特徴とする請求項４０記載の力率改善およびバラスト制御方法。   41. The power factor improvement and ballast control method according to claim 40, further comprising a Zener diode for adjusting a voltage amplitude at the VCC terminal. 前記パワー回路におけるインダクタの飽和を検知し、飽和点の直近下位にあるインダクタ電流を制御するため、駆動信号のＯＮ時間を調整するようになっていることを特徴とする請求項２６記載の力率改善およびバラスト制御方法。   27. The power factor according to claim 26, wherein the ON time of the drive signal is adjusted in order to detect the saturation of the inductor in the power circuit and to control the inductor current immediately below the saturation point. Improvement and ballast control method. 前記パワー回路におけるインダクタの飽和を検知するため、インダクタ電流の勾配(di/dt)を計測するようになっていることを特徴とする請求項４３記載の力率改善およびバラスト制御方法。   44. The power factor improvement and ballast control method according to claim 43, wherein an inductor current gradient (di / dt) is measured in order to detect inductor saturation in the power circuit. 追加のピンまたは外部分圧器を用いることなく、力率改善回路部によってＤＣバスを一定レベルに制御するため、ハイサイド(high-side)ＭＯＳＦＥＴがＯＮのときに、前記パワー回路におけるハーフブリッジの中間点であるＶＳ端子を経由するＤＣバス電圧を計測するようになっていることを特徴とする請求項２６記載の力率改善およびバラスト制御方法。   In order to control the DC bus to a constant level by the power factor correction circuit without using an additional pin or external partial pressure, when the high-side MOSFET is ON, the half-bridge in the power circuit 27. The power factor improvement and ballast control method according to claim 26, wherein a DC bus voltage passing through a VS terminal as a point is measured. ローサイドＭＯＳＦＥＴがＯＮのときに、前記パワー回路におけるハーフブリッジの中間点であるＶＳ端子を経由するローサイドハーフブリッジＭＯＳＦＥＴ電流を計測するようになっていることを特徴とする請求項２６記載の力率改善およびバラスト制御方法。   27. The power factor improvement according to claim 26, wherein when the low-side MOSFET is ON, a low-side half-bridge MOSFET current passing through a VS terminal that is an intermediate point of the half-bridge in the power circuit is measured. And ballast control method. 非ゼロ電圧スイッチングの発生を検知するため、前記パワー回路におけるハーフブリッジの中間点であるＶＳ端子における電圧を計測するようになっていることを特徴とする請求項２６記載の力率改善およびバラスト制御方法。   27. The power factor improvement and ballast control according to claim 26, wherein a voltage at a VS terminal which is an intermediate point of a half bridge in the power circuit is measured in order to detect occurrence of non-zero voltage switching. Method. 非ゼロ電圧スイッチング発生の条件は、蛍光ランプの取外し、１つまたは複数のフィラメントの切断、開放回路、および誤ったランプ障害条件であり、非ゼロ電圧スイッチング検知回路部は、この条件を検知して、バラスト制御回路を停止させるようになっていることを特徴とする請求項２６記載の力率改善およびバラスト制御方法。   The conditions for non-zero voltage switching are removal of the fluorescent lamp, one or more filament cuts, an open circuit, and a false lamp fault condition. The non-zero voltage switching detection circuitry detects this condition. 27. The power factor improvement and ballast control method according to claim 26, wherein the ballast control circuit is stopped. 外部回路を用いて、バラストをラッチオフさせるために、ＵＶＬＯ+とＵＶＬＯ-の閾値の対の間に、ＶＣＣ端子のラッチ閾値が設けてあることを特徴とする請求項２６記載の力率改善およびバラスト制御方法。 Using an external circuit, in order to latch off the ballast, UVLO + and UVLO - in between pairs of threshold, power factor improvement and ballast of claim 26, wherein the latching threshold of the VCC terminal is provided Control method. 前記ラッチ閾値は、稼働モードの間だけ使用されるものであり、かつ蛍光ランプの寿命を示すものであることを特徴とする請求項４９記載の力率改善およびバラスト制御方法。   50. The power factor improvement and ballast control method according to claim 49, wherein the latch threshold is used only during an operation mode and indicates a life of a fluorescent lamp.
JP2006279005A 2005-10-12 2006-10-12 Integrated circuit for improving power factor with eight pins and controlling ballast Pending JP2007109661A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US72570605P 2005-10-12 2005-10-12
US11/548,807 US8164272B2 (en) 2005-03-15 2006-10-12 8-pin PFC and ballast control IC

Publications (1)

Publication Number Publication Date
JP2007109661A true JP2007109661A (en) 2007-04-26

Family

ID=37401117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006279005A Pending JP2007109661A (en) 2005-10-12 2006-10-12 Integrated circuit for improving power factor with eight pins and controlling ballast

Country Status (5)

Country Link
US (1) US8164272B2 (en)
EP (1) EP1776000A3 (en)
JP (1) JP2007109661A (en)
KR (1) KR100829239B1 (en)
CN (1) CN101014221A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008282810A (en) * 2007-05-11 2008-11-20 Osram Sylvania Inc Ballast

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8120270B2 (en) * 2006-11-22 2012-02-21 Osram Ag Circuit arrangement and method for operating a discharge lamp with preheatable electrodes
KR100891115B1 (en) * 2007-04-26 2009-03-30 삼성전자주식회사 Method and apparatus for saturation-prevented power factor improvement
US7459867B1 (en) * 2007-05-11 2008-12-02 Osram Sylvania Inc. Program start ballast
EP2124510B1 (en) 2008-05-16 2013-01-02 Infineon Technologies Austria AG Method for controlling a phosphorescent light and light pre-switching device
US8358078B2 (en) * 2008-06-09 2013-01-22 Technical Consumer Products, Inc. Fluorescent lamp dimmer with multi-function integrated circuit
US8063588B1 (en) 2008-08-14 2011-11-22 International Rectifier Corporation Single-input control circuit for programming electronic ballast parameters
DE102009009915A1 (en) 2009-01-09 2010-07-15 Tridonicatco Gmbh & Co. Kg Procedure, control gear and lighting system
DE102009030106B4 (en) * 2009-06-22 2015-07-30 Minebea Co., Ltd. Method for controlling gas discharge lamps
FI121561B (en) 2009-06-30 2010-12-31 Helvar Oy Ab Adjusting and measuring the functions of the electronic ballast
DE102012204118A1 (en) * 2011-12-23 2013-06-27 Tridonic Gmbh & Co. Kg Operation of bulbs
CN105120571B (en) 2015-09-14 2018-05-01 昂宝电子（上海）有限公司 System and method for the current regulation in LED illumination system
US11675587B2 (en) 2015-12-03 2023-06-13 Forrest L. Pierson Enhanced protection of processors from a buffer overflow attack
WO2022026497A1 (en) * 2020-07-30 2022-02-03 Pierson Forrest L An enhanced processor data transport mechanism
US10978869B2 (en) * 2016-08-23 2021-04-13 Alpha And Omega Semiconductor Incorporated USB type-C load switch ESD protection
US10103629B2 (en) * 2017-02-14 2018-10-16 Nxp B.V. High side driver without dedicated supply in high voltage applications
US11121541B2 (en) 2019-02-27 2021-09-14 Dialog Semiconductor (Uk) Limited Solution to safely protect a boost converter from a short circuit to ground
CA3190446A1 (en) * 2020-07-30 2022-02-03 Forrest L. Pierson An enhanced processor data transport mechanism
CN115242106A (en) * 2022-07-29 2022-10-25 无锡惠芯半导体有限公司 High-frequency MOSFET half-bridge intelligent power module

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004519080A (en) * 2001-02-06 2004-06-24 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ Feedback control of high frequency signals by general-purpose hardware / software

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2632110B1 (en) * 1988-05-27 1990-10-12 Bendix Electronics Sa METHOD AND DEVICE FOR PROGRAMMING A MEMORY OF THE PROM TYPE AND MEMORY USING THE SAME
US5315214A (en) * 1992-06-10 1994-05-24 Metcal, Inc. Dimmable high power factor high-efficiency electronic ballast controller integrated circuit with automatic ambient over-temperature shutdown
US5545955A (en) 1994-03-04 1996-08-13 International Rectifier Corporation MOS gate driver for ballast circuits
US5539338A (en) * 1994-12-01 1996-07-23 Analog Devices, Inc. Input or output selectable circuit pin
JP3491719B2 (en) * 1995-12-14 2004-01-26 川崎マイクロエレクトロニクス株式会社 Semiconductor integrated circuit
IT1306920B1 (en) 1998-01-05 2001-10-11 Int Rectifier Corp INTEGRATED CIRCUIT FOR THE CONTROL OF STABILIZERS FOR FLUORESCENT LAMP
JP3600976B2 (en) 1998-07-14 2004-12-15 三菱電機株式会社 Discharge lamp lighting device
US6285138B1 (en) * 1998-12-09 2001-09-04 Matsushita Electric Industrial Co., Ltd. Apparatus for lighting fluorescent lamp
US5999421A (en) 1999-03-31 1999-12-07 Liu; Kwang H. Dual-channel power system with an eight-pin PWM control chip
DE10032846A1 (en) 1999-07-12 2001-01-25 Int Rectifier Corp Power factor correction circuit for a.c.-d.c. power converter varies switch-off time as function of the peak inductance current during each switching period
ATE348354T1 (en) 2000-10-20 2007-01-15 Int Rectifier Corp BALLAST CONTROL IC WITH POWER FACTOR CORRECTION
EP1227706B1 (en) * 2001-01-24 2012-11-28 City University of Hong Kong Novel circuit designs and control techniques for high frequency electronic ballasts for high intensity discharge lamps
US6784624B2 (en) 2001-12-19 2004-08-31 Nicholas Buonocunto Electronic ballast system having emergency lighting provisions
TWI300650B (en) * 2003-04-24 2008-09-01 Int Rectifier Corp Fault protected self-oscillating driver
US7348735B2 (en) 2003-05-01 2008-03-25 Inventive Holdings Llc Lamp driver
US7154232B2 (en) 2003-06-24 2006-12-26 International Rectifier Corporation Ballast control IC with multi-function feedback sense
US7372215B2 (en) * 2004-02-19 2008-05-13 International Rectifier Corporation Lamp ballast for circuit driving multiple parallel lamps
US7067987B2 (en) 2004-03-26 2006-06-27 Argent Electric, Inc. Electronic ballast with closed loop control using composite current and voltage feedback and method thereof
DE102004016945A1 (en) * 2004-04-06 2005-10-27 Patent-Treuhand-Gesellschaft für elektrische Glühlampen mbH Electronic ballast with control circuit and feedforward control
US7301288B2 (en) * 2004-04-08 2007-11-27 International Rectifier Corporation LED buck regulator control IC

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004519080A (en) * 2001-02-06 2004-06-24 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ Feedback control of high frequency signals by general-purpose hardware / software

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008282810A (en) * 2007-05-11 2008-11-20 Osram Sylvania Inc Ballast

Also Published As

Publication number Publication date
KR20070040742A (en) 2007-04-17
US20070108915A1 (en) 2007-05-17
EP1776000A3 (en) 2008-05-28
EP1776000A2 (en) 2007-04-18
KR100829239B1 (en) 2008-05-14
US8164272B2 (en) 2012-04-24
CN101014221A (en) 2007-08-08

Similar Documents

Publication Publication Date Title
JP2007109661A (en) Integrated circuit for improving power factor with eight pins and controlling ballast
US7298099B2 (en) PFC and ballast control IC
JP3504876B2 (en) Integrated circuit
US6891339B2 (en) Adaptive CFL control circuit
US6956336B2 (en) Single chip ballast control with power factor correction
EP1327184B9 (en) Ballast control ic with power factor correction
US7436127B2 (en) Ballast control circuit
US6525492B2 (en) Ballast control IC with minimal internal and external components
US7408307B2 (en) Ballast dimming control IC
JP2007521615A (en) Ballast control IC with multi-function feedback detection
US7521874B2 (en) Dimmable ballast control integrated circuit
US7656096B2 (en) Hybrid ballast control circuit in a simplified package
TW200414270A (en) Adaptive CFL control circuit
JP2008166290A (en) Hybrid ballast control circuit in simplified package
JP2006092806A (en) Hybrid ballast control circuit for simplified package
PbF Universal Input Linear Fluorescent Ballast Using the IRS2166D
GB2442367A (en) Ballast control IC with fault protection

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090915

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100316