JP2007108243A - 電気光学装置、その駆動方法および画像処理回路、画像処理方法並びに電子機器 - Google Patents
電気光学装置、その駆動方法および画像処理回路、画像処理方法並びに電子機器 Download PDFInfo
- Publication number
- JP2007108243A JP2007108243A JP2005296832A JP2005296832A JP2007108243A JP 2007108243 A JP2007108243 A JP 2007108243A JP 2005296832 A JP2005296832 A JP 2005296832A JP 2005296832 A JP2005296832 A JP 2005296832A JP 2007108243 A JP2007108243 A JP 2007108243A
- Authority
- JP
- Japan
- Prior art keywords
- image data
- bits
- memory
- data
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0224—Details of interlacing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/12—Frame memory handling
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
Abstract
【課題】メモリ524の容量を削減する。
【解決手段】メモリ524は、各画素の階調を10ビットで指定する画像データCdのうち、上位5ビットを記憶するとともに、記憶した5ビットの画像データを、1フィールド経過後であって画像データCdが入力されていない期間に読み出す。セレクタ526は、メモリ524から読み出された5ビットの画像データに、オール“1”または“0”を信号R/Cにしたがって選択し、下位5ビットとして付加して画像データDdとする。セレクタ528は、画像データCdがメモリ524に入力されるとき、当該画像データCdを選択する一方、画像データDdが読み出されるとき、当該画像データDdを選択する。セレクタ528によって選択された画像データはデータ信号Vidに変換されて、当該画像データに対応する画素に書き込まれる。
【選択図】図4
Description
ただし、この技術では、1フィールド分の画像データを2個、すなわち、1フレーム分の画像データを記憶する容量が必要となるので、1フレーム分の画像データのうち、半分を、メモリを介さずに出力することによって、メモリの容量を半減させた技術も提案されている(特許文献2参照)。
本発明は上述した事情に鑑みてなされたもので、その目的とするところは、供給された画像データをメモリに一旦記憶し、読み出して表示を行う構成において、さらなる構成の簡易化を図った電気光学装置、その駆動方法および画像処理回路、画像処理方法並びに電子機器を提供することにある。
ここで、前記付加回路は、前記付加する(m−n)ビットをすべて0または1に、前記メモリから読み出される画像データが1行分読み出される毎に、かつ、同一画素の画像データについて1フレーム毎に交互に切り替える構成が好ましい。
なお、本発明は、電気光学装置だけでなく、電気光学装置の駆動方法としても、さらには、画像処理回路や、画像処理方法、当該電気光学装置を有する電子機器としても概念することができる。
この図に示されるように、電気光学装置10は、データ処理回路50、タイミング制御回路60、表示領域100、走査線駆動回路130、サンプリング信号出力回路140およびサンプリングスイッチ150等を含む。
このうち、表示領域100では、480行の走査線112が行(X)方向に延在するように、また、640列のデータ線114が列(Y)方向に延在するように、それぞれ設けられている。画素110は、480行の走査線112と640列のデータ線114との交差に対応して、それぞれ配列している。したがって、本実施形態では、画素110が縦480行×横640列でマトリクス状に配列することになるが、本発明をこの配列に限定する趣旨ではない。
なお、i、(i+1)は、画素110が配列する行を一般的に示す場合の記号であって、1以上480以下の整数である。また、j、(j+1)は、画素110が配列する列を一般的に示す場合の記号であって、1以上640以下の整数である。
ここで、各画素110については互いに同一構成なので、i行j列に位置するもので代表させて説明すると、当該i行j列の画素110におけるTFT116のゲートはi行目の走査線112に接続される一方、そのソースはj列目のデータ線114に接続され、そのドレインは液晶容量120の一端たる画素電極118に接続されている。また、液晶容量120の他端は、コモン電極108である。このコモン電極108は、全ての画素110にわたって共通であって、時間的に一定の電圧LCcomが印加されている。
また、両基板の各対向面には、液晶分子の長軸方向が両基板間で例えば約90度連続的に捻れるようにラビング処理された配向膜がそれぞれ設けられる一方、両基板の各背面側には配向方向に応じた偏光子がそれぞれ設けられる。
画素電極118とコモン電極108との間を通過する光は、液晶容量120に保持される電圧実効値がゼロであれば、液晶分子の捻れに沿って約90度旋光する一方、当該電圧実効値が大きくなるにつれて、液晶分子が電界方向に傾く結果、その旋光性が消失する。このため、例えば透過型において、入射側と背面側とに、偏光子を偏光軸が配向方向に一致するようにそれぞれ配置させると、当該電圧実効値がゼロに近ければ、光の透過率が最大となって白色表示になる一方、電圧実効値が大きくなるにつれて透過する光量が減少して、ついには透過率が最小である黒色表示になる(ノーマリーホワイトモード)。
なお、走査線112が非選択電圧になると、TFT116がオフ(非導通)状態となるが、このときのオフ抵抗が理想的に無限大とはならないので、液晶容量120から電荷が少なからずリークする。このオフリークの影響を少なくするために、蓄積容量125が画素毎に形成されている。この蓄積容量125の一端は、画素電極118(TFT116のドレイン)に接続される一方、その他端は、全画素にわたって共通であって、時間的に一定の定電位、例えば接地電位Gndに保たれる。
ここで、画像データSdは、縦480行×横640列の画素の階調を規定するディジタルデータであり、1フレームの期間にわたって、1行1列〜1行640列、2行1列〜2行640列、3行1列〜3行640列、…、480行1列〜480行640列の画素の順番で、同期信号Syncおよびクロック信号Clkに同期して供給される。
本実施形態において、画像データSdは、図3(a)に示されるように、最上位ビットd9から最下位ビットd0までの10ビットである。また、画像データは、“0000000000”(十進値で「0」)のときに最も暗い階調を指定し、“1111111111”(十進値で「1023」)のときに最も明るい階調を指定するものとする。
このため、本実施形態において、各走査線112は、第1および第2フィールドでそれぞれ1回ずつ、1フレームにおいて計2回選択されることになる。
なお、本実施形態において、Lレベルに相当する電圧は、接地電位Gndであって電圧ゼロであり、電圧基準となっている。ただし、液晶容量120に対する書込極性の基準は、データ信号Vidの振幅中心電位Vcであり、本実施形態では、コモン電極108への印加電圧LCcomに一致している。
サンプリングスイッチ150は、1〜640列のデータ線114のそれぞれに対応して設けられ、その一端は、データ信号Vidが供給されるビデオ信号線155に共通接続される一方、その他端は、対応するデータ線114に接続されて、対応するサンプリング信号がHレベルとなったときに、一端および他端の間が導通(オン)状態となるものである。
したがって、サンプリング信号SjがHレベルになると、ビデオ信号線155に供給されたデータ信号Vidがj列目のデータ線114にサンプリングされる。このため、サンプリング信号出力回路140と1〜640列のサンプリングスイッチ150とによってデータ線駆動回路が構成されることになる。
この図に示されるように、データ処理回路50は、制御回路510、ラインバッファ522、メモリ524、セレクタ526、528およびD/A変換器530を備える。
このうち、制御回路510は、制御信号CtrDにしたがって、ラインバッファ522やメモリ524の書込・読出を制御するとともに、信号R/Cによるセレクタ526の選択や、信号U/Dによるセレクタ526の選択およびD/A変換器530の変換極性を制御するものである。
なお、ラインバッファ522は、実際には2行分あり、一方で画像データSdを蓄積しているとき、他方で画像データCdを出力する、という動作を交互に実行する。
メモリ524は、縦480行×横640列のマトリクス配列に対して、おおよそ半分に相当する記憶領域を有し、各記憶領域では、画像データCdの上位5ビットd9〜d5を記憶した後、1フレームの半分に相当する期間、すなわち1フィールド分だけ遅延して読み出して出力する。
ここで、入力端aには、5ビットすべてが“1”のデータ(すなわち“11111”)が供給され、入力端bには、5ビットすべてが“0”のデータ(すなわち“00000”)が供給されている。
また、信号R/Cは、図5に示されるように、第1フィールドにあっては下領域(241〜480行)に属する走査線112が選択される期間で、第2フィールドにあっては上領域(1〜240行)に属する走査線112が選択される期間で、それぞれ論理レベルが確定する信号であって、第1フィールドでは下領域に属する走査線112が選択される毎に、第2フィールドでは上領域に属する走査線112が選択される毎に、それぞれ論理レベルが交互に反転するとともに、連続するフレーム同士において同一の走査線が選択される期間に着目したときにも互いに論理レベルが反転した関係にある信号である。
セレクタ528は、信号U/DがHレベルのときに入力端aを選択する一方、信号U/DがLレベルのときに入力端bを選択して、選択した入力端に供給されたデータを出力するものである。
ここで、信号U/Dは、図5に示されるように、第1フィールドにあっては上領域(1〜240行)に属する走査線112が選択される期間でHレベルとなり、下領域(241〜480行)に属する走査線112が選択される期間でLレベルとなる一方、第2フィールドにあっては上領域に属する走査線112が選択される期間でLレベルとなり、下領域に属する走査線112が選択される期間でHレベルとなる。
まず、画像データSdが、図6(a)に示されるように、1フレームの期間にわたって、1行1列〜1行640列、2行1列〜2行640列、3行1列〜3行640列、…、480行1列〜480行640列、という画素の順番で供給される。
この画像データSdは、図6(b)に示されるように、ラインバッファ522によって1行分蓄積されると、蓄積速度の倍の速度で読み出されて、その上位5ビットがメモリ524に記憶されるとともに、全10ビットが画像データCdとして出力される。
このため、1行分の画像データSdが供給される期間を1Hとしたとき、1行分の画像データCdは、当該画像データSdに対して1Hだけ遅延してから、半分の0.5Hの期間で出力されるので、その後、次行の画像データCdが出力されるまで、0.5Hの空きが生じることになる。
なお、ラインバッファ522から読み出される画像データCdは、外部上位装置から供給される画像データSdに対して遅延することになるが、この遅延については、本実施形態においては問題としない。
このため、タイミング制御回路60は、第1フィールドにおいて走査信号Y1がHレベルとなる期間において、1行1列〜1行640列の画像データCdをラインバッファ522から読み出すとともに、このうち、上位5ビットをメモリ524に記憶させる一方、ラインバッファ522からの読み出しに合わせて、サンプリング信号S1、S2、S3、…、S640がHレベルとなるようにサンプリング信号出力回路140を制御する。
このため、第1フィールドにおいて走査信号Y1がHレベルとなる期間のデータ信号Vidの電圧波形は、図7において、走査信号Yk(k=1)がHレベルとなる期間で示されるようなものとなり、画像データdn1に応じた電圧だけ、電圧LCcomよりも高位側電圧となる。
また、図7(および後述する図8)において、データ信号Vidの電圧波形の縦スケールは、便宜的に、論理信号として扱われる走査信号やサンプリング信号等の縦スケールと異ならせてある。
一方、走査信号Y1がHレベルとなる期間では、1行目に位置する画素110におけるTFT116がオン状態にある。このため、1列目のデータ線114に供給されたデータ信号Vidは、1行1列の画素電極118に印加される。これにより、1行1列の液晶容量120には、コモン電極108の電圧LCcomとデータ信号Vidの電圧との差、すなわち、1行1列の画像データCdで指定された階調に応じた電圧が書き込まれることになる。
以下同様にして、1行3列、1行4列、1行5列、…、1行640列の液晶容量120に対して、画像データCdで指定された階調に応じた電圧が書き込まれることになる。これにより、1行1列〜1行640列の各画素が正極性書込となる。
すなわち、タイミング制御回路60は、第1フィールドにおいて走査信号Y241がHレベルとなる期間において、241行1列〜241行640列の画像データの上位5ビットを、メモリ524から読み出すとともに、この読み出しに合わせて、サンプリング信号S1、S2、S3、…、S640がHレベルとなるようにサンプリング信号出力回路140を制御する。
なお、メモリ524から読み出される241行1列〜241行640列の画像データの上位5ビットは、1フィールド前に、ラインバッファ522から読み出された画像データCdのうちの上位5ビットをメモリ524に記憶したものである。
このため、第1フィールドにおいて走査信号Y241がHレベルとなる期間のデータ信号Vidの電圧波形は、図7において、走査信号Y241(k+1=241)がHレベルとなる期間で示されるようなものとなり、画像データDdに応じた電圧だけ、電圧LCcomよりも低位側電圧となる。
したがって、1列目のデータ線114に供給されたデータ信号Vidは、241行1列の画素電極118に印加され、これにより、241行1列の液晶容量120には、1フィールド前に供給された241行1列の画像データCdのうち、下位5ビットを切上処理した画像データDdで指定された電圧が書き込まれることになる。
以下同様にして、241行2列、241行3列、241行4列、…、241行640列の液晶容量120に対して、画像データDdに応じた電圧が書き込まれることになる。これにより、241行1列〜241行640列の各画素は、負極性書込となる。
したがって、走査信号Y1がHレベルであった期間と同様に、2行1列〜2行640列の液晶容量120に対して、画像データCdで指定された階調に応じた電圧が書き込まれることになる。これにより、2行1列〜2行640列の各画素が、正極性書込となる。
走査信号Y241がHレベルとなる期間で信号R/CがHレベルであれば、同一フィールドにおいて走査信号Y242がHレベルとなる期間では信号R/CがLレベルになるので(図5におけるNフレーム)、セレクタ528は入力端bを選択する結果、“00000”を出力する。このため、画像データDdは、1フィールド前の画像データCdにおける全10ビットのうち、図3(c)に示されるように、下位5ビットを強制的に「0」にする、という切捨処理したものとなる。
あとは、走査信号Y241がHレベルであった期間と同様に、242行1列、242行2列、242行3列、242行4列、…、242行640列の液晶容量120に対して、1フィールド前に供給された242行1列〜242行640列の画像データCdのうち、下位5ビットを切捨処理した画像データDdに応じた電圧が書き込まれることになる。242行1列〜242行640列の各画素は、負極性書込となる。
すなわち、下領域に属する走査信号Y(k+240)が先にHレベルとなり、当該(k+1)行1列〜同行640列の画像データCdがラインバッファ522から読み出されるとともに、このうち、上位5ビットがメモリ524に記憶される一方、ラインバッファ522からの読み出しに合わせて、サンプリング信号S1、S2、S3、…、S640が順次Hレベルとなる。したがって、(k+1)行1列〜同行640列の液晶容量120に対して、画像データCdで指定された階調に応じた電圧が正極性で書き込まれることになる。
一方、上領域に属する走査信号YkがHレベルとなり、1フィールド前に記憶したi行1列〜i行640列の画像データの上位5ビットが、メモリ524から読み出されるとともに、この読み出しに合わせて、サンプリング信号S1、S2、S3、…、S640が順次Hレベルとなる。そして、上領域のうち、奇数行に属する画素では切上処理した画像データDdで指定された負極性電圧が書き込まれ、偶数行に属する画素では切捨処理した画像データDdで指定された負極性電圧が書き込まれることになる。
なお、第2フィールドにおいて走査信号Y(k+240)、YkがHレベルとなる期間のデータ信号Vidの電圧波形は、図8に示したものとなり、第1フィールドにおける上領域と下領域との関係を逆転したものとなる。
画像データSdは、図9(b)に示されるように、1フレームの期間にわたって供給されるが、フリッカーを目立たなくするため図9(c)に示されるように、1フレームを2フィールドに分割するとともに、各フィールドにおいて単純に上から下に向かって1行ずつ走査する構成では、1フィールドの期間ですべての画素行を倍速で供給する必要があるので、全画素分の画像データを一旦記憶するだけでなく、2フィールド目にもおいても、再度同じデータを供給する必要があるので、結局、少なくとも2フレーム分の画像データを記憶する必要がある。
このため、本実施形態では、フリッカーの発生を抑える場合に、メモリ容量が大幅に削減されるので、構成の簡易化を図ることができる、という効果を奏することが可能となる。
また、本実施形態では、ある行が選択されたタイミングでは、当該行に位置する画素と、当該行と1つ上の行に位置する画素とで書込極性が相反するが、それ以外の画素同士は、書込極性が同一となる。このため、ディスクリネーション(配向不良)による表示品位の低下も防止することができる。
ただし、いずれかに固定化した場合、例えば常に切捨処理を実行する構成によれば、図10(b)に示されるように、ある画素110は、第1フィールドでは画像データCdの全10ビットに基づく電圧が正極性で書き込まれて、当該電圧に応じた透過率aとなるのに対し、第2フィールドでは、画像データCdのうち、下位5ビットを切捨処理した画像データDd’に基づく電圧が負極性で書き込まれて、当該電圧に応じた透過率C1となる。このため、当該画素110は、第1フィールドにおける透過率a、第2フィールドにおける透過率C1とで差が生じて、いわゆるフリッカー(ちらつき)の原因となるだけでなく、DC成分の印加による液晶105の劣化を引き起こしてしまう。
これにより、ある画素110に着目した場合に、当該画素110は、図10(a)に示されるように、第1フィールドでは画像データCdの全10ビットに基づく電圧が正極性で書き込まれて、当該電圧に応じた透過率aとなるのに対し、第2フィールドでは、メモリ524から読み出された画像データCdのうち、下位5ビットを切捨処理した画像データDdに基づく電圧が負極性で書き込まれて、当該電圧に応じた透過率C1となる点までは同様であるが、次のフレームの第2フィールドでは、メモリ524から読み出された画像データCdのうち、下位5ビットを切上処理した画像データDdに基づく電圧が負極性で書き込まれて、当該電圧に応じた透過率C2となる。
このため、本実施形態では、第2フィールドにおける電圧の差違が、2フレームを単位としたときに平均化されるので、上記フリッカーやDC成分の印加による液晶105の劣化が低減されるのである。
このため、例えば、Nフレームにおいて、第1フィールドの終了直後では、図11(a)に示されるように、下領域に属する241〜480行目のうち、奇数行の画素110では、メモリ524から読み出された画像データCdのうち、下位5ビットを切上処理した画像データDdに基づく電圧が負極性で書き込まれる一方、下領域に属する偶数行の画素110では、当該画像データCdのうち、下位5ビットを切捨処理した画像データDdに基づく電圧が負極性で書き込まれる。
次の(N+1)フレームにおいて、第1フィールドの終了直後では、図11(b)に示されるように、下領域に属する241〜480行目のうち、奇数行の画素110では、メモリ524から読み出された画像データCdのうち、下位5ビットを切上処理した画像データDdに基づく電圧が負極性で書き込まれる一方、下領域に属する偶数行の画素110では、当該画像データCdのうち、下位5ビットを切上処理した画像データDdに基づく電圧が負極性で書き込まれる。
このため、切上処理した画像データDdに基づいた電圧が書き込まれる行と、切捨処理した画像データDdに基づいた電圧が書き込まれる行とは、交互に現れるとともに、1フレーム毎に入れ替えられるので、明るさが相違する画素行を目立たなくさせることも可能となる。
メモリ524に記憶させるビット数を増やすと、記憶容量の削減の効果は薄れるが、図10(a)において、切上処理した透過率C2と切捨処理した透過率C1との差が小さくなるので、画素の明るさ変化が少なくなる結果、フリッカーをより目立たなくすることが可能となる。
また、実施形態では、第2フィールドにおいて、同一行では、切上または切捨処理を共通に実行する構成としたが、画素毎に交互に実行するとともに、同一画素について着目したときに1フレーム毎に交互に切り替える構成としても良い。
また、画像データをデータ信号Vidに変換するに際し、画像データCdについては正極性とし、画像データDdについては負極性としたが、逆にして、画像データCdについては負極性とし、画像データDdについては正極性としたても良い。
画素110については透過型として説明したが、画素電極118、または、コモン電極108の一方を反射性金属とした反射型や、透過型と反射型とを合わせた半透過半反射型としても良い。また、反射型等とする場合には、画素電極118、または、コモン電極108の一方を反射性金属とするのではなく、その下層に反射層を設けても良い。
また、ノーマリーホワイトモードではなく、ノーマリーブラックモードとして良いのももちろんである。
また、電圧無印加時には液晶分子が両基板に対して垂直方向に配列する一方、電圧印加時には液晶分子が両基板に対して水平方向に配列する、という垂直配向(ホメオトロピック配向)の構成としても良いし、電圧無印加時には液晶分子が両基板に対して水平方向に配列する一方、電圧印加時には液晶分子が両基板に対して垂直方向に配列する、という平行(水平)配向(ホモジニアス配向)の構成としても良い。このように、本発明では、液晶や配向方式として、種々のものに適用することが可能である。
図13は、上述した電気光学装置10をライトバルブとして用いた3板式プロジェクタの構成を示す平明図である。
このプロジェクタ2100において、ライトバルブに入射させるための光は、内部に配置された3枚のミラー2106および2枚のダイクロイックミラー2108によってR(赤)、G(緑)、B(青)の3原色に分離されて、各原色に対応するライトバルブ100R、100Gおよび100Bにそれぞれ導かれる。なお、B色の光は、他のR色やG色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ2122、リレーレンズ2123および出射レンズ2124からなるリレーレンズ系2121を介して導かれる。
ライトバルブ100R、100G、100Bによってそれぞれ変調された光は、ダイクロイックプリズム2112に3方向から入射する。そして、このダイクロイックプリズム2112において、R色およびB色の光は90度に屈折する一方、G色の光は直進する。したがって、各色の画像が合成された後、レンズユニット1820によって正転拡大投影されるので、スクリーン2120には、カラー画像が表示されることとなる。
Claims (12)
- 複数の走査線と複数のデータ線との交差に対応して設けられ、前記走査線が選択されたときに、前記データ線に供給されたデータ信号に応じた階調となる画素と、
入力した画像データであって、前記各画素の階調をmビットで指定する画像データのうち、上位n(m、nは、m>nを満たす正整数)ビットを記憶するとともに、記憶したnビットの画像データを所定期間経過後に読み出すメモリと、
前記メモリから読み出されたnビットの画像データに、下位(m−n)ビットを付加する付加回路と、
前記mビットの画像データが入力されるとき、当該入力された画像データを選択する一方、前記メモリから前記nビットの画像データが読み出されるとき、前記付加回路によって(m−n)ビットが付加された画像データを選択するセレクタと、
前記複数の走査線のうち、前記セレクタによって選択された画像データに対応する走査線を選択する走査線駆動回路と、
前記セレクタによって選択された画像データに基づくデータ信号を、当該選択された画像データに対応するデータ線に供給するデータ線駆動回路と、
を具備することを特徴とする電気光学装置。 - 前記付加回路は、前記メモリから読み出されたnビットの画像データに付加するビットを、すべて0または1とする
ことを特徴とする請求項1に記載の電気光学装置。 - 前記付加回路は、前記付加するビットを所定の周期で交互に切り替える
ことを特徴とする請求項2に記載の電気光学装置。 - 前記付加回路は、前記付加するビットを、前記メモリから読み出される画像データが1行分読み出される毎に交互に切り替える
ことを特徴とする請求項3に記載の電気光学装置。 - 前記付加回路は、前記付加するビットを、同一画素の画像データについて1フレーム毎に交互に切り替える
ことを特徴とする請求項3に記載の電気光学装置。 - 前記付加回路は、前記付加するビットを、前記メモリから読み出される画像データが1行分読み出される毎に、かつ、同一画素の画像データについて1フレーム毎に交互に切り替える
ことを特徴とする請求項3に記載の電気光学装置。 - 複数の走査線と複数のデータ線との交差に対応して設けられ、前記走査線が選択されたときに、前記データ線に供給されたデータ信号の電圧に応じた階調となる画素を有し、1フレームを第1および第2フィールドに分割した電気光学装置であって、
1フレームにわたって入力した画像データであって、前記各画素の階調をmビットで指定する画像データのうち、上位n(m、nは、m>nを満たす正整数)ビットを記憶するとともに、記憶したnビットの画像データを、1フィールド経過後であって前記mビットの画像データが入力されていない期間に読み出すメモリと、
前記メモリから読み出されたnビットの画像データに、下位(m−n)ビットを付加する付加回路と、
前記mビットの画像データが入力されるとき、当該入力された画像データを選択する一方、前記メモリから前記nビットの画像データが読み出されるとき、前記付加回路によって(m−n)ビットが付加された画像データを選択するセレクタと、
前記複数の走査線のうち、前記セレクタによって選択された画像データに対応する走査線を選択する走査線駆動回路と、
入力されたmビットの画像データが選択されたときには、当該選択された画像データを所定の電位を基準にして正または負極性のいずれか一方極性の電圧に変換する一方、(m−n)ビットが付加された画像データが選択されたときには、当該選択された画像データを所定の電位を基準にして正または負極性のいずれか他方極性の電圧に変換して、それぞれデータ信号として出力する変換器と、
前記変換器によって変換されたデータ信号を、当該選択された画像データに対応するデータ線に供給するデータ線駆動回路と、
を具備することを特徴とする電気光学装置。 - 前記付加回路は、
前記付加する(m−n)ビットをすべて0または1に、前記メモリから読み出される画像データが1行分読み出される毎に、かつ、同一画素の画像データについて1フレーム毎に交互に切り替える
ことを特徴とする請求項1に記載の電気光学装置。 - 複数の走査線と複数のデータ線との交差に対応して設けられ、前記走査線が選択されたときに、前記データ線に供給されたデータ信号に応じた階調となる画素を有する電気光学装置の駆動方法において、
入力した画像データであって、前記各画素の階調をmビットで指定する画像データのうち、上位n(m、nは、m>nを満たす正整数)ビットをメモリに記憶させるとともに、記憶したnビットの画像データを前記メモリから所定期間経過後に読み出し、
前記メモリから読み出したnビットの画像データに、下位(m−n)ビットを付加し、
前記mビットの画像データが入力されるとき、当該入力した画像データを選択する一方、前記メモリから前記nビットの画像データが読み出されるとき、前記付加回路によって(m−n)ビットが付加した画像データを選択し、
前記複数の走査線のうち、前記選択した画像データに対応する走査線を選択し、
前記選択した画像データに基づくデータ信号を、当該選択した画像データに対応するデータ線に供給する
ことを特徴とする電気光学装置の駆動方法。 - 入力した画像データであって、前記各画素の階調をmビットで指定する画像データのうち、上位n(m、nは、m>nを満たす正整数)ビットを記憶するとともに、記憶したnビットの画像データを所定期間経過後に読み出すメモリと、
前記メモリから読み出されたnビットの画像データに、下位(m−n)ビットを付加する付加回路と、
前記mビットの画像データが入力されるとき、当該入力された画像データを選択する一方、前記メモリから前記nビットの画像データが読み出されるとき、前記付加回路によって(m−n)ビットが付加された画像データを選択して出力するセレクタと、
を具備することを特徴とする画像処理回路。 - 入力した画像データであって、前記各画素の階調をmビットで指定する画像データのうち、上位n(m、nは、m>nを満たす正整数)ビットをメモリに記憶させるとともに、記憶したnビットの画像データを前記メモリから所定期間経過後に読み出し、
前記メモリから読み出したnビットの画像データに、下位(m−n)ビットを付加し、
前記mビットの画像データが入力されるとき、当該入力した画像データを選択する一方、前記メモリから前記nビットの画像データが読み出されるとき、前記付加回路によって(m−n)ビットが付加した画像データを選択して出力する
ことを特徴とする画像処理方法。 - 請求項1乃至8のいずれかに記載の電気光学装置を有する
ことを特徴とする電子機器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005296832A JP4475216B2 (ja) | 2005-10-11 | 2005-10-11 | 電気光学装置、その駆動方法および画像処理回路、画像処理方法並びに電子機器 |
US11/534,144 US7796291B2 (en) | 2005-10-11 | 2006-09-21 | Electro-optical device, electro-optical device driving method, image processing circuit, image processing method, and electronic apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005296832A JP4475216B2 (ja) | 2005-10-11 | 2005-10-11 | 電気光学装置、その駆動方法および画像処理回路、画像処理方法並びに電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007108243A true JP2007108243A (ja) | 2007-04-26 |
JP4475216B2 JP4475216B2 (ja) | 2010-06-09 |
Family
ID=37910668
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005296832A Expired - Fee Related JP4475216B2 (ja) | 2005-10-11 | 2005-10-11 | 電気光学装置、その駆動方法および画像処理回路、画像処理方法並びに電子機器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7796291B2 (ja) |
JP (1) | JP4475216B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014089316A (ja) * | 2012-10-30 | 2014-05-15 | Renesas Sp Drivers Inc | 表示制御装置及びデータ処理システム |
US9170427B2 (en) | 2011-01-27 | 2015-10-27 | Seiko Epson Corporation | Stereoscopic electro-optical device and electronic apparatus with cross-talk correction |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101681211A (zh) * | 2007-05-21 | 2010-03-24 | 伊英克公司 | 用于驱动视频电光显示器的方法 |
KR20150055698A (ko) * | 2013-11-14 | 2015-05-22 | 삼성디스플레이 주식회사 | 표시 장치의 구동 방법 및 이를 수행하기 위한 표시 장치 |
CN106782395B (zh) * | 2016-12-30 | 2019-02-26 | 深圳市华星光电技术有限公司 | Goa电路的驱动方法和驱动装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2605261B2 (ja) | 1986-05-28 | 1997-04-30 | セイコーエプソン株式会社 | 液晶マトリクス・パネル駆動回路 |
TW386185B (en) * | 1998-02-25 | 2000-04-01 | Aetas Peripheral Corp | Apply multiple exposure for exposure data memory structure and thereof process method |
JP3030815B1 (ja) * | 1998-10-06 | 2000-04-10 | 昭和科研株式会社 | 白黒多階調表示装置 |
JP2000293149A (ja) | 1999-04-02 | 2000-10-20 | Toshiba Corp | 中間階調制御装置 |
JP2002169523A (ja) | 2000-11-30 | 2002-06-14 | Toshiba Corp | 表示制御器 |
JP3620521B2 (ja) | 2001-09-14 | 2005-02-16 | 日本電気株式会社 | 画像処理装置、画像伝送装置、画像受信装置及び画像処理方法 |
JP4581488B2 (ja) | 2003-08-12 | 2010-11-17 | セイコーエプソン株式会社 | 表示装置およびその駆動方法、並びに投射型表示装置 |
JP2007041024A (ja) * | 2005-07-29 | 2007-02-15 | Sharp Corp | 描画データ生成プログラム、電子線描画装置およびマスクの製造方法 |
JP4907925B2 (ja) * | 2005-09-09 | 2012-04-04 | 株式会社東芝 | 不揮発性半導体記憶装置 |
-
2005
- 2005-10-11 JP JP2005296832A patent/JP4475216B2/ja not_active Expired - Fee Related
-
2006
- 2006-09-21 US US11/534,144 patent/US7796291B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9170427B2 (en) | 2011-01-27 | 2015-10-27 | Seiko Epson Corporation | Stereoscopic electro-optical device and electronic apparatus with cross-talk correction |
JP2014089316A (ja) * | 2012-10-30 | 2014-05-15 | Renesas Sp Drivers Inc | 表示制御装置及びデータ処理システム |
Also Published As
Publication number | Publication date |
---|---|
JP4475216B2 (ja) | 2010-06-09 |
US20070080920A1 (en) | 2007-04-12 |
US7796291B2 (en) | 2010-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4797823B2 (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
JP5332485B2 (ja) | 電気光学装置 | |
JP4142028B2 (ja) | 電気光学装置、電気光学装置の信号処理回路、処理方法および電子機器 | |
JP4501952B2 (ja) | 電気光学装置、その駆動方法および電子機器 | |
JP2005165277A (ja) | 輝度ムラの補正方法、輝度ムラの補正回路、電気光学装置および電子機器 | |
JP5011788B2 (ja) | 電気光学装置、駆動方法および電子機器 | |
JP2007047349A (ja) | 電気光学装置、駆動方法および電子機器 | |
JP4475216B2 (ja) | 電気光学装置、その駆動方法および画像処理回路、画像処理方法並びに電子機器 | |
JP2008185993A (ja) | 電気光学装置、処理回路、処理方法およびプロジェクタ | |
JP2007199418A (ja) | 電気光学装置、駆動方法および電子機器 | |
JP4508122B2 (ja) | 電気光学装置及び電子機器 | |
JP2010091968A (ja) | 走査線駆動回路および電気光学装置 | |
JP2007047350A (ja) | 電気光学装置、駆動方法および電子機器 | |
US7626567B2 (en) | Electro-optic device, method for driving the same, and electronic device | |
JP4844075B2 (ja) | 電気光学装置、その駆動方法および画像処理回路、画像処理方法、ならびに電子機器 | |
JP2007017564A (ja) | 電気光学装置、駆動方法および電子機器 | |
JP4572748B2 (ja) | 電気光学装置、駆動方法および電子機器 | |
JP2002169520A (ja) | 電気光学装置、パターン発生回路および電子機器 | |
JP4419727B2 (ja) | 電気光学装置、電気光学装置の補正量決定方法、駆動方法および電子機器 | |
JP2006195387A (ja) | 電気光学装置および電子機器 | |
JP2006099034A (ja) | 電気光学装置の調整方法および調整装置 | |
JP2006276119A (ja) | データ信号供給回路、供給方法、電気光学装置および電子機器 | |
JP2006065212A (ja) | 電気光学装置および電子機器 | |
JP2007010946A (ja) | 電気光学装置、駆動方法および電子機器 | |
JP2006189722A (ja) | 電気光学装置、データ信号供給回路、データ信号供給方法および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091102 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091117 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100114 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100216 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100301 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4475216 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140319 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |