JP3030815B1 - 白黒多階調表示装置 - Google Patents
白黒多階調表示装置Info
- Publication number
- JP3030815B1 JP3030815B1 JP10283857A JP28385798A JP3030815B1 JP 3030815 B1 JP3030815 B1 JP 3030815B1 JP 10283857 A JP10283857 A JP 10283857A JP 28385798 A JP28385798 A JP 28385798A JP 3030815 B1 JP3030815 B1 JP 3030815B1
- Authority
- JP
- Japan
- Prior art keywords
- output
- video signal
- bit
- bits
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Ultra Sonic Daignosis Equipment (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
【要約】
【課題】 ８ビット以上の階調を持つ白黒映像をコンピ
ュータの表示画面上に表示する。 【解決手段】 アナログＲＧＢ信号の出力を可能とする
コンピュータ本体において、ＣＤ−ＲＯＭ等に記憶した
１６ビット階調の映像信号を、上位と下位の８ビット階
調づつの映像信号に分け上位８ビット階調の映像信号を
入力端子２０１に入力し、下位８ビット階調の映像信号
を入力端子２０２に入力する。反転加算器Ａの入力端子
に接続された抵抗ＲR ２０５と抵抗ＲG ２０６との抵抗
比が、ＲR：ＲG ＝１：２５６に選択されているため、
加算器では上位８ビット階調の映像信号に１／２５６倍
した下位８ビット階調の映像信号が加算されることにな
り、出力端子Ｖ0 に１６ビット階調の映像信号を生成し
出力させることができる。
ュータの表示画面上に表示する。 【解決手段】 アナログＲＧＢ信号の出力を可能とする
コンピュータ本体において、ＣＤ−ＲＯＭ等に記憶した
１６ビット階調の映像信号を、上位と下位の８ビット階
調づつの映像信号に分け上位８ビット階調の映像信号を
入力端子２０１に入力し、下位８ビット階調の映像信号
を入力端子２０２に入力する。反転加算器Ａの入力端子
に接続された抵抗ＲR ２０５と抵抗ＲG ２０６との抵抗
比が、ＲR：ＲG ＝１：２５６に選択されているため、
加算器では上位８ビット階調の映像信号に１／２５６倍
した下位８ビット階調の映像信号が加算されることにな
り、出力端子Ｖ0 に１６ビット階調の映像信号を生成し
出力させることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、医療分野において
手術、診断及び治療等を行うときに、患者の患部等を撮
影した画像をコンピュータのモニタ上に表示するための
画像表示装置に関する。
手術、診断及び治療等を行うときに、患者の患部等を撮
影した画像をコンピュータのモニタ上に表示するための
画像表示装置に関する。
【０００２】
【従来の技術】従来、ビデオカメラ等で撮影した８ビッ
トを超える白黒画像をパーソナルコンピュータ等の表示
装置上に表示する場合には、汎用のパーソナルコンピュ
ータでは全ての階調を表示することができないため、画
像表示の処理を行う専用の集積回路等のハードウエアを
開発・設計してパソコン本体に組み込まなければならな
い。もしくは、高い表示能力を有するディスプレイモニ
タ等の表示装置を専用に設計、使用する必要があった。
トを超える白黒画像をパーソナルコンピュータ等の表示
装置上に表示する場合には、汎用のパーソナルコンピュ
ータでは全ての階調を表示することができないため、画
像表示の処理を行う専用の集積回路等のハードウエアを
開発・設計してパソコン本体に組み込まなければならな
い。もしくは、高い表示能力を有するディスプレイモニ
タ等の表示装置を専用に設計、使用する必要があった。
【０００３】このため、従来のコンピュータの画面表示
にあっては、ビデオカメラ等の撮影で記憶した映像は８
ビット以上（例えば１６ビット）の階調の画像データを
有するものの、コンピュータ側の表示能力が８ビットま
でしかないために、１６ビット階調の画像データのうち
上位側の８ビットのデータのみを使用して映像の表示を
行っていた。
にあっては、ビデオカメラ等の撮影で記憶した映像は８
ビット以上（例えば１６ビット）の階調の画像データを
有するものの、コンピュータ側の表示能力が８ビットま
でしかないために、１６ビット階調の画像データのうち
上位側の８ビットのデータのみを使用して映像の表示を
行っていた。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
８ビット階調を超えるモノクロ画像を表示可能なコンピ
ュータシステムにあっては、専用ハードウエアの設計コ
ストが高いという欠点があるため汎用性がなく、医療分
野においても現実には限られた治療、診断（例えば、放
射線治療等）だけにしか使用されていなかった。
８ビット階調を超えるモノクロ画像を表示可能なコンピ
ュータシステムにあっては、専用ハードウエアの設計コ
ストが高いという欠点があるため汎用性がなく、医療分
野においても現実には限られた治療、診断（例えば、放
射線治療等）だけにしか使用されていなかった。
【０００５】また、使用される台数が少ないことから、
撮影した映像を再度コンピュータの表示画面上で見たい
場合には、その度に専用端末のある場所まで行かないと
見ることができないという欠点があった。
撮影した映像を再度コンピュータの表示画面上で見たい
場合には、その度に専用端末のある場所まで行かないと
見ることができないという欠点があった。
【０００６】本発明は、上記課題に着目してなされたも
ので、撮影した８ビットを超える映像を、専用の集積回
路等のハードウエアを設計することなく、汎用性のある
パーソナルコンピュータを使用して、小規模な回路構成
で、安価でしかも簡単に表示画面上に表示することがで
きる白黒多階調表示装置を提供することを目的としたも
のである。
ので、撮影した８ビットを超える映像を、専用の集積回
路等のハードウエアを設計することなく、汎用性のある
パーソナルコンピュータを使用して、小規模な回路構成
で、安価でしかも簡単に表示画面上に表示することがで
きる白黒多階調表示装置を提供することを目的としたも
のである。
【０００７】
【課題を解決するための手段】上記課題を解決するため
に、請求項１の白黒多階調表示装置は、アナログＲＧＢ
信号を出力可能な本体と、該本体から出力された信号に
基づいて映像を画面表示する表示装置を含むコンピュー
タシステムにおいて、前記本体の出力部と前記表示装置
の入力部との間に白黒画像を多階調で表示するためのア
ダプタを有し、前記本体のメモリに予め記憶された１６
ビットの映像データを、前記アナログＲＧＢ出力端子の
２つの出力端子を使用し８ビットごとに分けて出力さ
せ、前記出力端子のうち１つの出力端子から出力される
上位ビットの映像信号と、他の１つの出力端子から出力
される下位ビットの映像信号を１／２５６倍に分圧した
ものとを、前記アダプタ内に設けた加算器によって加算
し、再度ＲＧＢの映像信号を作成して出力することを特
徴とするものである。
に、請求項１の白黒多階調表示装置は、アナログＲＧＢ
信号を出力可能な本体と、該本体から出力された信号に
基づいて映像を画面表示する表示装置を含むコンピュー
タシステムにおいて、前記本体の出力部と前記表示装置
の入力部との間に白黒画像を多階調で表示するためのア
ダプタを有し、前記本体のメモリに予め記憶された１６
ビットの映像データを、前記アナログＲＧＢ出力端子の
２つの出力端子を使用し８ビットごとに分けて出力さ
せ、前記出力端子のうち１つの出力端子から出力される
上位ビットの映像信号と、他の１つの出力端子から出力
される下位ビットの映像信号を１／２５６倍に分圧した
ものとを、前記アダプタ内に設けた加算器によって加算
し、再度ＲＧＢの映像信号を作成して出力することを特
徴とするものである。
【０００８】
【０００９】
【００１０】
【００１１】
【００１２】
【００１３】本発明によれば、パソコンの本体に記憶さ
れた映像データを、上位、中位あるいは下位の各８ビッ
トのデータに分けて、Ｒ，Ｇ，Ｂ端子のいずれか２端子
あるいは３端子に出力し、それらの映像データを反転加
算器に入力し、その出力信号の極性と大きさを合わせる
反転増幅器に入力して得られる信号（１６ビットあるい
は２４ビットの画像）をモニタで観察する。
れた映像データを、上位、中位あるいは下位の各８ビッ
トのデータに分けて、Ｒ，Ｇ，Ｂ端子のいずれか２端子
あるいは３端子に出力し、それらの映像データを反転加
算器に入力し、その出力信号の極性と大きさを合わせる
反転増幅器に入力して得られる信号（１６ビットあるい
は２４ビットの画像）をモニタで観察する。
【００１４】
【発明の実施の形態】以下、本発明に係る白黒多階調表
示装置の実施の形態を添付図面に基づいて説明する。
示装置の実施の形態を添付図面に基づいて説明する。
【００１５】図１は、本発明の装置を接続したコンピュ
ータシステムの一形態を示す構成図である。本発明に係
る装置（アダプタ）Ｓを接続したコンピュータシステム
は図１に示すように、アナログＲＧＢ信号を出力するこ
とが可能なパソナルコンピュータの本体１０１と、前記
アナログＲＧＢ信号を出力する出力部（出力コネクタ）
１０２と、該出力コネクタ１０２に接続される接続ケー
ブル１０３と、カメラ等で撮影された映像データが本体
１０１内のメモリに書き込まれ、該書き込まれたデータ
を必要に応じてビットごとに分けて（例えば、メモリに
書き込んだ１６ビットのデータを上位８ビットのデータ
と下位８ビットのデータに分ける）、出力コネクタ１０
２の任意の出力端子（アナログＲ，Ｇ，Ｂ端子）に出力
するために、本体１０１にインストールされた表示用ソ
フトウエア（図示省略）と、前記任意のビットごとに分
けられ、前記出力コネクタ１０２から出力された信号が
入力され、入力された信号を加算して多階調の映像信号
を出力するアダプタＳと、該アダプタＳの入力側に接続
され、接続ケーブル１０３の出力コネクタ１０２と接続
される一端とは別の一端に設けられたコネクタ１０４
と、アダプタＳの出力側に接続され、接続ケーブル１０
６の一端に設けられたコネクタ１０５と、接続ケーブル
１０６の別の一端が接続される映像信号を表示する表示
装置１０７とから構成されている。
ータシステムの一形態を示す構成図である。本発明に係
る装置（アダプタ）Ｓを接続したコンピュータシステム
は図１に示すように、アナログＲＧＢ信号を出力するこ
とが可能なパソナルコンピュータの本体１０１と、前記
アナログＲＧＢ信号を出力する出力部（出力コネクタ）
１０２と、該出力コネクタ１０２に接続される接続ケー
ブル１０３と、カメラ等で撮影された映像データが本体
１０１内のメモリに書き込まれ、該書き込まれたデータ
を必要に応じてビットごとに分けて（例えば、メモリに
書き込んだ１６ビットのデータを上位８ビットのデータ
と下位８ビットのデータに分ける）、出力コネクタ１０
２の任意の出力端子（アナログＲ，Ｇ，Ｂ端子）に出力
するために、本体１０１にインストールされた表示用ソ
フトウエア（図示省略）と、前記任意のビットごとに分
けられ、前記出力コネクタ１０２から出力された信号が
入力され、入力された信号を加算して多階調の映像信号
を出力するアダプタＳと、該アダプタＳの入力側に接続
され、接続ケーブル１０３の出力コネクタ１０２と接続
される一端とは別の一端に設けられたコネクタ１０４
と、アダプタＳの出力側に接続され、接続ケーブル１０
６の一端に設けられたコネクタ１０５と、接続ケーブル
１０６の別の一端が接続される映像信号を表示する表示
装置１０７とから構成されている。
【００１６】なお、本発明に係るアダプタＳは、前記に
示す実施形態（図１）において接続ケーブル１０３と１
０６の一端にコネクタ接続され、同じ種類の接続ケーブ
ルを使用するコンピュータシステムに対しては着脱可能
であるため共通して使用可能であるが、その接続する位
置は、本体１０１の出力と表示装置１０７の入力間であ
ればいずれの位置でもよく、例えば、接続時にケーブル
やコネクタにかかる負荷等を考慮した安全性から、出力
コネクタ１０２に接続される、接続ケーブル１０３の一
端に設けられているコネクタ１１１自体に組み込んだコ
ネクタ一体型のものであってもよい。
示す実施形態（図１）において接続ケーブル１０３と１
０６の一端にコネクタ接続され、同じ種類の接続ケーブ
ルを使用するコンピュータシステムに対しては着脱可能
であるため共通して使用可能であるが、その接続する位
置は、本体１０１の出力と表示装置１０７の入力間であ
ればいずれの位置でもよく、例えば、接続時にケーブル
やコネクタにかかる負荷等を考慮した安全性から、出力
コネクタ１０２に接続される、接続ケーブル１０３の一
端に設けられているコネクタ１１１自体に組み込んだコ
ネクタ一体型のものであってもよい。
【００１７】ここで、前記本体１０１にインストールさ
れる表示用ソフトウエアについて説明する。該表示用ソ
フトウエアは、本体１０１内のメモリに記憶された映像
データを、表示する階調のビット数に合わせて分け、８
ビット階調の出力を持つアナログＲＧＢ信号出力部１０
２の任意の出力端子に出力させるソフトウエアである。
ビデオカメラ等で撮影された映像が、ＣＤ−ＲＯＭ等の
記憶媒体に記憶され、該記憶されたデータは、本体１０
１内の中央演算処理装置により読み込まれ、同本体１０
１内のメモリに書き込まれる。該メモリに書き込まれた
データは、例えば、１６ビット階調のデータを持つ映像
であれば、１６ビット中の上位８ビットのデータと下位
８ビットのデータに分けられる。そして、上位８ビット
の映像データは、前記出力端子のＲ出力端子に出力さ
れ、下位８ビットの映像データは、Ｇ出力端子に出力さ
れる。なお、１６ビット階調の映像を表示する場合に
は、Ｂ出力端子への映像データの出力はされないことに
なる。但し、アナログＲＧＢの３つの出力端子のうち映
像データを出力する２つの端子は、任意の出力端子にす
ることも可能であり、前記ＲとＧの出力端子に限るもの
ではない。
れる表示用ソフトウエアについて説明する。該表示用ソ
フトウエアは、本体１０１内のメモリに記憶された映像
データを、表示する階調のビット数に合わせて分け、８
ビット階調の出力を持つアナログＲＧＢ信号出力部１０
２の任意の出力端子に出力させるソフトウエアである。
ビデオカメラ等で撮影された映像が、ＣＤ−ＲＯＭ等の
記憶媒体に記憶され、該記憶されたデータは、本体１０
１内の中央演算処理装置により読み込まれ、同本体１０
１内のメモリに書き込まれる。該メモリに書き込まれた
データは、例えば、１６ビット階調のデータを持つ映像
であれば、１６ビット中の上位８ビットのデータと下位
８ビットのデータに分けられる。そして、上位８ビット
の映像データは、前記出力端子のＲ出力端子に出力さ
れ、下位８ビットの映像データは、Ｇ出力端子に出力さ
れる。なお、１６ビット階調の映像を表示する場合に
は、Ｂ出力端子への映像データの出力はされないことに
なる。但し、アナログＲＧＢの３つの出力端子のうち映
像データを出力する２つの端子は、任意の出力端子にす
ることも可能であり、前記ＲとＧの出力端子に限るもの
ではない。
【００１８】また、例えば、メモリに書き込まれたデー
タが、２４ビット階調のデータを持つ映像の場合には、
２４ビット中の映像データが上位８ビットのデータと中
位８ビットのデータと下位８ビットのデータとに分けら
れる。そして、上位８ビットの映像データは、前記出力
端子のＲ出力端子に出力され、中位８ビットの映像デー
タは、Ｇ出力端子に出力され、下位８ビットの映像デー
タは、Ｂ出力端子に出力される。但し、アナログＲＧＢ
の３つの出力端子への上位、中位、下位ビットの出力
は、任意の出力端子に出力させることも可能であり、前
記Ｒ、Ｇ、Ｂの組み合わせに限るものではない。
タが、２４ビット階調のデータを持つ映像の場合には、
２４ビット中の映像データが上位８ビットのデータと中
位８ビットのデータと下位８ビットのデータとに分けら
れる。そして、上位８ビットの映像データは、前記出力
端子のＲ出力端子に出力され、中位８ビットの映像デー
タは、Ｇ出力端子に出力され、下位８ビットの映像デー
タは、Ｂ出力端子に出力される。但し、アナログＲＧＢ
の３つの出力端子への上位、中位、下位ビットの出力
は、任意の出力端子に出力させることも可能であり、前
記Ｒ、Ｇ、Ｂの組み合わせに限るものではない。
【００１９】図２に、本体１０１の出力部から出力され
た映像信号の階調をたし合わせて、多階調の映像信号を
生成するアダプタＳの構成回路の一形態を示す。アダプ
タＳの構成回路は図２に示すように、前記本体１０１の
出力端子から出力される映像信号が入力される入力部Ｉ
と、入力された信号が加算される反転加算器Ａと、加算
された信号の極性と大きさを合わせる反転増幅器Ｂと、
生成された信号が出力される出力部Ｏとから構成されて
いる。
た映像信号の階調をたし合わせて、多階調の映像信号を
生成するアダプタＳの構成回路の一形態を示す。アダプ
タＳの構成回路は図２に示すように、前記本体１０１の
出力端子から出力される映像信号が入力される入力部Ｉ
と、入力された信号が加算される反転加算器Ａと、加算
された信号の極性と大きさを合わせる反転増幅器Ｂと、
生成された信号が出力される出力部Ｏとから構成されて
いる。
【００２０】図２は、１６ビット階調の映像信号を生成
するための構成回路図であり、本体１０１側から出力さ
れた上位８ビットの映像信号が入力端子２０１に入力さ
れ、下位８ビットの映像信号が入力端子２０２に入力さ
れている。なお、各入力端子に入力される映像信号の大
きさは、一般的なパーソナルコンピュータの映像信号出
力レベルである１ＶP-P とする。よって、前記入力され
る映像信号の１階調あたりの大きさは、１／２５６Ｖの
大きさとなる。ここで、入力端子２０１に入力される信
号の大きさをＶR 、入力端子２０２に入力される信号の
大きさをＶG 、各入力端子に接続される抵抗をＲR ２０
５，Ｒ G ２０６、帰還抵抗をＲf ２０７とすると、反転
加算器Ａの出力電圧ＶO は、 ＶO ＝−（Ｒf ／ＲR ×ＶR ＋Ｒf ／ＲG ×ＶG ） となり、ＶR ＝ＶG ＝１ＶP-P であることから、 ＶO ＝−（Ｒf ／ＲR ＋Ｒf ／ＲG ） ・・・（１） となる。ところで、上記のように入力端子２０１には１
６ビット階調の上位８ビットの映像信号が入力され、入
力端子２０２には１６ビット階調の下位８ビットの映像
信号が同じ信号レベル（１ＶP-P ）で入力されているこ
とより、該２つの入力信号を反転加算器Ａにより加算し
て１６ビット階調の映像信号を生成するには、入力端子
２０２に入力した下位８ビットの入力信号を１／２５６
倍して上位８ビットの入力信号に加算してやればよい。
即ち、上記（１）式においてＲR ：ＲG ＝１：２５６の
関係を満たす抵抗値を選択してやればよい。このように
して、加算器により加算された映像信号は、上記と同様
の趣旨により映像信号のレベルを１ＶP-P とした場合に
は、１階調あたりの信号の大きさは１／２16Ｖの大きさ
となる。
するための構成回路図であり、本体１０１側から出力さ
れた上位８ビットの映像信号が入力端子２０１に入力さ
れ、下位８ビットの映像信号が入力端子２０２に入力さ
れている。なお、各入力端子に入力される映像信号の大
きさは、一般的なパーソナルコンピュータの映像信号出
力レベルである１ＶP-P とする。よって、前記入力され
る映像信号の１階調あたりの大きさは、１／２５６Ｖの
大きさとなる。ここで、入力端子２０１に入力される信
号の大きさをＶR 、入力端子２０２に入力される信号の
大きさをＶG 、各入力端子に接続される抵抗をＲR ２０
５，Ｒ G ２０６、帰還抵抗をＲf ２０７とすると、反転
加算器Ａの出力電圧ＶO は、 ＶO ＝−（Ｒf ／ＲR ×ＶR ＋Ｒf ／ＲG ×ＶG ） となり、ＶR ＝ＶG ＝１ＶP-P であることから、 ＶO ＝−（Ｒf ／ＲR ＋Ｒf ／ＲG ） ・・・（１） となる。ところで、上記のように入力端子２０１には１
６ビット階調の上位８ビットの映像信号が入力され、入
力端子２０２には１６ビット階調の下位８ビットの映像
信号が同じ信号レベル（１ＶP-P ）で入力されているこ
とより、該２つの入力信号を反転加算器Ａにより加算し
て１６ビット階調の映像信号を生成するには、入力端子
２０２に入力した下位８ビットの入力信号を１／２５６
倍して上位８ビットの入力信号に加算してやればよい。
即ち、上記（１）式においてＲR ：ＲG ＝１：２５６の
関係を満たす抵抗値を選択してやればよい。このように
して、加算器により加算された映像信号は、上記と同様
の趣旨により映像信号のレベルを１ＶP-P とした場合に
は、１階調あたりの信号の大きさは１／２16Ｖの大きさ
となる。
【００２１】上記８ビット階調の映像信号から１６ビッ
ト階調の映像信号が生成される過程を、図３、４に基づ
いて説明する。図３には、説明を分かり易くするために
４ビット階調の映像信号（階段波）が示されている。即
ち、４ビット階調の映像信号を加算器を使用して生成す
る場合を説明する。４ビット階調の映像信号（図３）の
うち上位２ビットの映像信号を図４（ａ）に示し、ま
た、下位２ビットの映像信号を図４（ｂ）に示す。そし
て、図４（ａ）の信号が入力端子２０１に入力され、図
４（ｂ）の信号が入力端子２０２に入力される。これら
２つの２ビット階調の映像信号から図３に示す４ビット
階調の映像信号を生成するには、下位２ビットの映像信
号（図４（ｂ））を１／４倍した信号（図４（ｃ））を
前記上位２ビットの映像信号（図４（ａ））に加算して
やればよい。即ち、上記（１）式においてＲR ：ＲG ＝
１：４を満たす抵抗値を選択してやればよい。
ト階調の映像信号が生成される過程を、図３、４に基づ
いて説明する。図３には、説明を分かり易くするために
４ビット階調の映像信号（階段波）が示されている。即
ち、４ビット階調の映像信号を加算器を使用して生成す
る場合を説明する。４ビット階調の映像信号（図３）の
うち上位２ビットの映像信号を図４（ａ）に示し、ま
た、下位２ビットの映像信号を図４（ｂ）に示す。そし
て、図４（ａ）の信号が入力端子２０１に入力され、図
４（ｂ）の信号が入力端子２０２に入力される。これら
２つの２ビット階調の映像信号から図３に示す４ビット
階調の映像信号を生成するには、下位２ビットの映像信
号（図４（ｂ））を１／４倍した信号（図４（ｃ））を
前記上位２ビットの映像信号（図４（ａ））に加算して
やればよい。即ち、上記（１）式においてＲR ：ＲG ＝
１：４を満たす抵抗値を選択してやればよい。
【００２２】反転加算器Ａの出力、即ち、オペアンプ２
０４の出力端子から出力された１６ビット階調の映像信
号は、反転増幅器Ｂに入力され、増幅率を決める抵抗Ｒ
1 ２１１とＲ2 ２１２の値により１ＶP-P の信号レベル
となってオペアンプ２１０の出力端子から出力部Ｏに出
力される。
０４の出力端子から出力された１６ビット階調の映像信
号は、反転増幅器Ｂに入力され、増幅率を決める抵抗Ｒ
1 ２１１とＲ2 ２１２の値により１ＶP-P の信号レベル
となってオペアンプ２１０の出力端子から出力部Ｏに出
力される。
【００２３】図５に、他の実施の形態である２４ビット
階調の映像信号を生成するための構成回路を示す。２４
ビット階調の映像信号を生成する場合にも、前記１６ビ
ットの映像信号を生成する場合と同様に、本体１０１か
ら出力される８ビット階調の映像信号を、反転加算器と
反転増幅器とを使用して、加算し、極性と大きさを決定
するという動作が行われる。しかし、２４ビット階調の
場合には、本体１０１のメモリに記憶された２４ビット
の映像データが、上位、中位、下位３つの８ビット階調
の映像信号に分けられ、それぞれが入力端子５０１、５
０２、５０３に入力される。また、反転加算器及び反転
増幅器の構成回路も２段必要となり、図５において、反
転加算器Ｃと反転増幅器Ｄが１６ビットの構成回路に比
べ追加されている。そして、第一段目の構成回路（反転
加算器Ａと反転増幅器Ｂ）において、入力端子５０１及
び５０２とオペアンプ５２０の反転入力端子との間に接
続される抵抗Ｒ R ５１０，ＲG ５１１の値を、ＲR ：Ｒ
G ＝１：２５６の抵抗比にすることにより、入力端子５
０１に入力される上位８ビットの映像信号に１／２５６
倍された入力端子５０２に入力される中位８ビットの映
像信号が加算される。更に、第二段目の構成回路（反転
加算器Ｃと反転増幅器Ｄ）において、オペアンプ５２１
の反転入力端子に接続される抵抗ＲRG５１２，ＲB ５１
３の値を、ＲRG：ＲB ＝１：２16の抵抗比に選択するこ
とにより、入力端子５０４に入力される前記上位と中位
の８ビット映像信号がたされた１６ビットの映像信号
に、１／６５５３６倍された入力端子５０３に入力され
る下位８ビットの映像信号が加算され、２４ビット階調
に生成された映像信号が出力部Ｐに出力される。
階調の映像信号を生成するための構成回路を示す。２４
ビット階調の映像信号を生成する場合にも、前記１６ビ
ットの映像信号を生成する場合と同様に、本体１０１か
ら出力される８ビット階調の映像信号を、反転加算器と
反転増幅器とを使用して、加算し、極性と大きさを決定
するという動作が行われる。しかし、２４ビット階調の
場合には、本体１０１のメモリに記憶された２４ビット
の映像データが、上位、中位、下位３つの８ビット階調
の映像信号に分けられ、それぞれが入力端子５０１、５
０２、５０３に入力される。また、反転加算器及び反転
増幅器の構成回路も２段必要となり、図５において、反
転加算器Ｃと反転増幅器Ｄが１６ビットの構成回路に比
べ追加されている。そして、第一段目の構成回路（反転
加算器Ａと反転増幅器Ｂ）において、入力端子５０１及
び５０２とオペアンプ５２０の反転入力端子との間に接
続される抵抗Ｒ R ５１０，ＲG ５１１の値を、ＲR ：Ｒ
G ＝１：２５６の抵抗比にすることにより、入力端子５
０１に入力される上位８ビットの映像信号に１／２５６
倍された入力端子５０２に入力される中位８ビットの映
像信号が加算される。更に、第二段目の構成回路（反転
加算器Ｃと反転増幅器Ｄ）において、オペアンプ５２１
の反転入力端子に接続される抵抗ＲRG５１２，ＲB ５１
３の値を、ＲRG：ＲB ＝１：２16の抵抗比に選択するこ
とにより、入力端子５０４に入力される前記上位と中位
の８ビット映像信号がたされた１６ビットの映像信号
に、１／６５５３６倍された入力端子５０３に入力され
る下位８ビットの映像信号が加算され、２４ビット階調
に生成された映像信号が出力部Ｐに出力される。
【００２４】また、医療分野だけにかぎらず、天体等を
カメラで撮影する写真の分野においても、写真の映像を
表示装置の画面上に表示するような場合に、本発明に係
る多階調装置を使用することにより、カメラで撮影した
１６ビット階調の映像をリアルタイムでコンピュータの
表示画面上に表示することが可能であるため、従来のよ
うに、コンピュータ側の表示能力が８ビットしかないた
めに、画面表示した８ビットの映像信号を基に行ってい
た天体写真の映像処理を効率よく容易に行うことができ
る。
カメラで撮影する写真の分野においても、写真の映像を
表示装置の画面上に表示するような場合に、本発明に係
る多階調装置を使用することにより、カメラで撮影した
１６ビット階調の映像をリアルタイムでコンピュータの
表示画面上に表示することが可能であるため、従来のよ
うに、コンピュータ側の表示能力が８ビットしかないた
めに、画面表示した８ビットの映像信号を基に行ってい
た天体写真の映像処理を効率よく容易に行うことができ
る。
【００２５】
【発明の効果】以上のことから、本発明では、本体出力
部と表示装置の入力部にアダプタを接続する構成になっ
ているので、接続する場合に本体あるいは表示装置のキ
ャビネットを開閉することなく容易に接続することがで
きる。また、使用する端末機としてパーソナルコンピュ
ータ等の小型で汎用性のあるもの（ウインドウズソフト
あるいはマッキントッシュソフトを使用したもの）が使
用できるので、小さなスペース、例えば、医師が患者の
診断等する場合に、診察室の個人用の机の上等において
も使用が可能であるとともに、診断用の画像を記憶させ
たＣＤ−ＲＯＭ等の記憶媒体とアダプタを持ち運ぶだけ
で簡単に画像を確認することができる。
部と表示装置の入力部にアダプタを接続する構成になっ
ているので、接続する場合に本体あるいは表示装置のキ
ャビネットを開閉することなく容易に接続することがで
きる。また、使用する端末機としてパーソナルコンピュ
ータ等の小型で汎用性のあるもの（ウインドウズソフト
あるいはマッキントッシュソフトを使用したもの）が使
用できるので、小さなスペース、例えば、医師が患者の
診断等する場合に、診察室の個人用の机の上等において
も使用が可能であるとともに、診断用の画像を記憶させ
たＣＤ−ＲＯＭ等の記憶媒体とアダプタを持ち運ぶだけ
で簡単に画像を確認することができる。
【００２６】また、記憶した画像データを一定のビット
ごとにアナログＲＧＢ出力端子に出力する表示用ソフト
ウエアをコンピュータ本体にインストールするだけで、
特殊なハードウエアを必要とせず、既存のコンピュータ
システムをそのまま使用できるので、使用する度に特定
の端末装置のある場所まで行かなくてすむため業務効率
を上げることができるとともに、コスト面で大きな利点
を有する。
ごとにアナログＲＧＢ出力端子に出力する表示用ソフト
ウエアをコンピュータ本体にインストールするだけで、
特殊なハードウエアを必要とせず、既存のコンピュータ
システムをそのまま使用できるので、使用する度に特定
の端末装置のある場所まで行かなくてすむため業務効率
を上げることができるとともに、コスト面で大きな利点
を有する。
【００２７】また、各入力端子に入力される階調数をた
し合わせた階調数を表示することができるので、容易に
多階調の映像表示をさせることが可能である。
し合わせた階調数を表示することができるので、容易に
多階調の映像表示をさせることが可能である。
【００２８】また、加算器のみを使用した簡単な回路で
構成できるため、容易に作成することできコスト的にも
有利である。また、生成する階調によって抵抗値の比率
を見直すだけで対応できるので、容易に多階調の映像表
示をさせることができる。
構成できるため、容易に作成することできコスト的にも
有利である。また、生成する階調によって抵抗値の比率
を見直すだけで対応できるので、容易に多階調の映像表
示をさせることができる。
【００２９】更に、アダプタが着脱可能であることか
ら、容易に持ち運ぶことができ、別のコンピュータにす
ぐに接続することができるので、いつでも見たい映像を
表示画面上に表示することができ、また、アダプタが故
障した場合にも簡単に交換することができる。
ら、容易に持ち運ぶことができ、別のコンピュータにす
ぐに接続することができるので、いつでも見たい映像を
表示画面上に表示することができ、また、アダプタが故
障した場合にも簡単に交換することができる。
【００３０】
【図１】本発明に係る白黒多階調表示装置を接続したコ
ンピュータシステムの一形態を示す構成図である。
ンピュータシステムの一形態を示す構成図である。
【図２】本発明に係る白黒多階調表示装置の一形態を示
す回路図である。
す回路図である。
【図３】４ビット階調の映像信号（階段波）を示す図で
ある。
ある。
【図４】（ａ）は、図３に示す４ビット階調の映像信号
のうち上位２ビットの映像信号を示す図であり、（ｂ）
は、図３に示す４ビット階調の映像信号のうち下位２ビ
ットの映像信号を示す図であり、（ｃ）は、図（ｂ）に
示す映像信号を１／４倍した図である。
のうち上位２ビットの映像信号を示す図であり、（ｂ）
は、図３に示す４ビット階調の映像信号のうち下位２ビ
ットの映像信号を示す図であり、（ｃ）は、図（ｂ）に
示す映像信号を１／４倍した図である。
【図５】本発明に係る白黒多階調表示装置の一形態を示
す回路図である。
す回路図である。
Ａ 反転加算器 Ｂ 反転増幅器 Ｉ 入力部 Ｏ 出力部 ２０１ 入力端子 ２０２ 入力端子 ２０３ 入力端子 ２０４ オペアンプ ２０５ 抵抗ＲR ２０６ 抵抗ＲG ２０７ 帰還抵抗 ２１０ オペアンプ ２１１ 抵抗Ｒ1 ２１２ 抵抗Ｒ2
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−307368（ＪＰ，Ａ) 特開 平３−94594（ＪＰ，Ａ) 特開 平４−373264（ＪＰ，Ａ) 特開 平６−195047（ＪＰ，Ａ) 特開 平６−289818（ＪＰ，Ａ) 特開 平７−140930（ＪＰ，Ａ) 特開 平８−76711（ＪＰ，Ａ) 特開 平８−179740（ＪＰ，Ａ) 特開 平８−234697（ＪＰ，Ａ) 特開 平９−34399（ＪＰ，Ａ) 特開 平11−38943（ＪＰ，Ａ) 特開 平４−342291（ＪＰ，Ａ) 実開 平２−62593（ＪＰ，Ｕ) 実公 平７−17115（ＪＰ，Ｙ２) (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 5/00
Claims (1)
- 【請求項１】 アナログＲＧＢ信号を出力可能な本体
と、該本体から出力された信号に基づいて映像を画面表
示する表示装置を含むコンピュータシステムにおいて、 前記本体の出力部と前記表示装置の入力部との間に白黒
画像を多階調で表示するための着脱可能なアダプタを有
し、 前記本体のメモリに予め記憶された１６ビットの映像デ
ータを、前記アナログＲＧＢ出力端子の２つの出力端子
を使用し８ビットごとに分けて出力させ、 前記出力端子のうち１つの出力端子から出力される上位
ビットの映像信号と、他の１つの出力端子から出力され
る下位ビットの映像信号を１／２５６倍に分圧したもの
とを、前記アダプタ内に設けた加算器によって加算し、
再度ＲＧＢの映像信号を作成して出力することを特徴と
する白黒多階調表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10283857A JP3030815B1 (ja) | 1998-10-06 | 1998-10-06 | 白黒多階調表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10283857A JP3030815B1 (ja) | 1998-10-06 | 1998-10-06 | 白黒多階調表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP3030815B1 true JP3030815B1 (ja) | 2000-04-10 |
| JP2000112457A JP2000112457A (ja) | 2000-04-21 |
Family
ID=17671076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10283857A Expired - Fee Related JP3030815B1 (ja) | 1998-10-06 | 1998-10-06 | 白黒多階調表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3030815B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110310591A (zh) * | 2019-06-27 | 2019-10-08 | 深圳市富满电子集团股份有限公司 | Led显示屏显示数据分割方法及系统 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4475216B2 (ja) * | 2005-10-11 | 2010-06-09 | セイコーエプソン株式会社 | 電気光学装置、その駆動方法および画像処理回路、画像処理方法並びに電子機器 |
-
1998
- 1998-10-06 JP JP10283857A patent/JP3030815B1/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110310591A (zh) * | 2019-06-27 | 2019-10-08 | 深圳市富满电子集团股份有限公司 | Led显示屏显示数据分割方法及系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000112457A (ja) | 2000-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3778517B2 (ja) | ブレンド論理を使用して色空間変換を行う方法および装置 | |
| CA2092630C (en) | Digital signal video color compression method and apparatus | |
| JP4118881B2 (ja) | 多階調モノクロ画像表示方法、多階調モノクロ画像表示装置、コンピュータ、モノクロディスプレイ装置、再変換アダプタおよびビデオカード | |
| JP3030815B1 (ja) | 白黒多階調表示装置 | |
| US5883984A (en) | Method and apparatus for contrast enhancement of color images | |
| JP3016016B2 (ja) | カラーｌｃｄ駆動装置 | |
| JPH1132237A (ja) | ガンマ補正装置 | |
| US7369110B2 (en) | Mobile display module | |
| JP2003316331A (ja) | 表示装置 | |
| JP4151234B2 (ja) | 画像合成処理装置 | |
| JPH10340338A (ja) | ディスプレイ・フォーマット変換装置 | |
| US5566250A (en) | Process and apparatus for pseudo-SIMD processing of image data | |
| JP2003271113A (ja) | モノクロ液晶表示装置およびモノクロ液晶表示システム | |
| JPS63202795A (ja) | 画像表示装置 | |
| JP2001076175A (ja) | 演算処理回路およびその方法と画像処理装置 | |
| JP2760714B2 (ja) | 画像情報処理方法及び画像情報処理装置 | |
| JP2582743B2 (ja) | 画像処理装置 | |
| JPH05108026A (ja) | 多階調表示装置 | |
| JP2696997B2 (ja) | デジタル画像データ変換装置 | |
| JP2023126059A (ja) | 画像処理装置、画像処理方法およびプログラム | |
| JPH0362783A (ja) | 画像処理装置 | |
| JPH02135392A (ja) | 画像処理装置 | |
| JPH03251891A (ja) | 表示制御装置 | |
| JPH01241272A (ja) | 階調補正回路 | |
| JP2578827B2 (ja) | 正規化乗算器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |