JP2007103898A - 発光ダイオードチップ - Google Patents

発光ダイオードチップ Download PDF

Info

Publication number
JP2007103898A
JP2007103898A JP2006063985A JP2006063985A JP2007103898A JP 2007103898 A JP2007103898 A JP 2007103898A JP 2006063985 A JP2006063985 A JP 2006063985A JP 2006063985 A JP2006063985 A JP 2006063985A JP 2007103898 A JP2007103898 A JP 2007103898A
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
disposed
emitting diode
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006063985A
Other languages
English (en)
Inventor
Liang-Wen Wu
武良文
Ming-Sheng Chen
陳銘勝
Ya-Ping Tsai
蔡亞萍
Honin Kan
簡奉任
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Formosa Epitaxy Inc
Original Assignee
Formosa Epitaxy Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Formosa Epitaxy Inc filed Critical Formosa Epitaxy Inc
Publication of JP2007103898A publication Critical patent/JP2007103898A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region

Abstract

【課題】高い発光効率を有するＬＥＤチップを提供する。
【解決手段】本発明のLEDチップは、基板110と、半導体層120と、微細粗化層130と、第1電極140と、第2電極150とを備える。前記半導体層120は該基板上110に配置され、前記微細粗化層130は該半導体層120に配置されている。第1と第2電極140, 150は前記半導体層120上に配置され、前記第１電極140が前記第2電極と電気的に絶縁されている。ＬＥＤチップはより良い発光効率を有する。
【選択図】図1

Description

本発明は、発光ダイオード（LED）チップに係り、特に高い発光効率を有する発光ダイオードチップに関する。
ＬＥＤチップは、ガリウム燐（GaP）、ガリウムヒ素（GaAs）と窒化ガリウム（GaAs）などのIII−V族化合物で製造される半導体素子の一種である。
半導体半導体に電流をかけ、電子と正孔の再結合により電気エネルギーが光エネルギーに変換され、光子の形態で放出され、発光が得られる。LEDの放射は、熱を介さないコールドメカニズムであるので、LEDがアイドリング時間を必要とせず、数十万時間以上の寿命をもつことができる。さらに、LEDは、高い反応速度（約10-9秒）、小型、低消費電力、低公害（水銀Hgを含まない）、高い信頼性と大量生産への適応等の利点を有する。従って、LEDをスキャナの光源、液晶デスプレィのバックライト、屋外掲示板（アウトドアデスプレィボード）と車両照明等に広く応用できる。
LEDチップの発光率は、主にその内部量子効率と外部量子効率による。この内部量子効率は電子と正孔との再結合後の光子放出確率によって決まる。電子と正孔との再結合が容易であればあるほど、この内部量子効率が高くなる。この外部量子効率は、LEDから逃げる(逃散)光子(photon escaping)の確率によって決まる。光子が外部に多く放出すればするほど、外部量子効率が高くなる。
従来のＬＥＤチップは、主に例えばｐ型半導体層、ｎ型半導体層、発光層のような異なる材質（材料）で製造される複数の薄膜層を有する。LEDから逃散するために、光子が薄膜をうまく透過する必要がある。従って、この外部量子効率は、主にこの薄膜の形態と屈折率によるものである。例えば、もし任意の二つの隣接する薄膜間の屈折率の差が過度に大きい場合、この光子は全反射によってLEDチップの内部で消費され、その結果、外部量子効率が制限され、LEDの発光効率が低下してしまう。
本発明の目的は、少なくとも微細粗化層と、より高い発光効率を有するＬＥＤチップを提供することにある。
本発明に実施されかつここで概して述べられているように、本発明は、基板と、半導体層と、微細粗化層と、第1と第2電極とを備える発光ダイオードチップ（LEDチップ）を提供する。半導体層は基板上に配置され、且つ前記微細粗化層は該半導体層に配置されている。第1と第2電極は、前記半導体層上に配置され、前記第１電極が、前記第2電極と電気的に絶縁されている。
本発明の一つの実施形態において、前記半導体層は、第1型ドープ半導体層と、発光層と、第2型ドープ半導体層とを有する。前記第1型ドープ半導体層が前記基板に配置され、前記発光層が該第1型ドープ半導体層の一部分に配置され、前記第2型ドープ半導体層が該発光層に配置されている。前記第１電極が、前記第1型ドープ半導体層と電気的に接続され、前記第2電極が第2型ドープ半導体層と電気的に接続されている。
本発明の一つの実施形態において、前記微細粗化層が例えば、前記第1型ドープ半導体層に、または前記第1型ドープ半導体層と前記発光層との間に、または前記発光層に、或いは前記発光層と前記第２型ドープ半導体層との間に、または前記第２型ドープ半導体層に配置されている。
本発明の一つの実施形態において、前記第１型ドープ半導体層が例えば、ｎ型ドープ半導体層であり、前記第２型ドープ半導体は、ｐ型ドープ半導体層である。
本発明の一つの実施形態において、前記第1型ドープ半導体層は、バッファ層と、第1コンタクト層と、第1クラッド層と、を備えている。該バッファ層は、前記基板に配置され、該第1コンタクト層は該バッファ層に配置され、前記第1クラッド層は該第1コンタクト層に配置されている。
本発明の一つの実施形態において、前記微細粗化層が、前記バッファ層と前記第1コンタクト層との間に、または前記第1コンタクト層と前記第１クラッド層との間に配置されている。
本発明の一つの実施形態において、前記第２型ドープ半導体層は、発光層に配置された第2クラッド層と、該第２クラッド層に配置する第2コンタクト層と、を備えている。
本発明の一つの実施形態において、前記微細粗化層は、前記第2クラッド層と前記第２コンタクト層との間に配置されている。
本発明の一つの実施形態において、前記微細粗化層は、窒化ケイ素層または窒化マグネシウム層とを有し、前記窒化ケイ素層または前記窒化マグネシウム層が、夫々複数のランダムに分布するマスクパターンを有する。
本発明の一つの実施形態において、前記微細粗化層は複数の窒化ケイ素層、複数の窒化インジウムガリウム層（InGaN）とを備え、前記窒化ケイ素層と窒化マグネシウム層とが互いに積層され、または複数の窒化マグネシウム層と窒化インジウムガリウム（InGaN）層とを備えることもできる。この窒化マグネシウム層と窒化インジウムガリウム（InGaN）層とが互いに積層されている。
本発明の一つの実施形態において、前記微細粗化層は、複数の窒化ケイ素層と複数の窒化アルミニウムインジウムガリウム（AlInGaN）層とを備え、前記窒化ケイ素層と窒化アルミニウムインジウムガリウム（AlInGaN）層とが互いに積層している。または、微細粗化層は複数の窒化マグネシウム層と窒化アルミニウムインジウムガリウム（AlInGaN）層とを備え、前記窒化マグネシウム層と前記窒化アルミニウムインジウムガリウム（AlInGaN）層が互いに積層されている。
本発明の一つの実施形態において、本発明はＬＥＤチップを提供する。該LEDチップは、基板と、該基板上に配置された半導体層と、前記半導体層に配置された第1電極と、前記半導体層に配置された第2電極と、前記半導体層と前記基板との間に配置されまたは前記半導体層の上面に配置された微細粗化層とを備え、前記第１電極が、前記第2電極と電気的に絶縁されている。
本発明の一つの実施形態において、前記微細粗化層は窒化ケイ素層または窒化マグネシウム層を有し、前記窒化ケイ素層または前記窒化マグネシウム層が、夫々複数のランダムに分布するマスクパターンを有する。
本発明の一つの実施形態において、前記微細粗化層は複数の窒化ケイ素層または窒化マグネシウム層と、複数の窒化インジウムガリウム（InGaN）層とを備え、前記窒化ケイ素層とInGaN層とが互いに積層している。また前記微細粗化層は複数の窒化マグネシウム層と複数のInGaN層とを備え、窒化マグネシウム層とInGaN層とが互いに積層されている。
本発明の一つの実施形態において、前記微細粗化層は複数の窒化ケイ素層または窒化マグネシウム層と、複数の窒化アルミニウムインジウムガリウム(AlInGaN)層と、を備え、前記窒化ケイ素層または前記窒化マグネシウム層と前記AlInGaN層とが互いに積層され、または前記窒化マグネシウム層と前記窒化アルミニウムインジウムガリウム(AlInGaN)層とが互いに積層されている。
以上を要約すると、本発明のLEDチップに用いる微細粗化層により、光子の全反射を低減させることができる。従って、外部量子効率が高められ、それに応じてLＥＤチップの発光効率が一層高められる。
(第1の実施形態)
図1（A）と（B）は、本発明の第1実施形態による2つのＬＥＤチップの概略を示す断面図である。図1Aと1Bを参照すると、本実施形態の各LEDチップ１００とLEDチップ１００’は、基板１１０と、半導体層１２０と、微細粗化層（micro-rough layer）１３０と、第1電極１４０、第２電極１５０とを備える。半導体層１２０は基板１１０に配置され、微細粗化層１３０は半導体層１２０に配置されている。第1電極１４０と第2電極１５０とは半導体層１２０に配置されており、第１電極１４０は前記第2電極１５０と電気的に絶縁されている。第１電極１４０と第２電極１５０から順方向電流が半導体層１２０に流れるとき光子が半導体層１２０内に発生する。微細粗化層１３０は光子の全反射を低減する役割を果たす。従って、この光子はLEDチップ１００またはLEDチップ１００’から容易に逃げることができ、LED１００またはLEDチップ１００’は高い発光効率を有することになる。
上述の微細粗化層１３０は、例えば、窒化ケイ素層１３２を有し、その表面が粗面化処理されている。窒化ケイ素層１３２の材料は窒化ケイ素（SiaNb,0＜a, b＜1）を包含する。窒化ケイ素層１３２の厚さは、好ましくは２A〜５０A間である。また、その成長温度(growth temperature)は、好ましくは６００℃〜１１００℃である。本発明において、微細粗化層１３０は、単一の窒化ケイ素層１３２に限定されるものではない。微細粗化層１３０の他の組成について、図面を参照しながら後述する。
図２（A）と（B）は、2つの微細粗化層を夫々示す部分的な断面図である。図2（Ａ）を参照すると、微細粗化層１３０は、複数の窒化ケイ素層１３２と複数の窒化インジウムガリウム（InGaN）層１３４とが互いに積層されて形成された短周期超格子（short period super lattice）構造である。窒化ケイ素層１３２の材料は窒化ケイ素（SiaNb,0＜a, b＜1）を有し、InGaN層１３４は窒化インジウムガリウム（InhGa1-h, 0＜h≦1）を有する。また、各窒化ケイ素層１３２と各窒化インジウムガリウム層１３４の厚さは、２A〜２０A間であるのが好ましい。その成長温度は、好ましくは６００℃〜１１００℃である。窒化ケイ素層１３２の夫々の組成（即ち上述の化学式における‘a’と‘b’）が、必ずしも同一のものと限らない。また、各InGaN層１３４（上述の化学式における‘ｈ’）の組成物は、必ずしも同一のものと限らない。微細粗化層１３０の全厚は、２００Aを超えないことが好ましい。窒化ケイ素層１３２は窒化マグネシウム層または他の類似の材料によって置換されても良い。
図２（Ｂ）を参照すると、下記の通り、微細粗化層１３０は、複数の窒化ケイ素層１３２と複数の窒化アルミニウムインジウムガリウム（AlInGaN）層１３６とから形成されており、この二種の層が互いに積層され短周期超格子構造となっている。窒化ケイ素層１３２の材料は窒化ケイ素（SiaNb,0＜a, b＜1）を有し、AlInGaN層１３６は窒化アルミニウムインジウムガリウム（AlmInnGa1-m-nN, 0＜m, n≦1, m+n＜1）を有する。また、各窒化ケイ素層１３２と各AlInGaN層１３６の厚さは、２A〜２０A間であるのが好ましい。一方、その成長温度は、６００℃〜１１００℃であるのが好ましい。窒化ケイ素層１３２の夫々の組成（即ち上述の化学式における‘a’と‘b’）は、必ずしも同一のもと限らない。また、AlInGaN層１３６の組成（上述の化学式における‘ｍ’ と‘ｎ’）は、必ずしも同一のものと限らない。微細粗化層１３０の全厚は、２００Aを超えないことが好ましい。窒化ケイ素層１３２は窒化マグネシウム層または他の類似の材料によって置換されても良い。
上述の実施形態において、微細粗化層１３０は、それぞれが２つの異なる材料から形成され交互に積層された複数の薄膜層を有する。なお、本発明において、微細粗化層１３０は、2つの異なる材料からなることに限定されるものではない。また、薄膜層の材料は、窒化ケイ素、窒化マグネシウム、窒化インジウムガリウム、窒化アルミニウムインジウムガリウムに限定されるものではない。実際には例えば本発明において、微細粗化3つ以上の異なる材料（窒化ケイ素、窒化マグネシウム、窒化インジウムガリウム、窒化アルミニウムインジウムガリウム、または他のもの等）からなる互いに積層された複数の薄膜層を用いて短周期と超格子の構造を有する微細粗化層を形成しても良い。また、微細粗化層１３０は、薄膜層を互いに積層することにより形成されるとは限らない。微細粗化層１３０を形成する他の形態について、図面を参照しながら後述する。
図3は、LEDチップの部分拡大断面図である。図３を参照すると、微細粗化層１３０を形成するため、先に窒化ケイ素層１３２を半導体層１２０上に形成する。窒化ケイ素層１３２は、複数のランダムに分布するマスクパターンを有する。窒化ケイ素層１３２の材料は、窒化ケイ素（SiaNb,0＜a, b＜1）、また窒化マグネシウム（MgcNd,0＜c, d＜1）若しくは窒化アルミニウムインジウムガリウム（AlｓIntGa1-s-tN, 0＜s, t≦1, t+s＜1）を含み、シリコンとマグネシウムは、高ドーピングされている(high doped)。さらに、窒化ケイ素層１３２のランダムに分布するマスクパターン（シリコンとマグネシウムとにより高ドーピングされた窒化マグネシウム、または窒化アルミニウムインジウムガリウムについても同じ）は、例えば、有機金属化学気相成長（metalorganic chemical vapor deposition,以後MOCVDと述べる）により形成されている。窒化ケイ素層１３２の夫々の厚さは、好ましくは、５A〜１００A間である。その成長温度は、好ましくは６００℃〜１１００℃である。次に、粗コンタクト層（rough-contact layer）１３８が、上方にランダムに配置されたマスクパターンによって形成される。粗コンタクト層１３８の材料は、窒化アルミニウムインジウムガリウム（AluInvGa1-u-vN, 0＜u, v≦1, u+v＜1）を含み、その厚さは５００A〜１００００A間であるのが好ましい。その成長温度は、好ましくは８００℃〜１１００℃である。粗コンタクト層１３８は直接に窒化ケイ素層１３２に成長することなく、窒化ケイ素層１３２により覆われていない半導体層１２０の上面に窒化ケイ素層１３２を超える一定の高さまで成長する。微細粗化層１３０が形成された後、半導体層１２０層が引き続き形成され、ＬＥＤチップ全体が完成される。
LEDチップ半導体層の詳細な構造と微細粗化層に対する相対位置を下記に説明する。
図4（A）~（E）はそれぞれ、本発明による複数のLEDを示す断面図である。図4（A）~（E）を参照すると、LEDチップ１００a、１００b、１００c、１００d及び１００eの半導体層１２０が第１型ドープ半導体層１２２と発光層１２４と第２型ドープ半導体層１２６とを更に備えていることを除き、LEDチップ１００a、１００b、１００c、１００d及び１００eは上述のLEDチップ１００と１００’（図1（Ａ）と（Ｂ））と同じである。第１型ドープ半導体層１２２は基板１１０に配置され、発光層１２４は第１型ドープ半導体層１２２の一部に配置され、第２型ドープ半導体層１２６は発光層１２４に配置されている。第1電極１４０は第１型ドープ半導体層１２２と電気的に接続され、第２電極１５０は第２型ドープ半導体層１２６と電気的に接続されている。
さらに、図４（Ａ）に示すように、微細粗化層１３０は、第１型ドープ半導体層１２２内に位置している。図４（Ｂ）において、微細粗化層１３０は、第１型ドープ半導体層１２２と発光層１２４との間に位置している。図4（Ｃ）において、微細粗化層１３０は発光層１２４内に位置している。図４（Ｄ）において、微細粗化層１３０は、発光層１２４と第２型ドープ半導体層１２６との間に位置している。図４（Ｅ）において、微細粗化層１３０は第２型ドープ半導体層１２６内に位置している。
図５（A）~（C）はそれぞれ本発明による複数のLEDを示す断面図である。図5（Ａ）と5（Ｂ）を参照すると、ＬＥＤチップ１００fと１００gそれぞれの第1型ドープ半導体層１２２がバッファ層１２２aと第1コンタクト層１２２ｂと第1クラッド層１２２ｃとを備えていることを除き、ＬＥＤチップ１００fと１００gは上述の（図4（A）に示された）LEDチップ１００aと同じである。バッファ層１２２aは基板１１０に配置され、第1コンタクト層１２２ｂはバッファ層１２２aに配置され、第1クラッド層１２２ｃは第1コンタクト層１２２ｂに配置されている。
さらに、図5（A）では、微細粗化層１３０はバッファ層１２２aと第1コンタクト層１２２ｂとの間に配置されている。また、図5（Ｂ）では、微細粗化層１３０は第1コンタクト層１２２ｂと第１クラッド層１２２ｃとの間に配置されている。
図５（C）を参照すると、ここでLEDチップ１００ｈの第２型ドープ半導体１２６が第2クラッド層１２６aと第2コンタクト層１２６ｂとを更に備えていることを除き、LEDチップ１００ｈは上述のLEDチップ１００e（図4（E）に示す）と同様である。第2クラッド層１２６aは発光層１２４に配置され、 第2コンタクト層１２６ｂは第２クラッド層１２６aに配置されている。さらに、微細粗化層１３０は、第２クラッド層１２６aと第2コンタクト層１２６ｂとの間に配置されている。
上述の全部のＬＥＤチップにおいて、順方向電流が第1電極１４０と第２電極１５０とから半導体層１２０に流された(injected)とき、電子と正孔は第1型ドープ半導体層１２２と第２型ドープ半導体層１２６を通って発光層１２４に伝送され再結合し、光子の形式でエネルギーを放出する。微細粗化層１３０が半導体層１２０内に配置されるため、全反射によるこの光子の半導体層１２０内における繰り返し反射を低減することができ、LEDチップから光子はより容易に逃散することができる。
上述のＬＥＤチップにおける各薄膜層の基板、材料と形式を、下記に説明する。
基板１１０の材料は、サファイア(Al2O3)、炭化アルミニウム（6Ｈ-SiC,または４Ｈ-SiC）、シリコン（Si）、酸化亜鉛（ZnO）、ガリウムヒ素（GaAs）、スピネル（MgAl2O4）または窒化物半導体の定数に近い格子定数を有する他の単結晶酸化物（mono-crystal oxides）を有する。基板１１０の材料構造の形態は、例えば、C-プレーン(C-plane)、E‐プレーンまたはA-プレーンである。
第１型ドープ半導体層１２２は、第２型ドープ半導体層１２６と異なるドープ型を有する。この実施形態において、第１型ドープ半導体層１２２は例えばｎ型ドープ半導体層であり、これに対応して第２型ドープ半導体１２６はｐ型ドープ半導体層である。勿論、これら第１型ドープ半導体層１２２と第２型ドープ１２６との異なるドープ型を交換することができる。さらに、窒化インジウムガリウム（IｎaGa1-aN）で発光層１２４を形成することができ、ガリウムに対するインジウムの成分比を異ならせることにより、異なる波長の光を発光することが可能となる。
上述のバッファ層１２２aは、例えば、窒化アルミニウムインジウムガリウム（AlaGabIn1-a-bN, 0≦a, b＜1, a+b≦1）で形成されている。第1コンタクト層１２２ｂはN型コンタクト層であることが可能であり、第1クラッド層１２２ｃはN型クラッド層であることが可能である。第2コンタクト層１２６ｂはP型コンタクト層であることが可能であり、第2クラッド層１２６aはP型クラッド層であることが可能である。N型コンタクト層、N型クラッド層、P型コンタクト層とP型クラッド層は例えば窒化ガリウム系の材料で形成されている。一方、その特性は異なるドーパントとドープされたイオン濃度を決定することにより調整できる。
上述の第1電極１４０は、例えばアルミニウム（Al）、プラチナ（Pt）、パラジウム（Pd）、コバルト（Co）、モリブデン（Mo）、ベリリウム（Be）、金（Au）、チタン（Ti）、クロム（Cr）、錫（Sn）、タンタル（Ta）、窒化チタン（TiN）、窒化タングステンチタン（TiWNa）、タングステンシリサイド（WSia）または他の類似の材料から形成される。第１電極１４０は、金属または合金の単一層または複数層から形成されている。第２電極１５０は、例えば、ニッケル（Ni）、プラチナ（Pt）、コバルト（Co）、パラジウム（Pd）、ベリリウム（Be）、金（Au）、チタン（Ti）、クロム（Cr）、錫（Sn）、タンタル（Ta）、窒化チタン（TiN）、窒化タングステンチタン（TiWNa）、タングステンシリサイド（WSi a）、または他の類似の材料から形成される。第2電極１５０は、金属または合金の単一層または複数層から形成されている。
(第2の実施形態)
図６（A）と（B）は、本発明の第2実施形態によるふたつのLEDを夫々示す断面図である。
図6（A）を参照すると、LEDチップ２００aの微細粗化層１３０が半導体層１２０と基板１１０との間に配置されることを除き、ここでLEDチップ２００aは（図1（A）と（B）に示された）上述の実施形態のLEDチップ１００と１００’と同様である。図6（B）を参照すると、LEDチップ２００ｂの微細粗化層１３０が半導体層１２０の上面に配置されることを除き、ここでLEDチップ２００ｂは（図1（A）と1（B）に示された）上述の実施形態のLEDチップ１００と１００’と同様である。
上述のLEDチップ２００aと２００ｂにおいて、微細粗化層１３０は半導体層１２０と基板１１０との間に、及び半導体層１２０と半導体層１２０の上面の外部の空気（図示せず）との間に夫々形成されている。従って、半導体層１２０と基板１１０との間の2つの界面で、および半導体層１２０と外部空気との間の２つの界面で光子が全反射されることが夫々低減され、LEDチップ２００a及び２００ｂの発光効率を更に高めることができる。注目に値するのは、特にLEDチップ２００ｂにおける微細粗化層１３０の低いバンドギャップ特性により、第２電極１５０と微細粗化層１３０との間の抵抗は、従来の第2電極１５０と（微細粗化層１３０を有しない）半導体層１２０との間の抵抗がより低くなり、オーム接触をより簡単に形成することができる。
本発明の上述の全LEDチップには、透明導電体層(図示せず)をさらに有することができる。この透明導電体層は、半導体層１２０に配置され、第２電極１５０と電気的に接続される。この透明導電体層は、金属導電体層または透明酸化物層とすることができる。金属導電体層の材料は、例えばニッケル（Ni）、プラチナ（Pt）、コバルト（Co）、パラジウム（Pd）、ベリリウム（Be）、金（Au）、チタン（Ti）、クロム（Cr）、錫（Sn）、タンタル（Ta）、または他の類似の材料から形成される。金属導電体層は、金属または合金の単一層または複数層から形成されている。透明酸化物層の材料は、例えば酸化インジウム錫（ITO）、CTO、ZｎO:Al、ZnGa2O4、SnO2:Sb、Ga2O3:Sn、AgInO2:Sn、In2O3:Zn、GuAlO2、LaCuOS、NiO、CuGaO2、またはSrCu2O2であり、この透明酸化物層は薄膜の単一層または複数層で形成されている。
(第3実施形態)
上述全LEDチップにおいて、微細粗化層１３０は、LEDチップの異なる位置に配置されているが、本発明は微細粗化層１３０の数量を限定するものではない。例えば、発光層１２４から放出される光子の全反射が繰り返されることを大きく減らすように、第1ドープ半導体層１２２と発光層との間および発光層１２４と第２ドープ半導体層１２６との間にそれぞれ2つの微細粗化層１３０が同時に配置されていても良い（図４（B）と（D）を参照）。さらに、微細粗化層１３０は、ＬＥＤチップの任意の可能な位置に配置されても良い。その結果、本発明のＬＥＤチップでより良好な発光効率を得ることができる。
図７は、従来のLEDチップおよび本発明のLEDチップの注入電流に対する輝度を示す比較図である。従来のＬＥＤチップは微細粗化層を有さないが、本発明のＬＥＤチップは微細粗化層を有している。この微細粗化層は、複数の窒化ケイ素層および複数の窒化インジウムガリウム層（In0.2Ga0.8N）とが互いに積層されて形成されている。また、微細粗化層は短周期の超格子構造を有する。図７を参照すると、明らかに、本発明のＬＥＤチップの発光効率は、従来のＬＥＤチップの発光効率より優れていることが分かる。即ち、微細粗化層を配置することで、ＬＥＤチップの発光効率を高めることができることが証明された。
結論として、微細粗化層を有する本発明のＬＥＤチップによればＬＥＤチップの発光効率が向上する。
以上、本発明の比較的な好ましい実施の形態について説明したが、これは本発明を限定するものではない。本発明の範囲内、発明の精神から逸脱しない限り、当業者により上記の実施の形態の均等変化や、若干の変更は可能である。上記の明細書および実施例は単なる例示として解するべきであり、特許請求の範囲およびその均等によって示されたものが本発明の真の範囲であり概念である。
添付図面は、本発明のさらなる理解を得るために用いられ、本明細書に組み込まれ且つ明細書の一部分を構成する。図面は、本発明の実施例を図解し、明細書とともに本発明の原理を説明する役割を果たす。
本発明の第1実施形態による2つのＬＥＤチップの概略を示す断面図である。 2つの微細粗化層を夫々示す居部断面図である。 LEDチップの部分拡大断面図である。 本発明による複数のLEDチップを夫々示す断面図である。 本発明による複数のLEDを夫々示す断面図である。 本発明の第2実施形態による二つのLEDチップを夫々示す断面図である。 従来のLEDチップと本発明のLEDチップとにおいて、電流を注入した場合の輝度比較図である。
符号の説明
１００ ＬＥＤチップ
１１０ 基板
１２０ 半導体層
１２２ 第１型ドープ半導体層
１２４ 発光層
１２６ 第２型ドープ半導体層
１３０ 微細粗化層
１３２ 窒化ケイ素層
１４０ 第１電極
１５０ 第２電極

Claims (22)

  1. 基板と、
    該基板に配置された半導体層と、
    該半導体層に配置された微細粗化層と、
    前記半導体層に配置された第1電極と、
    前記半導体層に配置する第2電極とを備え、
    前記第１電極が、前記第2電極と電気的に絶縁されていることを特徴とする発光ダイオードチップ。
  2. 前記半導体層が、前記基板に配置された第1型ドープ半導体層と、該第1型ドープ半導体層の一部分に配置された発光層と、該発光層上に配置された第2型ドープ半導体層とを備え、前記第１電極が前記第1型ドープ半導体層と電気的に接続され、前記第2電極が第2型ドープ半導体層と電気的に接続されていることを特徴とする請求項１に記載の発光ダイオードチップ。
  3. 前記微細粗化層が、前記第1型ドープ半導体層に配置されていることを特徴とする請求項2に記載の発光ダイオードチップ。
  4. 前記微細粗化層が、前記第1型ドープ半導体層と前記発光層との間に配置されていることを特徴とする請求項2に記載の発光ダイオードチップ。
  5. 前記微細粗化層が、前記発光層に配置されていることを特徴とする請求項2に記載の発光ダイオードチップ。
  6. 前記微細粗化層が、前記発光層と前記第２型ドープ半導体層との間に配置されていることを特徴とする請求項2に記載の発光ダイオードチップ。
  7. 前記微細粗化層が、前記第２型ドープ半導体層に配置されていることを特徴とする請求項2に記載の発光ダイオードチップ。
  8. 前記第１型ドープ半導体層がｎ型半導体層であり、前記第２型ドープ半導体はｐ型半導体層であることを特徴とする請求項2に記載の発光ダイオードチップ。
  9. 前記第1型ドープ半導体層が、前記基板に配置されたバッファ層と、該バッファ層に配置された第1コンタクト層と、該第1コンタクト層に配置された第1クラッド層と、を備えていることを特徴とする請求項2に記載の発光ダイオードチップ。
  10. 前記微細粗化層が、前記バッファ層と前記第1コンタクト層との間に配置されていることを特徴とする請求項９に記載の発光ダイオードチップ。
  11. 前記微細粗化層が、前記第1コンタクト層と前記第１クラッド層との間に配置されていることを特徴とする請求項９に記載の発光ダイオードチップ。
  12. 前記第２型ドープ半導体層が、発光層に配置された第2クラッド層と、該第２クラッド層に配置された第2コンタクト層と、を備えていることを特徴とする請求項２に記載の発光ダイオードチップ。
  13. 前記微細粗化層が、前記第2クラッド層と前記第２コンタクト層との間に配置されていることを特徴とする請求項１2に記載の発光ダイオードチップ。
  14. 前記微細粗化層が、窒化ケイ素層または窒化マグネシウム層を有することを特徴とする請求項１に記載の発光ダイオードチップ。
  15. 前記窒化ケイ素層または前記窒化マグネシウム層が、複数のランダムに分布するマスクパターンを有することを特徴とする請求項１4に記載の発光ダイオードチップ。
  16. 複数の窒化ケイ素層または窒化マグネシウム層と、
    複数の窒化インジウムガリウム層と、を備える前記微細粗化層において、
    前記窒化ケイ素層と窒化マグネシウム層とが互いに積層され、または前記窒化マグネシウム層と窒化インジウムガリウム層とが互いに積層されていることを特徴とする請求項１に記載の発光ダイオードチップ。
  17. 前記微細粗化層が、複数の窒化ケイ素層または窒化マグネシウム層と、複数の窒化アルミニウムインジウムガリウム層と、を備え、
    前記窒化ケイ素層と窒化アルミニウムインジウムガリウム層が互いに積層され、または前記窒化マグネシウム層と前記窒化アルミニウムインジウムガリウム層が互いに積層されていることを特徴とする請求項１に記載の発光ダイオードチップ。
  18. 基板と、
    該基板に配置された半導体層と、
    前記半導体層に配置された第1電極と、
    前記半導体層に配置された第2電極と、
    前記半導体層と前記基板との間または前記半導体層の上面に配置された微細粗化層とを備え、
    前記第１電極が前記第2電極と電気的に絶縁されていることを特徴とする、発光ダイオードチップ。
  19. 前記微細粗化層が、窒化ケイ素層または窒化マグネシウム層を有することを特徴とする請求項１8に記載の発光ダイオードチップ。
  20. 前記窒化ケイ素層または前記窒化マグネシウム層が、複数のランダムに分布するマスクパターンを有することを特徴とする請求項１9に記載の発光ダイオードチップ。
  21. 前記微細粗化層が、複数の窒化ケイ素層または窒化マグネシウム層と、複数の窒化インジウムガリウム層とを備え、
    前記窒化ケイ素層と窒化マグネシウム層とが互いに積層され、または窒化マグネシウム層と窒化インジウムガリウム層とが互いに積層されていることを特徴とする請求項１8に記載の発光ダイオードチップ。
  22. 前記微細粗化層が、複数の窒化ケイ素層または窒化マグネシウム層と、複数の窒化アルミニウムインジウムガリウム層とを備え、
    前記窒化ケイ素層または前記窒化マグネシウム層と前記窒化アルミニウムインジウムガリウム層とが互いに積層され、または前記窒化マグネシウム層と前記窒化アルミニウムインジウムガリウム層とが互いに積層されていることを特徴とする請求項１８に記載の発光ダイオードチップ。














JP2006063985A 2005-10-07 2006-03-09 発光ダイオードチップ Pending JP2007103898A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW094135122A TWI270222B (en) 2005-10-07 2005-10-07 Light emitting diode chip

Publications (1)

Publication Number Publication Date
JP2007103898A true JP2007103898A (ja) 2007-04-19

Family

ID=37910361

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006063985A Pending JP2007103898A (ja) 2005-10-07 2006-03-09 発光ダイオードチップ

Country Status (4)

Country Link
US (1) US20070080352A1 (ja)
JP (1) JP2007103898A (ja)
KR (1) KR100706887B1 (ja)
TW (1) TWI270222B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010538491A (ja) * 2007-09-06 2010-12-09 エルジー イノテック カンパニー リミテッド 半導体発光素子及びその製造方法
JP2012156429A (ja) * 2011-01-28 2012-08-16 Seoul Opto Devices Co Ltd 炭化アルミニウム薄膜、炭化アルミニウム薄膜を形成した半導体基板及びそれらの製造方法
JP2015514312A (ja) * 2012-03-19 2015-05-18 コーニンクレッカ フィリップス エヌ ヴェ シリコン基板上に成長される発光デバイス

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI320606B (en) * 2006-08-07 2010-02-11 Epistar Corp A method for making a light emitting diode by electroless plating
KR100784065B1 (ko) * 2006-09-18 2007-12-10 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
TWI462324B (zh) * 2007-05-18 2014-11-21 Delta Electronics Inc 發光二極體裝置及其製造方法
KR20090002215A (ko) * 2007-06-22 2009-01-09 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
TWI387128B (zh) * 2007-08-23 2013-02-21 Epistar Corp 發光元件及其製造方法
DE102008024517A1 (de) * 2007-12-27 2009-07-02 Osram Opto Semiconductors Gmbh Strahlungsemittierender Körper und Verfahren zur Herstellung eines strahlungsemittierenden Körpers
KR100999756B1 (ko) * 2009-03-13 2010-12-08 엘지이노텍 주식회사 발광소자 및 그 제조방법
KR101766719B1 (ko) * 2010-03-25 2017-08-09 엘지이노텍 주식회사 발광 다이오드 및 이를 포함하는 발광 소자 패키지
KR101798231B1 (ko) * 2010-07-05 2017-11-15 엘지이노텍 주식회사 발광 소자
CN103367587A (zh) * 2012-03-30 2013-10-23 璨圆光电股份有限公司 发光二极管的具有堆栈型散射层的半导体层及其制作方法
KR101979944B1 (ko) * 2012-10-18 2019-05-17 엘지이노텍 주식회사 발광소자
KR20140100115A (ko) * 2013-02-05 2014-08-14 삼성전자주식회사 반도체 발광 소자
TWI569467B (zh) * 2015-11-10 2017-02-01 錼創科技股份有限公司 半導體發光元件
WO2020208774A1 (ja) * 2019-04-11 2020-10-15 シャープ株式会社 発光素子および表示装置
CN115000263B (zh) * 2022-08-03 2022-10-25 江西兆驰半导体有限公司 Led外延结构及其制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3304787B2 (ja) * 1996-09-08 2002-07-22 豊田合成株式会社 半導体発光素子及びその製造方法
US6201262B1 (en) * 1997-10-07 2001-03-13 Cree, Inc. Group III nitride photonic devices on silicon carbide substrates with conductive buffer interlay structure
JP3656456B2 (ja) * 1999-04-21 2005-06-08 日亜化学工業株式会社 窒化物半導体素子
JP4523097B2 (ja) * 1999-11-30 2010-08-11 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体レーザダイオード
TWI241036B (en) * 2004-08-18 2005-10-01 Formosa Epitaxy Inc GaN LED structure with enhanced light emitting luminance
TWI239668B (en) * 2004-10-21 2005-09-11 Formosa Epitaxy Inc Structure of gallium-nitride based (GaN-based) light-emitting diode with high luminance
US7180097B2 (en) * 2004-11-12 2007-02-20 Formosa Epitaxy Incorporation High-brightness gallium-nitride based light emitting diode structure
US7265374B2 (en) * 2005-06-10 2007-09-04 Arima Computer Corporation Light emitting semiconductor device
KR100720101B1 (ko) * 2005-08-09 2007-05-18 삼성전자주식회사 나노구조의 다기능성 오믹층을 사용한 탑에미트형 질화물계발광소자 및 그 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010538491A (ja) * 2007-09-06 2010-12-09 エルジー イノテック カンパニー リミテッド 半導体発光素子及びその製造方法
US8299493B2 (en) 2007-09-06 2012-10-30 Lg Innotek Co., Ltd. Semiconductor light emitting device and method of fabricating the same
JP2012156429A (ja) * 2011-01-28 2012-08-16 Seoul Opto Devices Co Ltd 炭化アルミニウム薄膜、炭化アルミニウム薄膜を形成した半導体基板及びそれらの製造方法
JP2015514312A (ja) * 2012-03-19 2015-05-18 コーニンクレッカ フィリップス エヌ ヴェ シリコン基板上に成長される発光デバイス

Also Published As

Publication number Publication date
US20070080352A1 (en) 2007-04-12
TWI270222B (en) 2007-01-01
TW200715601A (en) 2007-04-16
KR100706887B1 (ko) 2007-04-12

Similar Documents

Publication Publication Date Title
JP2007103898A (ja) 発光ダイオードチップ
US7291865B2 (en) Light-emitting semiconductor device
KR100631840B1 (ko) 플립칩용 질화물 반도체 발광소자
JP5229566B2 (ja) 窒化物半導体発光素子
EP2763192B1 (en) Nitride semiconductor element and method for producing same
US7193249B2 (en) Nitride-based light emitting device and method of manufacturing the same
KR100999726B1 (ko) 발광소자 및 그 제조방법
US8183589B2 (en) Substrate for fabricating light emitting device and method for fabricating the light emitting device
KR20050076140A (ko) 플립칩용 질화물 반도체 발광소자
JP2005244207A (ja) 窒化ガリウム系化合物半導体発光素子
JP2006054420A (ja) 窒化物半導体発光素子及びその製造方法、並びに窒化物半導体発光素子を備えたフリップチップ構造の発光装置
US20070187697A1 (en) Nitride based MQW light emitting diode having carrier supply layer
KR20100103866A (ko) 고성능 헤테로구조 발광 소자 및 방법
US20130134475A1 (en) Semiconductor light emitting device
CN100505342C (zh) 发光二极管芯片
KR20080048707A (ko) 수직구조 질화물 반도체 발광 소자 및 제조방법
KR20070028095A (ko) 저저항 발광 다이오드
KR100755649B1 (ko) ＧａＮ계 반도체 발광소자 및 그 제조방법
JP2006261358A (ja) 半導体発光素子
KR20070063720A (ko) 질화 갈륨계 발광 다이오드
KR100587018B1 (ko) 플립칩용 질화물 반도체 발광소자
KR100631842B1 (ko) 질화물 반도체 발광소자
KR100631970B1 (ko) 플립칩용 질화물 반도체 발광소자
JP2001332760A (ja) Ｉｉｉ族窒化物系化合物半導体発光素子
CN210040240U (zh) 发光二极管

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090302

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100126