JP2007089043A - 制御方法、制御システム - Google Patents

制御方法、制御システム Download PDF

Info

Publication number
JP2007089043A
JP2007089043A JP2005278132A JP2005278132A JP2007089043A JP 2007089043 A JP2007089043 A JP 2007089043A JP 2005278132 A JP2005278132 A JP 2005278132A JP 2005278132 A JP2005278132 A JP 2005278132A JP 2007089043 A JP2007089043 A JP 2007089043A
Authority
JP
Japan
Prior art keywords
control
signal
pulse
power supply
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005278132A
Other languages
English (en)
Inventor
Kenji Masui
健次 増井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2005278132A priority Critical patent/JP2007089043A/ja
Publication of JP2007089043A publication Critical patent/JP2007089043A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】 制御用信号の配線数を少なくした制御システムを提供することを目的とする。
【解決手段】 パルス発生部3が生成した制御信号は、制御対象たる各安定化電源装置21〜25に共通の信号線5を介してすべての制御対象に入力される。各制御対象は、予め設定された形状の制御信号を取得したときのみ制御される構成としておくことで、信号線を制御対象ごとに配線する必要がなく、システムの規模を縮小化することができる。
【選択図】 図1

Description

本発明は、ON/OFF制御方法に関し、特に複数のICを組み合わせて構成される電子機器のON/OFF制御方法に関するものである。また本発明は、このON/OFF制御方法を用いた制御システムに関するものである。
各種電子機器は、高付加価値化や高機能化が進んでおり、これらを制御すべく安定化電源装置、LSI、液晶ドライバ、モータドライバなどに代表される各種ドライバやCPU、メモリなどの各構成要素の数量が増大している反面、省スペース化に対応するために小型化が要求されている。
一方で、それと同時に、消費電力の低減化についても要求されている。消費電力を低減するためには、上記各種負荷のON/OFF制御をきめ細かく行うことが必要である。特に、安定化電源装置は、各負荷に対してON/OFF制御を細かく実施する必要がある。
図7は、従来構成のON/OFF制御方法による電子機器900の構成を示すブロック図である。電子機器900は、LSI901と、モータドライバ902と、CPU903と、メモリ904と、液晶ドライバ905とで構成される各負荷と、これらの負荷に電源を入力するための電源部911と、電源部911からの電源を受けるとともに、各負荷に対する電源の供給制御を行う安定化電源装置921〜925と、安定化電源装置921〜925に対する制御信号を送るためのパルス発生部912とを備える。
図7に示すように、電源部911からは電源信号線931によって、各安定化電源装置921〜925に対して電源が供給される。また、各安定化電源装置の制御を行うためのON/OFF信号が、パルス発生部912から与えられる。このとき、各安定化電源装置それぞれに対して、異なる制御を行うために、パルス発生部912からはON/OFF信号線933〜937が配線される。
すなわち、ON/OFF信号線933によってON/OFF信号が安定化電源装置921に入力され、ON/OFF信号線934によってON/OFF信号が安定化電源装置922に入力され、ON/OFF信号線935によってON/OFF信号が安定化電源装置923に入力され、ON/OFF信号線936によってON/OFF信号が安定化電源装置924に入力され、ON/OFF信号線937によってON/OFF信号が安定化電源装置925に入力される。
また、電子機器900は、電源信号線931、ON/OFF信号線933〜937に加えて、GND線932を備える。各負荷901〜905および各安定化電源装置921〜925は、GND線932と接続される。
そして、LSI901は、安定化電源装置921より電源が供給され、モータドライバ902は、安定化電源装置922より電源が供給され、CPU903は、安定化電源装置923より電源が供給され、メモリ904は、安定化電源装置924より電源が供給され、液晶ドライバ905は、安定化電源装置925より電源が供給される構成である。
安定化電源装置は、上述したように、各負荷に対してON/OFF制御を行う必要があるため、負荷ごとに制御内容が異なり、パルス発生部912より入力されるON/OFF信号は、各安定化電源装置それぞれに対して異なる信号であるため、図7に示すように、安定化電源装置ごとにON/OFF信号線を配線する必要がある。なお、このようなON/OFF信号に基づいて制御を行う従来の信号送出回路として、例えば特許文献1が開示されている。
特開平3−14336号公報
しかしながら、このように従来構成の制御方法においては、各安定化電源装置ごとにON/OFF信号線を配線する必要があるため、安定化電源装置の数が増大するにつれ、配線も膨大になり、設備規模が大きくなるという問題があった。
また、複数の負荷の制御を信号線とGND線の2本で行うべく、複雑な制御信号を判別、認識するためのマイコンを内蔵したシステムがあるが、この場合、常時制御信号を待ち受け状態とする必要があり、マイコン内蔵LSIの電源を常時動作させる必要があり、電力消費量の面で問題がある。
本発明は、上記の問題点に鑑みて、小型で消費電力の少ない電子機器を実現すべく、当該電子機器が備える各種負荷のON/OFF制御を装置サイズを大きくすることなくきめ細かく行う方法を提供することを目的とする。また、本発明は、このようなON/OFF制御方法を用いた制御システムを提供することを別の目的とする。
上記目的を達成すべく、本発明の制御システムは、ON/OFF制御される複数の制御対象と、前記制御対象を制御するための制御信号を生成する制御信号生成部と、前記制御信号生成部が出力する制御信号を各制御対象に入力するための信号線と、を備え、前記制御信号生成部から出力される制御信号は、前記信号線を介してすべての制御対象に入力され、前記制御対象は、予め制御対象ごとに信号形状が設定されており、前記信号線を介して、当該設定された信号形状の制御信号を取得するとON/OFF制御される構成であることを特徴とする。
このような構成とすることで、各制御対象は、予め設定された形状の制御信号を取得すると所定の制御を行う構成であり、さらに、制御対象ごとに設定形状を異なるものにしてあるため、制御信号生成部が生成する制御信号を各制御対象に与えるための信号線を制御対象ごとに配線することなく、共通化することができる。すなわち、例えば第1の制御対象を制御するための制御信号を制御信号生成部が生成し、当該信号を信号線を介して第1の制御対象を含むすべての制御対象に対して与えても、第1の制御対象以外の制御対象については、設定された形状とは異なる制御信号であるため制御されることがなく、従って目的とする第1の制御対象に対しての制御を行うことができる。
このように複数の制御対象に対する制御を行うための制御信号を送出する信号線を、複数の制御対象に対して共通化することで、個別に信号線を配線する場合と比較して配線を簡略化することができ、これによって制御対象を含む制御システム全般の装置規模の縮小化を図ることができる。
また、このとき、前記制御対象が、前記信号線から与えられる制御信号を取得する制御信号取得部と、所定の信号形状と制御内容が記憶される設定記憶部と、制御信号取得部で取得された制御信号の信号形状を確認する信号形状確認部と、を備え、前記信号取得部によって制御信号を取得すると、前記信号形状確認部が、所得信号の形状と前記設定記憶部で記憶される信号形状との比較を行い、形状が一致した場合には、予め定められた制御内容の制御を行う構成としても構わない。
また、例えば、前記制御信号生成部から出力される前記制御信号はパルス信号であるとともに、前記制御対象ごとに異なる値のパルス幅が予め設定されており、前記制御信号生成部から出力されるパルス信号のパルス幅を変化させることで、前記複数の制御対象から一の制御対象を選択的に制御する構成としても構わない。
このように構成されるとき、パルス幅を変化させることで制御信号の形状を変化させることができるため、制御信号取得部は、各制御対象に応じて制御信号のパルス幅を変えるだけでよく、処理内容が単純である。また、各制御対象は、予め対応するパルス幅を設定しておくのみでよく、制御対象側の設定内容も単純になる。
また、前記制御信号生成部が、前記制御対象に対応したパルス幅のパルス信号を所定の周期で繰り返し出力することで、前記複数の制御対象から一の制御対象を選択的に制御する構成としても構わない。
このとき、各制御対象が、当該制御対象に対応したパルス幅のパルス信号を取得している間は制御を行い、対応したパルス幅のパルス信号を取得しない状態の下では制御を行わない構成として構わない。
また、例えば、前記制御信号生成部が、異なるパルス幅の制御信号を連続的に前記信号線に出力することで、出力される制御信号のパルス幅に対応する前記制御対象を選択的に制御する構成としても構わない。
このように構成されることで、制御信号生成部が種々のパルス幅で構成されるパルス信号を信号線を介して各制御対象に与えることによって、共通の信号線によって複数の制御対象に対して連続的に制御することが可能となる。
また、前記制御信号生成部が出力する制御信号の周期が所定の値であり、前記制御対象が、与えられる制御信号のパルス幅を一定のタイミングで検知することで当該制御対象に対応する制御信号であるか否かの判断を行う構成としても構わない。
このように構成されることで、制御対象は、所定のタイミングで制御信号を検知することで、当該制御対象に対する制御信号か否かの判断を行うことができるため、制御対象が行う処理内容が簡素化される。
また、例えば、前記制御信号生成部が生成する制御信号が、所定のパルス幅のパルス信号であって、一定間隔ごとに繰り返し生成されるタイミングパルス信号と、前記タイミングパルス信号とタイミングパルス信号との間に生成されるパルス信号であって制御対象を選択するための制御用パルス信号と、で構成され、前記制御用パルス信号が、前記タイミングパルス信号のパルス幅とは異なる所定のパルス幅のパルス信号であって、タイミングパルス信号とタイミングパルス信号との間に出力される制御用パルス信号のパルス数によって、前記複数の制御対象から一の制御対象を選択的に制御する構成であるものとしても構わない。
このとき、各制御対象は、タイミングパルス信号の立ち下がり後、次にタイミングパルス信号を関知するまでに与えられる制御用パルス信号のパルス数をカウントし、このカウント数が予め制御対象ごとに定められた値と一致した場合にのみ制御を行う構成とすることで、上述の構成と同様、複数の制御対象を共通の信号線から与えられる制御信号によって制御することが可能となる。なお、このとき、制御対象側において、制御用パルス信号をカウントするためのカウンタが備えられる構成としてもよい。
また、例えば、前記制御対象が、接続される負荷に対する電源供給の制御を行うための安定化電源装置であって、予め定められた制御信号が入力されると、所定の電圧を接続負荷に供給する構成としても構わない。
また、例えば、前記複数の制御対象のうち、少なくとも一つ以上の制御対象に対して複数の信号形状が設定されており、設定される信号形状に応じて、制御対象が行う制御内容が変化する構成としても構わない。
このように構成されることで、一つの制御対象に対して複数の制御内容を割り当てることが可能となり、システム全体としてより柔軟な制御が可能となる。
また、例えば、前記制御対象が、接続される負荷に対する電源供給の制御を行うための安定化電源装置であって、複数の信号形状が設定される安定化電源装置が、設定される信号形状に応じて接続負荷に対して供給する電圧が変化する構成としても構わない。
また、本発明の制御方法は、ON/OFF制御される複数の制御対象と、前記制御対象を制御するための制御信号を生成する制御信号生成部と、前記制御信号生成部が出力する制御信号を各制御対象に入力するための信号線と、を備える制御システムで利用される制御方法であって、予め制御対象ごとに信号形状が設定されており、前記制御対象が、前記制御信号生成部から出力される制御信号が前記信号線を介して入力されると、入力された制御信号の形状と予め設定された信号形状との比較を行うとともに、信号形状が一致した場合にのみON/OFF制御を行うことを特徴とする。
本発明の構成によれば、各制御対象が、制御対象ごとに予め定められた制御信号を取得した場合にのみ制御が行われる構成であるため、複数の制御対象に対して制御を行うための制御信号を発生する制御信号生成部から、各制御対象に対して制御信号を入力するための信号線を制御対象ごとに異なる信号線として配線する必要がなく、共通化することができる。これによって、制御対象を含む機器サイズの小型化が可能となる。
本発明の実施形態について、図面を参照して説明する。図1は、本発明のON/OFF制御方法を用いた電子機器の構成を示すブロック図である。
電子機器1は、LSI11と、モータドライバ12と、CPU13と、メモリ14と、液晶ドライバ15とで構成される各負荷と、これらの負荷に電源を入力するための電源部2と、電源部2からの電源を受けるとともに、各負荷に対する電源の供給制御を行う安定化電源装置21〜25と、安定化電源装置21〜25に対する制御信号を送るためのパルス発生部3とを備える。
図1に示すように、電源部2からは電源信号線4によって、各安定化電源装置21〜25に対して電源が供給される。また、各安定化電源装置の制御を行うためのON/OFF信号が、パルス発生部3から与えられる。なお、パルス発生部3から出力されるON/OFF信号は、共通のON/OFF信号線5によって、各安定化電源装置21〜25に送られる構成である。なお、同一の信号線によって異なる安定化電源装置の制御を行うことができるように、出力されるパルス信号に特徴を持たせており、この説明については後述する。
また、電子機器1は、上述の電源信号線4およびON/OFF信号線5に加えて、GND線6を備え、各負荷11〜15および各安定化電源装置21〜25が、GND線932と接続される。
そして、LSI11は、安定化電源装置21より電源が供給され、モータドライバ12は、安定化電源装置22より電源が供給され、CPU13は、安定化電源装置23より電源が供給され、メモリ14は、安定化電源装置24より電源が供給され、液晶ドライバ15は、安定化電源装置25より電源が供給される構成である。これら安定化電源装置21〜25は、パルス発生部3から出力されるON/OFF信号によって、接続される各負荷に対して電源を供給するかしないかの制御を行う。
図2は、パルス発生部3から発生されるパルス信号の一例を示したものであり、図2(a)はパルス幅が50ms(周期100ms)のパルス波形、図2(b)はパルス幅が30ms(周期60ms)のパルス波形を出力する場合を示している。例えば、安定化電源装置21は、パルス幅が50msのパルス波形が与えられた場合にのみON/OFF制御を行い、他の周期のパルス波形を取得した場合にはON/OFF制御を行わない構成であるものとし、安定化電源装置22は、パルス幅が30msのパルス波形が与えられた場合にのみON/OFF制御を行い、他の周期のパルス波形を取得した場合にはON/OFF制御を行わない構成であるものとする。同様に、他の安定化電源装置23〜25についても、それぞれ予め定められた周期のパルス信号を取得した場合にのみON/OFF制御を行う構成であるものとする。
この場合、図2(a)に示されるパルス幅50msのパルス信号が、パルス発生部3からON/OFF信号線5を通じて各安定化電源装置21〜25に与えられると、この周期に対応した安定化電源装置21のみがON/OFF制御され、他の安定化電源装置はON/OFF制御が行われない。同様に、図2(b)に示されるパルス幅30msのパルス信号が、パルス発生部3からON/OFF信号線5を通じて各安定化電源装置21〜25に与えられると、この周期に対応した安定化電源装置22のみがON/OFF制御され、他の安定化電源装置はON/OFF制御が行われない。
このように、各安定化電源装置21〜25が、それぞれ異なる信号周期に対応して制御が行われるように設定される構成とするとき、パルス発生部3から発生されるパルス信号のパルス幅、あるいはパルス信号周期を変化させることで、制御対象となる安定化電源装置を変更させることができるため、パルス発生部3から出力されるパルス信号を送出するON/OFF信号線を安定化電源装置それぞれに対して個々に配線することなく、図1に示すように共通化することが可能となる。
なお、このとき、各安定化電源装置21〜25は、図3に示されるように、入力されるパルスを取得するパルス取得部31と、パルス取得部で取得されたパルス波形のパルス幅あるいはパルス周期などを確認するパルス確認部32と、当該安定化電源装置が制御されるための入力パルスの形状条件および制御内容などが記憶される設定記憶部33と、負荷に対して供給する電圧を設定する出力電圧設定部34とで構成されるものとして構わない。
例えば、上述の例で言えば、安定化電源装置21は、設定記憶部33において、パルス幅50msのパルス波形が入力された場合にのみ接続負荷に対して所定電圧を供給する旨の情報が記憶されている。すなわち、図2(a)に示される形状のパルス波がパルス発生部3から発生されると、安定化電源装置21は、パルス確認部32において該当するパルス波であることを確認して、接続される負荷であるLSI11に対して所定電圧を供給する。一方、例えば図2(b)に示される形状のパルス波がパルス発生部3から発生されると、安定化電源装置21は、パルス確認部32において、対応するパルス波でないと判断し、LSI11に対して電圧を供給しない。
一方で、安定化電源装置22は、図2(a)に示される形状のパルス波がパルス発生部3から発生されると、パルス確認部32において対応するパルス波でないと判断して、接続される負荷であるモータドライバ12に対して電圧を供給せず、図2(b)に示される形状のパルス波がパルス発生部3から発生されると、パルス確認部32において対応するパルス波であることを確認して、モータドライバ12に対して所定電圧を供給する。
このように入力されるパルス波形のパルス幅と、予め設定されている対応パルス幅とが一致したときのみ、接続される負荷に対して電源を供給する制御を行う構成とすることで、パルス発生部3から発生されるパルス信号を送出するON/OFF信号線を複数の安定化電源装置に対して共通化することが可能となる。すなわち、配線数を少なくすることができるため、回路規模を縮小することが可能となる。
なお、このとき、各安定化電源装置が複数のパルス幅に対応する設定であるとともに、これら対応するパルス幅に応じて出力電圧を変更する構成としても構わない。
例えば、安定化電源装置21が、パルス幅50msとパルス幅75msの2種類の信号に対応する構成であって、パルス幅50msのパルス信号がON/OFF信号線5を通じて与えられると、負荷であるLSI11に対して電圧3.3Vを供給する一方、パルス幅75msのパルス信号がON/OFF信号線5を通じて与えられると、負荷であるLSI11に対して電圧5Vを供給する構成とすることができる。このように、各安定化電源装置21〜25それぞれが、異なる一種類以上のパルス幅のパルス信号に対応して、さらに異なるパルス幅に対して異なる電圧を接続負荷に供給させる構成とすることで、共通のON/OFF信号線で出力電圧の大きさを調整することが可能となる。
このとき、電源部4より供給される電圧より降圧した電圧を負荷に供給する場合には、安定化電源装置がシリーズレギュレータあるいはチョッパレギュレータで構成されるものとし、逆に電源部4より供給される電圧を昇圧して負荷に供給する場合には、スイッチキャパシタ方式、コイル方式などの昇圧チョッパで構成されるものとして構わない。
また、パルス発生部3から発生されるパルス信号によって、複数の安定化電源装置を制御する構成とすることもできる。図4は、パルス発生部3からON/OFF信号線5を介して各安定化電源装置に与えられるパルス信号波形の一例である。
図4に示されるパルス波形は、パルス周期が100msと一定の値であって、パルス幅が30ms、50ms、70msなどの異なる値のパルスで構成される波形である。このとき、安定化電源装置21がパルス幅50msに対応しており、安定化電源装置22がパルス幅30msに対応しており、安定化電源装置23が70msに対応しているものとする。なお、各安定化電源装置21〜25は、ON/OFF信号線5より与えられるパルス波形の周期が100msであることを予め把握しているものとする。これは、例えば安定化電源装置に備えられる設定記憶部33にパルス周期の値が記憶される構成としても構わない。
このような構成のもとで、図4に示されるパルス波形がON/OFF信号線5より与えられると、パルス幅30msのパルス41を確認して、安定化電源装置21は負荷であるLSI11に対して電源を供給する制御を行う。同様に、パルス幅50msのパルス42を確認して安定化電源装置22はモータドライバ12に対して、電源を供給し、パルス幅70msのパルス43を確認して安定化電源装置23はCPU13に対して電源を供給する。
このとき、各安定化電源装置は、それぞれの安定化電源装置に対応した各パルスのパルス幅を認知してから(立ち下がりを関知してから)、予め定められている時間まで電源を供給する構成であるものとして構わない。例えば、安定化電源装置21が、パルス幅30msのパルス41を確認後(パルス41の立ち下がり関知後)、所定時間αの間LSI11に電源を供給し、α経過後、次にパルス幅30msのパルス信号を関知するまでは電源を供給しないものとしても構わない。他の安定化電源装置においても、同様の構成として構わない。
このように構成されるとき、パルス発生部3より発生されるパルス信号を、パルス周期のみを一定にしたまま、パルス幅を変更させてON/OFF信号線より各安定化電源装置に与えることで、一つのパルス信号によって複数の安定化電源装置の制御を行うことができる。なお、パルス周期を一定とすることで、パルス波の立ち上がりは常に一定間隔で起こるため、一定間隔でパルス幅の検知を各安定化電源装置において行えばよい。
さらに、パルス周期を一定とする上記実施例においても、各安定化電源装置が複数のパルス幅に対応する設定であるとともに、これら対応するパルス幅に応じて出力電圧を変更する構成としても構わない。
また、予め定められたパルス幅のパルス信号の次に送られるパルス信号の幅を関知して、このパルス幅が対応する安定化電源装置のみが制御される構成としてもよい。
図5は、パルス発生部3から発生されるパルス信号の波形の一例である。タイミングパルスとしてパルス幅20msのパルス波形が入力された後に制御用のパルス信号が入力される。なお、このタイミングで制御する安定化電源装置がない場合には、制御用パルス信号が入力されない。図5では、タイミングパルス51の次には制御用パルスが入力されていないため、このタイミングで制御される安定化電源装置は存在せず、一方、次のタイミングパルス52の後には、制御用パルス62が、またタイミングパルス53の後には制御用パルス63がそれぞれ与えられる構成となっている。
このとき、上記と同様、パルス幅50msには安定化電源装置21が対応しており、パルス幅30msには安定化電源装置22が対応している構成であるとすると、タイミングパルス52の直後に与えられる制御用パルス62のパルス幅が50msであることを検知して、安定化電源装置21がLSI11に対して所定電圧を供給し、同様にタイミングパルス53の直後に与えられる制御用パルス63のパルス幅が30msであることを検知して、安定化電源装置22がモータドライバ12に対して所定電圧を供給する。
このように構成されることで、タイミングパルスの立ち下がりを関知した後に与えられる制御用パルスのパルス幅を各安定化電源装置が検知して、対応するパルス幅であることを確認したときのみ接続される負荷に対して電源を供給することで、複数の負荷に対する電源制御を共通のON/OFF信号線によって行うことができる。
なお、このとき、各安定化電源装置21〜25が電源供給制御を行うべく設定されるパルス幅は、タイミングパルスのパルス幅とは異なる値とされているものとしてよい。さらに、各安定化電源装置が複数のパルス幅に対応する設定であるとともに、これら対応するパルス幅に応じて出力電圧を変更する構成としても構わない。
また、各パルス幅によって制御対象となる安定化電源装置を決定する上記の実施例の他に、予め定められたパルス幅の信号のパルス数によって制御対象を決定する実施例とすることもできる。
図6は、パルス発生部3から発生されるパルス信号の波形の別の一例である。タイミングパルスとしてパルス幅20msのパルス波形が入力された後、制御用パルスとして1以上のパルス幅10msのパルス信号が入力される。なお、タイミングパルスとタイミングパルスの間に制御用パルスが含まれない場合(すなわちタイミングパルスが連続して与えられる場合)は、当該タイミングで制御を行う安定化電源装置が存在しないことを表しているものとしても構わない。
このようにパルス信号が与えられる場合において、例えば安定化電源装置21が、タイミングパルスとタイミングパルスとの間に制御用パルスが1つ与えられた場合に電源供給制御を行う構成であり、安定化電源装置22が制御用パルスが2つ与えられた場合に電源供給制御を行う構成であるものとすると、タイミングパルス71とタイミングパルス72の間には制御用パルス81が1つ与えられるため、タイミングパルス72を関知した時点で、制御用パルスの数が1つであることを各安定化電源装置21〜25は認識し、安定化電源装置21はLSI11に対して所定の電圧を供給する。同様に、タイミングパルス72とタイミングパルス73との間には制御用パルスが82−1および82−2と2つ与えられる構成であるため、タイミングパルス73を関知した時点で、制御用パルスの数が2つであることを各安定化電源装置21〜25は認識し、安定化電源装置22はモータドライバ12に対して所定の電圧を供給する。
このように構成されるとき、予め設定された制御用パルス数に応じて各安定化電源装置が制御されるため、上述の実施例と同様、パルス発生部3から発生されるパルス信号は共通のON/OFF信号線5を介してそれぞれの安定化電源装置に与えることで、それぞれの安定化電源装置を独自に制御を行うことが可能である。
なお、各安定化電源装置が複数の制御パルス数に対応する設定であるとともに、これら対応する制御パルス数に応じて出力電圧を変更する構成としても構わない。
また、上述の各実施例においては、制御対象を安定化電源装置とし、これらに接続される負荷に対して電源を供給するための制御を行うものとして説明を行ったが、この制御方式を利用する対象は安定化電源装置に限られるものではなく、制御信号によってON/OFF制御が行われる各種制御システムに用いられるものである。
本発明のON/OFF制御方法は、各種電子機器に備えられる安定化電源デバイスなどの制御システムに対して好適に利用され得る。特に、複数のICを組み合わせて構成される電子機器の制御システムに好適であり、例えば携帯電話、液晶TV、PDP、DVDレコーダなどのデジタル家電に代表される電子機器に用いられると好適である。
は、本発明のON/OFF制御方法を用いた電子機器の構成を示すブロック図である。 は、パルス発生部3から発生されるパルス信号の一例を示したものである。 は、安定化電源装置21〜25の構成の一例を示すブロック図である。 は、パルス発生部3から発生されるパルス信号の波形の別の一例である。 は、パルス発生部3から発生されるパルス信号の波形のさらに別の一例である。 は、パルス発生部3から発生されるパルス信号の波形のさらに別の一例である。 は、従来構成のON/OFF制御方法を用いた電子機器の構成を示すブロック図である。
符号の説明
1 電子機器
2 電源部
3 パルス発生部
4 電源信号線
5 ON/OFF信号線
6 GND線
11 LSI
12 モータドライバ
13 CPU
14 メモリ
15 液晶ドライバ
21〜25 安定化電源装置
31 パルス取得部
32 パルス確認部
33 設定記憶部
34 出力電圧設定部

Claims (11)

  1. ON/OFF制御される複数の制御対象と、前記制御対象を制御するための制御信号を生成する制御信号生成部と、前記制御信号生成部が出力する制御信号を各制御対象に入力するための信号線と、を備え、
    前記制御信号生成部から出力される制御信号は、前記信号線を介してすべての制御対象に入力され、
    前記制御対象は、予め制御対象ごとに信号形状が設定されており、前記信号線を介して、当該設定された信号形状の制御信号を取得するとON/OFF制御される構成であることを特徴とする制御システム。
  2. 前記制御対象が、前記信号線から与えられる制御信号を取得する制御信号取得部と、所定の信号形状と制御内容が記憶される設定記憶部と、制御信号取得部で取得された制御信号の信号形状を確認する信号形状確認部と、を備え、
    前記信号取得部によって制御信号を取得すると、前記信号形状確認部が、所得信号の形状と前記設定記憶部で記憶される信号形状との比較を行い、形状が一致した場合には、予め定められた制御内容の制御を行うことを特徴とする請求項1に記載の制御システム。
  3. 前記制御信号生成部から出力される前記制御信号はパルス信号であるとともに、前記制御対象ごとに異なる値のパルス幅が予め設定されており、
    前記制御信号生成部から出力されるパルス信号のパルス幅を変化させることで、前記複数の制御対象から一の制御対象を選択的に制御することを特徴とする請求項1または請求項2に記載の制御システム。
  4. 前記制御信号生成部が、前記制御対象に対応したパルス幅のパルス信号を所定の周期で繰り返し出力することで、前記複数の制御対象から一の制御対象を選択的に制御することを特徴とする請求項3に記載の制御システム。
  5. 前記制御信号生成部が、異なるパルス幅の制御信号を連続的に前記信号線に出力することで、出力される制御信号のパルス幅に対応する前記制御対象を選択的に制御することを特徴とする請求項1または請求項2に記載の制御システム。
  6. 前記制御信号生成部が出力する制御信号の周期が所定の値であり、
    前記制御対象が、与えられる制御信号のパルス幅を一定のタイミングで検知することで当該制御対象に対応する制御信号であるか否かの判断を行うことを特徴とする請求項1または請求項2に記載の制御システム。
  7. 前記制御信号生成部が生成する制御信号が、
    所定のパルス幅のパルス信号であって、一定間隔ごとに繰り返し生成されるタイミングパルス信号と、
    前記タイミングパルス信号とタイミングパルス信号との間に生成されるパルス信号であって、制御対象を選択するための制御用パルス信号と、で構成され、
    前記制御用パルス信号が、前記タイミングパルス信号のパルス幅とは異なる所定のパルス幅のパルス信号であって、タイミングパルス信号とタイミングパルス信号との間に出力される制御用パルス信号のパルス数によって、前記複数の制御対象から一の制御対象を選択的に制御することを特徴とする請求項1または請求項2に記載の制御システム
  8. 前記制御対象が、接続される負荷に対する電源供給の制御を行うための安定化電源装置であって、予め定められた制御信号が入力されると、所定の電圧を接続負荷に供給することを特徴とする請求項1〜請求項7のいずれかに記載の制御システム。
  9. 前記複数の制御対象のうち、少なくとも一つ以上の制御対象に対して複数の信号形状が設定されており、設定される信号形状に応じて、制御対象が行う制御内容が変化することを特徴とする請求項1〜請求項8のいずれかに記載の制御システム。
  10. 前記制御対象が、接続される負荷に対する電源供給の制御を行うための安定化電源装置であって、
    複数の信号形状が設定される安定化電源装置が、設定される信号形状に応じて接続負荷に対して供給する電圧が変化することを特徴とする請求項9に記載の制御システム。
  11. ON/OFF制御される複数の制御対象と、前記制御対象を制御するための制御信号を生成する制御信号生成部と、前記制御信号生成部が出力する制御信号を各制御対象に入力するための信号線と、を備える制御システムで利用される制御方法であって、
    予め制御対象ごとに信号形状が設定されており、
    前記制御対象が、
    前記制御信号生成部から出力される制御信号が前記信号線を介して入力されると、入力された制御信号の形状と予め設定された信号形状との比較を行うとともに、信号形状が一致した場合にのみON/OFF制御を行う制御方法。
JP2005278132A 2005-09-26 2005-09-26 制御方法、制御システム Pending JP2007089043A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005278132A JP2007089043A (ja) 2005-09-26 2005-09-26 制御方法、制御システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005278132A JP2007089043A (ja) 2005-09-26 2005-09-26 制御方法、制御システム

Publications (1)

Publication Number Publication Date
JP2007089043A true JP2007089043A (ja) 2007-04-05

Family

ID=37975549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005278132A Pending JP2007089043A (ja) 2005-09-26 2005-09-26 制御方法、制御システム

Country Status (1)

Country Link
JP (1) JP2007089043A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011103710A (ja) * 2009-11-10 2011-05-26 Nec Access Technica Ltd 電気負荷制御装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63157615A (ja) * 1986-12-19 1988-06-30 日本電気株式会社 分散電源システム
JPS6451839A (en) * 1987-08-24 1989-02-28 Nippon Denso Co Multiplex transmission equipment
JPH0330044A (ja) * 1989-06-28 1991-02-08 Nec Corp 割込制御方法
JPH09204240A (ja) * 1996-01-24 1997-08-05 Fujitsu Ltd 電力供給装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63157615A (ja) * 1986-12-19 1988-06-30 日本電気株式会社 分散電源システム
JPS6451839A (en) * 1987-08-24 1989-02-28 Nippon Denso Co Multiplex transmission equipment
JPH0330044A (ja) * 1989-06-28 1991-02-08 Nec Corp 割込制御方法
JPH09204240A (ja) * 1996-01-24 1997-08-05 Fujitsu Ltd 電力供給装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011103710A (ja) * 2009-11-10 2011-05-26 Nec Access Technica Ltd 電気負荷制御装置

Similar Documents

Publication Publication Date Title
US7049798B2 (en) System and method for communicating with a voltage regulator
US7773104B2 (en) Apparatus for driving a display and gamma voltage generation circuit thereof
WO2002067269B1 (en) Method and system for distributed power generation in multi-chip memory systems
KR20160053124A (ko) 직류-직류 컨버터 및 이를 포함하는 표시 장치
EP1562167A3 (en) Electro-luminescence display
US20210358352A1 (en) Voltage Regulation System, Driving Circuit, Display Device and Voltage Regulation Method
JP2006319316A (ja) 複数の機能を制御するための単一ピン
KR20120073834A (ko) 중간전압 전원공급회로가 내장된 디스플레이 구동회로 및 이를 포함하는 디스플레이 구동시스템
JP2008148473A (ja) 電源回路および電源回路の中間バス電圧設定方法
US20080062111A1 (en) Apparatus for Driving a Display
US7256571B1 (en) Power supply dynamic set point circuit
JP2005084849A (ja) 多出力型電源装置及びこれを用いた携帯機器
JP2006251795A (ja) タイミング信号の出力方法及びタイミングコントローラ
US10312695B2 (en) Power source control device and power source control method
JP2007089043A (ja) 制御方法、制御システム
KR20170065063A (ko) 표시 장치 및 그 구동 방법
JP2006320060A (ja) 電源供給装置
KR102033838B1 (ko) 전압 출력 제어 시스템 및 전압 출력 시스템
JP2007193431A (ja) バス制御装置
JP2010055472A (ja) シリアルバスシステム、ハングアップスレーブ特定方法及びハングアップスレーブ特定プログラム
US10643568B2 (en) Multi-mode low current dual voltage self-regulated LCD pump system
JP2005065438A (ja) 多出力電源装置の起動制御回路
JP2006072597A (ja) データ処理装置及びデータ処理方法
KR19990073944A (ko) 다출력 전원 레귤레이터 회로
JP4518471B2 (ja) レギュレータic

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070822

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20071102

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100323

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100720