JP2007088416A - Conveyance tray for semiconductor wafer and semiconductor wafer conveyance system - Google Patents
Conveyance tray for semiconductor wafer and semiconductor wafer conveyance system Download PDFInfo
- Publication number
- JP2007088416A JP2007088416A JP2006116880A JP2006116880A JP2007088416A JP 2007088416 A JP2007088416 A JP 2007088416A JP 2006116880 A JP2006116880 A JP 2006116880A JP 2006116880 A JP2006116880 A JP 2006116880A JP 2007088416 A JP2007088416 A JP 2007088416A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- region
- transfer tray
- tray
- wafer transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
Description
本発明は、半導体ウェハ用搬送トレイに関し、特に、微小構造体たとえばMEMS(Micro Electro Mechanical Systems)が成型された半導体ウェハを搬送する半導体ウェハ用搬送トレイおよび半導体ウェハ搬送システムに関する。 The present invention relates to a transport tray for semiconductor wafers, and more particularly to a transport tray for semiconductor wafers and a semiconductor wafer transport system for transporting a semiconductor wafer in which a microstructure such as MEMS (Micro Electro Mechanical Systems) is molded.
近年、特に半導体微細加工技術等を用いて、機械・電子・光・化学等の多用な機能を集積化したデバイスであるMEMSが注目されている。これまでに実用化されたMEMS技術としては、たとえば自動車・医療用の各種センサとして、マイクロセンサである加速度センサや圧力センサ、エアーフローセンサ等にMEMSデバイスが搭載されてきている。また、インクジェットプリンタヘッドにこのMEMS技術を採用することによりインクを噴出するノズル数の増加と正確なインクの噴出が可能となり画質の向上と印刷スピードの高速化を図ることが可能となっている。さらには、反射型のプロジェクタにおいて用いられているマイクロミラーアレイ等も一般的なMEMSデバイスとして知られている。 In recent years, MEMS, which is a device in which various functions such as mechanical, electronic, optical, chemical, etc., are integrated, particularly using semiconductor microfabrication technology, has attracted attention. As MEMS technology that has been put into practical use, MEMS devices have been mounted on acceleration sensors, pressure sensors, air flow sensors, and the like, which are microsensors, for example, as various sensors for automobiles and medical use. In addition, by adopting this MEMS technology in the ink jet printer head, it is possible to increase the number of nozzles for ejecting ink and to eject ink accurately, thereby improving the image quality and increasing the printing speed. Furthermore, a micromirror array used in a reflective projector is also known as a general MEMS device.
また、今後MEMS技術を利用したさまざまなセンサやアクチュエータが開発されることにより光通信・モバイル機器への応用、計算機の周辺機器への応用、さらにはバイオ分析や携帯用電源への応用へと展開することが期待されている。技術調査レポート第3号(経済産業省産業技術環境局技術調査室 製造産業局産業機械課 発行 平成15年3月28日)には、MEMSに関する技術の現状と課題という議題で種々のMEMS技術が紹介されている。 In the future, various sensors and actuators using MEMS technology will be developed, which will be applied to optical communication and mobile devices, computer peripherals, bioanalysis and portable power supplies. Is expected to be. In the Technical Survey Report No. 3 (issued by the Industrial Technology Division, Industrial Technology and Environment Bureau, Ministry of Economy, Trade and Industry, published on March 28, 2003), there are various MEMS technologies on the agenda of the state of technology and issues related to MEMS. It has been introduced.
一方で、MEMSデバイスは、微細な構造体であるがゆえにそれを搬送する手段も重要となってくる。特に可動部を有するMEMSデバイスがウェハに成型されている状態においてはパッケージ前であるため可動部等が剥き出しの状態であり、所望のデバイス特性に影響を与えないように搬送の際においても十分に注意する必要がある。
一般的に、半導体ウェハの搬送に際しては、真空吸着により半導体ウェハを吸着して搬送する方式が用いられているが、MEMSデバイスの構造においては当該方式が採用しにくい場合がある。 In general, when a semiconductor wafer is transported, a method of sucking and transporting the semiconductor wafer by vacuum suction is used. However, the method may be difficult to adopt in the structure of the MEMS device.
たとえば、半導体ウェハに成型されたMEMSデバイスにおいて可動部を形成するための貫通領域が設けられている場合、当該貫通領域により真空吸着が不可能となる可能性がある。また、薄膜のメンブレン構造を有するMEMSデバイスにおいては、可動部となるメンブレン構造を真空吸着した場合、真空吸着により可動部となる薄膜のメンブレン構造が吸着されるため吸着力が強い場合には薄膜部分が破壊される可能性がある。 For example, when a through region for forming a movable part is provided in a MEMS device molded on a semiconductor wafer, there is a possibility that vacuum suction cannot be performed by the through region. In addition, in a MEMS device having a thin film membrane structure, when the membrane structure serving as a movable part is vacuum-adsorbed, the thin-film part is formed when the thin film membrane structure serving as the movable part is adsorbed by vacuum adsorption and the adsorption force is strong. May be destroyed.
したがって、特にMEMSデバイスの場合には、真空吸着により半導体ウェハを搬送する際には、半導体ウェハを搬送するための搬送トレイを用いて安定的に搬送することが望ましい。 Therefore, particularly in the case of a MEMS device, when a semiconductor wafer is transferred by vacuum suction, it is desirable to stably transfer the wafer using a transfer tray for transferring the semiconductor wafer.
本発明は上記のような問題を解決するためになされたものであって、MEMSデバイスが成型された半導体ウェハを安定的に搬送可能な半導体ウェハ用搬送トレイおよび半導体ウェハと当該半導体ウェハ用搬送トレイとを備えた半導体ウェハ搬送システムを提供することを目的とする。 The present invention has been made in order to solve the above-described problem, and is capable of stably transporting a semiconductor wafer on which a MEMS device is molded, a semiconductor wafer transport tray, a semiconductor wafer, and the semiconductor wafer transport tray. It is an object to provide a semiconductor wafer transfer system comprising:
本発明に係る半導体ウェハ搬送システムは、半導体ウェハと、半導体ウェハを載せる半導体ウェハ用搬送トレイとを備える。半導体ウェハは、可動部を有する微小構造体が少なくとも1つ成型される中央領域と中央領域を囲むように設けられた微小構造体が成型されない外周領域とをする。半導体ウェハ用搬送トレイは、半導体ウェハの外径に応じて設けられ、半導体ウェハを載せる表面と、半導体ウェハの搬送に際し、真空吸着するための裏面とを有する基底部と、半導体ウェハを載せる表面側に設けられ、半導体ウェハのズレを防止するためのズレ防止機構とを含む。基底部は、半導体ウェハの外周領域に対応して設けられ、半導体ウェハの搬送に際し、基底部とともに半導体ウェハを真空吸着するための貫通部と、半導体ウェハの中央領域に対向する基底部の表面側に設けられ、ザグリ加工により半導体ウェハの微小構造体の可動部に対向して凹型に形成される所定の深さのザグリ領域とを有する。 A semiconductor wafer transfer system according to the present invention includes a semiconductor wafer and a transfer tray for a semiconductor wafer on which the semiconductor wafer is placed. The semiconductor wafer has a central region where at least one microstructure having a movable part is molded and an outer peripheral region where a microstructure provided so as to surround the central region is not molded. The semiconductor wafer transfer tray is provided according to the outer diameter of the semiconductor wafer, and has a front surface on which the semiconductor wafer is placed, a base portion having a back surface for vacuum suction when the semiconductor wafer is transferred, and a front surface side on which the semiconductor wafer is placed. And a misalignment prevention mechanism for preventing misalignment of the semiconductor wafer. The base portion is provided corresponding to the outer peripheral region of the semiconductor wafer, and when the semiconductor wafer is transported, a through portion for vacuum-sucking the semiconductor wafer together with the base portion, and a surface side of the base portion facing the central region of the semiconductor wafer And a counterbore region having a predetermined depth formed in a concave shape facing the movable portion of the microstructure of the semiconductor wafer by counterbore processing.
好ましくは、半導体ウェハは、穴部を有する。基底部の表面側に設けられ、ズレ防止機構を構成する穴部に嵌合する保持突起部をさらに有する。 Preferably, the semiconductor wafer has a hole. It further has a holding projection that is provided on the surface side of the base and fits into a hole that constitutes the misalignment prevention mechanism.
特に、穴部は、外周領域に設けられる。
特に、半導体ウェハは、複数の穴部を有する。基底部は、複数の穴部にそれぞれ対応して設けられる複数の保持突起部をさらに有する。
In particular, the hole is provided in the outer peripheral region.
In particular, the semiconductor wafer has a plurality of holes. The base further includes a plurality of holding projections provided corresponding to the plurality of holes, respectively.
特に、穴部および保持突起部の形状断面は、多角形状に形成される。
特に半導体ウェハは、可動部を有する微小構造体の可動領域となる貫通領域を有し、半導体ウェハの穴部は、貫通領域とともに一括して成型される。
In particular, the shape cross sections of the hole and the holding projection are formed in a polygonal shape.
In particular, a semiconductor wafer has a through region that becomes a movable region of a microstructure having a movable portion, and the hole of the semiconductor wafer is molded together with the through region.
好ましくは、基底部の大きさは、半導体ウェハよりも小さく、微小構造体が成型される中央領域よりも大きくなるように設計される。 Preferably, the base portion is designed to be smaller than the semiconductor wafer and larger than the central region where the microstructure is molded.
好ましくは、半導体ウェハ用搬送トレイは、真空吸着を実行するための真空吸着ガイドの形状に沿って真空吸着される。基底部の裏面側に設けられ、真空吸着ガイドと貫通部との間の経路を形成するためのガイド貫通部をさらに有する。 Preferably, the semiconductor wafer transfer tray is vacuum-sucked along the shape of a vacuum suction guide for performing vacuum suction. A guide penetrating portion is further provided on the back side of the base portion and forms a path between the vacuum suction guide and the penetrating portion.
好ましくは、基底部と連結され、半導体ウェハを載せる面に半導体ウェハの外周端部の少なくとも一部領域に沿って設けられたズレ防止機構を構成する外壁部をさらに備える。 Preferably, the apparatus further includes an outer wall portion that is connected to the base portion and constitutes a displacement prevention mechanism provided along the at least a partial region of the outer peripheral end portion of the semiconductor wafer on the surface on which the semiconductor wafer is placed.
特に、半導体ウェハは、オリエンテーションフラットまたはノッチ領域を有する。外壁部は、半導体ウェハのオリエンテーションフラットまたはノッチ領域の外周端部の少なくとも一部に対応して設けられる。 In particular, the semiconductor wafer has an orientation flat or notch region. The outer wall portion is provided corresponding to at least a part of the orientation flat of the semiconductor wafer or the outer peripheral end portion of the notch region.
本発明に係る半導体ウェハ用搬送トレイは、可動部を有する微小構造体が少なくとも1つ成型される半導体ウェハを載せる半導体ウェハ用搬送トレイであって、半導体ウェハは、半導体ウェハ用搬送トレイとの間に設けられるガラス基板と接合されるとともに、ガラス基板を介して搬送される。半導体ウェハ用搬送トレイは、多孔質層がガラス基板を介する半導体ウェハを載せる表面側に設けられ、搬送に際し裏面側が真空吸着される基底部を備える。基底部は、多孔質層に達する貫通孔を有する。半導体ウェハは、多孔質層を介して基底部とともに真空吸着される。多孔質層は、ナノ結晶シリコンである。 A transport tray for a semiconductor wafer according to the present invention is a transport tray for a semiconductor wafer on which a semiconductor wafer on which at least one microstructure having a movable portion is formed is placed. In addition to being bonded to a glass substrate provided on the substrate, the substrate is conveyed through the glass substrate. The transport tray for semiconductor wafer is provided with a base portion on which a porous layer is provided on the front surface on which a semiconductor wafer is placed via a glass substrate, and the back surface is vacuum-sucked during transport. The base has a through hole that reaches the porous layer. The semiconductor wafer is vacuum-adsorbed together with the base through the porous layer. The porous layer is nanocrystalline silicon.
好ましくは、半導体ウェハ用搬送トレイは、半導体ウェハのズレを防止するズレ防止機構が前記半導体ウェハを載せる表面側に設けられている。 Preferably, the semiconductor wafer transfer tray is provided with a shift preventing mechanism for preventing the shift of the semiconductor wafer on the surface side on which the semiconductor wafer is placed.
好ましくは、半導体ウェハおよびガラス基板は、穴部を有し、基底部は、ズレ防止機構を構成する穴部に嵌合する保持突起部を有する。 Preferably, the semiconductor wafer and the glass substrate have a hole portion, and the base portion has a holding projection portion that fits into the hole portion constituting the deviation prevention mechanism.
特に、半導体ウェハおよびガラス基板は、複数の穴部を有する。基底部は、複数の穴部にそれぞれ対応して設けられる複数の保持突起部を有する。 In particular, the semiconductor wafer and the glass substrate have a plurality of holes. The base has a plurality of holding projections provided corresponding to the plurality of holes, respectively.
特に、穴部および保持突起部の形状断面は、多角形状に形成される。
好ましくは、基底部と連結され、ガラス基板を介して半導体ウェハを載せる面に半導体ウェハおよびガラス基板の外周端部の少なくとも一部領域に沿って設けられたズレ防止機構を構成する外壁部をさらに備える。
In particular, the shape cross sections of the hole and the holding projection are formed in a polygonal shape.
Preferably, an outer wall portion that is connected to the base portion and that constitutes a displacement prevention mechanism provided along at least a partial region of the outer peripheral end portion of the semiconductor wafer and the glass substrate on a surface on which the semiconductor wafer is placed via the glass substrate is further provided. Prepare.
特に、半導体ウェハおよびガラス基板は、オリエンテーションフラットまたはノッチ領域を有する。外壁部は、半導体ウェハのオリエンテーションフラットまたはノッチ領域の外周端部の少なくとも一部に対応して設けられる。 In particular, semiconductor wafers and glass substrates have an orientation flat or notch region. The outer wall portion is provided corresponding to at least a part of the orientation flat of the semiconductor wafer or the outer peripheral end portion of the notch region.
本発明に係る半導体ウェハ用搬送トレイおよび半導体ウェハ搬送システムは、半導体ウェハのズレを防止するためのズレ防止機構が半導体ウェハを載せる表面側に設けられ、搬送に際し裏面側が真空吸着される基底部を備え、基底部は貫通領域を有するため半導体ウェハのズレを防止しつつ安定的に搬送することが可能となる。 In the semiconductor wafer transfer tray and the semiconductor wafer transfer system according to the present invention, the shift prevention mechanism for preventing the shift of the semiconductor wafer is provided on the front surface side on which the semiconductor wafer is placed, and the base portion on which the back side is vacuum-sucked during transfer is provided. In addition, since the base portion has a penetrating region, the semiconductor wafer can be stably conveyed while preventing the deviation of the semiconductor wafer.
また、本発明に係る半導体ウェハ用搬送トレイは、半導体ウェハと接合されたガラス基板について多孔質層を介して真空吸着する。当該構成により、半導体ウェハに貫通領域がある場合においても半導体ウェハのズレを防止しつつ安定的に吸着することが可能となる。 Moreover, the transport tray for a semiconductor wafer according to the present invention vacuum-sucks the glass substrate bonded to the semiconductor wafer via the porous layer. With this configuration, even when the semiconductor wafer has a through region, the semiconductor wafer can be stably adsorbed while preventing the semiconductor wafer from shifting.
以下、この発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付しその説明は繰返さない。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In the drawings, the same or corresponding parts are denoted by the same reference numerals and description thereof will not be repeated.
(実施の形態1を説明するための関連技術)
図1は、本発明の検査装置30を説明する図である。
(Related technology for explaining the first embodiment)
FIG. 1 is a diagram illustrating an
図1を参照して、本発明の検査装置30は、被検査体である半導体ウェハ(以下、単にウェハとも称する)を搬送する搬送アーム32を有するロータ部33と、検査部36と、ウェハ保持機構35とで主要部が構成されている。この場合、ロータ部33に配設された搬送アーム32は、水平方向に回転可能でかつ垂直方向に移動可能な多関節のリンク機構によって形成されており、複数枚のウェハを収容するカセット(図示せず)内から取出したウェハを後述する半導体ウェハ用搬送トレイとともにウェハ保持機構35に搬送するとともに、検査部36において検査されたウェハをカセットに再び搬入するように構成されている。
Referring to FIG. 1, an
搬送アーム32によってカセットから取出されたウェハは、後述する半導体ウェハ用搬送トレイ(以下、単にトレイとも称する)に載置されてトレイとともにウェハ保持機構35のチャック34へ搬送される。ウェハ保持機構35は、この状態を維持して検査部36に搬送する。そして、検査部36において、アライメント装置37の位置検出カメラ38等によって搬送されたウェハの位置を検出する。この検出された位置情報に基づいてアライメントが実行され、後述するプローブ針をウェハに成型されたデバイスの所望のテストパッドと接触させるための位置調整等が行なわれる。
The wafer taken out from the cassette by the
図2は、検査部36を説明する概略構成図である。
図2を参照して、プローブ針51が装着されたプローブカード50は、テストヘッド55と接続されている。
FIG. 2 is a schematic configuration diagram illustrating the
Referring to FIG. 2,
テストヘッド55は、ウェハに印加する検査用電源や電極パッドのパターン出力部や電極バッドの出力を測定部に取り込むための入力部等の電気機器(図示せず)を搭載した自立する柱状体にて形成されている。
The
ウェハ保持機構35は、可撓性の管路17を介してチャック34と接続された吸着手段である真空ポンプ18を含む。
The
この真空ポンプ18によりウェハおよび半導体ウェハ用搬送トレイはチャック34により真空吸着されて状態が維持されて検査されることになる。
The
図3は、本発明の実施の形態1を説明する上で関連する半導体ウェハ用搬送トレイを説明する図である。 FIG. 3 is a diagram illustrating a semiconductor wafer transport tray related to the description of the first embodiment of the present invention.
図3(a)は、本発明の実施の形態1を説明する上で関連する半導体ウェハ用搬送トレイ2を上部から見た図である。
FIG. 3A is a view of the semiconductor
図3(a)を参照して、ウェハ1を覆うようにして半導体ウェハ用搬送トレイ2はそのウェハの外径に応じて設けられ半導体ウェハを保持することが可能な形状に形成されている。本例においては、一例としてウェハの外径に対応してそれよりも大きな外径となるウェハと同様の円板状の形状で半導体ウェハ用搬送トレイ2が形成されている。
Referring to FIG. 3A, the semiconductor
図3(b)は、本発明の実施の形態1を説明する上で関連する半導体ウェハ用搬送トレイ2を切断した場合の横から見た断面図である。
FIG. 3B is a cross-sectional view seen from the side when the semiconductor
図3(b)に示されるようにウェハが載置される円板状の形状の基底部2cと、基底部2cと連結され、半導体ウェハを固定する目的で凹部形状となるように形成された外壁部2bとが設けられている。この外壁部2bの内周面は半導体ウェハの形状に沿って設けられており、半導体ウェハを載置した際に保持されるように設計されているものとする。なお、基底部2cは、半導体ウェハの外径に応じて設けられ半導体ウェハを載せる表面と、搬送に際し真空吸着するための裏面とを有する。
As shown in FIG. 3B, a disk-shaped
なお、この半導体ウェハ用搬送トレイは、クオーツ(水晶)やポリイミド樹脂、PEEK、セラゾール等のエンジニアリングプラスチック、セラミック(例えば、アルミナ(Al2O3)、チッカアルミニウム(AlN)、酸化ジルコニウム(ZrO2)、酸化亜鉛(ZnO)、及びボロンナイトライド(BN,PBN))、石英、シリコン、アルミニウム、ステンレススチール等を用いることが可能である。特にシリコン、アルミニウムあるいはステンレススチールにおいては、熱伝導率が比較的高いため検査の際にシリコン、アルミニウムあるいはステンレススチールを介して半導体ウェハに与える影響を抑制して精度の高い検査を実行することが可能である。 In addition, this semiconductor wafer transfer tray is made of quartz (crystal), polyimide resin, PEEK, cerazole or other engineering plastic, ceramic (for example, alumina (Al 2 O 3 ), ticker aluminum (AlN), zirconium oxide (ZrO 2 ). Zinc oxide (ZnO) and boron nitride (BN, PBN)), quartz, silicon, aluminum, stainless steel, and the like can be used. In particular, silicon, aluminum, or stainless steel has a relatively high thermal conductivity, so it is possible to perform high-precision inspection while suppressing the influence on the semiconductor wafer via silicon, aluminum, or stainless steel during inspection. It is.
図4は、搬送アーム32によりウェハ保持機構35に搬送される場合を説明する図である。
FIG. 4 is a diagram for explaining a case where the wafer is transferred to the
図4(a)は、図3で説明したウェハおよびウェハを載置したトレイが搬送アーム32に載置されている場合が示されている。
FIG. 4A shows a case where the wafer described in FIG. 3 and the tray on which the wafer is placed are placed on the
図4(b)は、搬送アーム32に載置されている状態を上から見た図である。
図4(b)に示されるようにY字形上に形成されたアーム32aおよび32bの上にトレイ2が載置されている。
FIG. 4B is a view of the state of being placed on the
As shown in FIG. 4B, the
本例においては、一例としてこの搬送アーム32への載置の際に、トレイ2にウェハ1が載置される場合について説明する。
In this example, a case where the
たとえば、図示しない半導体ウェハ用搬送トレイを格納しているカセット(図示せず)から図示しない別の搬送アームを用いて当該半導体ウェハ用搬送トレイ2が取出されてまずこのアーム32aおよび32bに載置される。
For example, the semiconductor
そして、複数枚のウェハを収容するカセット(図示せず)内から取出したウェハが別の搬送アームを用いてトレイ2に収まるようにアライメント装置等を用いてアライメント調整を実行した後トレイ2に載置されるものとする。なお、アライメント装置としてはカメラ画像を用いて画像処理によりアライメント調整を実行する方式や、レーザを用いてアライメント調整を実行する方式等種々あるが、一般的な技術であるためその詳細な説明は繰り返さない。
Then, alignment adjustment is performed using an alignment device or the like so that wafers taken out from a cassette (not shown) containing a plurality of wafers can be accommodated in the
そして、ウェハ1がトレイ2に載置された状態で上述したようにウェハ保持機構35のチャック34に搬送される。
Then, the
図5は、ウェハ保持機構35の一部を説明する図である。
図5に示されるように、Y方向に沿って配設されるY方向案内レール43に摺動自在に案内されるYステージと、このYステージに設けられたY方向と直交する方向すなわちX方向に沿って設けられたX方向案内レール42に摺動自在に案内されるXステージと、このXステージに対して昇降(Z方向)および回転可能に装着されるチャック34とで構成されている。この場合、後述するがチャック34は、吸引用小孔を有する中空状に形成されており、チャック34の中空部に可撓性の管路17を介して吸着手段である真空ポンプ18が接続されている。
FIG. 5 is a diagram for explaining a part of the
As shown in FIG. 5, a Y stage slidably guided by a Y
図6は、真空ポンプ18によってトレイ2が吸着される場合を説明する図である。
図6を参照して、チャック34は、複数の吸引用小孔3を有しており、その上にトレイ2が載置される。そして、真空ポンプ18を作動させることによってチャック34の中空部内が負圧となってトレイ2を吸引保持することができる。トレイ2は、ウェハ1を保持しているため安定的にこの状態で吸着することが可能となる。
FIG. 6 is a diagram illustrating a case where the
Referring to FIG. 6, the
ここで、一例としてウェハ1に成型されたMEMSデバイスである3軸加速度センサについて説明する。
Here, a triaxial acceleration sensor, which is a MEMS device molded on the
図7は、3軸加速度センサのデバイス上面から見た図である。
図7に示されるように、ウェハ1に形成されるチップTPには、複数のパッドPDがその周辺に配置されている。そして、電気信号をパッドに対して伝達あるいはパッドから伝達するために金属配線が設けられている。そして、中央部には、クローバ型を形成する4つの重錐体ARが配置されている。
FIG. 7 is a view of the triaxial acceleration sensor as viewed from the top surface of the device.
As shown in FIG. 7, the chip TP formed on the
図8は、3軸加速度センサの概略図である。
図8を参照して、この3軸加速度センサはピエゾ抵抗型であり検出素子であるピエゾ抵抗素子が拡散抵抗として設けられている。このピエゾ抵抗型の加速度センサは、安価なICプロセスを利用することができるとともに、検出素子である抵抗素子を小さく形成しても感度低下がないため、小型化・低コスト化に有利である。
FIG. 8 is a schematic diagram of a three-axis acceleration sensor.
Referring to FIG. 8, this three-axis acceleration sensor is of a piezoresistive type, and a piezoresistive element as a detection element is provided as a diffused resistor. This piezoresistive acceleration sensor can use an inexpensive IC process and is advantageous in downsizing and cost reduction because the sensitivity does not decrease even if the resistance element as a detection element is formed small.
具体的な構成としては、中央の重錐体ARは4本のビームBMで支持した構造となっている。ビームBMはX,Yの2軸方向で互いに直交するように形成されており、1軸当りに4つのピエゾ抵抗素子を備えている。Z軸方向検出用の4つのピエゾ抵抗素子は、X軸方向検出用ピエゾ抵抗素子の横に配置されている。重錐体ARの上面形状はクローバ型を形成し、中央部でビームBMと連結されている。このクローバ型構造を採用することにより、重錐体ARを大きくすると同時にビーム長も長くすることができるため小型であっても高感度な加速度センサを実現することが可能である。なお、重錘体ARの周辺部は貫通領域となっており、ビームBMの下側領域は空洞領域となっている。当該貫通領域および空洞領域により重錘体ARおよびビームBMは可動可能な状態となっている。すなわち、当該貫通領域および空洞領域の一部は、重錘体ARおよびビームBMの可動領域となっている。 As a specific configuration, the central heavy cone AR is supported by four beams BM. The beam BM is formed so as to be orthogonal to each other in the X-axis and Y-axis directions, and includes four piezoresistive elements per axis. Four piezoresistive elements for detecting the Z-axis direction are arranged beside the piezoresistive elements for detecting the X-axis direction. The top surface shape of the heavy cone AR forms a crowbar shape and is connected to the beam BM at the center. By adopting this crowbar type structure, the heavy cone AR can be enlarged and the beam length can be increased at the same time, so that a highly sensitive acceleration sensor can be realized even if it is small. In addition, the peripheral part of the weight body AR is a through region, and the lower region of the beam BM is a hollow region. The weight body AR and the beam BM are movable by the through region and the cavity region. That is, a part of the penetration region and the cavity region is a movable region of the weight body AR and the beam BM.
なお、この重錘体ARの高さh2は、ビームBMと連結される重錘体の支持構造(半導体基板)の高さh1よりも低く設計されているものとする。 It is assumed that the height h2 of the weight body AR is designed to be lower than the height h1 of the support structure (semiconductor substrate) for the weight body connected to the beam BM.
このピエゾ抵抗型の3軸加速度センサの動作原理は、重錐体が加速度(慣性力)を受けると、ビームBMが変形し、その表面に形成されたピエゾ抵抗素子の抵抗値の変化により加速度を検出するメカニズムである。そしてこのセンサ出力は、3軸それぞれ独立に組込まれた後述するホイートストンブリッジの出力から取り出す構成に設定されている。 The principle of operation of this piezoresistive three-axis acceleration sensor is that when the heavy cone receives acceleration (inertial force), the beam BM is deformed and acceleration is caused by a change in the resistance value of the piezoresistive element formed on the surface. It is a mechanism to detect. And this sensor output is set to the structure taken out from the output of the Wheatstone bridge mentioned later incorporated in each 3 axis | shaft independently.
図9は、各軸方向の加速度を受けた場合の重錐体とビームの変形を説明する概念図である。 FIG. 9 is a conceptual diagram for explaining the deformation of the heavy cone and the beam when the acceleration in each axial direction is received.
図9に示されるようにピエゾ抵抗素子は、加えられた歪みによってその抵抗値が変化する性質(ピエゾ抵抗効果)を持っており、引張歪みの場合は抵抗値が増加し、圧縮歪みの場合は抵抗値が減少する。本例においては、X軸方向検出用ピエゾ抵抗素子Rx1〜Rx4、Y軸方向検出用ピエゾ抵抗素子Ry1〜Ry4およびZ軸方向検出用ピエゾ抵抗素子Rz1〜Rz4が一例として示されている。 As shown in FIG. 9, the piezoresistive element has a property (piezoresistive effect) in which its resistance value changes according to applied strain. In the case of tensile strain, the resistance value increases, and in the case of compressive strain, The resistance value decreases. In this example, X-axis direction detecting piezoresistive elements Rx1 to Rx4, Y-axis direction detecting piezoresistive elements Ry1 to Ry4, and Z-axis direction detecting piezoresistive elements Rz1 to Rz4 are shown as examples.
図10は、各軸に対して設けられるホイートストンブリッジの回路構成図である。
図10(a)は、X(Y)軸におけるホイートストンブリッジの回路構成図である。X軸およびY軸の出力電圧としてはそれぞれVxoutおよびVyoutとする。
FIG. 10 is a circuit configuration diagram of a Wheatstone bridge provided for each axis.
FIG. 10A is a circuit configuration diagram of the Wheatstone bridge in the X (Y) axis. The output voltages of the X axis and the Y axis are Vxout and Vyout, respectively.
図10(b)は、Z軸におけるホイートストンブリッジの回路構成図である。Z軸の出力電圧としてはVzoutとする。 FIG. 10B is a circuit configuration diagram of the Wheatstone bridge in the Z axis. The output voltage of the Z axis is Vzout.
上述したように加えられた歪みによって各軸4つのピエゾ抵抗素子の抵抗値は変化し、この変化に基づいて各ピエゾ抵抗素子は例えばX軸Y軸においては、ホイートストンブリッジで形成される回路の出力各軸の加速度成分が独立に分離された出力電圧として検出される。なお、上記の回路が構成されるように図7で示されるような上述した金属配線等が連結され、所定のパッドから各軸に対する出力電圧が検出されるように構成されている。 As described above, the resistance values of the four piezoresistive elements on each axis change due to the applied strain. Based on this change, each piezoresistive element outputs, for example, an output of a circuit formed by a Wheatstone bridge on the X axis and Y axis. The acceleration component of each axis is detected as an independently separated output voltage. Note that the above-described metal wiring as shown in FIG. 7 is connected so as to configure the above circuit, and the output voltage for each axis is detected from a predetermined pad.
また、この3軸加速度センサは、加速度のDC成分も検出することができるため重力加速度を検出する傾斜角センサとしても用いることが可能である。 In addition, since this triaxial acceleration sensor can detect the DC component of acceleration, it can also be used as an inclination angle sensor for detecting gravitational acceleration.
本実施の形態の構成においては、ウェハ保持機構35において、真空吸着する際、トレイをチャック34の吸引用小孔により吸着して搬送する。すなわち上述した加速度センサが形成されるウェハにおいては、図8で説明したように貫通領域が設けられているため真空ポンプ18による真空吸着によりウェハを直接搬送することはできない。
In the configuration of the present embodiment, when vacuum suction is performed in the
しかしながら、半導体ウェハを載置した本発明の実施の形態1を説明する上で関連するトレイ2を用いて、トレイ2をチャック34の吸引用小孔を用いて吸着することによりトレイ2においては貫通部を有しないため、真空吸着が可能となり特別な装置を必要とすることなくウェハ1を安定的に吸着し、例えば上記の検査部において所望の検査を簡易に実行することが可能となる。なお、本例においては、検査装置30の検査部36に半導体ウェハをチャッキングして搬送する場合について説明したが、特に検査装置に限られず、例えば他の装置に半導体ウェハを真空吸着によりチャッキングして搬送する場合に、本発明の実施の形態1に従う半導体ウェハ用搬送トレイを用いて簡易かつ安定的にチャッキングして搬送することが可能である。
However, in the description of the first embodiment of the present invention on which the semiconductor wafer is placed, the
(実施の形態1)
図11は、本発明の実施の形態1に従う半導体ウェハ用搬送トレイ2#を説明する図である。
(Embodiment 1)
FIG. 11 is a diagram illustrating a semiconductor
図11を参照して、半導体ウェハ用搬送トレイ2#は、半導体ウェハ用搬送トレイ2と比較して、所定領域に貫通部が設けられる点が異なる。その他の点は同様であるのでその詳細な説明は繰り返さない。
Referring to FIG. 11, semiconductor
図12は、一般的な半導体ウェハ1に成型される複数のチップTPを説明する図である。
FIG. 12 is a diagram for explaining a plurality of chips TP molded on a
図12を参照して、ここでは、例えば3軸加速度センサのMEMSデバイスが複数個チップ状に形成された場合が示されている。ウェハ1には、可動部を有する微小構造体のMEMSデバイスが形成される形成領域と、何も形成されないあるいは半導体デバイスの検査用のいわゆるTEG(Test Element Group)パターンが設けられる周辺領域とを有する構成が一般的である。ここでは、ウェハ1の外周領域を除く中央領域にMEMSデバイスのチップTPが複数個設けられた場合が示されている。ウェハ1の外周領域は、MEMSデバイスの特性ばらつきの影響が大きいため周辺領域として用いられる場合が多い。したがって、このような場合、すなわちウェハの外周領域にはMEMSデバイスを成型する場合における貫通領域は設けられていないことになる。したがって、ウェハのある所定領域には、予め貫通領域がないことが判明している場合には、そのウェハの当該所定領域を直接真空吸着により吸引することは可能である。
Referring to FIG. 12, here, for example, a case where a plurality of MEMS devices of a triaxial acceleration sensor are formed in a chip shape is shown. The
本発明の実施の形態1においては、たとえば貫通領域が設けられていないウェハの所定領域部分に対応して半導体ウェハ用搬送トレイ2#に貫通部4を設ける。
In the first embodiment of the present invention, for example, a through
これに伴い、真空ポンプ18は、吸引用小孔3および貫通部4を介して半導体ウェハ1を直接真空吸着することが可能である。
Accordingly, the
したがって、上記の実施の形態1を説明する上で関連するトレイ2は、トレイ2のみ真空吸着する構成であったが、本例は、ウェハ1も真空吸着する構成であるためより固定される。それゆえ、より安定した状態で吸着することが可能となる。
Therefore, the
なお、ここでは、一例としてウェハの外周領域に貫通領域がないことが判明している場合に外周領域に貫通部を設けて半導体ウェハを直接真空吸着する場合について説明したがこれに限られず、他の所定領域(形成領域を含む)に貫通領域がないことが判明しているような場合には、当該他の所定領域部分に貫通部を設けて上記と同様の方式にしたがって、半導体ウェハを直接真空吸着するようにすることも当然に可能である。 Note that, here, as an example, a case has been described in which it is found that there is no penetration region in the outer peripheral region of the wafer, and the semiconductor wafer is directly vacuum-sucked by providing a penetration portion in the outer peripheral region. In the case where it is known that there is no through region in the predetermined region (including the formation region), a through part is provided in the other predetermined region portion, and the semiconductor wafer is directly attached according to the same method as described above. Of course, vacuum adsorption is also possible.
(実施の形態1の変形例1)
図13は、本発明の実施の形態1の変形例1に従う半導体ウェハ用搬送トレイ2#aを説明する図である。ここでは、貫通領域がないことが判明している所定領域に対応する位置に半導体ウェハ用搬送トレイ2#aに貫通部4を設けた場合に吸引用小孔3の位置と対応していない場合の例が挙げられている。このような場合には、トレイ2#aの裏面側において、吸引用小孔3の位置と貫通部4との間の経路を形成するために半導体ウェハ用搬送トレイ2にガイド貫通部5を形成するように成型することも可能である。
(
FIG. 13 is a diagram illustrating a semiconductor
(実施の形態1の変形例2)
上記の実施の形態1においては、ウェハの外径に対応してそれよりも大きな外径となるウェハと同様の円板状の形状の半導体ウェハ用搬送トレイを形成する場合について説明した。具体的には、ウェハが載置される円板状の形状の基底部2cと、内周面について半導体ウェハの形状に沿って設けられた外壁部2bとで構成されるトレイについて説明したが、本実施の形態1の変形例2においては、他の形状のトレイについて説明する。
(
In the first embodiment described above, the case where the semiconductor wafer transfer tray having the same disk shape as the wafer having an outer diameter larger than that corresponding to the outer diameter of the wafer has been described. Specifically, a tray configured with a disk-shaped
図14は、本発明の実施の形態1の変形例2に従う半導体ウェハ用搬送トレイを説明する図である。 FIG. 14 is a diagram illustrating a semiconductor wafer transfer tray according to the second modification of the first embodiment of the present invention.
図14(a)は、本発明の実施の形態1の変形例2に従う半導体ウェハ用搬送トレイの一例図である。本発明の実施の形態1の変形例2に従う半導体ウェハ用搬送トレイ20を上部から見た図である。
FIG. 14A is an example of a semiconductor wafer transfer tray according to the second modification of the first embodiment of the present invention. It is the figure which looked at the
図14(a)に示されるように、半導体ウェハ用搬送トレイ20は、ウェハが載置される基底部20aと、半導体ウェハ1の外周端部の少なくとも一部領域に沿って設けられた外壁部20bとで構成される。ここでは、外壁部20bは、図3の外壁部2bと比較して、半導体ウェハ1の外周端部の全領域に対応してウェハの外周面に沿って外壁部2bを設けた構成ではなく、外周端部の一部領域に対応してウェハの外周面に沿って設けられた構成である。なお、ここでは、2つの外壁部20bが設けられ、基底部20aを介して互いに相対するように設けられ、これにウェハを保持することが可能な形状に形成されている。なお、ここでは、基底部20aは、半導体ウェハの外径に応じて設けられ、ウェハ全面を載置可能な円板状の形状に形成されているものとする。
As shown in FIG. 14A, the semiconductor
図14(b)は、本発明の実施の形態1の変形例2に従う別の半導体ウェハ用搬送トレイの一例図である。本発明の実施の形態1の変形例2に従う別の半導体ウェハ用搬送トレイ20#を上部から見た図である。
FIG. 14B is an example of another semiconductor wafer transport tray according to the second modification of the first embodiment of the present invention. It is the figure which looked at another
図14(b)に示されるように、半導体ウェハ用搬送トレイ20#は、ウェハが載置される基底部20aと、半導体ウェハ1の外周端部の少なくとも一部領域に沿って設けられた外壁部20cとで構成される。ここでは、外壁部20cは、図14(a)の外壁部20bと比較して、2つの互いに相対する外壁部を設けた構成ではなく、4つの外壁部20cでウェハの外周端部を囲むように設けた構成であり、これにウェハを保持することが可能な形状に形成されている。なお、ここでは、4つの外壁部20cが示されているがこれに限られず、外周端部の少なくとも1部領域に沿って複数個の外壁部でウェハの外周端部を囲むようにして設けることも可能である。
As shown in FIG. 14B, the semiconductor
なお、半導体ウェハ用搬送トレイの重量が重ければ重いほど搬送アーム等のたわみの原因となり搬送精度が悪化する可能性があるが、当該構成のようにウェハを保持するために外壁部を一部に限定することにより半導体ウェハ用搬送トレイの軽量化を図ることができ、搬送精度を向上させることができる。一方、軽量化を図るための様々な工夫が考えられるが、加工手順の増加およびコストの増加等を鑑みて半導体ウェハ用搬送トレイの形状を設計することが可能である。 Note that the heavier the semiconductor wafer transfer tray, the more likely it is that the transfer arm will bend and the transfer accuracy will deteriorate, but the outer wall will be partly used to hold the wafer as in this configuration. By limiting the weight, it is possible to reduce the weight of the transport tray for semiconductor wafers and improve the transport accuracy. On the other hand, various ideas for reducing the weight can be considered, but it is possible to design the shape of the transport tray for the semiconductor wafer in view of an increase in processing procedures and an increase in cost.
(実施の形態1の変形例3)
上記の実施の形態1においては、ウェハの形状が円形状である場合について説明したがこれに限られず、いわゆるオリエンテーションフラット(単にオリフラとも称する)またはノッチ型のウェハも存在する。なお、ノッチ型のウェハの場合には、ウェハの一部がV字形等の切断(切り欠き)領域(ノッチ領域)が設けられている。
(
In the first embodiment, the case where the wafer has a circular shape has been described. However, the present invention is not limited to this, and there is a so-called orientation flat (also simply referred to as an orientation flat) or notch type wafer. In the case of a notch type wafer, a part of the wafer is provided with a V-shaped cut (notch) region (notch region).
図15は、オリフラ型のウェハに対応する半導体ウェハ用搬送トレイを説明する図である。 FIG. 15 is a diagram illustrating a semiconductor wafer transfer tray corresponding to an orientation flat type wafer.
図15(a)には、半導体ウェハ1#の外周端部の全領域に対応してウェハの外周面に沿って外壁部が設けられ、これにウェハを保持することが可能なように半導体ウェハ用搬送トレイ21が形成されている。
In FIG. 15A, an outer wall portion is provided along the outer peripheral surface of the wafer corresponding to the entire region of the outer peripheral end portion of the
図15(b)に示される半導体ウェハ用搬送トレイ21aは、半導体ウェハ1#の外周端部の全領域ではなく一部領域に対応してウェハの外周面に沿って外壁部が設けられている。また、オリエンテーションフラット型のウェハの特徴である切断領域(オリエンテーションフラット領域)の一部に対応してさらに外壁部21bが設けられている。なお、ノッチ型のウェハについても同様に適用可能である。
The semiconductor
この外壁部21bは、ウェハの中心点から外壁部21bの内周部までの長さがウェハの外周端部の半径長さの最大値よりも短くなるように形成されるため外壁部に囲まれた領域内におけるウェハの回転も防止することができる。
The
(実施の形態1の変形例4)
本実施の形態1の変形例4においては、真空吸着により半導体ウェハ用搬送トレイをより安定的に保持する方式について説明する。
(
In the fourth modification of the first embodiment, a method for holding the semiconductor wafer transfer tray more stably by vacuum suction will be described.
図16は、本発明の実施の形態1の変形例4に従うオリフラ型のウェハに対応する半導体ウェハ用搬送トレイ21#を説明する図である。なお、ここでは、一例として図15(a)で説明したオリフラ型のウェハに対応する半導体ウェハ用搬送トレイについて説明しているが、これに限られず、例えば通常の円形状のウェハに対応するトレイにおいても同様に適用可能である。
FIG. 16 is a diagram illustrating a semiconductor
図16(a)を参照して、半導体ウェハ用搬送トレイ21#の裏面には、たとえば吸着用小孔3が円形状に中心点Oを中心にかつ、中心点Oを対称に複数個設けられているものとする。そして、この吸着用小孔3に対応して真空吸着される吸着面積を広げるためにトレイの裏面に凹み部5#を設ける。凹み部5#は、トレイの中心点O方向に沿って複数個吸着用小孔3に対応して設けられるものとする。
Referring to FIG. 16 (a), for example, a plurality of
図16(b)は、本発明の実施の形態1の変形例4に従うオリフラ型のウェハに対応する半導体ウェハ用搬送トレイ21#を側面方向から見た図である。
FIG. 16B is a view of semiconductor
本例の半導体ウェハ用搬送トレイ21#には、吸着用小孔3に対応して吸着面積を広げるためにトレイの裏面に凹み部5#を設ける。そして、この凹み部5#は、中心点Oを対称に設けられているものとする。
The semiconductor
そうすると、凹み部5#を介して真空ポンプにより真空吸着が実行されるが、その際、吸着力は、中心点Oを中心に均等に掛かるためトレイは中心点Oを中心に固定されることになり、トレイの回転も抑制することができる。
Then, vacuum suction is executed by the vacuum pump through the
(実施の形態2を説明するための関連技術)
上記の実施の形態1においては、半導体ウェハを囲むように外壁部を設けて固定する半導体ウェハ用搬送トレイについて説明した。
(Related technology for explaining the second embodiment)
In the first embodiment described above, the semiconductor wafer transfer tray that is fixed by providing the outer wall portion so as to surround the semiconductor wafer has been described.
本実施の形態2においては、別な方式で半導体ウェハを固定する場合について説明する。 In the second embodiment, a case where a semiconductor wafer is fixed by another method will be described.
図17は、本発明の実施の形態2を説明する上で関連する半導体ウェハ10を説明する図である。
FIG. 17 is a diagram for explaining a
図17を参照して、本発明の実施の形態2を説明する上で関連する半導体ウェハ10は、穴部11を有する。ここでは、2つの穴部11が一例として設けられている。なお、半導体ウェハ10の形状としてここでは、オリフラ型のウェハが示されているが、通常の円板状のウェハにおいても同様に適用可能である。また、上述したように一般的に、ウェハは、可動部を有する微小構造体のMEMSデバイスが形成される形成領域と、何も形成されない周辺領域とを有する構成が一般的である。たとえば、ウェハの外周領域は、たとえばMEMSデバイスを成型した場合特性ばらつきの影響が大きいため周辺領域として用いることが考えられる。したがって、穴部11を設けるにあたり、MEMSデバイスが成型されにくいウェハの外周領域に穴部11を設けることにより周辺領域を有効に利用することが可能である。
Referring to FIG. 17, a
図18は、本発明の実施の形態2を説明する上で関連する半導体ウェハ用搬送トレイを説明する図である。ここでは、半導体ウェハ用搬送トレイ26を側面方向から見た図が示されている。
FIG. 18 is a diagram illustrating a semiconductor wafer transfer tray related to the description of the second embodiment of the present invention. Here, the figure which looked at the
図18を参照して、半導体ウェハ用搬送トレイ26は、突起部100と基底部25とにより構成される。基底部25の表面側上に半導体ウェハ10が載置されている。そして、その際、基底部25の表面に設けられた突起部100が半導体ウェハ10に設けられた穴部11を貫通して半導体ウェハ10と基底部25とが固定される。
Referring to FIG. 18, the semiconductor
これに伴い、上述した真空ポンプ18により吸引用小孔3を介してトレイを真空吸着することにより安定的に保持し、安定した状態で半導体ウェハを吸着することができる。
Along with this, the tray is vacuum-sucked through the suction
なお、ここで、上述した穴部11は、ドリルであけることも可能であるが、デバイスのプロセス工程で作りこむことも可能である。
In addition, although the
図19は、図7および図8で説明した3軸加速度センサを成型する際のプロセスの概略を説明する図である。 FIG. 19 is a diagram for explaining an outline of a process when the triaxial acceleration sensor described in FIGS. 7 and 8 is molded.
図19(a)に示されるようにまず、ここでは、SOI層300(SOI)と、埋め込み酸化膜301(BOX)と、Si基板302(Si-Sub)を持つSOIウェハ(SOI Wafer)が示される。そして、フォトリソグラフィ工程によりセンサの回路パターンを形成する。一般的には、フォトレジストをウェハ表面に滴下し、マスクを通して紫外光をフォトレジストに照射して露光現像する。そして、エッチングし、レジスト剥離等の工程を繰り返して回路パターンを形成する。図19(b)において、SOI層上に絶縁膜305を形成後、イオン注入法および絶縁膜のパターニングにより、ピエゾ抵抗306を形成する。そして、アルミ配線304を形成し、表面をパッシベーション膜303(SiN)で保護した場合が示されている。そして、ここでは、図19(c)において、次いでSOI層の重錘体とビーム及び固定枠部とのギャップ部分をSi Deep RIE技術によりBOX層まで上部側をエッチングする。次に、図19(d)において、Si基板のギャップ部及びビーム下部を裏面からSi Deep RIE技術によりBOX層まで基板側をエッチングし、最後にBOX層をエッチングすることで、構造体をリリースする場合が示されている。
First, as shown in FIG. 19A, here, an SOI wafer (SOI Wafer) having an SOI layer 300 (SOI), a buried oxide film 301 (BOX), and an Si substrate 302 (Si-Sub) is shown. It is. Then, a circuit pattern of the sensor is formed by a photolithography process. In general, a photoresist is dropped onto the wafer surface, and ultraviolet light is irradiated to the photoresist through a mask to perform exposure development. Etching is then performed, and a circuit pattern is formed by repeating steps such as resist stripping. In FIG. 19B, after forming an insulating
上記プロセスに従い、図8で示される重錘体およびビームおよび固定枠部が成型される。 According to the above process, the weight body, the beam, and the fixed frame portion shown in FIG. 8 are molded.
このSi Deep RIE技術を用いて半導体ウェハの何も形成されない周辺領域において、表面および裏面からエッチングして上述した重錘体およびビームおよび固定枠部とともに上記の穴部11を成型することが可能である。具体的には、フォトリソグラフィ工程において、マスク上に穴部11と同一の形状を作成しておき、フォトリソグラフィ工程において、穴部11と同一形状を基板に添付したレジストに焼き付けて、レジストを現像した後に、Si Deep RIE技術により基板を表面および裏面からエッチングして、穴部11を精度良く形成することが可能である。これにより、特別な装置あるいは穴部を設けるための特別なプロセスを設ける必要が無く、加速度センサの成型と同時に一括して穴部11も成型されるため簡易に穴部11を成型することが可能である。また、Si Deep RIE技術により精度の高い穴部11の形状を形成することが可能であり、コスト面でも有利である。
Using this Si Deep RIE technology, in the peripheral region where nothing is formed on the semiconductor wafer, it is possible to mold the
なお、ここでは、貫通した穴部11と、突起部100とが嵌合する場合について一例として説明したが、貫通していない場合でも良い。たとえば、未貫通の穴部11と突起部100とが嵌合していれば同様の効果を期待することが可能である。また、穴部11の穴の形状と突起部100の形状については、一例として円形状の穴部11および突起部100を形成することが可能であるが、たとえば、穴部11および突起部100の形状を多角形とすることも可能である。
Here, the case where the penetrating
図20は、本発明の実施の形態2を説明する上で関連する別の半導体ウェハ10#を説明する図である。
FIG. 20 is a diagram for explaining another
図20を参照して、本発明の実施の形態2を説明する上で関連する別の半導体ウェハ10#は、穴部11#を有する。ここでは、2つの穴部11#が一例として設けられている。この穴部11#は、図17で説明した穴部11とは異なり、多角形状の一例として三角形の断面形状で成型される。また、穴部11#と嵌合するように三角形の断面形状で突起部が成型されるものとする。これにより、突起部と穴部とで嵌合した際、円形の形状と比較して多角形の角部分で引っ掛かりが生じるため半導体ウェハ10と基底部25との関係における回転をさらに抑制することができる。
Referring to FIG. 20, another
なお、基底部25の大きさは、半導体ウェハの大きさよりも小さくすることができる。具体的には、半導体ウェハの面積よりも小さく、たとえば微小構造体が形成されている領域よりも大きい面積となるように設計することが可能である。これにより、半導体ウェハのノッチあるいはいわゆるオリフラを用いて半導体ウェハのアライメント調整を容易に実行することが可能となる。
Note that the size of the
なお、上記においては、穴部11および11#をデバイスが成型される中央領域を除く外周領域に設ける場合について説明したが、この穴部11および11#の位置については、任意の領域に形成し、対応する突起部を設けることにより上記と同様の効果を得ることも可能である。また、デバイスが成型される領域においても一部の領域を用いて穴部および対応する突起部を設けるように設計することも可能である。
In the above description, the case where the
(実施の形態2)
図21は、本発明の実施の形態2に従う半導体ウェハ用搬送トレイ27を説明する図である。
(Embodiment 2)
FIG. 21 is a diagram illustrating a semiconductor
図21を参照して、半導体ウェハ用搬送トレイ27は、半導体ウェハ用搬送トレイ26と比較して、基底部25を基底部25#に置換した点が異なる。基底部25#は、基底部25と比較して所定領域に貫通部が設けられる点が異なる。その他の点は同様であるのでその詳細な説明は繰り返さない。
Referring to FIG. 21, semiconductor
上述したように、ウェハのある所定領域には、予め貫通領域がないことが判明している場合には、そのウェハの当該所定領域を真空吸着により吸引することは可能である。 As described above, when it is known that a predetermined area of the wafer does not have a penetrating area in advance, the predetermined area of the wafer can be sucked by vacuum suction.
本発明の実施の形態2においては、たとえば貫通領域が設けられていないウェハの所定領域部分に対応して半導体ウェハ用搬送トレイ27に貫通部4を設ける。
In the second embodiment of the present invention, for example, the through
これに伴い、真空ポンプ18は、吸引用小孔3および貫通部4を介して半導体ウェハ1#を直接真空吸着することが可能である。
Accordingly, the
したがって、上記の実施の形態2を説明するための関連技術よりも安定的に保持することが可能となり、より安定した状態で吸着することが可能となる。 Therefore, it can be held more stably than the related art for explaining the second embodiment, and can be adsorbed in a more stable state.
なお、ここでは、一例としてウェハの外周領域に貫通領域がないことが判明している場合に外周領域に貫通領域を設けて半導体ウェハを直接真空吸着する場合について説明したがこれに限られず、他の所定領域(形成領域を含む)に貫通領域がないことが判明しているような場合には、当該他の所定領域部分に貫通領域を設けて上記と同様の方式にしたがって、半導体ウェハを直接真空吸着することも当然に可能である。 Note that, here, as an example, a case has been described in which when there is no through region in the outer peripheral region of the wafer, a semiconductor wafer is directly vacuum-sucked by providing a through region in the outer peripheral region. In the case where it is known that there is no through region in the predetermined region (including the formation region), a through region is provided in the other predetermined region portion, and the semiconductor wafer is directly attached according to the same method as described above. Of course, vacuum adsorption is also possible.
(実施の形態2の変形例1)
図22は、本発明の実施の形態2の変形例1に従う半導体ウェハ用搬送トレイ28を説明する図である。ここでは、貫通領域がないことが判明している所定領域に対応する位置に半導体ウェハ用搬送トレイ28に貫通部4を設けた場合に吸引用小孔3の位置と対応していない場合の例が挙げられている。このような場合には、基底部25#aの裏面側において、吸引用小孔3の位置と、貫通部4との間の経路を形成するように半導体ウェハ用搬送トレイ28にガイド貫通部5を形成するように成型することも可能である。
(
FIG. 22 is a diagram illustrating a semiconductor
上記の実施の形態においては、主に3軸加速度センサのMEMSデバイスについて説明してきたが、これに限られず例えば貫通領域を有していないMEMSデバイスに対しても同様に適用可能である。 In the above embodiment, the MEMS device of the triaxial acceleration sensor has been mainly described. However, the present invention is not limited to this, and the present invention can be applied to a MEMS device that does not have a through region, for example.
たとえば、メンブレン構造の薄膜の可動部を有する微小構造体について説明する。
図23は、電子ビーム照射器の照射窓にメンブレン構造が用いられている場合を説明する図である。
For example, a microstructure having a thin film movable portion having a membrane structure will be described.
FIG. 23 is a diagram illustrating a case where a membrane structure is used for the irradiation window of the electron beam irradiator.
図23に示されているように、真空管81から大気中に対して電子ビームEBが出射される照射窓80の一部が示されており、その拡大した断面構造に示されるように薄膜のメンブレン構造が採用されている。なお、図23では単一材料にメンブレンが形成され、かつ1つのメンブレン構造のみが図示されているが、複数の材料で多層膜構造として形成される場合や、あるいは複数のメンブレン構造がアレイ状に配置された照射窓とすることも可能である。
As shown in FIG. 23, a part of an
このような薄膜のメンブレン構造のMEMSデバイスが成型された半導体ウェハを真空吸着した場合、その吸着力により薄膜の可動領域以上に薄膜が吸着されてクラックが生じる可能性がある。 When a semiconductor wafer on which a MEMS device having such a thin film membrane is molded is vacuum-sucked, the thin film may be sucked beyond the movable region of the thin film due to the suction force, and cracks may occur.
したがって、本発明の実施の形態の如く直接薄膜部分が真空吸着されないようにトレイを設けることにより安定的に保持し、かつ半導体ウェハを安全に搬送することができる。 Therefore, as in the embodiment of the present invention, by providing a tray so that the thin film portion is not directly sucked by vacuum, the tray can be stably held and the semiconductor wafer can be transported safely.
上記の実施の形態2においては、保持突起部と穴部とが嵌合して安定的にウェハを搬送可能な半導体ウェハ用搬送トレイについて説明したが、これに限られず、上記の実施の形態1およびその変形例で説明した方式を組み合わせて例えば、ウェハの外周面に沿って外壁部を設けた構成とすることによりさらに安定的にウェハを搬送することが可能である。 In the above-described second embodiment, the description has been given of the semiconductor wafer transfer tray in which the holding protrusion and the hole are fitted and the wafer can be stably transferred. However, the present invention is not limited to this, and the first embodiment described above. For example, by combining the method described in the modification and a configuration in which an outer wall portion is provided along the outer peripheral surface of the wafer, the wafer can be transported more stably.
(実施の形態3)
上記の実施の形態1および2においては、半導体ウェハと、半導体ウェハ用搬送トレイの表面とがほぼ全領域にわたって密着して載置される構成について説明したが、半導体ウェハに成型されるMEMSデバイスの構造によっては、さらに工夫する必要がある。
(Embodiment 3)
In the first and second embodiments described above, the configuration in which the semiconductor wafer and the surface of the semiconductor wafer transfer tray are placed in close contact over the entire region has been described. Depending on the structure, it is necessary to devise further.
図24は、図8で説明した3軸加速度センサとは別の3軸加速度センサの概略図である。 FIG. 24 is a schematic diagram of a triaxial acceleration sensor different from the triaxial acceleration sensor described in FIG.
図24を参照して、ここで示される3軸加速度センサは、図8で説明した3軸加速度センサと比較して、この重錘体ARの高さh2がビームBMと連結される重錘体ARの支持構造(半導体基板)の高さh1と同じ高さ程度に設計されている点が異なる。その他の部分については同様である。当該構造の3軸加速度センサの場合、重錘体ARの支持構造の高さと可動部である重錘体ARの高さが同じ高さ程度に設計されているため半導体ウェハ用搬送トレイに載置した場合、可動部となる重錘体ARが半導体ウェハ用搬送トレイと近接あるいは接触した状態となる可能性があり、例えば半導体ウェハ用搬送トレイに載置した状態で、上記した検査装置30において検査した場合、可動部が正常に可動せず所望の検査を実行することができない可能性がある。
Referring to FIG. 24, the triaxial acceleration sensor shown here has a weight body in which the height h2 of the weight body AR is connected to the beam BM as compared with the triaxial acceleration sensor described in FIG. The difference is that the AR support structure (semiconductor substrate) is designed to have the same height as the height h1. The other parts are the same. In the case of the three-axis acceleration sensor having the structure, since the height of the support structure of the weight body AR and the height of the weight body AR that is a movable part are designed to be approximately the same height, it is placed on the semiconductor wafer transfer tray. In such a case, there is a possibility that the weight body AR serving as the movable portion may be close to or in contact with the semiconductor wafer transfer tray. For example, the
図25は、本発明の実施の形態3に従う半導体ウェハ用搬送トレイ2#pを説明する図である。
FIG. 25 is a diagram illustrating a semiconductor
図25(a)を参照して、半導体ウェハ用搬送トレイ2#pは、図11で説明した半導体ウェハ用搬送トレイ2#と比較して、半導体ウェハが載置される基底部の表面部分に対してザグリ加工が施された形状(ザグリ領域)に成型されている点で異なる。その他の点については、図11で説明したのと同様であるのでその詳細な説明は繰り返さない。
Referring to FIG. 25A, the semiconductor
再び、図25(a)を参照して、本例においては、図12で説明したように半導体ウェハにおいて、チップTPが中央領域等に設けられる場合、それと対向するトレイ2#pの表面においては、凹型に形成される所定の深さのザグリ領域を形成し、チップTPが設けられない外周領域すなわち周辺領域に対向するトレイ2#pの表面においては、ザグリ領域を形成しない構成とする。すなわち、周辺領域よりも内側の領域に対向するトレイ2#pの表面にザグリ領域が形成される。
Referring again to FIG. 25A, in this example, when the chip TP is provided in the central region or the like in the semiconductor wafer as described in FIG. 12, the surface of the
当該構成により、図25(b)に示されるように一例として3軸加速度センサの可動部である重錘体ARは、ザグリ加工を半導体ウェハ用搬送トレイ2#pに施すことにより所定間隔空隙が設けられた状態となるため半導体ウェハ用搬送トレイ2#pの表面に接触することを回避することができる。それゆえ、上記した検査装置30においても所望の検査を実行することが可能となる。
With this configuration, as shown in FIG. 25 (b), for example, the weight AR, which is a movable part of the three-axis acceleration sensor, has a predetermined gap between the counterbore processing on the semiconductor
なお、当該構成においても、半導体ウェハの貫通領域が設けられない外周領域に対向する領域に半導体ウェハ用搬送トレイ2#pに貫通部を設けて半導体ウェハを直接真空吸着することにより安定的に半導体ウェハを吸着することが可能である。
Even in this configuration, the semiconductor wafer can be stably provided by directly vacuum-sucking the semiconductor wafer by providing a through-hole in the semiconductor
(実施の形態3の変形例1)
図26は、本発明の実施の形態3の変形例1に従う半導体ウェハ用搬送トレイ2#qを説明する図である。
(
FIG. 26 is a diagram illustrating a semiconductor
図26(a)を参照して、ここでは、半導体ウェハ用搬送トレイ2#qは、半導体ウェハが載置される基底部の表面部分に対してザグリ加工が所定のパターンに従って施された場合が示されている。上記下図25(a)で説明した半導体ウェハ用搬送トレイ2#pの構成においては、半導体ウェハが載置される基底部の表面部分に対してチップTPが設けられる全領域たとえば中央領域に対向する部分全体に対してザグリ加工が施された構成であったが、当該構成は、チップTPが設けられる領域のうち特に可動部に対向する基底部の表面部分に対してザグリ加工を施したものである。
Referring to FIG. 26 (a), here, semiconductor
当該構成により、MEMSデバイスが3軸加速度センサである場合には、図26(b)に示されるように重錘体ARに対向する基底部の表面部分についてザグリ加工が施されることになる。これにより、重錘体ARの支持構造の部分については、基底部の表面部分と近接あるいは接触した状態となる。それゆえ、図25の構成と比べて半導体ウェハの自重に従う半導体ウェハのたわみを抑制して搬送することが可能となる。 With this configuration, when the MEMS device is a triaxial acceleration sensor, the surface portion of the base portion facing the weight body AR is subjected to counterboring as shown in FIG. As a result, the support structure portion of the weight body AR is in a state of being close to or in contact with the surface portion of the base portion. Therefore, as compared with the configuration of FIG. 25, the semiconductor wafer can be transported while suppressing the deflection of the semiconductor wafer according to its own weight.
その他の点については、図25と同様である。
(実施の形態3の変形例2)
上記の実施の形態3およびその変形例においては、半導体ウェハ用搬送トレイにおいては、実施の形態1で説明した半導体ウェハ用搬送トレイを用いてザグリ加工を施す構成について説明したが、これに限られず、実施の形態2で説明した半導体ウェハ用搬送トレイを用いてザグリ加工を施す構成とすることも当然に可能である。
Other points are the same as in FIG.
(
In the above-described third embodiment and its modification, the semiconductor wafer transfer tray has been described with respect to the configuration in which the counterbore processing is performed using the semiconductor wafer transfer tray described in the first embodiment, but the present invention is not limited thereto. Of course, it is possible to adopt a configuration in which the counterbore processing is performed using the semiconductor wafer transfer tray described in the second embodiment.
図27は、本発明の実施の形態3の変形例2に従う半導体ウェハ用搬送トレイ26#を説明する図である。
FIG. 27 is a diagram illustrating a semiconductor
図27を参照して、半導体ウェハ用搬送トレイ26#は、突起部100と基底部25pとにより構成される。基底部25pの上に図示しないが一例として図17で説明した半導体ウェハ10が載置されるものとする。そして、その際、基底部25pの表面に設けられた突起部100が半導体ウェハ10に設けられた穴部11を貫通して上述したように半導体ウェハ10と基底部25pとが固定される。
Referring to FIG. 27, a semiconductor
そして、半導体ウェハが載置される基底部25pの表面部分に対してザグリ加工が所定のパターンに従って施された場合が示されている。具体的には、図26(b)で説明したように重錘体ARに対向する基底部の表面部分についてザグリ加工を施す。これにより、重錘体ARの支持構造の部分については、基底部の表面部分と近接あるいは接触した状態となる。それゆえ、上述したように半導体ウェハの自重に従う半導体ウェハのたわみを抑制して搬送することが可能となる。
And the case where the counterbore process was given to the surface part of the
また、図21および図22で説明したように、基底部25pに対して貫通部4を設けて、真空ポンプにより半導体ウェハ1が直接真空吸着する構成とした場合が示されている。また、貫通部4との間の経路を形成するようにガイド貫通部5を設けた構成が示されている。
Further, as described with reference to FIGS. 21 and 22, a case is shown in which the through
これに伴い、上述した真空ポンプ18により吸引用小孔3を介して半導体ウェハ用搬送トレイを真空吸着することにより安定的に保持し、安定した状態で半導体ウェハを吸着することができる。
Along with this, the semiconductor wafer transfer tray is stably held by vacuum suction through the suction
なお、上記の実施の形態において説明した半導体ウェハ用搬送トレイは、貫通部等の加工に関してドリル等の機械加工により成型することも可能であるが、デバイスのプロセス工程を用いて成型することも可能である。 The semiconductor wafer transfer tray described in the above embodiment can be formed by machining such as a drill for processing the penetrating portion or the like, but can also be formed using the process steps of the device. It is.
図28は、図27で説明した半導体ウェハ用搬送トレイを成型するプロセスの概略を説明する図である。 FIG. 28 is a diagram for explaining the outline of the process for molding the semiconductor wafer transfer tray described in FIG.
ここでは、半導体ウェハ用搬送トレイの裏面側を加工するためのプロセスが示されている。 Here, a process for processing the back side of the semiconductor wafer transfer tray is shown.
具体的には、図28(a)を参照して、トレイの裏面側に対して加工するためにSi基板(Si-Sub)に対して、2つのマスクで保護してエッチングが実行される。具体的には、貫通部4を形成するためのマスクMSK1と、ガイド貫通部を形成するためのマスクMSK2とにより基底部25pが覆われる。
Specifically, referring to FIG. 28A, etching is performed while protecting the Si substrate (Si-Sub) with two masks in order to process the back side of the tray. Specifically, the
次に、図28(b)を参照して、ここでは、マスクMSK1およびマスクMSK2で覆われていないSi基板である基底部25pの領域に対してドライエッチングが行なわれて貫通部4が成型される。そして、マスクMSK1が除去される。
Next, referring to FIG. 28 (b), here, dry etching is performed on the region of the
次に、図28(c)を参照して、ここでは、マスクMSK2で覆われていないSi基板である基底部25pの領域に対してドライエッチングが行なわれてガイド貫通部が形成されることになる。これら、2つのマスクの例としては、マスクMSK1には通常のフォトレジストを用いることができる。また、マスクMSK2としては、ポリイミド等の永久レジストの他、SiO2、SiN、Ti等のハードマスクを用いることも可能である。
Next, referring to FIG. 28 (c), here, a guide through portion is formed by performing dry etching on the region of the
そして、次に図28(d)を参照して、Si基板を熱酸化してシリコン酸化膜で基底部25p全体を覆う。そして次に基底部25pの表面に対して加工処理を実行する。
Then, referring to FIG. 28D, the Si substrate is thermally oxidized to cover the
図28(e)を参照して、ザグリ領域を形成する領域以外について図示しないがレジストマスクで保護してウェットエッチングによりシリコン酸化膜をエッチングする。 Referring to FIG. 28E, the silicon oxide film is etched by wet etching while being protected by a resist mask (not shown) except for the region where the counterbore region is formed.
次に、図28(f)を参照して、さらに、シリコン酸化膜をマスクとして、いわゆるTMAH水溶液を用いてSi基板である基底部25pをウェットエッチングし、可動部に対向する基底部25pの表面に対してザグリ領域を成型する。
Next, referring to FIG. 28 (f), using the silicon oxide film as a mask, the
そして、次に図28(g)を参照して、シリコン酸化膜をフッ酸で剥離して図27で説明した半導体ウェハ用搬送トレイの基底部25pを成型することが可能となる。
Then, referring to FIG. 28G, it becomes possible to mold the
そして、突起部100を基底部25pと接着して設けることにより半導体ウェハ用搬送トレイ26#を成型することが可能となる。
Then, it is possible to mold the semiconductor
当該プロセスにより半導体ウェハ用搬送トレイを成型することにより、加工精度を向上させることが可能となるとともに、簡易にトレイを成型することが可能となる。 By molding the transfer tray for semiconductor wafers by this process, it is possible to improve the processing accuracy and to easily mold the tray.
(実施の形態4)
本発明の実施の形態4に従う半導体ウェハは、上記の実施の形態1〜3で説明した半導体ウェハとは異なり、ガラス基板が接合された構造を有するものとする。上述した加速度センサのような貫通孔が多く設けられるデバイスにおいては、デバイスの強度を保持するためにガラス基板等が接合される場合がある。それで、本実施の形態4においては、ガラス基板が接合された構造を有する半導体ウェハを搬送する半導体ウェハ用搬送トレイについて説明する。
(Embodiment 4)
The semiconductor wafer according to the fourth embodiment of the present invention has a structure in which a glass substrate is bonded, unlike the semiconductor wafer described in the first to third embodiments. In a device provided with many through holes such as the acceleration sensor described above, a glass substrate or the like may be bonded to maintain the strength of the device. Therefore, in the fourth embodiment, a semiconductor wafer transfer tray for transferring a semiconductor wafer having a structure in which a glass substrate is bonded will be described.
図29は、本発明の実施の形態4に従う半導体ウェハ用搬送トレイを説明する図である。 FIG. 29 is a diagram illustrating a semiconductor wafer transfer tray according to the fourth embodiment of the present invention.
図29を参照して、まず、半導体ウェハ1と、半導体ウェハ用搬送トレイ2rとの間においてガラス基板1aが挟まれ、半導体ウェハ1とガラス基板1aとが接合されているものとする。なお、ここで接合されるガラス基板1aは、半導体ウェハ1と同じ形状および同じ大きさのものが用いられるものとする。したがって、例えば、半導体ウェハの形状が円形状である場合には、ガラス基板の形状も同様の形状が用いられ、半導体ウェハの形状がオリエンテーションフラットまたはノッチ型である場合には、対応するガラス基板についても同様の形状であるものが用いられる。
Referring to FIG. 29, first,
本発明の実施の形態4に従う半導体ウェハ用搬送トレイ2rは、図6で説明した半導体ウェハ用搬送トレイ2と比較して、基底部の表面側に後述する多孔質層がさらに設けられた構成である点と、さらに、基底部の裏面側から多孔質層との間において貫通部4#が設けられた構成である点で異なる。そして、この多孔質層を介してガラス基板1aを真空吸着することが可能となる。
The semiconductor
上記で説明した半導体ウェハ1に成型される例えば3軸加速度センサのMEMSデバイスにおいては貫通領域が設けられており、MEMSデバイスが成型される領域においては当該貫通領域により半導体ウェハ1を直接真空吸着することが困難である点について説明したが、ガラス基板を接合した本仕様においては、ガラス基板を介することによって真空吸着が可能であり、搬送上の問題は解決するように考えられる。しかしながら、ガラス基板は、通常非常に薄いものが用いられ、ウェハをガラス基板を介して直接載置台に載せて吸着すると、載置台上の吸引用小孔のパターンに沿って、ガラス基板およびウェハが変形し、デバイスの正確なテストが得られないという問題がある。しかし、多孔質層を持つトレイを介して真空吸着を行うことにより、吸引用小孔のパターンに依存する吸着力の差が均一にされる。
For example, in the MEMS device of the three-axis acceleration sensor molded on the
ここで多孔質層の生成について説明する。
図30は、多孔質層NCSの生成について説明する図である。
Here, the generation of the porous layer will be described.
FIG. 30 is a diagram illustrating the generation of the porous layer NCS.
単結晶のシリコン基板である基板部2rの一表面側に、多孔質層NCSである多孔質ナノ結晶シリコン層を形成するには、陽極酸化処理を行なう。
In order to form a porous nanocrystalline silicon layer that is the porous layer NCS on the one surface side of the
図30を参照して、陽極酸化処理にあたっては、基板部2rの陽極酸化処理の対象となる表面の部位の周囲にシール材を用いて外壁41を設け、その外壁の内側に電解液45を注入して、当該処理対象の表面の部位が電解液45に触れるように構成される。
Referring to FIG. 30, in the anodizing process, an
次に、電解液45中において、白金電極44を基板部2rの表面に対向するように配置する。さらに、基板部2rの裏面側に通電用電極42を取り付けて、通電用電極42と接続されたリード線を電流源200のプラス側に、白金電極44を電流源200のマイナス側にそれぞれ接続する。通電用電極42を陽極、白金電極44を陰極として、電流源200から通電用電極42と白金電極44との間に所定の電流密度の電流を所定の通電時間だけ流す。
Next, in the
このような陽極酸化処理により、基板部2rの表面の部位の外壁41の内側に厚さがほぼ一定な熱絶縁層NCSが形成される。また、陽極酸化処理に用いる電解液45としては、例えば、55wt%のフッ化水素水溶液とエタノールとを1:1で混合した混合液(HF/エタノール溶液)を用いる。シール材としては、例えばフッ素樹脂からなるシール材を用いることが可能である。
By such anodizing treatment, a thermal insulation layer NCS having a substantially constant thickness is formed inside the
当該方式に従って基板部2rの表面側に多孔質ナノ結晶シリコン層を形成することができる。
According to this method, a porous nanocrystalline silicon layer can be formed on the surface side of the
この多孔質ナノシリコン層を介してガラス基板1aを真空吸着することにより、多孔質層と接触しているガラス基板は均一にチャッキングされることになる。すなわち、ガラス基板の一点に対して真空吸着が実行されるのではなく、ガラス基板の多孔質層と接触している全面に対して真空吸着が行われるためチャック上の吸引用小孔のパターンに依存する吸着力の差異に起因してガラス基板および半導体ウェハに対して意図しない変位が生じることはない。したがって、半導体ウェハ上に形成された個々の微小構造体が意図しない変位による影響を受けることがなく、半導体ウェハ全面において、安定的で信頼性の高いテスト結果を得ることが可能である。
By vacuum-adsorbing the
なお、ここでは、貫通領域を有する3軸加速度センサのMEMSデバイスについて例として説明したが、別のMEMSデバイスについても同様に適用可能である。 Here, the MEMS device of the triaxial acceleration sensor having the penetrating region has been described as an example, but the present invention can be similarly applied to another MEMS device.
なお、当該実施の形態4で説明した構成に対して、実施の形態1で説明したように外壁部を設けて、さらに安定的に半導体ウェハを搬送することも可能であるし、実施の形態2で説明したように穴部と突起部とを設けて半導体ウェハと半導体ウェハ用搬送トレイとを嵌合して搬送することも可能である。なお、この場合には、ガラス基板についても半導体ウェハと同様の穴部を設けて半導体ウェハ用搬送トレイ側に設けられた突起部と嵌合する必要がある。 In addition, it is possible to provide a semiconductor wafer more stably by providing an outer wall portion as described in the first embodiment in contrast to the configuration described in the fourth embodiment. As described above, it is also possible to provide a hole and a protrusion and fit the semiconductor wafer and the semiconductor wafer transfer tray to carry them. In this case, the glass substrate also needs to be provided with a hole similar to that of the semiconductor wafer and fitted with a protrusion provided on the semiconductor wafer transfer tray side.
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
1,1#,10,10# 半導体ウェハ、2,2#,2#a,2#p,2#q,2r、20,21,25p,26〜28 半導体ウェハ用搬送トレイ、3 吸引用小孔、4,11,11# 穴部、17 管路、18 真空ポンプ、30 検査装置、32 搬送アーム、33 ロータ部、34 チャック、35 ウェハ保持機構、36 検査部、37 アライメント装置、50 プローブカード、51 プローブ針、55 テストヘッド、80 照射窓、100 突起部。 1, 1 #, 10, 10 # semiconductor wafer, 2, 2 #, 2 # a, 2 # p, 2 # q, 2r, 20, 21, 25p, 26 to 28 Semiconductor wafer transfer tray, 3 suction small Hole, 4, 11, 11 # Hole, 17 Pipe, 18 Vacuum pump, 30 Inspection device, 32 Transfer arm, 33 Rotor, 34 Chuck, 35 Wafer holding mechanism, 36 Inspection unit, 37 Alignment device, 50 Probe card , 51 probe needle, 55 test head, 80 irradiation window, 100 protrusion.
Claims (25)
前記半導体ウェハのズレを防止するためのズレ防止機構が前記半導体ウェハを載せる表面側に設けられ、搬送に際し裏面側が真空吸着される基底部を備え、
前記基底部は、前記半導体ウェハの微小構造体が成型されない周辺領域に設けられた貫通部を有し、
前記半導体ウェハは、前記貫通部を介して前記基底部とともに真空吸着される、半導体ウェハ用搬送トレイ。 A semiconductor wafer transfer tray on which a semiconductor wafer on which at least one microstructure having a movable part is molded is placed,
A misalignment prevention mechanism for preventing misalignment of the semiconductor wafer is provided on the front surface side on which the semiconductor wafer is placed, and includes a base portion on which the back surface side is vacuum-sucked during transportation,
The base has a through portion provided in a peripheral region where the microstructure of the semiconductor wafer is not molded,
The semiconductor wafer transfer tray, wherein the semiconductor wafer is vacuum-sucked together with the base portion through the penetrating portion.
前記基底部の表面側に設けられ、前記ズレ防止機構を構成する前記穴部に嵌合する保持突起部をさらに備える、請求項1に記載の半導体ウェハ用搬送トレイ。 The semiconductor wafer has a hole,
2. The semiconductor wafer transfer tray according to claim 1, further comprising a holding projection provided on a surface side of the base portion and fitted into the hole portion constituting the deviation prevention mechanism.
前記基底部は、前記複数の穴部にそれぞれ対応して設けられる複数の前記保持突起部をさらに備える、請求項2または3記載の半導体ウェハ用搬送トレイ。 The semiconductor wafer has a plurality of the holes,
4. The semiconductor wafer transfer tray according to claim 2, wherein the base portion further includes a plurality of the holding projections provided corresponding to the plurality of holes, respectively. 5.
前記基底部の裏面は、前記真空吸着ガイドと前記裏面との間に真空吸着される吸着面積を広げるために前記真空吸着ガイドに対応して設けられた凹み部を有する、請求項1〜9のいずれか一項に記載の半導体ウェハ用搬送トレイ。 The semiconductor wafer transfer tray is vacuum-sucked along the shape of a vacuum suction guide for performing vacuum suction,
The back surface of the base portion has a recess provided corresponding to the vacuum suction guide in order to widen the suction area vacuum-sucked between the vacuum suction guide and the back surface. The transfer tray for semiconductor wafers as described in any one of Claims.
前記外壁部は、前記半導体ウェハの前記オリエンテーションフラットまたはノッチ領域の外周端部の少なくとも一部に対応して設けられる、請求項11〜13のいずれか一項に記載の半導体ウェハ用搬送トレイ。 The semiconductor wafer has an orientation flat or notch region,
The said outer wall part is a conveyance tray for semiconductor wafers as described in any one of Claims 11-13 provided corresponding to at least one part of the outer periphery edge part of the said orientation flat or notch area | region of the said semiconductor wafer.
前記半導体ウェハは、前記半導体ウェハ用搬送トレイとの間に設けられるガラス基板と接合されるとともに、前記ガラス基板を介して搬送され、
前記半導体ウェハ用搬送トレイは、多孔質層が前記ガラス基板を介する前記半導体ウェハを載せる表面側に設けられ、搬送に際し裏面側が真空吸着される基底部を備え、
前記基底部は、前記多孔質層に達する貫通孔を有し、
前記半導体ウェハは、前記多孔質層を介して前記基底部とともに真空吸着される、半導体ウェハ用搬送トレイ。 A semiconductor wafer transfer tray on which a semiconductor wafer on which at least one microstructure having a movable part is molded is placed,
The semiconductor wafer is bonded to a glass substrate provided between the semiconductor wafer transfer tray and transferred via the glass substrate,
The semiconductor wafer transport tray is provided with a base portion on which a porous layer is provided on the front surface side on which the semiconductor wafer is placed via the glass substrate, and the back surface side is vacuum-adsorbed during transport,
The base has a through hole reaching the porous layer;
The semiconductor wafer transfer tray, wherein the semiconductor wafer is vacuum-sucked together with the base through the porous layer.
前記基底部は、前記ズレ防止機構を構成する前記穴部に嵌合する保持突起部を有する、請求項15または16記載の半導体ウェハ用搬送トレイ。 The semiconductor wafer and the glass substrate have holes.
17. The semiconductor wafer transfer tray according to claim 15, wherein the base portion has a holding projection that fits into the hole that constitutes the misalignment prevention mechanism.
前記基底部は、前記複数の穴部にそれぞれ対応して設けられる複数の前記保持突起部を有する、請求項17または18に記載の半導体ウェハ用搬送トレイ。 The semiconductor wafer and the glass substrate have a plurality of the holes,
19. The semiconductor wafer transfer tray according to claim 17, wherein the base has a plurality of the holding projections provided corresponding to the plurality of holes, respectively.
前記外壁部は、前記半導体ウェハの前記オリエンテーションフラットまたはノッチ領域の外周端部の少なくとも一部に対応して設けられる、請求項23記載の半導体ウェハ用搬送トレイ。 The semiconductor wafer and the glass substrate have an orientation flat or notch region,
24. The semiconductor wafer transfer tray according to claim 23, wherein the outer wall portion is provided corresponding to at least a part of an outer peripheral end portion of the orientation flat or notch region of the semiconductor wafer.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006116880A JP4020938B2 (en) | 2005-08-22 | 2006-04-20 | Semiconductor wafer transfer tray and semiconductor wafer transfer system |
TW095130304A TW200719424A (en) | 2005-08-22 | 2006-08-17 | Semiconductor wafer transfer tray |
PCT/JP2006/316259 WO2007023746A1 (en) | 2005-08-22 | 2006-08-18 | Semiconductor wafer transfer tray |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005239965 | 2005-08-22 | ||
JP2006116880A JP4020938B2 (en) | 2005-08-22 | 2006-04-20 | Semiconductor wafer transfer tray and semiconductor wafer transfer system |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007088416A true JP2007088416A (en) | 2007-04-05 |
JP4020938B2 JP4020938B2 (en) | 2007-12-12 |
Family
ID=37771494
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006116880A Expired - Fee Related JP4020938B2 (en) | 2005-08-22 | 2006-04-20 | Semiconductor wafer transfer tray and semiconductor wafer transfer system |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP4020938B2 (en) |
TW (1) | TW200719424A (en) |
WO (1) | WO2007023746A1 (en) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103011066A (en) * | 2011-09-21 | 2013-04-03 | 叶哲良 | Chip |
US20140009183A1 (en) * | 2012-07-04 | 2014-01-09 | Mitsubishi Electric Corporation | Semiconductor testing jig and semiconductor testing method performed by using the same |
JP2016197689A (en) * | 2015-04-06 | 2016-11-24 | 三菱電機株式会社 | Semiconductor testing jig, and method of testing semiconductor device |
KR101732307B1 (en) * | 2016-04-01 | 2017-05-02 | 한양대학교 산학협력단 | Substrate treating apparatus |
JP2018006487A (en) * | 2016-06-29 | 2018-01-11 | 東京応化工業株式会社 | Support separation method, and substrate processing method |
WO2018151971A1 (en) * | 2017-02-14 | 2018-08-23 | Applied Materials, Inc. | Substrate position calibration for substrate supports in substrate processing systems |
KR20200072253A (en) * | 2018-12-12 | 2020-06-22 | 주식회사 선익시스템 | Tray for receiving a test substrate and substrate processing apparatus including the same |
JP2021081549A (en) * | 2019-11-18 | 2021-05-27 | キヤノン株式会社 | Holding device, exposure device, and manufacturing method for article |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102412176B (en) * | 2010-09-26 | 2014-08-27 | 北京北方微电子基地设备工艺研究中心有限责任公司 | Pallet and wafer processing equipment possessing the same |
JP6494451B2 (en) * | 2015-07-06 | 2019-04-03 | 株式会社ディスコ | Chuck table and cleaning device |
CN111613562B (en) * | 2019-02-25 | 2023-04-18 | 启端光电股份有限公司 | Vacuum transfer device and method of forming the same |
CN111554603B (en) * | 2020-06-02 | 2023-04-28 | 江西维易尔半导体设备有限公司 | Square silicon chip processing conveying system with holes |
FR3125355A1 (en) * | 2021-07-19 | 2023-01-20 | Soitec | Holding device arrangement for use in a process for implanting a piezoelectric substrate |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03102849A (en) * | 1989-09-14 | 1991-04-30 | Fujitsu Ltd | Wafer adapter and exposure device |
JPH06120131A (en) * | 1992-10-08 | 1994-04-28 | Sumitomo Electric Ind Ltd | Wafer adaptor |
JP4088401B2 (en) * | 2000-05-29 | 2008-05-21 | 松下電器産業株式会社 | Wafer cassette device |
JP2002173250A (en) * | 2000-12-07 | 2002-06-21 | Nitto Denko Corp | Suction carrying method and suction machining method |
JP2003124294A (en) * | 2001-10-11 | 2003-04-25 | Hitachi Ltd | Semiconductor wafer and method for manufacturing semiconductor device |
JP2004342834A (en) * | 2003-05-15 | 2004-12-02 | Seiko Epson Corp | Substrate placing tray |
-
2006
- 2006-04-20 JP JP2006116880A patent/JP4020938B2/en not_active Expired - Fee Related
- 2006-08-17 TW TW095130304A patent/TW200719424A/en not_active IP Right Cessation
- 2006-08-18 WO PCT/JP2006/316259 patent/WO2007023746A1/en active Application Filing
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103011066A (en) * | 2011-09-21 | 2013-04-03 | 叶哲良 | Chip |
CN103011066B (en) * | 2011-09-21 | 2014-03-19 | 叶哲良 | Chip |
US20140009183A1 (en) * | 2012-07-04 | 2014-01-09 | Mitsubishi Electric Corporation | Semiconductor testing jig and semiconductor testing method performed by using the same |
US9347988B2 (en) * | 2012-07-04 | 2016-05-24 | Mitsubishi Electric Corporation | Semiconductor testing jig and semiconductor testing method performed by using the same |
JP2016197689A (en) * | 2015-04-06 | 2016-11-24 | 三菱電機株式会社 | Semiconductor testing jig, and method of testing semiconductor device |
KR101732307B1 (en) * | 2016-04-01 | 2017-05-02 | 한양대학교 산학협력단 | Substrate treating apparatus |
JP2018006487A (en) * | 2016-06-29 | 2018-01-11 | 東京応化工業株式会社 | Support separation method, and substrate processing method |
WO2018151971A1 (en) * | 2017-02-14 | 2018-08-23 | Applied Materials, Inc. | Substrate position calibration for substrate supports in substrate processing systems |
KR20200072253A (en) * | 2018-12-12 | 2020-06-22 | 주식회사 선익시스템 | Tray for receiving a test substrate and substrate processing apparatus including the same |
KR102203726B1 (en) | 2018-12-12 | 2021-01-15 | 주식회사 선익시스템 | Tray for receiving a test substrate and substrate processing apparatus including the same |
JP2021081549A (en) * | 2019-11-18 | 2021-05-27 | キヤノン株式会社 | Holding device, exposure device, and manufacturing method for article |
JP7419030B2 (en) | 2019-11-18 | 2024-01-22 | キヤノン株式会社 | Holding device, exposure device, and article manufacturing method |
Also Published As
Publication number | Publication date |
---|---|
JP4020938B2 (en) | 2007-12-12 |
TWI309447B (en) | 2009-05-01 |
WO2007023746A1 (en) | 2007-03-01 |
TW200719424A (en) | 2007-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4020938B2 (en) | Semiconductor wafer transfer tray and semiconductor wafer transfer system | |
US8841734B2 (en) | Sensor element | |
JP6607286B2 (en) | Transport system, exposure apparatus, transport method, exposure method, and device manufacturing method | |
JP5240185B2 (en) | Work stage of exposure machine, exposure method, and structure manufacturing method | |
CN105408991A (en) | Substrate holding method, substrate holding apparatus, exposure method, and exposure apparatus | |
US10840430B2 (en) | Piezoelectric package-integrated sensing devices | |
KR20100098510A (en) | Holding member for inspection and method for manufacturing holding member for inspection | |
JP2008091845A (en) | Semiconductor sensor device and its manufacturing method | |
Schwerter et al. | Surface-passive pressure sensor by femtosecond laser glass structuring for flip-chip-in-foil integration | |
JP2014165470A (en) | Conveyance system and method, exposure apparatus and method, and device manufacturing method | |
KR101931358B1 (en) | Jig and manufacturing method thereof and flip chip bonding method for chips composing ultrasound probe using jig | |
WO2019087707A1 (en) | Method and device for manufacturing laminated substrate, and program | |
JP4578251B2 (en) | Semiconductor device having microstructure and manufacturing method of microstructure | |
JP2010139313A (en) | Method of manufacturing sensor device | |
KR20190007044A (en) | Multiple miniature pick-up elements for component stacking and / or pick-and-place processes | |
JP7415911B2 (en) | Positioning structure of micro-vibrator, manufacturing method of inertial sensor | |
JP2004294406A (en) | Semiconductor dynamics quantity sensor and its carrying method, and collet sucking method | |
JP2009154215A (en) | Method of manufacturing mems device | |
JP2017033021A (en) | Holding device, holding method, exposure device and exposure method and device production method | |
JP2008298441A (en) | Method for manufacturing mechanical quantity detecting sensor | |
JP2022133714A (en) | Inertial sensor and method for manufacturing the same | |
JP2014138078A (en) | Conveyance system and conveyance method, exposure device and exposure method, and method of manufacturing device | |
JP5434037B2 (en) | Manufacturing method of semiconductor sensor and manufacturing method of piezoresistive element | |
JP2014138004A (en) | Holding device and holding method, exposure device and exposure method, and method of manufacturing device | |
JP2018194853A (en) | Holding device, holding method, exposure device and exposure method and device production method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070703 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070803 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070918 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070925 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131005 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |