JP2007088106A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2007088106A
JP2007088106A JP2005273002A JP2005273002A JP2007088106A JP 2007088106 A JP2007088106 A JP 2007088106A JP 2005273002 A JP2005273002 A JP 2005273002A JP 2005273002 A JP2005273002 A JP 2005273002A JP 2007088106 A JP2007088106 A JP 2007088106A
Authority
JP
Japan
Prior art keywords
semiconductor device
die bond
bond material
semiconductor chip
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005273002A
Other languages
English (en)
Inventor
Koichi Yugawa
弘一 湯川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2005273002A priority Critical patent/JP2007088106A/ja
Publication of JP2007088106A publication Critical patent/JP2007088106A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

【課題】 半導体装置の信頼性の向上を実現する。
【解決手段】 例えば、タブフレームＴＦ２上に突起する形で、ＴＦ２内の一定領域Ａ１を取り囲むようなダム部ＤＭを設ける。なお、一定領域Ａ１の面積は、半導体チップＣＰ２の面積よりも大きくなるようにする。このような構成を用いて、ダイボンディング工程を行う際には、この一定領域Ａ１内に導電性ダイボンド材ＨＤが塗布され、ＨＤを加熱溶融した状態でパワートランジスタ等の半導体チップＣＰ２が搭載される。この際、導電性ダイボンド材ＨＤがＡ１内に閉じ込められているため、ＣＰ２とＴＦ２が平行状態になり易く、ＨＤの厚さｈ２をほぼ一定にすることが可能となる。従って、熱ストレスに対する耐性が向上する。
【選択図】 図２

Description

本発明は、半導体装置に関し、特に、リードフレーム上にパワートランジスタが搭載された半導体装置に適用して有効な技術に関するものである。
例えば、３端子のパッケージ形状からなるディスクリートのパワートランジスタ製品が広く知られている。このようなパワートランジスタ製品のパッケージ内部では、通常、リードフレーム（タブフレーム）上に半田が塗布され、その上にパワートランジスタチップがダイボンディングされている。
例えば、前述したようなパワートランジスタ製品の一例を図４に示す。図４は、本発明の前提として検討した従来技術の半導体装置において、その構成の一例を示す外形図であり、（ａ）は正面図、（ｂ）は側面図である。図４（ａ），（ｂ）に示す半導体装置では、タブフレームＴＦ１上に導電性ダイボンド材ＨＤが塗布され、その上に例えばパワートランジスタチップＣＰ１がダイボンディングされている。このダイボンディング工程は、具体的には、ＴＦ１上に導電性ダイボンド材ＨＤを塗布し、このＨＤを加熱溶融した状態でパワートランジスタチップＣＰ１を置き、その後冷却によってＨＤを凝固させることで行われる。
しかしながら、図４に示すような半導体装置では、例えば、図５に示すような不具合が懸念される。図５は、図４（ｂ）の構成例に対して、そのチップ周りの一部を拡大した側面図である。図５に示すように、図４の構成例では、例えばダイボンディング工程の中で導電性ダイボンド材ＨＤ上にパワートランジスタチップＣＰ１を搭載した際に、ＨＤがＣＰ１の外側等に自由に移動可能となっている。したがって、仮にＴＦ１に対してＣＰ１が傾いて置かれた場合、平行状態にはなかなか戻り難い。
そうすると、導電性ダイボンド材ＨＤの厚さｈ１が不均一となった状態で凝固する場合がある。この状態で、パワートランジスタチップＣＰ１の動作による熱ストレスを受けると、ＣＰ１とタブフレームＴＦ１との熱膨張係数の違い等によって特に導電性ダイボンド材ＨＤの厚さが薄くなった部分でクラックＣＫが発生し、ＣＰ１やＴＦ１との乖離が発生してしまう恐れある。
パワートランジスタでは、特に放熱特性が重視され、熱抵抗を小さくすることが要求される。こうした中、前述したような導電性ダイボンド材ＨＤのクラックや、ＣＰ１およびＴＦ１との乖離が生じると、熱抵抗が増大し、チップ裏面からの放熱特性が劣化し、信頼性が低下する。そこで、本発明の目的は、半導体装置の信頼性を向上させることにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明による半導体装置は、半導体チップと、半導体チップがダイボンディングされるタブフレームを含み、タブフレーム内の第１領域の中に液状のダイボンド材を溜めることが可能な構造を備えたものとなっている。そして、第１領域の面積は、半導体チップの面積よりも大きく、半導体装置は、この第１領域にダイボンド材が溜められた状態で、ダイボンド材に片面が全て接触するように半導体チップが搭載された構成となっている。
このような構成によると、ダイボンディング工程の際に、第１領域の中に閉じ込められたダイボンド材の上に半導体チップが搭載されるため、ダイボンド材が凝固した後、半導体チップとタブフレームとの間のダイボンド材の厚さが一定になり易い。これによって、熱ストレスによるダイボンド材のクラックや、半導体チップとの乖離や、タブフレームとの乖離を防止できる。したがって、信頼性の向上が実現可能となる。
ここで、前述したような構成を備えたタブフレームの一例としては、タブフレームの片面に突起部を設け、この突起部を第１領域を取り囲むように形成したものが挙げられる。また、タブフレームの他の一例としては、片面に、第１領域からなる凹部を設けたものが挙げられる。
また、前述したような半導体装置は、半導体チップが特に発熱量が大きい半導体チップである場合に有益なものとなる。その代表的なものとしては、例えば、パワートランジスタや大電力ダイオードなどが挙げられる。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、半導体装置の信頼性を向上させることが可能になる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
図１は、本発明の一実施の形態による半導体装置において、その構成例を示す外形図であり、（ａ）は正面図、（ｂ）は側面図である。本実施の形態の半導体装置は、例えば、ディスクリートのパワートランジスタ等で広く用いられる３端子のパッケージ形状を備えている。その外形には、例えば、タブフレームＴＦ２および外部リードＬＤ１〜ＬＤ３を含むリードフレームと、ＴＦ２の一部を覆うパッケージ樹脂ＰＧとが備わっている。
図２は、図１の半導体装置において、そのパッケージ樹脂の内部を含めた構成例を示す外形図であり、（ａ）は正面図、（ｂ）は側面図、（ｃ）は（ｂ）におけるパッケージ樹脂の領域を拡大した側面図である。図２に示す半導体装置は、そのタブフレームＴＦ２表面に突起部（ダム部）ＤＭが設けられ、このダム部ＤＭは、タブフレームＴＦ２表面の一定領域Ａ１を囲むように形成されている。言い換えれば、ＴＦ２の表面を突出する形で、ＴＦ２内の一定領域Ａ１がダム状に囲まれた形状となっている。
そして、ダム部ＤＭで囲まれた一定領域Ａ１の中では、例えば半田を代表とする導電性ダイボンド材ＨＤが塗布され、更に、この一定領域Ａ１の範囲内で、導電性ダイボンド材ＨＤの上に半導体チップＣＰ２が搭載されている。ここで、一定領域Ａ１の面積は、半導体チップＣＰ２の面積よりも大きくする必要がある。半導体チップＣＰ２は、例えば、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）やＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等のパワートランジスタチップである。
半導体チップＣＰ２の裏面は、例えば、ドレイン電極となっており、ドレイン電極は、導電性ダイボンド材ＨＤおよびタブフレームＴＦ２を介してＴＦ２と一体化された外部リードＬＤ２に接続される。また、図示はしないが、半導体チップＣＰ２の表面には、ソース電極およびゲート電極が形成され、これらの電極がそれぞれボンディングワイヤを介して外部リードＬＤ１およびＬＤ３に接続される。
以上のような構成を用いると、図５で述べたような導電性ダイボンド材ＨＤのクラックや、ＨＤとＣＰ２またはＴＦ２との乖離を防止できる。すなわち、ダイボンディング工程においては、まず導電性ダイボンド材ＨＤを一定領域Ａ１内に塗布し、加熱溶融したＨＤの上に半導体チップＣＰ２を載せ、その後冷却によってＨＤを凝固する処理が行われる。この際に、ダム部ＤＭに囲まれた一定領域Ａ１内に一定量の導電性ダイボンド材ＨＤを閉じ込めた上で、半導体チップＣＰ２が載せられるため、ＣＰ２を載せた際にも図５の従来技術のように導電性ダイボンド材ＨＤが自由に移動できない。このような状態では、ＴＦ２とＣＰ２が平行な状態が最も安定するため、仮にＴＦ２に対して若干傾いてＣＰ２が置かれたとしても平行状態に戻り易い。
すなわち、半導体チップＣＰ２下部のいずれの位置においても導電性ダイボンド材ＨＤの厚さｈ２が一定になり易いため、図５で述べたような熱ストレスに伴う導電性ダイボンド材ＨＤのクラックや、半導体チップまたはタブフレームとの乖離を防止できる。これによって、放熱特性の低下を防止することができ、また、チップ裏面が電極の場合は、その電気抵抗の増大も防止することができる。このようなことから半導体装置の信頼性を向上させることが可能になる。
図３は、図１の半導体装置において、そのパッケージ樹脂の内部を含めた他の構成例を示す外形図であり、（ａ）は正面図、（ｂ）は側面図、（ｃ）は（ｂ）におけるパッケージ樹脂の領域を拡大した側面図である。図３に示す構成例も、図２の構成例と同様に、タブフレーム内の一定領域に導電性ダイボンド材を溜めることができる構造を備えている。
図３に示す半導体装置は、そのタブフレームＴＦ３表面に一定領域Ａ２の凹部（プール部）ＰＬが設けられている。言い換えれば、ＴＦ３の表面を掘り下げる形で、ＴＦ３内の一定領域Ａ２がプール状に囲まれた形状となっている。そして、プール部ＰＬで囲まれた一定領域Ａ２の中では、導電性ダイボンド材ＨＤが塗布され、更に、この一定領域Ａ２の範囲内で、ＨＤの上に半導体チップＣＰ２が搭載されている。ここで、一定領域Ａ２の面積は、半導体チップＣＰ２の面積よりも大きくする必要がある。これ以外の構成については図２の構成例と同様であるため説明は省略する。
以上のような構成を用いることでも、図２と同様に、導電性ダイボンド材ＨＤのクラックや、ＨＤとＣＰ２またはＴＦ３との乖離を防止できる。すなわち、プール部ＰＬに囲まれた一定領域Ａ２内に一定量の導電性ダイボンド材ＨＤを閉じ込めた上で、半導体チップＣＰ２が載せられるため、ＣＰ２を載せた際にも図５の従来技術のようにＨＤが自由に移動できない。このような状態では、ＴＦ３の凹部の底面とＣＰ２が平行な状態が最も安定するため、仮にＴＦ３の凹部の底面に対して若干傾いてＣＰ２が置かれたとしても平行状態に戻り易い。
すなわち、半導体チップＣＰ２下部のいずれの位置においても導電性ダイボンド材ＨＤの厚さｈ３が一定になり易いため、図５で述べたような熱ストレスに伴う導電性ダイボンド材ＨＤのクラックや、半導体チップまたはタブフレームとの乖離を防止できる。これによって、放熱特性の低下を防止することができ、また、チップ裏面が電極の場合は、その電気抵抗の増大も防止することができる。このようなことから半導体装置の信頼性を向上させることが可能になる。
以上のように、本実施の形態の半導体装置は、パワートランジスタを代表とする放熱特性が要求される半導体製品に適用して特に有益なものとなる。したがって、図１〜図３ではその代表的なパッケージ形状を示したが、パッケージ形状は、これに限定されるものではなく、リードフレーム上に半導体チップがダイボンディングされるものであれば、ＳＯＰ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）等を含め様々の形状であってよい。
また、半導体チップも、パワートランジスタチップに限定されるものではなく、例えば、大電力ダイオードなども含めて、発熱量が大きい半導体チップに対して広く適用可能である。さらに、これまでの説明では、ダイボンド材として半田やＡｇエポキシ等を代表とする導電性ダイボンド材を例としたが、絶縁性のものであっても液状のダイボンド材であれば同様に適用可能である。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
本発明の半導体装置は、リードフレーム上に消費電力が大きい半導体チップが搭載された半導体装置に適用して特に有益な技術であり、これに限らず、リードフレームを含む半導体装置に対して広く適用可能である。
本発明の一実施の形態による半導体装置において、その構成例を示す外形図であり、（ａ）は正面図、（ｂ）は側面図である。 図１の半導体装置において、そのパッケージ樹脂の内部を含めた構成例を示す外形図であり、（ａ）は正面図、（ｂ）は側面図、（ｃ）は（ｂ）におけるパッケージ樹脂の領域を拡大した側面図である。 図１の半導体装置において、そのパッケージ樹脂の内部を含めた他の構成例を示す外形図であり、（ａ）は正面図、（ｂ）は側面図、（ｃ）は（ｂ）におけるパッケージ樹脂の領域を拡大した側面図である。 本発明の前提として検討した従来技術の半導体装置において、その構成の一例を示す外形図であり、（ａ）は正面図、（ｂ）は側面図である。 図４（ｂ）の構成例に対して、そのチップ周りの一部を拡大した側面図である。
符号の説明
ＴＦ タブフレーム
ＰＧ パッケージ樹脂
ＬＤ 外部リード
ＣＰ１ パワートランジスタチップ
ＣＰ２ 半導体チップ
ＨＤ 導電性ダイボンド材
ＣＫ クラック
ＤＭ ダム部
ＰＬ プール部
Ａ１，Ａ２ 領域

Claims (5)

  1. 半導体チップと、
    前記半導体チップがダイボンディングされるタブフレームとを含む半導体装置であって、
    前記タブフレームは、前記タブフレーム内の一部の領域であり前記半導体チップの面積よりも大きい面積を備えた第１領域の中に、液状のダイボンド材を溜めることが可能な構造に形成されており、
    前記第１領域に前記ダイボンド材が溜められた状態で、前記ダイボンド材に片面が全て接触するように前記半導体チップが搭載されていることを特徴とする半導体装置。
  2. 請求項１記載の半導体装置において、
    前記タブフレームは、片面に突起部が設けられており、
    前記突起部は、前記タブフレームの片面に備わった前記第１領域を取り囲むように形成されていることを特徴とする半導体装置。
  3. 請求項１記載の半導体装置において、
    前記タブフレームは、片面に、前記第１領域からなる凹部が設けられていることを特徴とする半導体装置。
  4. 請求項１記載の半導体装置において、
    前記半導体チップは、発熱量の大きい半導体チップであることを特徴とする半導体装置。
  5. 請求項４記載の半導体装置において、
    前記ダイボンド材は、導電性ダイボンド材であることを特徴とする半導体装置。
JP2005273002A 2005-09-21 2005-09-21 半導体装置 Pending JP2007088106A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005273002A JP2007088106A (ja) 2005-09-21 2005-09-21 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005273002A JP2007088106A (ja) 2005-09-21 2005-09-21 半導体装置

Publications (1)

Publication Number Publication Date
JP2007088106A true JP2007088106A (ja) 2007-04-05

Family

ID=37974817

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005273002A Pending JP2007088106A (ja) 2005-09-21 2005-09-21 半導体装置

Country Status (1)

Country Link
JP (1) JP2007088106A (ja)

Similar Documents

Publication Publication Date Title
TWI450373B (zh) 雙側冷卻整合功率裝置封裝及模組，以及製造方法
US8466548B2 (en) Semiconductor device including excess solder
US8736052B2 (en) Semiconductor device including diffusion soldered layer on sintered silver layer
KR101391924B1 (ko) 반도체 패키지
US7061080B2 (en) Power module package having improved heat dissipating capability
KR100478883B1 (ko) 반도체장치
JP2005244166A (ja) 半導体装置
JP2007184501A (ja) 外部に露出する放熱体を上部に有する樹脂封止型半導体装置及びその製法
JP2008153432A (ja) 半導体装置およびその製造方法
WO2016166834A1 (ja) 半導体装置
US20150221580A1 (en) Semiconductor device and manufacturing method of the same
US20100123243A1 (en) Flip-chip chip-scale package structure
JP2003031736A (ja) 半導体装置およびその製造方法
US9484289B2 (en) Semiconductor device with heat spreader
JP2016004941A (ja) 半導体装置及びパワーモジュール
JP2011023458A (ja) 半導体装置およびその製造方法
JP5720514B2 (ja) 半導体装置の製造方法
JP2002329804A (ja) 半導体装置
JP2008103558A (ja) 半導体パワーモジュール
JP2004335493A (ja) 半導体装置の実装構造
JP2005116875A (ja) 半導体装置
JP2007088106A (ja) 半導体装置
JP2017191807A (ja) パワー半導体装置およびパワー半導体装置の製造方法
JP4861200B2 (ja) パワーモジュール
JP4207791B2 (ja) 半導体装置