JP2007087284A - 集積回路におけるメモリ・インタフェース制御方式 - Google Patents
集積回路におけるメモリ・インタフェース制御方式 Download PDFInfo
- Publication number
- JP2007087284A JP2007087284A JP2005277898A JP2005277898A JP2007087284A JP 2007087284 A JP2007087284 A JP 2007087284A JP 2005277898 A JP2005277898 A JP 2005277898A JP 2005277898 A JP2005277898 A JP 2005277898A JP 2007087284 A JP2007087284 A JP 2007087284A
- Authority
- JP
- Japan
- Prior art keywords
- write
- memory
- read
- pattern
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】本発明はLSIやFPGA等の集積回路のメモリ・インタフェース制御方式に関し,メモリを置き換えてもメモリの特性に適したアクセス・タイミングを認識して,最適なタイミングでアクセスすることを目的とする。
【解決手段】メモリ・インタフェース部は,複数個のタイミングの書き込み・読み出しパターンを発生する書き込み・読み出しパターン発生回路を備え,メモリに対して順番に発生するパターンを変更してアクセスすることにより最適なアクセス・タイミングを認識する書き込み・読み出し試験部と,メモリアクセス信号を異なる複数のアクセス・タイミングの書き込み・読み出しのアクセス・タイミングに変換する複数の変換回路を含むインタフェース変換部を備え,書き込み・読み出し試験部により認識した結果により,インタフェース変換部の中の書き込み・読み出しの変換回路を選択するよう構成する。
【選択図】図1
【解決手段】メモリ・インタフェース部は,複数個のタイミングの書き込み・読み出しパターンを発生する書き込み・読み出しパターン発生回路を備え,メモリに対して順番に発生するパターンを変更してアクセスすることにより最適なアクセス・タイミングを認識する書き込み・読み出し試験部と,メモリアクセス信号を異なる複数のアクセス・タイミングの書き込み・読み出しのアクセス・タイミングに変換する複数の変換回路を含むインタフェース変換部を備え,書き込み・読み出し試験部により認識した結果により,インタフェース変換部の中の書き込み・読み出しの変換回路を選択するよう構成する。
【選択図】図1
Description
本発明は,通信装置や情報処理装置等のLSIやFPGA等の内部メモリまたは外部メモリとのメモリ・インタフェースを備えた集積回路におけるメモリ・インタフェース制御方式に関する。
通信装置や情報処理装置等の集積回路(LSI,FPGA(Field Programable Gate Array)等)において,その内部または外部に設けられたメモリ・デバイスとユーザ回路(またはCPU)との間のインタフェースをとるメモリ・インタフェース回路が設けられているが,メモリ・デバイスを異なるメーカのものや,同じメーカのものでも異なる種類のものと交換したい場合があるが,インタフェース回路を新たに設ける必要があり,手間とコストがかかる点で改善が望まれている。
図9は従来例の基本構成を示す図である。図中,80〜82は通信装置や情報処理装置におけるLSIまたはFPGA等の集積回路であり,80はユーザ設計によるデータ処理機能を備えたユーザ回路またはCPUiNF(CPUと接続するインタフェース回路)等の回路であり,以下,単にユーザ回路という。81はメモリ82の特性に対応したタイミングによる書き込み,読み出しの制御を行うメモリ・インタフェース部,810は書き込みインタフェース(iNFで表示)変換部,811は読み出しiNF変換部,82は外部記憶デバイス(外部メモリ)と呼ばれる場合もあるが,ここでは単にメモリという。なお,メモリ82はLSI(またはFPGA)を構成する一つの集積回路に内蔵される場合と,集積回路の外部に設ける(外付けされる)場合とがある。
図9の従来例において,メモリ・インタフェース部81の書き込みiNF変換部810はユーザ回路80から書き込みデータ,アドレスと共に書き込みの指示を受けとると,メモリ82の特性(または仕様)に対応したタイミングのアドレス信号,データ信号,チップセレクト信号(CS),書き込みイネーブル信号(WE)等の各種の信号の固定的なパターン変換を行い,発生したパターンによりメモリ82に対して書き込みが実行される。メモリ82からの読み出しは,ユーザ回路80から読み出しアドレスを含む読み出しの指示を受けとった読み出しiNF変換部811において,メモリ82の特性に対応したタイミングのアドレス信号,チップセレクト信号(CS),読み出しイネーブル信号(RE)等の信号へ固定的なパターン変換を行い,メモリ82へ供給することで読み出しを行い,メモリ82からの読み出しデータを受け取るとユーザ回路80へ転送する。
上記した従来例では,LSI(またはFPGA)のメモリへのアクセス・タイミングは,予めLSI(またはFPGA)の設計段階において,該当するメモリのデータ・シート(タイミング・チャート等)を参照し,規定タイミングでLSI(FPGA)内部におけるメモリとのインタフェース部を論理的に設計することができ,LSI(FPGA)とメモリ間のインタフェースを可能としている。
従来のマイクロプロセッサシステムのCPU,メモリ,I/Oの変更に影響されない柔軟性のあるハードウェアを構築するための技術として,CPUの動作周波数に応じてアクセス終了応答時間(外部レディ信号がアクティブになってからメモリ等がデータバス上へ確定データを出力するまでの時間)を遅延量をプログラマブルに変化させる手段を設けることにより,CPUの動作周波数が変わってもCPU周辺のメモリやI/Oの動作仕様の変更に対応する技術がある(特許文献1参照)。
更に,他のCPU,メモリ及び周辺装置を接続して構成したシステム制御用処理装置の技術において,システム動作仕様を認識して,認識された制御対象の仕様に応じた動作モードを,動作モードの記憶テーブルを参照して判定し,判定された動作モードで制御対象を制御する時に,その制御に必要または不必要なメモリや,周辺機能を動作させるか停止させることにより,仕様に応じて消費電力を削減したり,判定した動作モードに対応してCPUからのアクセス空間を変更したり,判定した動作モードに対応して高速処理または低速処理に適したバスアクセスの設定を行う技術が知られている(特許文献2参照)。
特開平3−99354号公報
特開2001−195162号公報
上記図9に示す従来例の基本構成において,部品コストや部品製造の終息等の理由により装置に最初に搭載されたメモリが,記憶容量が同一の他のメーカー製のメモリ等の代替品に置き換えられ,置き換え前後で外部メモリへのアクセス・タイミングに差異が生じた場合,該当メモリとインタフェースを有するLSI(FPGA)のメモリ・インタフェース部をハード的に再論理設計する必要がある。
また,LSI(FPGA)を他のデバイスへ置き換える製品をユーザの依頼によりLSI(FPGA)の製造会社が開発する場合,ユーザが内蔵されたメモリ・デバイス(一般的にメモリマクロと呼ばれる)のアクセス・タイミングを任意に規定することが可能である場合,メモリ・マクロのアクセス・タイミングも一様の規定タイミングとは限らないため,置き換え前後でメモリ・マクロのアクセス・タイミングに差異が生じた場合には,外部メモリの場合と同様に,メモリ・インタフェース部をハード的に新たに論理設計する必要が生じる。
上記特許文献1及び特許文献2に開示された技術は,アクセス終了応答時間(レディ信号から確定信号を出力するまでの時間)を可変に制御するだけであり,変更したメモリにアクセスするための各種の信号(書き込みデータ,アドレス,書き込みイネーブル,読み出しデータ,読み出しアドレス,読み出しイネーブル等)のタイミングをメモリの特性に適合するよう制御する技術を示すものではない。
本発明は通信装置や情報処理装置で使用する情報処理機能を有し,メモリ・インタフェースを含むLSIやFPGA等の集積回路において,内蔵するメモリ(または外部メモリ)として新規メモリを使用する場合またはそれ以前に使用していたものと異なるメーカーまたは製品シリーズ等と置き換えた場合に,メモリの特性に対応したアクセス・タイミングを認識して,最適なタイミングでメモリにアクセスできるメモリ・インタフェースの制御方式を提供することを目的とする。
図1は本発明の原理構成を示す図である。図中,1はユーザ回路またはCPUインタフェース等の回路であり,以下,単にユーザ回路という。2はユーザ回路1と内部メモリまたは外部メモリとのインタフェースをとるためのメモリ・インタフェース部,3はユーザ回路1からのメモリアクセス(書き込み,読み出し)信号を受けて,メモリへの書き込み・読み出しを行うための各種信号へ変換するインタフェース変換部,30は複数(n個)の異なる書き込みパターン(書き込み用の各種信号の異なるタイミングを持つ信号)を発生するハードウェアで構成する変換回路1(30−1)〜変換回路n(30−n)を含む書き込みインタフェース(iNF)変換部,31は異なる複数の読み出しパターン(読み出し用の各種信号の異なるタイミングを持つ信号)を発生するハードウェアで構成する変換回路1(31−1)〜変換回路m(31−m)を含む読み出しインタフェース(iNF)変換部,4は書き込み・読み出し試験部,40は制御部,41は書き込み・読み出しパターン発生回路,410は異なる複数(n個)の書き込み用のパターン1(410−1)〜パターンn(410−n)を生成する書き込みパターン生成部,411は異なる複数(m個)の読み出し用のパターン1(411−1)〜パターンm(411−m)を生成する読み出しパターン生成部,42は書き込み・読み出しデータ検証部,43は書き込み・読み出しパターン切替え部,5は選択部,6はメモリである。
なお,書き込みインタフェース変換部30の変換回路30−1〜30−nは,書き込み・読み出しパターン発生回路41の書き込みパターン生成部410−1〜410−nが発生する書き込み信号パターンと同じパターンを発生する機能を備え,読み出しインタフェース変換部31の変換回路31−1〜31−mは,書き込み・読み出しパターン発生回路41の読み出しパターン生成部411−1〜411−mが発生する読み出し信号パターンと同じパターンを発生する機能を備えている。
ここで,ユーザ回路1,メモリ・インタフェース部2及びメモリ6を含めてLSIまたはFPGA等の集積回路を構成する場合と,メモリ6を内部に備えないで,外部(外付けの形態)に設けて集積回路として構成する場合があるが,本発明はいずれの場合にも適用できる。
メモリ6が新規メモリの場合,もしくはそれ以前に使用していたものと異なるメーカーまたはデバイス(製品シリーズ)と交換した場合に,メモリ・アクセス開始前またはパワー・オン・リセット直後などの初期状態で,書き込み・読み出し試験部4の制御部40が起動して,試験が開始される。
制御部40の制御により,書き込み・読み出しパターン発生回路41の中の書き込みパターン生成部410が駆動されて,最初にパターン生成部410−1からパターン1の書き込みパターン(アドレス,データ,イネーブル等の特定のタイミングを持つ複数の信号)を発生し,制御部40により制御された選択部5がその信号をメモリ6に出力して,書き込みを行う。この後,読み出しパターン生成部411の中の書き込み時のパターン1に対応するタイミングによる読み出しパターン生成部411−1による読み出しパターンを発生して選択部5を介してメモリ6に供給し,メモリ6から読み出しデータを受けとると,予め書き込みパターン生成部410−1から出力された書き込みデータを保持していた書き込み・読み出しデータ検証部42は,受けとった読み出しデータと照合して,両者が一致するか検証し,一致しないと書き込み・読み出しパターン切替え部43を駆動し,次に書き込みパターン1と読み出しパターン2による読み出しを実行させる。
その結果,検証を行って一致が得られないと,書き込み・読み出しパターン切替え部43を駆動し,書き込みパターン1と読み出しパターン3による書き込み・読み出しデータの照合を行う。以下,パターン1の書き込みに対し,パターンmの読み出しまで,順次組み合わせを変え,次にパターン2の書き込みに対し,パターン1の読み出しを行って,書き込み・読み出しデータの照合を行う。こうして,書き込みのパターンの数がn個,読み出しのパターンの数がm個で,両パターンの組み合わせは最大n×m種類がある。
書き込み・読み出しデータ検証部42により一致が得られた場合,その時の書き込みパターン(iとする,1≦i≦n)と読み出しパターン(jとする,1≦j≦m)の組み合わせを検出結果として,制御部40に出力されると,制御部40は選択部5を制御して,インタフェース変換部3の中の書き込みインタフェース変換部3の中から,書き込みパターンiのタイミングの信号を生成する変換回路30−iを選択し,読み出しインタフェース変換部31の中から,読み出しパターンjのタイミングの信号を生成する変換回路31−jを選択して,試験(検証)状態から通常状態(運用状態)へ切替えられる。
なお,書き込み・読み出しデータ検証部42により読み出しデータと書き込みデータの一致を判別するが,書き込み及び読み出しのタイミングの位相がメモリに対して,最小のアクセス周期となるような書き込み・読み出しパターンの選択を行うようにしてもよい。
通常状態では,ユーザ回路1からメモリ6に対する書き込みのアクセスが発生すると,書き込みのアクセス信号は,書き込みインタフェース変換部30の中の選択された変換回路30−iによりこの回路に特有のタイミングによる信号が発生して,選択部5からメモリ6に供給されて書き込み動作が行われる。ユーザ回路1からメモリ6への読み出しのアクセスが発生すると,読み出しのアクセス信号は,読み出しインタフェース変換部31の中の選択された変換回路31−jによりこの回路に特有のタイミングにより読み出し信号が発生して,選択部5からインタフェース変換部3を介してユーザ回路1へ出力される。
なお,本発明はユーザ回路1とメモリ・インタフェース部2の間が,一般的なパラレルのメモリ・インタフェース(書き込みイネーブル信号,読み出しイネーブル信号,チップセレクト信号,アドレス信号,データ信号等)の場合だけでなく,シリアル・インタフェースの場合にも変換回路により並列化することにより適用することができる。
本発明により,内部メモリまたは外部メモリが新規のものを使用したり,以前に使用していたものと異なるメーカーのメモリまたは製品シリーズと交換しても,予め外部メモリまたは内部メモリへのインタフェース変換回路を複数設け,自動的に読み出し・書き込みパターンによる比較を行い,該当する変換回路を選択することにより,ユーザ回路(またはCPU)から外部メモリまたは内部メモリへの規定のアクセス・タイミングを考慮することなく,メモリへのアクセス制御を可能とする。
また,読み出し・書き込みパターンによる比較では,最もアクセス周期の短いメモリへの書き込み・読み出しパターンを検出することにより,ユーザ回路(またはCPU)とメモリ間のアクセス・サイクルが短縮されることで,ユーザ回路(またはCPU)での処理能力の向上を実現することができる。
図2は書き込み・読み出し試験部(図1の4)の構成例である。図中,40〜43の各符号は上記図1の同一符号と同じであり,40は制御部,41は書き込み・読み出しパターン発生回路,42は書き込み・読み出しデータ検証部,43は書き込み・読み出しパターン切替え部である。書き込み・読み出しパターン発生回路41内の410は書き込みパターン生成部であり,410−1〜410−nは複数の異なる書き込みパターン1〜パターンnを発生するパターン生成部,411は読み出しパターン生成部,411−1〜411−mは複数の異なる読み出しパターンを発生するパターン生成部,412は複数の書き込み用のパターン1〜パターンnの中から一つを選択する書き込みパターン選択部(SEL),413は複数の読み出し用のパターン1〜パターンmの中から一つを選択する読み出しパターン選択部(SEL),5は選択部である。
書き込みパターン生成部410の中の各パターン生成部410−1〜410−nは,それぞれ,チップセレクト(CS),ライトイネーブル(WE),書き込みアドレス(WAD),書き込みデータ(WDT)の複数の信号の組み合わせ(その一部が互いに異なる位相を持つ)を並列に生成する。なお,書き込みパターン生成部410や読み出しパターン生成部411から生成する各パターンには図示されないがクロック(CK)信号も含まれる(図3参照)。
図3は書き込みパターン生成部から発生するパターンの例を示す。図3には書き込み用のパターン1とパターン2の2つの例を示し,この2つの例ではチップセレクト(CS),ライトイネーブル(WE),書き込みアドレス(WAD)及び書き込みデータ(WDT)の各信号の立下がり及び立上りのタイミング(位相)が異なる。なお,各パターン信号に含まれたクロック(CK)は各パターンに対して共通する信号である。図3に図示されないが,書き込み用の他のパターン3〜パターンnについても各信号の一部または全部のタイミングが互いに異なる。
図2の読み出しパターン生成部411の中の各パターン生成部411−1〜411−mは,それぞれ,チップセレクト(CS),読み出しイネーブル(OE),読み出しデータ(RDT)の各信号がある。
図4は読み出しパターン生成部から発生するパターンの例を示す。図4には読み出し用のパターン1とパターン2の2つの例を示し,クロック(CK)を共通の信号とするが,チップセレクト(CS),読み出しイネーブル(OE),読み出しデータ(RDT)の各信号の立下がり及び立上りのタイミング(位相)は図に示すように異なり,他のパターン3〜パターンmについても各信号の中の一部または全部の信号のタイミングが互いに異なる。
図5は書き込みインタフェース変換部(図1の30)の構成例である。図中,30aはフレーム・パルスをカウントするフレームカウンタ部,30bはフレームカウンタ部30aからラッチ・タイミング信号によりユーザ回路(図1の1)からのシリアル・データをパラレル出力としてラッチ(保持)して,各変換回路(後述する)に出力するデータラッチ部,30cは複数の変換回路30−1,30−2,…の出力(複数信号の組み合わせ)から一つを選択(書き込み・読み出し試験部4(図1,図2参照)の試験の結果により選択)する選択部である。30−1,30−2,…,30−n(図示省略)は書き込み用の変換回路1,変換回路2,…,変換回路nである。各変換回路30−1,30−2,…はハードウェアにより構成され,それぞれデータラッチ部30bからの出力及びフレームカウンタ部30aからのカウンタ値を受け取って,アドレス生成部300,データ生成部301,イネーブル生成部302,CS(チップセレクト)生成部303の各信号の組み合わせを生成する。
図7はインタフェース変換回路で変換する信号波形の例であり,図7の上部に書き込みインタフェース変換部30の信号波形を示し,30bで示すデータラッチ部(図5)からチップセレクト(CS),ライトイネーブル(WE),書き込みアドレス(WAD)及び書き込みデータ(WAD)が並列に発生すると,30−1に示すパターン1と30−2に示すパターン2の信号波形が図5の変換回路30−1,変換回路30−2から発生する。
図6は読み出しインタフェース変換部(図1の31)の構成例である。図中,31aはフレーム・パルスをカウントするフレームカウンタ部,31bはフレームカウンタ部31aからラッチ・タイミング信号によりユーザ回路(図1の1)からのシリアル・データ(読み出しアドレス,チップセレクト)をラッチ(保持)して,読み出し用の各変換回路(後述する)に出力するデータラッチ部,31cは複数の変換回路31−1,31−2,…の出力(複数信号の組み合わせ)から一つの組み合わせ(読み出しアドレス,チップセレクト信号を選択(書き込み・読み出し試験部4(図1,図2参照)の試験の結果により選択)してメモリ(図1の6)に読み出し信号として出力し,メモリからの読み出しデータを選択された一つの変換回路31−1,31−2,…へ出力する選択部,31dは読み出しデータ(RDT)を選択された一つの変換回路から受け取ってユーザ回路へ出力する読み出しデータ選択部である。31−1,31−2,…,31−m(図示省略)は読み出し用の変換回路1,変換回路2,…,変換回路mである。各変換回路31−1,31−2,…はハードウェアにより構成され,それぞれデータラッチ部31bからの出力及びフレームカウンタ部31aからのカウンタ値を受け取って,アドレス生成部310,CS(チップセレクト)生成部311の各信号の組み合わせを生成し,選択部31cへ出力してメモリ(図1の6)へ出力し,メモリから読み出されたデータは各変換回路1,変換回路2,…の読み出しデータ(RDT)生成部312を介して読み出しデータ選択部31dへ出力され,ユーザ回路(図1の1)へ供給される。
図7の下部に読み出しインタフェース変換部31の信号波形を示し,31bで示すデータラッチ部から,チップセレクト(CS),ライトアドレス(RAD)が並列に発生すると,パターン1とパターン2の信号波形が図6の変換回路31−1,変換回路31−2から発生する。
図8は書き込み・読み出し試験の動作シーケンスであり,上記図2,図5,図6に示す各部を用いて実行される。この動作シーケンスにおいて,nは書き込みパターン生成部に含まれる複数のパターン発生部の一つの番号を表す変数であり,mは読み出しパターン生成部に含まれる複数のパターン発生部の一つの番号を表す変数である。
最初に,LSIまたはFPGA等の集積回路の初期状態(パワー・オン・リセット直後等)において,書き込みパターン生成部(図2の410)によりパターンn(最初はn=1)のタイミングによりメモリへ書き込みを行い(図8のS1),続いて読み出しパターン生成部(図2の411)はパターンm(最初はm=1)のタイミングによりメモリから読み出しを行う(同S2)。次に読み出しデータ=書き込みデータであるか判別し(図8のS3),この比較で一致が得られないと,S1に戻って書き込みパターン生成部によるパターンnと読み出しパターン生成部によるパターンmを順次更新し(同S4),ステップS1に戻ってパターンnのタイミングによりメモリへの書き込みと,パターンmのタイミングによるメモリからの読み出し(同S2),及び読み出しデータと書き込みデータが一致するかの判別(同S3)の動作を繰り返し実行する。
この場合,最初に書き込みパターン発生部のパターンnをn=1として,読み出しパターン発生部のパターンm=1による読み出しを行って,一致が得られない場合はステップS4でn=1,m=2に更新して,S1〜S3の処理を行い,一致が得られないとmを順次更新する。こうして,mが読み出しパターン生成部に備えられたパターン発生部の個数(最大値)に達すると,nの値を更新してn=2とし,n=2,m=1により同様の書き込み,読み出しを行い,nが書き込みパターン生成部に備えられたパターン発生部の個数(最大値)に達して,mの値も最大値になるまで同様の動作が繰り返される。
上記のステップS3において,読み出しデータと書き込みデータが一致することが判別されると,その時のnとmの値から,書き込みパターンn,読み出しパターンmを検出結果として,それぞれに対応するインタフェース変換回路内の書き込みインタフェース変換部(図5)と読み出しインタフェース変換部(図6)の選択を行う(図8のS5)。具体的には,図5に示す書き込みインタフェース変換部において,書き込みインタフェース変換回路30−1,30−2,…の中の一つを選択するよう選択部30cが駆動され,図6に示す読み出しインタフェース変換部において,読み出しインタフェース変換回路31−1,31−2,…の中の一つを選択するよう選択部31cと読み出しデータ選択部31dが駆動される。
なお,ステップS3では読み出しデータと書き込みデータの一致を判別するが,一致するだけでなく,書き込み及び読み出しのタイミングの位相がメモリに対して,最小のアクセス周期となるような書き込み・読み出しパターンの選択を行うようにしてもよい。
書き込みインタフェース変換回路と読み出しインタフェース変換回路が選択されると,通常状態(運用状態)へ移行する(図8のS6)。
(付記1) 情報処理機能を備えたユーザ回路とメモリとの間に設けたメモリ・インタフェース部を含む集積回路のメモリ・インタフェース制御方式において,前記メモリ・インタフェース部は,複数個のタイミングの書き込み・読み出しパターンを発生する書き込み・読み出しパターン発生回路を備え,前記メモリに対して順番に発生するパターンを変更してアクセスすることにより当該メモリに最適なアクセス・タイミングを認識する書き込み・読み出し試験部と,メモリアクセス信号を異なる複数のアクセス・タイミングの書き込み・読み出しのアクセス・タイミングに変換する複数の変換回路を備えたインタフェース変換部を備え,前記書き込み・読み出し試験部により認識した結果により,前記インタフェース変換部の中の書き込み・読み出しの変換回路を選択することにより前記ユーザ回路からのメモリアクセス信号を前記メモリに最適な書き込み及び読み出しの信号に変換することを特徴とする集積回路におけるメモリ・インタフェース制御方式。
(付記2) 付記1において,前記書き込み・読み出し試験部は,書き込みのための異なるタイミングの複数のパターンを生成する書き込みパターン生成部と,読み出しのための異なるタイミングの複数のパターンを生成する読み出しパターン生成部とを備え,前記書き込みパターン生成部の中の一つのパターンと,前記読み出しパターン生成部の中の一つのパターンとの組み合わせを順番に切替えてメモリにアクセスし,それぞれの組み合わせによる書き込みデータと読み出しデータを比較し,一致が得られた時の書き込みのパターンと読み出しのパターンを,最適パターンの組み合わせとして認識することを特徴とする集積回路におけるメモリ・インタフェース制御方式。
(付記3) 付記2において,前記書き込みパターン生成部の中の一つのパターンと,前記読み出しパターン生成部の中の一つのパターンとを組み合わせによるメモリへのアクセスにおいて,それぞれの組み合わせによる書き込みデータと読み出しデータを比較する書き込み・読み出しデータ検証部と,不一致の場合に前記書き込みパターンと読み出しパターンの組み合わせを切替える書き込み・読み出しパターン切替え部とを備えることを特徴とする集積回路におけるメモリ・インタフェース制御方式。
(付記4) 付記1において,前記インタフェース変換部は,前記書き込み・読み出し試験部に備えられた複数の書き込み・読み出しパターン発生回路の各パターンに対応する複数の書き込みパターン変換回路と複数の読み出しパターン変換回路を備え,前記複数の書き込みパターン変換回路の一つと複数の読み出しパターン変換回路の一つを前記書き込み・読み出し試験部の認識結果により選択することを特徴とする集積回路におけるメモリ・インタフェース制御方式。
(付記5) 付記1において,前記メモリが前記集積回路の外部メモリとして設けられたことを特徴とする集積回路におけるメモリ・インタフェース制御方式。
(付記6) 付記1において,前記ユーザ回路とメモリ・インタフェース部の間は,イネーブル信号,チップセレクト信号,アドレス信号及びデータ信号等のパラレルインタフェースまたはシリアルインタフェースの何れか一方により接続されることを特徴とする集積回路におけるメモリ・インタフェース制御方式。
本発明は,LSIやFPGA等の集積回路において,内部メモリまたは外部メモリとのインタフェース制御を効率的に行うことができ,通信装置や情報処理装置の分野において有効に利用することができる。
1 ユーザ回路
2 メモリ・インタフェース部
3 インタフェース変換部
30 書き込みインタフェース(iNF)変換部
30−1〜30−n 変換回路1〜変換回路n
31 読み出しインタフェース(iNF)変換部
31−1〜31−m 変換回路1〜変換回路m
4 書き込み・読み出し試験部
40 制御部
41 書き込み・読み出しパターン発生回路
410 書き込みパターン生成部
410−1〜410−n パターン1〜パターンn
411 読み出しパターン生成部
411−1〜411−m パターン1〜パターンm 42 書き込み・読み出しデータ検証部
43 書き込み・読み出しパターン切替え部
5 選択部
6 メモリ
2 メモリ・インタフェース部
3 インタフェース変換部
30 書き込みインタフェース(iNF)変換部
30−1〜30−n 変換回路1〜変換回路n
31 読み出しインタフェース(iNF)変換部
31−1〜31−m 変換回路1〜変換回路m
4 書き込み・読み出し試験部
40 制御部
41 書き込み・読み出しパターン発生回路
410 書き込みパターン生成部
410−1〜410−n パターン1〜パターンn
411 読み出しパターン生成部
411−1〜411−m パターン1〜パターンm 42 書き込み・読み出しデータ検証部
43 書き込み・読み出しパターン切替え部
5 選択部
6 メモリ
Claims (4)
- 情報処理機能を備えたユーザ回路とメモリとの間に設けたメモリ・インタフェース部を含む集積回路のメモリ・インタフェース制御方式において,
前記メモリ・インタフェース部は,
複数個のタイミングの書き込み・読み出しパターンを発生する書き込み・読み出しパターン発生回路を備え,前記メモリに対して順番に発生するパターンを変更してアクセスすることにより当該メモリに最適なアクセス・タイミングを認識する書き込み・読み出し試験部と,
メモリアクセス信号を異なる複数のアクセス・タイミングの書き込み・読み出しのアクセス・タイミングに変換する複数の変換回路を備えたインタフェース変換部を備え,
前記書き込み・読み出し試験部により認識した結果により,前記インタフェース変換部の中の書き込み・読み出しの変換回路を選択することにより前記ユーザ回路からのメモリアクセス信号を前記メモリに最適な書き込み及び読み出しの信号に変換することを特徴とする集積回路におけるメモリ・インタフェース制御方式。 - 請求項1において,
前記書き込み・読み出し試験部は,書き込みのための異なるタイミングの複数のパターンを生成する書き込みパターン生成部と,読み出しのための異なるタイミングの複数のパターンを生成する読み出しパターン生成部とを備え,
前記書き込みパターン生成部の中の一つのパターンと,前記読み出しパターン生成部の中の一つのパターンとの組み合わせを順番に切替えてメモリにアクセスし,それぞれの組み合わせによる書き込みデータと読み出しデータを比較し,一致が得られた時の書き込みのパターンと読み出しのパターンを,最適パターンの組み合わせとして認識することを特徴とする集積回路におけるメモリ・インタフェース制御方式。 - 請求項1において,
前記インタフェース変換部は,前記書き込み・読み出し試験部に備えられた複数の書き込み・読み出しパターン発生回路の各パターンに対応する複数の書き込みパターン変換回路と複数の読み出しパターン変換回路を備え,
前記複数の書き込みパターン変換回路の一つと複数の読み出しパターン変換回路の一つを前記書き込み・読み出し試験部の認識結果により選択することを特徴とする集積回路におけるメモリ・インタフェース制御方式。 - 請求項1において,
前記メモリが前記集積回路の外部メモリとして設けられたことを特徴とする集積回路におけるメモリ・インタフェース制御方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005277898A JP2007087284A (ja) | 2005-09-26 | 2005-09-26 | 集積回路におけるメモリ・インタフェース制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005277898A JP2007087284A (ja) | 2005-09-26 | 2005-09-26 | 集積回路におけるメモリ・インタフェース制御方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007087284A true JP2007087284A (ja) | 2007-04-05 |
Family
ID=37974182
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005277898A Pending JP2007087284A (ja) | 2005-09-26 | 2005-09-26 | 集積回路におけるメモリ・インタフェース制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007087284A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008299476A (ja) * | 2007-05-30 | 2008-12-11 | Fujitsu Microelectronics Ltd | 半導体集積回路 |
JP2009230548A (ja) * | 2008-03-24 | 2009-10-08 | Hitachi Ltd | 情報処理装置と情報処理方法およびストレージシステム |
JP2011060392A (ja) * | 2009-09-11 | 2011-03-24 | Nec Corp | 半導体記憶装置の試験方法 |
JP2011221819A (ja) * | 2010-04-09 | 2011-11-04 | Toshiba Denpa Products Kk | パラメータ設定によるsdramコントローラ |
WO2016017287A1 (ja) * | 2014-07-28 | 2016-02-04 | ソニー株式会社 | メモリコントローラ、メモリシステムおよび情報処理システム |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1196069A (ja) * | 1997-09-17 | 1999-04-09 | Hitachi Ltd | メモリ動作制御方法 |
JP2000339213A (ja) * | 1999-05-31 | 2000-12-08 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2002259322A (ja) * | 2001-02-27 | 2002-09-13 | Fujitsu Ltd | メモリシステム |
JP2002366421A (ja) * | 2001-06-07 | 2002-12-20 | Oki Electric Ind Co Ltd | メモリ制御回路とメモリ制御方法 |
JP2003050736A (ja) * | 2001-08-07 | 2003-02-21 | Toto Ltd | 制御装置 |
-
2005
- 2005-09-26 JP JP2005277898A patent/JP2007087284A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1196069A (ja) * | 1997-09-17 | 1999-04-09 | Hitachi Ltd | メモリ動作制御方法 |
JP2000339213A (ja) * | 1999-05-31 | 2000-12-08 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2002259322A (ja) * | 2001-02-27 | 2002-09-13 | Fujitsu Ltd | メモリシステム |
JP2002366421A (ja) * | 2001-06-07 | 2002-12-20 | Oki Electric Ind Co Ltd | メモリ制御回路とメモリ制御方法 |
JP2003050736A (ja) * | 2001-08-07 | 2003-02-21 | Toto Ltd | 制御装置 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008299476A (ja) * | 2007-05-30 | 2008-12-11 | Fujitsu Microelectronics Ltd | 半導体集積回路 |
JP2009230548A (ja) * | 2008-03-24 | 2009-10-08 | Hitachi Ltd | 情報処理装置と情報処理方法およびストレージシステム |
JP2011060392A (ja) * | 2009-09-11 | 2011-03-24 | Nec Corp | 半導体記憶装置の試験方法 |
JP2011221819A (ja) * | 2010-04-09 | 2011-11-04 | Toshiba Denpa Products Kk | パラメータ設定によるsdramコントローラ |
WO2016017287A1 (ja) * | 2014-07-28 | 2016-02-04 | ソニー株式会社 | メモリコントローラ、メモリシステムおよび情報処理システム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100585852C (zh) | 使用最少引脚而被测试的半导体器件、以及测试其的方法 | |
CN101694512B (zh) | 测试电路和片上系统 | |
CN100480950C (zh) | 控制异步时钟域以执行同步操作的装置与方法 | |
JP2007087284A (ja) | 集積回路におけるメモリ・インタフェース制御方式 | |
US20110193604A1 (en) | Pulse control device | |
US20070038795A1 (en) | Asynchronous bus interface and processing method thereof | |
JPH10161868A (ja) | マクロ命令機能を有する同期式半導体メモリ装置とマクロ命令の格納及び実行方法 | |
KR102087603B1 (ko) | 메모리 테스트 장치 및 이의 동작 방법 | |
JP2000132265A (ja) | クロックを変えて動作できるマイクロプロセッサ | |
JP2003044303A (ja) | コンピュータ装置 | |
JP5145844B2 (ja) | 半導体装置及びメモリシステム | |
US20040260975A1 (en) | Semiconductor integrated circuit | |
US7876641B2 (en) | Semiconductor integrated circuit | |
JP2010038733A (ja) | 半導体集積回路 | |
JPH10254425A (ja) | タイミング調整回路 | |
KR20180065743A (ko) | 반도체 장치 | |
JP2009301612A (ja) | 半導体記憶装置 | |
JP2008090360A (ja) | 集積回路及びリコンフィギュラブル回路の入力データ制御方法 | |
JP4255714B2 (ja) | Bist回路、半導体装置及びbist回路のコマンドパターン生成方法 | |
US7148826B2 (en) | Data input circuit and semiconductor device utilizing data input circuit | |
US8015447B2 (en) | Processor debugging apparatus and processor debugging method | |
JP2006202172A (ja) | バスタイミング制御回路 | |
JPH11328003A (ja) | メモリ制御システム | |
JP2005071203A (ja) | マイクロプロセッサ | |
CN104641364A (zh) | Lsi和lsi制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080324 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110301 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110906 |