JP2007086353A - 基材処理方法 - Google Patents

基材処理方法 Download PDF

Info

Publication number
JP2007086353A
JP2007086353A JP2005274457A JP2005274457A JP2007086353A JP 2007086353 A JP2007086353 A JP 2007086353A JP 2005274457 A JP2005274457 A JP 2005274457A JP 2005274457 A JP2005274457 A JP 2005274457A JP 2007086353 A JP2007086353 A JP 2007086353A
Authority
JP
Japan
Prior art keywords
resist pattern
resist
pattern
processing method
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005274457A
Other languages
English (en)
Other versions
JP4730533B2 (ja
Inventor
Yoshiyuki Muramoto
美幸 村本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005274457A priority Critical patent/JP4730533B2/ja
Publication of JP2007086353A publication Critical patent/JP2007086353A/ja
Application granted granted Critical
Publication of JP4730533B2 publication Critical patent/JP4730533B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】 レジストパターンからのガスの発生を抑制しレジストパターンの発泡を防止して基材をイオンにより処理することができる基材処理方法を提供する。
【解決手段】 フォトレジストを基材10上に塗布してレジスト膜11を形成するレジスト膜形成工程と、このレジスト膜11を所望のパターンに合わせて選択的に露光するパターン露光工程と、露光後のレジスト膜11を現像することによりレジストパターン12を形成するレジストパターン形成工程と、該レジストパターン12を110〜170℃で120〜600秒間加熱するポストベーク工程と、ポストベーク工程後のレジストパターン12に140〜200℃で100〜300秒間UV照射するUVキュア工程と、UVキュア工程後にレジストパターン12を介して基材10をイオンにより処理するドライエッチング工程とを具備する。
【選択図】 図1

Description

本発明は、レジストパターンを介して基材をイオンによりドライエッチング処理する基材処理方法に関する。
シリコンウェハや電極膜などの基材を微細加工する基材処理方法として、基材上にフォトレジスト材料からなるレジストパターンを所定形状に設け、このレジストパターンをマスクとして、不活性ガスイオンを衝撃させて基材をエッチングするイオンミリングによる方法が知られている(特許文献1参照)。
このようなイオンミリングでは、アルゴンイオン等を基材及びレジストパターンに衝撃させるため、この衝撃によりイオンミリング中にレジストパターンからガスが発生しレジストパターンが発泡してしまう傾向がある。このようにレジストパターンが発泡すると、レジストパターンに穴が開き、穴が開いた部分の基材はマスクされなくなるため、望まない領域がエッチングされてしまい、基材を所望のパターン形状に加工できないという問題が生じる。また、発泡により、レジストパターンの一部が基材上のレジストパターンが形成されていない箇所へと飛散した場合、飛散したレジストパターンが新たなマスクとなるため、基材を所望のパターンにエッチングできないという問題がある。さらに、発泡により飛散したレジストパターンが、イオンミリング装置内を汚染するという問題がある。
なお、基材を処理する際にレジストパターンからガスが発生し発泡してしまうという問題は、上述のイオンミリングだけではなく、例えば、レジストパターンをマスクとして基材にイオン注入を行うイオンによる処理においても同様に存在する。
特開2005−35282号公報(請求項11等)
本発明は、このような事情に鑑み、レジストパターンからのガスの発生を抑制しレジストパターンの発泡を防止して基材をイオンにより処理することができる基材処理方法を提供することを課題とする。
上記課題を解決する本発明の第1の態様は、フォトレジストを基材上に塗布してレジスト膜を形成するレジスト膜形成工程と、このレジスト膜を所望のパターンに合わせて選択的に露光するパターン露光工程と、露光後の前記レジスト膜を現像することによりレジストパターンを形成するレジストパターン形成工程と、該レジストパターンを110〜170℃で120〜600秒間加熱するポストベーク工程と、ポストベーク工程後のレジストパターンに140〜200℃で100〜300秒間UV照射するUVキュア工程と、UVキュア工程後に前記レジストパターンを介して前記基材をイオンにより処理するドライエッチング工程とを具備することを特徴とする基材処理方法にある。
かかる第1の態様では、所定の温度及び時間で、ポストベーク工程及びUVキュア工程を行うことにより、ドライエッチング工程でレジストパターンからのガスの発生が抑制されてレジストパターンの発泡を防止することができる。
本発明の第2の態様は、第1の態様において、前記UVの波長が200〜400nmであることを特徴とする基材処理方法にある。
かかる第2の態様では、波長が200〜400nmのUV(紫外線)を用いてUVキュア工程を行うことにより、その後のドライエッチング工程でレジストパターンの発泡を防止することができる。
本発明の第3の態様は、第1又は2の態様において、前記UVの照度が100〜150mW/cmであることを特徴とする基材処理方法にある。
かかる第3の態様では、照度が100〜150mW/cmのUVを照射してUVキュア工程を行うことにより、その後のドライエッチング工程でレジストパターンの発泡を防止することができる。
本発明の第4の態様は、第1〜3の何れかの態様において、前記フォトレジストがノボラック系レジストであることを特徴とする基材処理方法にある。
かかる第4の態様では、ノボラック系レジストからなるレジストパターンの発泡を防止することができる。
本発明の第5の態様は、第1〜4の何れかの態様において、前記ドライエッチングが、イオンミリングであることを特徴とする基材処理方法にある。
かかる第5の態様では、イオンミリングでエッチングする際のレジストパターンの発泡を防止することができる。
本発明の第6の態様は、第5の態様において、前記イオンミリングが、アルゴンイオンによるイオンミリングであることを特徴とする基材処理方法にある。
かかる第6の態様では、アルゴンイオンを衝撃させてイオンミリングを行った場合の、レジストパターンの発泡を防止することができる。
本発明の第7の態様は、第5又は6の態様において、前記イオンミリングのエッチング時間が20分以上であることを特徴とする基材処理方法にある。
かかる第7の態様では、イオンミリングによる基材の処理時間が長くても、レジストパターンの発泡を防止することができる。
本発明の第8の態様は、第1〜7の何れかの態様において、前記ポストベーク工程では、110〜170℃で240〜600秒間又は170℃で120〜600秒間で行うことを特徴とする基材処理方法にある。
かかる第8の態様では、UVキュア工程でのレジストパターンの発泡も防止することができる。
以下に本発明を実施形態に基づいて詳細に説明する。
(実施形態1)
本発明の基材処理方法を、図1に基づいて説明する。なお、図1は、本発明の基材処理方法の概略を示す断面図である。
まず、図1(a)に示すように、シリコンウェハ又は金属膜等の基材10上にフォトレジストをスピンコート法等により塗布した後乾燥して、例えば、膜厚2〜4μm程度のレジスト膜11を形成する(レジスト膜形成工程)。次に、所定パターンのマスクを介してレジスト膜11を露光した後(パターン露光工程)、現像液で現像することにより、図1(b)に示すように、レジストパターン12を形成する(レジストパターン形成工程)。
なお、フォトレジストの種類としては、ポジ型レジスト及びネガ型レジストが挙げられる。また、フォトレジストの材料としては、例えば、ノボラック樹脂と感光剤等を溶剤に溶解したノボラック系レジストなど様々なレジストを用いることができる。さらに、フォトレジストの溶剤としては、例えば水酸化カリウム等のアルカリや、有機溶媒などが挙げられる。また、パターン露光工程で用いる光源としては、例えば、X線、電子線、エキシマレーザー及び高圧水銀灯などが挙げられる。
次に、レジストパターン12を110〜170℃で120〜600秒間加熱する(ポストベーク工程)。その後、図1(c)に示すように、レジストパターン12に140〜200℃で100〜300秒間UV(紫外線)を照射することにより、レジストパターン12を硬化する(UVキュア工程)。このような所定条件でポストベーク工程及びUVキュア工程を行うことにより、後述する基材10をイオンにより処理するドライエッチング工程でレジストパターン12の発泡を防止することができる。
なお、ポストベーク工程の加熱は110〜170℃で120秒以上行う必要があるが、600秒よりも長く加熱するとスループットが悪くなるため、600秒以内とするのが好ましい。また、ドライエッチング工程のレジストパターン12の発泡を防止するためには、UVキュア工程のUV照射は、140〜200℃で100秒以上行う必要がある。特に、UVキュア工程のUV照射を140℃で180秒以上行うことで、確実にドライエッチング工程のレジストパターンの発泡を防止することができると共に、レジストパターン12の形状の変化も防止することができる。なお、300秒よりも長くUVを照射するとスループットが悪くなるため、300秒以内とするのが好ましい。
また、UVキュア工程時にもレジストパターン12が発泡する虞があるが、ポストベーク工程において、110〜170℃で240〜600秒間、又は、170℃で120〜600秒間加熱を行うことにより、UVキュア工程時の発泡を確実に防止することができる。なお、本実施形態では、UVキュア工程で照射するUVは、波長は200〜400nm、照度は100〜150mW/cmとした。
次いで、図1(d)に示すように、基材10をUVキュア工程後のレジストパターン12を介して、例えば、アルゴン(Ar)イオンを用いたイオンミリングによりドライエッチングする(ドライエッチング工程)。これにより、図1(e)に示すように、所望のパターン形状に基材10が加工される。
ここで、イオンミリングでは、Arなどの不活性ガスイオンを加速して試料基材10に衝撃させて基材10をエッチングする。このとき、アルゴンイオン等が基材10上のレジストパターン12にも衝撃するため、イオンミリング中にレジストパターン12からガスが発生して、レジストパターン12が発泡してしまう。しかしながら、本発明では、イオンミリングを行う前に所定条件のポストベーク工程及びUVキュア工程を行うことにより、イオンミリングの際のレジストパターン12からのガスの発生を抑制することができるため、レジストパターン12の発泡を防止することができる。このように、本発明の基材処理方法によれば、イオンミリングの際にレジストパターン12が発泡しなくなるため、レジストパターン12の穴あきによりマスクが不十分となって望まない領域がエッチングされてしまうことや、発泡により飛散したレジストパターン12が基材10上のレジストパターン12が形成されていない箇所へと飛散して余計なマスクとなることを防止して、所望のパターン形状に基材10をエッチングすることができる。また、発泡により飛散したレジストパターン12が、イオンミリング装置内を汚染することもない。なお、イオンミリングを長時間、例えば20分以上行う場合であっても、本発明の基材処理方法では所定条件のポストベーク工程及びUVキュア工程を経ているため、レジストパターン12の発泡を防止できる。
ここで、試験例に基づき、本実施形態についてさらに詳述する。
(試験例)
シリコンウェハに同時に数十個のデバイスを作成した。詳しくは、シリコンウェハ上に、ノボラック系レジストを塗布・パターン露光・現像してレジストパターンを形成後、ポストベーク及びUVキュア(UV照度:100〜150mW/cm、UV波長:200〜400nm)を行った。このレジストパターンを介してシリコンウェハに対して、アルゴンイオンを用いたイオンミリングを20分間行ってシリコンウェハをエッチングすることにより、1枚のシリコンウェハに同じ数十個のデバイスを形成した。なお、粘度の異なる二種類のノボラック系レジスト(ノボラック系レジスト1及びノボラック系レジスト2)について、それぞれ表1のポストベーク及びUVキュア条件で、サンプル1〜13を作成した。
このときのUVキュア後及びイオンミリング後のデバイス内について、レジストパターンの発泡の発生状況を観察した。この結果を表1に示す。なお、発泡発生状況は、デバイス内のレジストパターンに発生した気泡の数(発泡個数)/観察したウェハの枚数(ウェハ数)で示す。また、レジスト膜の膜厚もあわせて表1に示す。
Figure 2007086353
表1に示すように、ポストベーク条件を110〜170℃で120〜600秒間、UV照射を140〜200℃で100〜300秒間とした場合は(サンプル番号4,5,8,10,12及び13)、イオンミリングでレジストパターンに気泡が全く発生しなかった。また、240秒以上ポストベークを行った場合(サンプル番号11及び12)及び170℃でポストベークを行った場合(サンプル番号8)は、UVキュア時も気泡が全く発生しなかった。
(他の実施形態)
上述した実施形態では、イオンミリングにより基材をドライエッチングする基材処理方法について説明したが、本発明の基材処理方法は、イオンミリングに限定されず、様々なイオンにより基材を処理する方法に適用することができる。例えば、半導体等の製造におけるイオン注入による基材処理にも用いることができる。イオン注入でも上記イオンミリングと同様に、マスクとするレジストパターンからガスが発生する虞があるが、本発明の基材処理方法を適用する、すなわち、所定のポストベーク工程及びUVキュア工程を経ることにより、レジストパターンからのガスの発生を抑制することができる。このようにガスの発生を抑制することができるため、ガスの発生による真空低下も防止することができる。
本発明の基材処理方法の概略を示す断面図である。
符号の説明
10 基材、11 レジスト膜、12 レジストパターン


Claims (8)

  1. フォトレジストを基材上に塗布してレジスト膜を形成するレジスト膜形成工程と、このレジスト膜を所望のパターンに合わせて選択的に露光するパターン露光工程と、露光後の前記レジスト膜を現像することによりレジストパターンを形成するレジストパターン形成工程と、該レジストパターンを110〜170℃で120〜600秒間加熱するポストベーク工程と、ポストベーク工程後のレジストパターンに140〜200℃で100〜300秒間UV照射するUVキュア工程と、UVキュア工程後に前記レジストパターンを介して前記基材をイオンにより処理するドライエッチング工程とを具備することを特徴とする基材処理方法。
  2. 請求項1において、前記UVの波長が200〜400nmであることを特徴とする基材処理方法。
  3. 請求項1又は2において、前記UVの照度が100〜150mW/cmであることを特徴とする基材処理方法。
  4. 請求項1〜3の何れかにおいて、前記フォトレジストがノボラック系レジストであることを特徴とする基材処理方法。
  5. 請求項1〜4の何れかにおいて、前記ドライエッチングが、イオンミリングであることを特徴とする基材処理方法。
  6. 請求項5において、前記イオンミリングが、アルゴンイオンによるイオンミリングであることを特徴とする基材処理方法。
  7. 請求項5又は6において、前記イオンミリングのエッチング時間が20分以上であることを特徴とする基材処理方法。
  8. 請求項1〜7の何れかにおいて、前記ポストベーク工程では、110〜170℃で240〜600秒間又は170℃で120〜600秒間で行うことを特徴とする基材処理方法。
JP2005274457A 2005-09-21 2005-09-21 基材処理方法 Expired - Fee Related JP4730533B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005274457A JP4730533B2 (ja) 2005-09-21 2005-09-21 基材処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005274457A JP4730533B2 (ja) 2005-09-21 2005-09-21 基材処理方法

Publications (2)

Publication Number Publication Date
JP2007086353A true JP2007086353A (ja) 2007-04-05
JP4730533B2 JP4730533B2 (ja) 2011-07-20

Family

ID=37973406

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005274457A Expired - Fee Related JP4730533B2 (ja) 2005-09-21 2005-09-21 基材処理方法

Country Status (1)

Country Link
JP (1) JP4730533B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120107563A1 (en) * 2010-11-02 2012-05-03 Fujifilm Corporation Photosensitive resin composition, method for producing pattern, mems structure, method for producing the structure, method for dry etching, method for wet etching, mems shutter device, and image display apparatus
KR20160051642A (ko) 2014-10-31 2016-05-11 도오꾜오까고오교 가부시끼가이샤 레지스트 패턴 형성 장치 및 레지스트 패턴 형성 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60145616A (ja) * 1984-01-10 1985-08-01 Fujitsu Ltd レジストパタ−ンの形成方法
JPS62215265A (ja) * 1986-03-17 1987-09-21 Ushio Inc レジスト処理方法
JPS63115337A (ja) * 1986-11-04 1988-05-19 Matsushita Electronics Corp フオトレジストの処理方法
JPS63261834A (ja) * 1987-04-20 1988-10-28 Fujitsu Ltd レジスト硬化方法
JP2000031001A (ja) * 1998-07-02 2000-01-28 Samsung Electron Co Ltd 半導体素子の製造装備、これを利用した半導体素子のパタ―ン形成方法及びこれを適用した半導体素子製造用フォトレジスト
JP2000194143A (ja) * 1998-10-23 2000-07-14 Nippon Zeon Co Ltd 発光体蒸着膜のパタ―ン形成方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60145616A (ja) * 1984-01-10 1985-08-01 Fujitsu Ltd レジストパタ−ンの形成方法
JPS62215265A (ja) * 1986-03-17 1987-09-21 Ushio Inc レジスト処理方法
JPS63115337A (ja) * 1986-11-04 1988-05-19 Matsushita Electronics Corp フオトレジストの処理方法
JPS63261834A (ja) * 1987-04-20 1988-10-28 Fujitsu Ltd レジスト硬化方法
JP2000031001A (ja) * 1998-07-02 2000-01-28 Samsung Electron Co Ltd 半導体素子の製造装備、これを利用した半導体素子のパタ―ン形成方法及びこれを適用した半導体素子製造用フォトレジスト
JP2000194143A (ja) * 1998-10-23 2000-07-14 Nippon Zeon Co Ltd 発光体蒸着膜のパタ―ン形成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120107563A1 (en) * 2010-11-02 2012-05-03 Fujifilm Corporation Photosensitive resin composition, method for producing pattern, mems structure, method for producing the structure, method for dry etching, method for wet etching, mems shutter device, and image display apparatus
KR20160051642A (ko) 2014-10-31 2016-05-11 도오꾜오까고오교 가부시끼가이샤 레지스트 패턴 형성 장치 및 레지스트 패턴 형성 방법
TWI680358B (zh) * 2014-10-31 2019-12-21 日商東京應化工業股份有限公司 光阻圖型形成裝置及光阻圖型形成方法

Also Published As

Publication number Publication date
JP4730533B2 (ja) 2011-07-20

Similar Documents

Publication Publication Date Title
TW556266B (en) Process for removal of photoresist after post ion implantation
US7566525B2 (en) Method for forming an anti-etching shielding layer of resist patterns in semiconductor fabrication
TWI261880B (en) Photolithography method to prevent photoresist pattern collapse
US6713236B2 (en) Lithography method for preventing lithographic exposure of peripheral region of semiconductor wafer
US6358676B1 (en) Method for reworking photoresist
JP4413880B2 (ja) 半導体装置の製造方法
JP4730533B2 (ja) 基材処理方法
KR20110097681A (ko) 기판 처리 방법, euv 마스크의 제조 방법 및 euv 마스크
US20030222345A1 (en) Stabilization of resist material through ion implantation
KR100544970B1 (ko) 포토레지스트 애시 잔류물의 제거 방법
JP3310202B2 (ja) レジストパターンの形成方法
KR100645835B1 (ko) 반도체 소자의 감광막패턴 형성 방법
US7413848B2 (en) Method of removing photoresist and photoresist rework method
JP2011014696A (ja) 有機質物除去方法
KR20090038142A (ko) 포토마스크의 결함 수정 방법
JP2005150182A (ja) パターン形成方法
JP2004191833A (ja) 半導体装置の製造方法
JP2007083526A (ja) 凹部付き基板の製造方法および凹部付き基板
JP4322482B2 (ja) 微細レジストパターンの形成方法、および半導体装置の製造方法
JP3139718B2 (ja) レジストの除去方法
KR20060047051A (ko) 포토레지스트 패턴 형성 방법
JP3035535B1 (ja) パタ―ン形成方法及びパタ―ン形成装置
KR100613097B1 (ko) 반도체 제조 방법
JP2002190469A (ja) コンタクトホールの形成方法
TW201248685A (en) Method for via formation in a semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080821

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100625

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110323

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110405

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4730533

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees