JP2000031001A - 半導体素子の製造装備、これを利用した半導体素子のパタ―ン形成方法及びこれを適用した半導体素子製造用フォトレジスト - Google Patents

半導体素子の製造装備、これを利用した半導体素子のパタ―ン形成方法及びこれを適用した半導体素子製造用フォトレジスト

Info

Publication number
JP2000031001A
JP2000031001A JP17090499A JP17090499A JP2000031001A JP 2000031001 A JP2000031001 A JP 2000031001A JP 17090499 A JP17090499 A JP 17090499A JP 17090499 A JP17090499 A JP 17090499A JP 2000031001 A JP2000031001 A JP 2000031001A
Authority
JP
Japan
Prior art keywords
photoresist
wafer
pattern
semiconductor device
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP17090499A
Other languages
English (en)
Other versions
JP3676947B2 (ja
Inventor
Gyu-Chan Jeoung
圭贊 鄭
Kwang-Seok Choi
光錫 崔
Shinko Tei
震恒 鄭
Eizen Kin
永善 金
Ko Ri
鴻 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019980031545A external-priority patent/KR100291331B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2000031001A publication Critical patent/JP2000031001A/ja
Application granted granted Critical
Publication of JP3676947B2 publication Critical patent/JP3676947B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/40Treatment after imagewise removal, e.g. baking
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20Exposure; Apparatus therefor
    • G03F7/2022Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G03F7/2024Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure of the already developed image
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

(57)【要約】 【課題】 好ましい大きさのパターンを形成する半導体
素子の製造装備、これを利用した半導体素子のパターン
形成方法及び半導体素子製造用フォトレジストを提供す
る。 【解決手段】 製造装備30はウェーハ上に特定のフォ
トレジストを塗布するフォトレジスト塗布部36、フォ
トレジストが塗布された後、露光されたウェーハ上にフ
ォトレジストパターンを形成させる現像部44、及びフ
ォトレジストパターンのフロー工程時、安定されたフロ
ーを提供するためにフォトレジストパターンを架橋反応
させるための架橋反応部を備えてなる。また、ウェーハ
上にフォトレジストを塗布する段階、フォトレジスト上
にフォトマスクを整列させて露光する段階、ウェーハ上
にフォトレジストパターンを形成させる段階、フォトレ
ジストパターンを架橋反応させる段階、及び架橋反応
後、フォトレジストパターンをフローベークさせる段階
を含む。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体素子の製造に
関するもので、より詳しくは写真工程で現像後、フォト
レジストパターン上にUV(Ultra Viole
t)光を照射した後、フロー工程を遂行することで好ま
しい大きさのパターンを形成する半導体素子の製造装
備、これを利用した半導体素子のパターン形成方法及び
これを適用した半導体素子製造用フォトレジストに関す
るものである。
【0002】
【従来の技術】通常、半導体素子は蒸着工程、写真工
程、エッチング工程及びイオン注入工程等の一連の工程
を遂行してなる。
【0003】即ち、半導体素子はウェーハ上に多結晶
膜、酸化膜、窒化膜及び金属膜等のようないくつかの層
の薄膜を蒸着した後、写真工程、エッチング工程及びイ
オン注入工程等を通じてパターン(Pattern)を
形成させて完成する。前記写真工程はフォトマスク(P
hoto Mask)を使用して好ましい半導体集積回
路のパターンを前記ウェーハ上に形成させる半導体素子
製造工程の核心技術である。前記写真工程は露光時、使
用する光源によって16M DRAM、64M DRAM
進んでは256M及び1G DRAM以上の半導体素子
製造工程に利用されている。現在前記写真工程の光源と
してはそれぞれg−line(436nm)、i−li
ne(365nm)、DUV(248nm)及びKrF
レーザー(193nm)等が使用されている。
【0004】前記写真工程に使用されるフォトレジスト
(Photoresist)は、光によって化学反応が
起こり一般的に溶解度等が変換される感光性高分子材質
で作られる。即ち、微細回路が既形成されたフォトマス
クを通じて光が照射されることにより光が照射されたフ
ォトレジスト部分には化学反応が起き、光が照射されな
い部分に比べ、さらに可溶性材質で変形されるか不可溶
性材質に変形されることによって適当な現像液で現像す
ると、それぞれのポジティブ(Positive)また
はネガティブ(Negative)型フォトレジストパ
ターンが形成される。前記フォトレジストパターンは前
記写真工程以後の工程即ち、エッチング及びイオン注入
工程等でマスクの役割をする。
【0005】前記フォトレジストは露光波長によってg
−line,i−line,DUV用フォトレジストで
区分され、通常前記フォトレジストは光源の露光波長よ
り小さな大きさのパターンは具現し難いという問題点が
あった。
【0006】現在、写真工程でコンタクトホール(Co
ntact Hole)パターンはラインアンドスペー
ス(Line & Space)パターンに比べ解像度が
低く、ウェーハ全面のパターン均一度もよくない。
【0007】従って、前記フォトレジストの限界解像度
を克服し、64M DRAM以上の高集積半導体素子が
要求する0.02μm以下の大きさを有するコンタクト
ホールパターンの形成のためには新しい技術が適用され
なければならない。
【0008】現在、露光波長より小さな大きさを有する
コンタクトホールを具現するために次のような方法が利
用されている。
【0009】(1) フォトレジストパターンのフロー(F
low)方法として、好ましい大きさ以上のコンタクト
ホールのフォトレジストパターンを一般的なクロム(C
r)マスクを使用して形成した後、前記フォトレジスト
パターンに前記フォトレジストの軟化点以上の熱を加
え、前記フォトレジスト高分子の軟化及び粘度が減少さ
れてフローされるようにして前記フォトレジストパター
ンの大きさを小さくする。
【0010】(2) 変形露光方法として、変形照明と位相
反転マスク(PSM:PhaseShift Mas
k)を使用して露光することで、前記フォトレジストの
露光と非露光の部位がもう少し明確に区分され、通常の
照明とフォトマスクを使用して露光する時より小さなコ
ンタクトホールを有するフォトレジストパターンを具現
する。
【0011】ノボラックレジン(Novolak Re
sin)、PAC(Photo Active Comp
ound)、ソルベント(Solvent)及び添加剤
(Additives)等を含めてなるi−line用
フォトレジストのフロー方法は、熱によってPACが熱
分解されてレジン(Resin)と架橋(CrossL
inking)反応して熱特性が増加する現象と熱によ
る粘度の減少によるフォトレジストパターンフロー現象
の間の速度の差を利用する。前記i−line用フォト
レジストは架橋反応が起きながら連続的に前記フローが
進行されるので、前記架橋反応によって前記フロー現象
が適切に制御される。即ち、前記i−link用フォト
レジストのフロー現象は、温度変化によって円満に進行
されて工程及び設備による温度変化に大きく影響を与え
ない。前記i−line用フォトレジストの場合、フロ
ー方法としては0.25μmの大きさのパターンを具現
することができた。また、前記i−line用フォトレ
ジストに変形照明と位相反転マスクを適用することで、
0.28μm大きさのパターンを具現することができ
た。
【0012】図1は、従来の半導体素子のパターン形成
方法に関するもので、具体的には、i−line用フォ
トレジストを使用してコンタクトホールパターン形成方
法を説明するための工程順序図である。
【0013】図1でみるように、まずウェーハ上にフォ
トレジストを塗布するS2段階で、i−line用フォ
トレジストをHMDS(Hexamethyldisi
lazane)が塗布された前記ウェーハ上に所定の厚
さ塗布する。継続して前記塗布されたフォトレジストを
ソフトベーク(Soft Bake)させるS4段階
で、前記フォトレジストが含んでいるソルベントを除去
することで前記フォトレジストの接着力を増加させ、ま
た、前記フォトレジストが前記ウェーハ上に一定な厚さ
に塗布された状態を維持するようにする。継続して前記
ソフトベークが終った前記フォトレジスト上にフォトマ
スクを整列させて露光するS6段階で、前記i−lin
e用フォトレジストが塗布された前記ウェーハをi−l
ine用ステッパーに移動させて前記ウェーハ上に微細
ホールパターンが形成された位相反転マスクを整列させ
た後、i−lineを前記位相反転マスクを通過して前
記フォトレジストが塗布された前記ウェーハに照射させ
て露光する。継続して前記露光されたウェーハをPEB
(Post Exposure Bake)させるS8段
階で、前記露光が完了されたウェーハを所定の温度にベ
ークしてフォトレジストパターン上に前記露光光源の入
射光と、反射光の干渉によって補強及び相殺現象が起き
ながら生じるスタンディングウェーブ(Standin
g Wave)効果によって発生する波模様を除去して
前記フォトレジストパターンのプロファイルを向上さ
せ、前記フォトレジストパターンの解像度を向上させ
る。継続して前記PEBが完了された前記ウェーハを現
像及び洗浄して前記フォトレジストパターンを形成させ
るS10段階で、前記PEBが完了された前記ウェーハ
を現像装置に移動させて前記フォトレジスト上に現像液
を供給してパターンを形成した後、洗浄液で現像不純物
を除去する。
【0014】継続して前記現像されたウェーハをハード
ベーク(Hard Bake)させるS12段階で、現
像が完了された前記フォトレジストパターンを乾燥さ
せ、硬化させて前記フォトレジストパターンを堅固にす
る。
【0015】継続して前記ハードベークの後、フローベ
ークをするS14段階として、前記フォトレジストの軟
化点以上の熱を前記フォトレジストパターンに加えて前
記フォトレジスト高分子を軟化及び粘度が減少するよう
にして、前記フォトレジストパターンをフローさせてパ
ターンの大きさを小さくする。
【0016】
【発明が解決しようとする課題】しかし、前記のように
i−line用フォトレジストと、前記変形照明を使用
する位相反転マスクを使用してフロー方法を遂行する場
合0.18μm解像度を有する前記フォトレジストパタ
ーンを形成することができるが、非露光部位も一部不均
一に露光されて高分子であるフォトレジストパターンの
熱的特性が不均一になる。即ち、フローのためのベーク
時、パターンの密度が高いセル(Cell)地域とパタ
ーン密度が低いペリ(Peri)地域の非露光部位に加
えられた露光量が不均一である。従って、前記露光量の
不均一は熱による効果によるフローの速度の差が発生し
て前記セル地域とペリ地域の境界地域でコンタクトホー
ルパターンがつぶれるバルク効果(Bulk effe
ct)が発生するという問題点があった。
【0017】また、DUV用フォトレジストのフロー方
法の適用は、前記DUV用フォトレジストは前記i−l
ine用フォトレジストより熱的にとても脆弱でフロー
時、使用されるベークオーブン(Bake Oven)
の温度均一度に相当に敏感で、急激にフローされ、ウェ
ーハ全面に均一な大きさを有するコンタクトホールパタ
ーン分布を得ることが難しいという問題点があった。前
記問題点はフロー時、前記DUV用フォトレジストのフ
ロー過程が前記i−line用フォトレジストのフロー
過程と異なるからである。そこで、前記DUV用フォト
レジストの場合フローが起きる温度またはフロー発生温
度より低い温度で架橋反応が発生するメカニズムが欠け
ているので、i−line用フォトレジストのような効
果を期待することができないという問題点があった。
【0018】図2乃至図5は、図1の工程順序図による
i−line用フォトレジスト及び位相反転マスクを使
用したフロー方法でコンタクトホールパターン形成を示
す工程断面図である。
【0019】図2に示すように、上部に非パターン形成
膜4が形成されているウェーハ2にi−line用フォ
トレジスト6を塗布した後、ソフトベークする。継続し
て図3に示すように、前記ウェーハ2をi−line用
ステッパに移動させて前記i−line用フォトレジス
ト6が塗布された前記ウェーハ2の上に微細ホールパタ
ーンが形成されている位相反転マスク7を整列させてi
−lineを利用して露光を実施する。継続して図4に
示すように前記露光された前記ウェーハ2をPEBを実
施した後、現像及び洗浄をして第1コンタクトホールパ
ターン8を形成する。この際、前記第1コンタクトホー
ルパターン8の大きさは0.25μm程度である。継続
して図5のように前記第1コンタクトホールパターン8を
フローベークさせて、第2コンタクトホール9を形成す
る。 しかし、前記変形照明を使用する位相反転マスク
を使用してフローを遂行する場合、非露光部位も一部不
均一に露光されて高分子であるフォトレジストパターン
の熱的特性が不均一になり、熱による硬化によるフロー
速度の差が発生して図5に示すように、フローベーク
時、前記第2コンタクトホール9がつぶれるバルク効果
(Bulk effect)が発生する問題点があっ
た。
【0020】本発明の目的は、i−lineフォトレジ
ストと位相反転マスクが同時に適用される工程でフロー
方法が可能であるように均一で好ましい大きさを有する
コンタクトホールパターンを形成させる半導体素子のパ
ターン形成方法を提供することにある。
【0021】本発明の他の目的は、DUV用フォトレジ
ストにフロー方法が適用されるようにして均一で好まし
い大きさを有するコンタクトホールパターンを形成させ
る半導体素子のパターン形成方法を提供することにあ
る。
【0022】本発明のまた他の目的は、前記半導体素子
のパターン形成方法のための半導体素子の製造装備を提
供することにある。本発明のまた他の目的は、前記半導
体素子のパターン形成方法に適用される半導体素子製造
用フォトレジストを提供することにある。
【0023】
【課題を解決するための手段】前記の目的を達成するた
めの本発明による半導体素子の製造装備は、ウェーハ上
に特定のフォトレジストを塗布するフォトレジスト塗布
部と、前記フォトレジストが塗布された後、露光された
前記ウェーハ上にフォトレジストパターンを形成させる
現像部及び前記フォトレジストパターンのフロー工程時
安定されたフローを提供するために前記フォトレジスト
パターンを架橋反応させるための架橋反応部とを備えて
なる。前記半導体素子の製造装備はスピナー(Spin
ner)とトラック(Track)装備の中の一つであ
る。
【0024】前記半導体素子の製造装備には、フォトレ
ジスト塗布部にウェーハを伝達する前にウェーハローデ
ィング部から移送されたウェーハ表面にフォトレジスト
との接着力を増大させるためのHMDS塗布部と、前記
フォトレジストが塗布されたウェーハ、露光されたウェ
ーハ及び現像されたウェーハをベークすることができる
ベーク部と、ウェーハ縁部分の所定の幅を露光するウェ
ーハエッジ露光(WEE:Wafer Edge Exp
osure)部とがさらに設置されることが好ましい。
【0025】前記ウェーハローディング部、前記HMD
S塗布部と、前記フォトレジスト塗布部、前記現像部、
前記ベーク部、前記ウェーハエッジ露光及び前記架橋反
応部は一つ以上の複数個が設置されることが好ましい。
【0026】前記ベーク部は、前記ウェーハに塗布され
たフォトレジストに含まれた溶剤を除去するためのソフ
トベーク(Soft Bake)部と、フォトレジスト
パターンに表れる微細な構造のスタンディングウェーブ
などを除去するためのPEB(Post Expour
se Bake)部と、前記フォトレジストパターンを
硬化させるためのハードベーク(Hard Bake)
部と区分される。
【0027】前記架橋反応部は、現像されたウェーハに
UV光を照射させるためのUVベーク部である。前記U
Vベーク部は、上部にUVを発生させられるUVランプ
(Lamp)と、下部に前記UVランプと所定の間隔離
隔されてウェーハが安着され、前記ウェーハを加熱させ
ることができるホットプレート(Hot Plate)
とを備えてなる。
【0028】前記UVランプは極超短波励起ランプ(M
icrowave−ExcitedLamp)またはマ
ーキュリゼノンアルクランプ(Mercury−Xen
on Arch Lamp)である。
【0029】前記半導体素子の製造装備には前記フォト
レジストパターンをエッチングマスクとして使用する下
部膜質のエッチング工程が遂行される工程チャンバーが
前記工程チャンバーと前記架橋反応部の間でウェーハの
移送が容易な位置にさらに備えられることができる。
【0030】前記半導体素子の製造装備には、前記架橋
反応部と前記工程チャンバーを連結するロードロックチ
ャンバーがさらに備えられる。前記架橋反応部は現像さ
れたウェーハにUV光を照射させるためのUVベーク部
であり得る。
【0031】本発明による半導体素子のパターン形成方
法は、ウェーハ上にフォトレジストを塗布する段階と、
前記フォトレジスト上にフォトマスクを整列させて露光
する段階と、前記ウェーハ上にフォトレジストパターン
を形成させる段階と、前記フォトレジストパターンを架
橋反応(Cross linking)させる段階と、
前記架橋反応後、前記フォトレジストパターンをフロー
ベーク(Flow Bake)させる段階とを含めてな
る。
【0032】前記フォトレジストはi−line用また
はディップUV(DUV:DeepUltraviol
et)用が好ましく、前記i−line用フォトレジス
ト使用時、前記フォトマスクは位相反転マスク(PS
M:Phase ShiftMask)になり得る。
【0033】前記i−line用フォトレジストはベー
ス樹脂、光活性剤及び溶剤等で構成されるポジティブフ
ォトレジストで、フォトレジストパターンの架橋反応を
活性化するための添加剤として2、4、6−トリアミノ
−1、3、5−トリアジンを含めてなるものが使用でき
る。
【0034】前記フォトレジストパターンはコンタクト
ホールパターン(ContactHole Patte
rn)であり得るし、前記架橋反応は前記フォトレジス
トパターンをUVベーク(UV Bake)させること
である。
【0035】前記UVベークは前記フォトレジストパタ
ーンにUV光を照射しながらフローベークより低い温度
の熱によるベーク工程を同時に遂行することが好まし
い。前記UVベークさせる段階前にハードベークさせる
段階をさらに添加することができる。
【0036】前記UV光照射時、工程時間は10乃至8
0秒が好ましく、前記UVベーク時、前記熱によるベー
ク工程の工程温度は50乃至140℃で、前記フローベ
ークの工程温度は140乃至200℃で、前記フローベ
ーク時、工程時間は80乃至120秒が好ましい。前記
フローベークを1回以上反復することができる。
【0037】本発明による他の架橋反応は、前記フォト
レジストパターンをハードベーク(Hard Bak
e)させる段階と、前記ハードベークが終った前記フォ
トレジストパターンを現像液処理する段階とを含む。前
記ハードベークが終った後、前記フォトレジストパター
ンの現像処理を2回以上反復遂行することができる。
【0038】また、本発明のまた他の目的を達成するた
めの本発明によるフォトレジストは、ベース樹脂、光活
性剤及び溶剤等で構成されるi−line用フォトレジ
ストであって、フォトレジストパターンの架橋反応を活
性化するための添加剤として2、4、6−トリアミノ−
1、3、5−トリアジンを含めてなる。
【0039】この際、前記2、4、6−トリアミノ−
1、3、5−トリアジンがベース樹脂と光活性剤及び溶
剤の総量に対して0.001乃至5重量%で含まれるこ
とが好ましい。
【0040】
【発明の実施の形態】本発明は、半導体素子の高集積化
によって線幅をより小さくするために写真工程で現像し
た後、フォトレジストパターン上にUV光を照射して前
記フォトレジストパターンのフロー工程時、パターンが
つぶれる現象を防止して効果的に好ましいパターンの大
きさを形成することができるようにする半導体素子の製
造装備、これを利用した半導体素子のパターン形成方法
及びこれを適用した半導体素子製造用フォトレジストに
関するものである。
【0041】以下、本発明の具体的な一実施例を添付し
た図面を参照して詳しく説明する。図6は本発明による
半導体素子の製造装備の一実施例を説明するための構成
図で、図7は図6の極超短波励起ランプが付着されたU
Vベーク部を説明するための断面図である。
【0042】図6は、本実施例による半導体素子の製造
装備30と露光装備90がインターペース80を通じて
インライン(In Line)で連結された状態を示し
ている。
【0043】半導体素子の製造装備30はウェーハが内
在されたウェーハカセットが積載されるウェーハローデ
ィング部32、前記ウェーハローディング部32から移
送されたウェーハの表面にフォトレジストとの接着力を
増大させるためのHMDS塗布部34、前記HMDS塗
布部34でHMDSが塗布されたウェーハ上にフォトレ
ジストを塗布するフォトレジスト塗布部36、前記フォ
トレジスト塗布部36で前記フォトレジストが塗布され
た後、露光されたウェーハを現像してフォトレジストパ
ターンを形成させる現像部44、前記フォトレジストが
塗布されたウェーハに含まれた溶剤を除去するためのソ
フトベーク(Soft Bake)部38、前記フォト
レジストが塗布されたウェーハの露光後、フォトレジス
トパターンに表れる微細な構造のスタンディングウェー
ブ(Standing wave)などを除去するため
のPEB部42、前記フォトレジストパターンを硬化さ
せるためのハードベーク部40を含むベーク部37、及
び前記現像によってフォトレジストパターンが形成され
たウェーハ上にUV光を照射させて前記フォトレジスト
パターンを架橋反応させて前記フォトレジストパターン
のフロー工程時、安定されたフローを提供する架橋反応
部としてUVベーク部48を含めてなる。
【0044】半導体素子の製造装備30は、スピナーと
トラック装備の中の一つであり得るし、半導体素子の製
造装備30にはウェーハの縁部分を所定幅露光するウェ
ーハエッジ露光部46がさらに設置されることが好まし
い。
【0045】半導体素子の製造装備30は、半導体素子
製造工程の効率的なマルチ工程(Multi Proc
ess)のためにウェーハローディング部32、HMD
S塗布部34、フォトレジスト塗布部36、現像部4
4、ソフトベーク(SoftBake)部38、PEB
部42、ハードベーク部40、ウェーハエッジ露光部4
6及びUVベーク部48は一つ以上の複数個が設置され
ることが好ましい。
【0046】UVベーク部48はチャンバー上部にUV
を発生させることができるUVランプ及びチャンバー下
部に前記UVランプと所定間隔離隔されてウェーハが安
着され、前記ウェーハを加熱させることができるホット
プレートを備えてなる。
【0047】前記UVランプは極超短波励起ランプまた
は、マーキュリゼノンランプが好ましい。前記極超短波
励起ランプ60が装着されたUVベーク部48を実例で
調べてみると、極超短波ガイド61が付着された水銀電
球62、前記水銀電球62を包み、前記極超短波ガイド
61により与えられた極超短波によって前記水銀電球6
2から発散するUVをウェーハに集中させる下面に石英
板64が付着された反射鏡63を含めてなる極超短波励
起ランプ60、及び極超短波励起ランプ60と所定間隔
離隔されてウェーハ68が安着され、前記ウェーハ68
を加熱させることが可能なホットプレート70を備えて
なる。
【0048】前記ホットプレート70にウェーハ68が
装着されると、極超短波ガイド61がエネルギーを水銀
が内在された水銀電球62に加え、前記水銀をプラズマ
状態にしてUVを発生させる。いくつかの方向に発散さ
れて発生したUVは反射鏡63によって反射されてウェ
ーハ68に効率的に到達する。
【0049】本実施例による半導体素子の製造設備30
の動作順序を調べてみると、最初ウェーハローディング
部32にウェーハが内在されたウェーハカセットがロー
ディングされると第1移送アーム50によって前記ウェ
ーハはHMDS塗布部34に移送される。前記HMDS
塗布部34は前記ウェーハにフォトレジストが効果的に
塗布されるように所定の厚さのHMDSを塗布する。
【0050】継続して、前記HMDSが塗布されたウェ
ーハはフォトレジスト塗布部36に第2移送アーム52
によって移送されて特定工程の特定のフォトレジストが
前記ウェーハ表面に塗布される。前記移送アーム50、
52は単に一実施例を説明するために添付したものであ
り、特定位置に限定されることではないことは当業者に
は公知の事実である。
【0051】継続して、前記フォトレジストが塗布され
たウェーハはソフトベーク部38に移送されて所定の温
度でベークされ、前記フォトレジストに含まれた溶剤を
除去して塗布されたフォトレジストが一定の厚さに塗布
された状態を維持するようにする。
【0052】継続して、前記ソフトベークを遂行したウ
ェーハはインターペース80を通じて露光装備90に移
送されて露光が遂行される。前記露光が遂行されたウェ
ーハはウェーハエッジ露光部46を通過した後、PEB
部42に移送されて所定の温度でベークされて現像後フ
ォトレジストパターンに露光光源の入射光と反射光の干
渉によって補強及び相殺現象が起きながら生じるスタン
ディングウェーブ効果によって発生する波模様が除去さ
れ、パターンのプロファイルが向上される。
【0053】継続して、前記PEBが完了されたウェー
ハは前記現像部44に移送されて、前記ウェーハ表面に
現像液が噴射されて露光による陽性フォトレジストパタ
ーンまたは陰性フォトレジストパターンが形成される。
この際、前記フォトレジストパターンの線幅は好ましい
線幅より大きい。
【0054】続いて、前記ウェーハはUVベーク部48
に移送されて前記フォトレジストパターン上にUV照射
とホットプレートによるベーク工程を遂行して前記フォ
トレジスト内に架橋反応(Cross Linkin
g)が起きるようにした後、前記フォトレジストパター
ンをフローベークさせて現像後の最初の前記フォトレジ
ストパターンより小さくなったフォトレジストパターン
を得る。
【0055】半導体素子の製造装備30のそれぞれの単
位工程部は便宜によって配列順序を変更することがで
き、製造装備30のファブライン(Fab Line)
内の占有面積の効率性を高くするために前記単位工程部
を垂直形態に配置することができることは当業者には当
然である。
【0056】本実施例による半導体素子の製造装備30
の重要なポイントは、従来のスピナーまたはトラック装
備にUVベーク部48を添付することで、UVベーク部
48の特別な位置地点を限定はしない。UVベーク部4
8の位置はUVベークが工程順序上現像工程の次に遂行
されるもので現像部44に近接して配置することが好ま
しい。
【0057】従って、UVベーク部48が付加された半
導体素子の製造設備30を通過してフォトレジストパタ
ーンが形成されたウェーハを後続工程のエッチング装備
に移動させて前記フォトレジストパターンをエッチング
マスクとして下部膜質をエッチングして素子パターンを
形成する。
【0058】前述したように、本実施例の素子パターン
形成方法は現像工程によって形成されたフォトレジスト
パターンをUVベークとフローベークを遂行した後、エ
ッチング工程を遂行するもので、前記UVベーク部が付
加されたエッチング装備を使用して素子パターンを形成
することができる。
【0059】従って、前記エッチング装備は現像工程が
遂行されて形成されたウェーハ上のフォトレジストパタ
ーンにUV光を照射させて前記ウェーハ上のフォトレジ
ストパターンのフロー工程時、安定されたフローを提供
するためのUVベーク部及び前記UVベーク部と隣接し
て前記フォトレジストパターンをエッチングマスクとす
る下部膜質のエッチング工程が遂行される工程チャンバ
ーを含めてなる。
【0060】前記UVベーク部と前記工程チャンバーは
工程の効率上ロードロックチャンバーに連結されること
が好ましい。図8は、本発明の一実施例による半導体素
子のパターンの形成方法を示す工程順序図である。
【0061】図8に示すように、半導体素子のパターン
の形成方法は、現像及び洗浄段階の後、3つの順序中で
一つを選択して遂行することができる。前記3つの工程
順序は、A、B及びCであり、まずA順序に対して記述
した後、B及びCの順序の記述において、A順序と重複
される段階は説明を省略した。まず、A工程順序を調べ
て見ると最初ウェーハ上に前記フォトレジストを塗布す
るS20段階で、前記ウェーハ上にi−line用フォ
トレジストを塗布する。
【0062】継続して前記塗布された前記i−line
用フォトレジストをソフトベークさせるS22段階とし
て、前記フォトレジストが含めているソルベントを除去
することで前記i−line用フォトレジストの接着力
を増加させるためにソフトベークを遂行する。
【0063】この際、前記i−line用フォトレジス
トはベース樹脂、光活性剤及び溶剤などで構成されるポ
ジティブフォトレジストとしてフォトレジストパターン
の架橋反応を活性するための添加剤として2、4、6―
トリアミノ−1、3、5―トリアジンがベース樹脂と光
活性剤及び溶剤の総量に対して0.001乃至5重量%
で含まれたことを使用することができる。 前記2、
4、6−トリアミノ−1、3、5−トリアジンはいわゆ
るメラミン(melamine)とするもので、化学式
がC366で、フォルムアルデヒドと付加縮合反応に
よってメラミンフォルムアルデヒド樹脂を形成する。
【0064】続いて、前記ソフトベークが終ったフォト
レジスト上にフォトマスクを整列させて前記フォトレジ
ストを露光するS24段階として、i−line用フォ
トレジストが塗布されたウェーハをi−lineステッ
パに移動させて前記ウェーハ上に微細ホールパターンが
形成された位相反転マスクを整列させてi−lineを
位相反転マスクを通じてi−lineを入射させて前記
ウェーハを露光する。
【0065】継続して、前記露光されたウェーハをPE
BさせるS26段階として、前記PEBは前記フォトレ
ジストパターンの前記露光光源の入射光と反射光の干渉
によって補強及び相殺現象が起こりながら生じるスタン
ディングウェーブ効果によって発生する波模様を除去し
て前記パターンのプロファイルを向上させて前記フォト
レジストパターンの解像度を向上させる。
【0066】継続して、前記PEBが完了された前記ウ
ェーハを現像及び洗浄して前記フォトレジストパターン
を形成させるS28段階として、PEBが完了された前
記ウェーハを現像装置に移動させて前記フォトレジスト
上に現像液を供給してパターンを形成した後、洗浄液に
現像不純物を除去する。
【0067】継続して、前記フォトレジストパターンを
UVベークさせるS32段階として、前記フォトレジス
トパターンにUV光を照射しながら熱を加えフォトレジ
スト内に架橋反応(Cross Linking)が起
こるようにして前記フォトレジストパターンの熱的安全
性が確保されて温度上昇によるフロー時、熱に鈍感であ
るようにする。前記UVベークは前記フォトレジストパ
ターンにUV光を照射しながら熱によるベーク工程を同
時に遂行することができ、前記熱によるベーク工程はU
V光を照射した後、独立的に遂行することができる。
【0068】継続して、前記UVベークの後、前記フォ
トレジストパターンをフローベークするS36段階とし
て、前記フォトレジストの軟化点以上の熱を前記フォト
レジストパターンに加えて前記フォトレジスト高分子を
軟化及び粘度が減少するようにして前記フォトレジスト
パターンをフローさせてパターンの大きさを小さくす
る。また、パターンの密度が高いセル地域とパターンの
密度が低いペリ地域の前記フォトレジストパターンのフ
ロー程度の差が大きくなく前記フォトレジストパターン
が前記ウェーハの全面に均一に形成される。
【0069】続いて、B工程順序は、前記A工程順序で
前記フォトレジストパターンにUVベークさせるS32
段階の前にフロー工程をもう少し安定に遂行するために
ハードベークさせるS30段階がさらに添加される。
【0070】最後にC工程順序は前記A工程順序で遂行
されたフォトレジスト内に架橋反応が起こるようにし
て、前記フォトレジストパターンの熱的安定性が確保さ
れて温度上昇によるフロー時、熱に鈍感であるようにU
VベークさせるS32段階の代わりにハードベークさせ
るS33段階と前記S28の現像段階で使用する同一な
現像液と同一な方法で、前記ハードベークが遂行された
ウェーハを現像液処理させるS34段階を次々に遂行す
る。即ち、C工程順序では前記現像工程によって形成さ
れた前記フォトレジストパターンを現像液処理すること
でフォトレジストの特性を変化させて前記UVベークと
同一な特性を得る。
【0071】図9乃至図12は、図8の工程順序図によ
るi−line用フォトレジスト及び位相反転マスクを
使用してフロー方法でコンタクトホールパターン形成を
表す工程断面図でA工程順序を説明する。
【0072】図9に示すように、上部に非パターン形成
膜14が形成されているウェーハ12にi−line用
フォトレジスト16を塗布した後、80乃至120℃で
50乃至100秒の間ソフトベークする。前記ソフトベ
ークは、前記i−line用フォトレジスト16に含ま
れた溶剤を除去して塗布された前記i−line用フォ
トレジスト16が一定の厚さで塗布された状態を維持す
るようにする。前記ソフトベークの好ましい工程温度は
90乃至110℃である。
【0073】この際、前記i−line用フォトレジス
トはベース樹脂、光活性剤、溶剤及び添加剤として2、
4、6−トリアミノ−1、3、5−トリアジンがベース
樹脂と光活性剤及び溶剤の総量に対して0.001乃至
5重量%で含まれたポジティブフォトレジストを使用す
ることができる。
【0074】継続して、図10に示すように前記ウェー
ハ12をi−line用ステッパに移動させてi−li
ne用フォトレジスト16の上に微細ホールパターンが
形成されている移送反転マスク17を整列させてi−l
ineを利用して露光を実施する。
【0075】継続して、図11に示すように露光された
ウェーハ12を100乃至140℃で50乃至100秒
の間PEBを実施した後、現像及び洗浄をして第1コン
タクトホールパターン18を形成する。前記PEBはフ
ォトレジストからなるパターンに表れる微細な構造のス
タンディングウェーブなどを除去してパターンのプロフ
ァイルを向上させて、解像度を高くするための目的で遂
行される。この際、前記第1コンタクトホールパターン
18の大きさは0.28μm程度で、前記ウェーハ12
の全面の前記第1コンタクトホールパターン18の均一
度は良くない。
【0076】継続して、図12のように前記第1コンタ
クトホールパターン18にUVベーク及びフローベーク
を連続遂行して前記第1コンタクトホールパターン18
より大きさが小さい0.20μm以下の第2コンタクト
ホール20を形成する。前記UVベークは、前記第1コ
ンタクトホールパターン18にUV光を照射させながら
熱を加えて同時にベークする。前記UV光の照射時間
は、10乃至80秒であり、好ましくは10乃至50秒
である。前記熱によるベークの温度は50乃至140℃
で、好ましくは110℃である。即ち、前記第1コンタ
クトホールパターン18が前記UV光の照射とベークに
よって熱的に安定化されながら前記第1コンタクトホー
ルパターン18に架橋反応が起きるようにする。
【0077】継続して、前記UVベークを遂行した後、
UV光照射を停止して、同一チャンバーまたは独立のベ
ークチャンバーにウェーハを移動させて140乃至20
0℃で80乃至120秒の間フローベークを実施して、
第2コンタクトホール20を形成する。前記フローベー
クの工程温度は好ましくは170乃至190℃である。
従って、フローベーク時、パターンが反復して存在する
粗密な部分とパターンがない部分との高分子のフロー程
度の差が大きく、発生するパターンがつぶれるバルク効
果(Bulk effect)が発生せず、露光光源よ
り小さな0.20μm以下の第2コンタクトホール20
がウェーハ12の全面に均一に形成される。前記フロー
ベークはフォトレジストの種類及びフロー量によって1
回以上反復することができる。
【0078】従って、前述した構成からなる本実施例の
製造装備の特徴を調べてみると、従来のスピナーまたは
トラック装備に架橋反応部としてUVベーク48をさら
に設置することで、また通常のエッチング装備でエッチ
ング工程チャンバーに隣接してUVベーク48を設置す
ることで、装備の効率性を高くして円滑なフローベーク
工程を遂行することができる。そして、本実施例のパタ
ーン形成方法にはi−line用フォトレジストとDU
V用フォトレジスト全てが適用される。
【0079】前記フォトレジストは二つの場合がある。
即ち、光に露光されると現像液に不可溶性であるネガテ
ィブフォトレジストと光に露光されると現像液に可溶性
になるポジティブフォトレジストがある。本実施例の場
合には、前記i−line用ポジティブフォトレジスト
はベース樹脂(Resin)としてノボラックレジン、
光活性剤としてディアゾナプトキノン(Diazona
ptoquinone)ベースにブラスト系(Bala
st Group)としてポリハイドロッキシベンゾピ
ノン(Polyhydroxy Benzopheno
ne)などが結合された構造物及び溶剤として2−ヘプ
タノン(Heptanone)などからなり、添加剤と
していわゆるメラミンと称する2、4、6−トリアミノ
−1、3、5−トリアジンを添加することでフォトレジ
ストパターンのフロー効果をさらに向上させることがで
きる。通常、ポジティブフォトレジストにUV照射また
はベークを遂行すると、酸(Acid)が発生して前記
ポジティブフォトレジストを可溶性とする。
【0080】従って、前記ポジティブフォトレジストに
添加剤の添加は前記ポジティブフォトレジスト上部での
架橋反応を手伝い、その結果、本発明のフロー工程は相
当に向上される。即ち、前記i−line用ポジティブ
フォトレジストに、2、4、6−トリアミノ−1、3、
5−トリアジンを添加することで酸触媒下で樹脂間の架
橋反応がさらに活性化されてフォトレジストの熱特性が
向上される。
【0081】
【発明の効果】従って、本発明によると、前述したよう
にフォトレジストパターン形成後、UV光を前記フォト
レジストパターンに照射して前記フォトレジストパター
ンの高分子に架橋反応を誘発させて前記フォトレジスト
を熱的に安定化させた後、フローを進行することでパタ
ーンが反復して存在する粗密な部分とパターンがない部
分の高分子のフロー程度の差が大きく、発生するパター
ンがつぶれるバルク効果を発生させなく均一な前記フォ
トレジストパターンの大きさを露光光源の波長より小さ
く形成することができる効果がある。
【0082】以上、本発明は記載された具体例に対して
のみ詳しく説明されたが、本発明の技術思想範囲内で多
様な変形及び修正が可能であることは当業者にとって明
白なことであり、このような変形及び修正が添付された
特許請求の範囲に属することは当然なことである。
【図面の簡単な説明】
【図1】従来の半導体素子のパターン形成方法を示す工
程順序図である。
【図2】図1の工程順序図による半導体素子のパターン
形成方法を示す工程断面図である。
【図3】図1の工程順序図による半導体素子のパターン
形成方法を示す工程断面図である。
【図4】図1の工程順序図による半導体素子のパターン
形成方法を示す工程断面図である。
【図5】図1の工程順序図による半導体素子のパターン
形成方法を示す工程断面図である。
【図6】本発明による半導体素子の製造装備の一実施例
を説明するための構成図である。
【図7】図6の半導体素子の製造装備のUVベーク部を
説明するための断面図である。
【図8】本発明の一実施例による半導体素子のパターン
形成方法を示す工程順序図である。
【図9】図8の工程順序図による半導体素子のパターン
形成方法を示す工程断面図である。
【図10】図8の工程順序図による半導体素子のパター
ン形成方法を示す工程断面図である。
【図11】図8の工程順序図による半導体素子のパター
ン形成方法を示す工程断面図である。
【図12】図8の工程順序図による半導体素子のパター
ン形成方法を示す工程断面図である。
【符号の説明】
2、12 ウェーハ 4、14 非パターン形成膜 6、16 フォトレジスト 7、17 位相反転マスク 8、18 第1コンタクトホールパターン 9、20 第2コンタクトホールパターン 30 半導体素子製造装備 32 ローディング部 34 HMDS塗布部 36 フォトレジスト塗布部 37 ベーク部 38 ソフトベーク部 40 ハードベーク部 42 PEB部 44 現像部 46 ウェーハエッジ露光部 48 UVベーク部 50 第1移送アーム 52 第2移送アーム 60 UVランプ 61 極超短波ガイド 62 水銀電球 63 反射鏡 64 石英板 70 ホットプレート 80 インターペース 90 露光装備
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鄭 震恒 大韓民国京畿道水原市長安区蓮武洞11−14 番地 (72)発明者 金 永善 大韓民国京畿道水原市八達区梅灘4洞826 −2番地102号 (72)発明者 李 鴻 大韓民国ソウル江北区彌阿3洞159−17番 地

Claims (26)

    【特許請求の範囲】
  1. 【請求項1】 ウェーハ上に特定のフォトレジストを塗
    布するフォトレジスト塗布部と、 前記フォトレジストが塗布された後、露光された前記ウ
    ェーハ上にフォトレジストパターンを形成させる現像部
    と、 前記フォトレジストパターンのフロー工程時安定された
    フローを提供するために前記フォトレジストパターンを
    架橋反応させるための架橋反応部と、 を備えることを特徴とする半導体素子の製造装備。
  2. 【請求項2】 スピナーとトラック装備の中の一つであ
    ることを特徴とする請求項1に記載の半導体素子の製造
    装備。
  3. 【請求項3】 フォトレジスト塗布部にウェーハを伝達
    する前にウェーハローディング部から移送されたウェー
    ハ表面にフォトレジストとの接着力を増大させるための
    HMDS塗布部と、 前記フォトレジストが塗布されたウェーハ、露光された
    ウェーハ及び現像されたウェーハをベークすることが可
    能なベーク部と、 ウェーハの縁部分の所定の幅を露光するウェーハエッジ
    露光部と、 をさらに備えることを特徴とする請求項1に記載の半導
    体素子の製造装備。
  4. 【請求項4】 前記ウェーハローディング部、前記HM
    DS塗布部、前記フォトレジスト塗布部、前記現像部、
    前記ベーク部、前記ウェーハエッジ露光及び前記架橋反
    応部は一つ以上の複数個が設置されることを特徴とする
    請求項3に記載の半導体素子の製造装備。
  5. 【請求項5】 前記架橋反応部は、現像されたウェーハ
    にUV光を照射させるためのUVベーク部であることを
    特徴とする請求項1に記載の半導体素子の製造装備。
  6. 【請求項6】 前記UVベーク部は、 上部にUVを発生するUVランプと、 下部に前記UVランプと所定の間隔離隔されてウェーハ
    が安着され、前記ウェーハを加熱させることが可能なホ
    ットプレートと、 を備えることを特徴とする請求項5に記載の半導体素子
    の製造装備。
  7. 【請求項7】 前記UVランプは極超短波励起ランプま
    たはマーキュリゼノンアルクランプであることを特徴と
    する請求項6に記載の半導体素子の製造装備。
  8. 【請求項8】 前記フォトレジストパターンをエッチン
    グマスクとして使用するウェーハ上の下部膜質のエッチ
    ング工程が遂行される工程チャンバーを、前記工程チャ
    ンバーと前記架橋反応部との間でウェーハの移送が容易
    な位置にさらに備えることを特徴とする請求項2に記載
    の半導体素子の製造装備。
  9. 【請求項9】 前記架橋反応部と前記工程チャンバーを
    連結するロードロックチャンバーをさらに備えることを
    特徴とする請求項8に記載の半導体素子の製造装備。
  10. 【請求項10】 ウェーハ上にフォトレジストを塗布す
    る段階と、 前記フォトレジスト上にフォトマスクを整列させて露光
    する段階と、 前記ウェーハ上にフォトレジストパターンを形成させる
    段階と、 前記フォトレジストパターンを架橋反応させる段階と、 前記架橋反応後、前記フォトレジストパターンをフロー
    ベークさせる段階と、 を含むことを特徴とする半導体素子のパターン形成方
    法。
  11. 【請求項11】 前記フォトレジストはi−line用
    またはディップUV用であることを特徴とする請求項1
    0に記載の半導体素子のパターン形成方法。
  12. 【請求項12】 前記i−line用フォトレジスト使
    用時、前記フォトマスクは位相反転マスクを使用するこ
    とを特徴とする請求項11に記載の半導体素子のパター
    ン形成方法。
  13. 【請求項13】 前記i−line用フォトレジストは
    ベース樹脂、光活性剤及び溶剤等で構成されるポジティ
    ブフォトレジストであって、フォトレジストパターンの
    架橋反応を活性化するための添加剤として2、4、6−
    トリアミノ−1、3、5−トリアジンを含むことを特徴
    とする請求項12に記載の半導体素子のパターン形成方
    法。
  14. 【請求項14】 前記フォトレジストパターンはコンタ
    クトホールパターンであることを特徴とする請求項10
    に記載の半導体素子のパターン形成方法。
  15. 【請求項15】 前記架橋反応は前記フォトレジストパ
    ターンをUVベークさせることを特徴とする請求項10
    に記載の半導体素子のパターン形成方法。
  16. 【請求項16】 前記UVベークは前記フォトレジスト
    パターンにUV光を照射しながら熱によるベーク工程を
    同時に遂行することを特徴とする請求項15に記載の半
    導体素子のパターン形成方法。
  17. 【請求項17】 前記UVベークさせる段階前にハード
    ベークさせる段階をさらに含むことを特徴とする請求項
    15に記載の半導体素子のパターン形成方法。
  18. 【請求項18】 前記熱によるベーク工程の工程温度は
    50乃至140℃であることを特徴とする請求項16に
    記載の半導体素子のパターン形成方法。
  19. 【請求項19】 前記UV光照射時、工程時間は10乃
    至80秒であることを特徴とする請求項16に記載の半
    導体素子のパターン形成方法。
  20. 【請求項20】 前記フローベークの工程温度は140
    乃至200℃であることを特徴とする請求項10に記載
    の半導体素子のパターン形成方法。
  21. 【請求項21】 前記フローベーク時、工程時間は80
    乃至120秒であることを特徴とする請求項20に記載
    の半導体素子のパターン形成方法。
  22. 【請求項22】 前記フローベークを1回以上反復する
    ことを特徴とする請求項10に記載の半導体素子のパタ
    ーン形成方法。
  23. 【請求項23】 前記架橋反応は、 前記フォトレジストパターンをハードベークさせる段階
    と、 前記ハードベークが終った前記フォトレジストパターン
    を現像液処理する段階と、 を含むことを特徴とする請求項10に記載の半導体素子
    のパターン形成方法。
  24. 【請求項24】 前記ハードベークが終った後、前記フ
    ォトレジストパターンの現像処理を2回以上反復遂行す
    ることを特徴とする請求項23に記載の半導体素子のパ
    ターン形成方法。
  25. 【請求項25】 ベース樹脂、光活性剤及び溶剤等で構
    成されるi−line用フォトレジストにおいて、フォ
    トレジストパターンの架橋反応を活性化するための添加
    剤として2、4、6−トリアミノ−1、3、5−トリア
    ジンを含むことを特徴とする半導体素子製造用i−li
    ne用ポジティブフォトレジスト。
  26. 【請求項26】 前記2、4、6−トリアミノ−1、
    3、5−トリアジンはベース樹脂、光活性剤及び溶剤の
    総量に対して0.001乃至5重量%で含まれているこ
    とを特徴とする請求項25に記載の半導体素子製造用i
    −line用ポジティブフォトレジスト。
JP17090499A 1998-07-02 1999-06-17 半導体素子の製造装備、これを利用した半導体素子のパターン形成方法及びこれを適用した半導体素子製造用フォトレジスト Expired - Fee Related JP3676947B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR19980026680 1998-07-02
KR1019980031545A KR100291331B1 (ko) 1998-02-05 1998-08-03 반도체소자의제조장비및이를이용한반도체소자의패턴형성방법
KR1998P31545 1998-08-03
KR1998P26680 1998-08-03

Publications (2)

Publication Number Publication Date
JP2000031001A true JP2000031001A (ja) 2000-01-28
JP3676947B2 JP3676947B2 (ja) 2005-07-27

Family

ID=26633867

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17090499A Expired - Fee Related JP3676947B2 (ja) 1998-07-02 1999-06-17 半導体素子の製造装備、これを利用した半導体素子のパターン形成方法及びこれを適用した半導体素子製造用フォトレジスト

Country Status (4)

Country Link
JP (1) JP3676947B2 (ja)
DE (1) DE19925416A1 (ja)
GB (1) GB2339479B (ja)
TW (1) TW426904B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007086353A (ja) * 2005-09-21 2007-04-05 Seiko Epson Corp 基材処理方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6582891B1 (en) * 1999-12-02 2003-06-24 Axcelis Technologies, Inc. Process for reducing edge roughness in patterned photoresist
US6479411B1 (en) * 2000-03-21 2002-11-12 Angela T. Hui Method for forming high quality multiple thickness oxide using high temperature descum
DE10138103B4 (de) * 2001-08-03 2007-07-26 Infineon Technologies Ag Verfahren zum Strukturieren einer Fotolackschicht auf einem Halbleitersubstrat
US8175732B2 (en) 2006-12-22 2012-05-08 Harris Stratex Networks Operating Corporation Manufacturing system and method
CN111755326A (zh) * 2020-06-29 2020-10-09 西安微电子技术研究所 一种解决7度角注入工艺中硅衬底起皮缺陷的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4548688A (en) * 1983-05-23 1985-10-22 Fusion Semiconductor Systems Hardening of photoresist
JPH02980A (ja) * 1988-03-14 1990-01-05 Mitsubishi Electric Corp レジストパターニング工程を備えた半導体装置の製造方法およびその製造方法に用いられる光照射装置
JPH0427113A (ja) * 1990-04-23 1992-01-30 Tadahiro Omi レジスト処理装置、レジスト処理方法及びレジストパターン
US5300403A (en) * 1992-06-18 1994-04-05 International Business Machines Corporation Line width control in a radiation sensitive polyimide
EP0825492A1 (en) * 1996-08-23 1998-02-25 Samsung Electronics Co., Ltd. Method of treating a resist pattern on a semiconductor wafer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007086353A (ja) * 2005-09-21 2007-04-05 Seiko Epson Corp 基材処理方法

Also Published As

Publication number Publication date
DE19925416A1 (de) 2000-01-13
TW426904B (en) 2001-03-21
GB9912579D0 (en) 1999-07-28
GB2339479B (en) 2003-02-26
JP3676947B2 (ja) 2005-07-27
GB2339479A (en) 2000-01-26

Similar Documents

Publication Publication Date Title
US6398430B1 (en) Semiconductor device fabrication system
US8124319B2 (en) Semiconductor lithography process
Stevenson et al. The application of photolithography to the fabrication of microcircuits
US20060134559A1 (en) Method for forming patterns on a semiconductor device
KR100291331B1 (ko) 반도체소자의제조장비및이를이용한반도체소자의패턴형성방법
JP3676947B2 (ja) 半導体素子の製造装備、これを利用した半導体素子のパターン形成方法及びこれを適用した半導体素子製造用フォトレジスト
US5902716A (en) Exposure method and apparatus
JP2000100690A (ja) 気相前処理を用いる光リソグラフィー装置
KR20010037049A (ko) 실리레이션을 이용한 리소그라피 방법
JP2000100689A (ja) 気相前処理を用いる光リソグラフィー法
CN114911141B (zh) Euv光刻方法及euv光刻设备
US6858376B2 (en) Process for structuring a photoresist layer on a semiconductor substrate
Bae et al. Advanced patterning solutions based on double exposure: double patterning and beyond
KR20040005483A (ko) 포토레지스트 패턴 형성 방법
KR940011204B1 (ko) 미세패턴 형성방법
KR20020028114A (ko) 선폭감소를 위한 포토 레지스트패턴 형성방법
KR20010015501A (ko) 반도체 소자 제조용 포토레지스트
KR101107346B1 (ko) 포토레지스트 형성방법
JPH0562894A (ja) 微細パターン形成方法
JPH0425114A (ja) レジストパターン形成方法
JPS61241745A (ja) ネガ型フオトレジスト組成物及びレジストパタ−ン形成方法
KR20220064438A (ko) 포지티브 포토레지스트 조성물 및 이를 사용한 포토리소그라피 방법
CN115047729A (zh) Euv光刻设备及euv光刻方法
KR100596276B1 (ko) 감광막 패턴 형성 방법
KR100824199B1 (ko) 레지스트 패턴 형성 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041210

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050502

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090513

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090513

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100513

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110513

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120513

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130513

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees