JP2007073925A - 欠陥検査装置及びその感度校正方法、欠陥検出感度校正用基板及びその製造方法 - Google Patents
欠陥検査装置及びその感度校正方法、欠陥検出感度校正用基板及びその製造方法 Download PDFInfo
- Publication number
- JP2007073925A JP2007073925A JP2006077573A JP2006077573A JP2007073925A JP 2007073925 A JP2007073925 A JP 2007073925A JP 2006077573 A JP2006077573 A JP 2006077573A JP 2006077573 A JP2006077573 A JP 2006077573A JP 2007073925 A JP2007073925 A JP 2007073925A
- Authority
- JP
- Japan
- Prior art keywords
- defect
- detection sensitivity
- substrate
- pseudo
- sensitivity calibration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/9501—Semiconductor wafers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/93—Detection standards; Calibrating baseline adjustment, drift correction
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/956—Inspecting patterns on the surface of objects
Landscapes
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Biochemistry (AREA)
- General Health & Medical Sciences (AREA)
- General Physics & Mathematics (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【解決手段】パターン8と、サイズの異なるコーン欠陥であり、シリコン基板1上にランダムに形成された擬似欠陥部7とを備えた欠陥検出感度校正標準基板を用いて、欠陥検査装置の照明部21におけるランプ21aの交換後の感度調整を判断する指標として製造管理に利用する。
【選択図】図6
Description
本発明者は、照明手段の光源交換後の感度調整を判断する指標を得るには、実際の半導体プロセスと同等に微小欠陥が形成された基板を欠陥検出用のサンプル基板として用いる必要があると考えた。そこで、実際の半導体プロセスを模倣し、サイズがランダムな微小擬似欠陥を形成した基板をサンプル基板として用い、照明手段の光源(ここではランプ)の交換前後における欠陥数を検出してみた。具体的には、後述するように、基板表面にサイズがそれぞれ任意となるように偶発的に形成された擬似欠陥部を有する基板をサンプル基板として用いた。
以下、上述した本発明の基本骨子を踏まえ、本発明を適用した具体的な緒実施形態について、図面を参照しながら詳細に説明する。
図6は、第1の実施形態による欠陥検出感度校正標準基板の製造方法を工程順に示す概略断面図である。
先ず、図6(a)に示すように、半導体基板、例えばシリコン基板1の表面に、例えばCVD法や熱酸化法により膜厚10nm〜50nm程度のシリコン酸化膜2を形成する。次に、シリコン酸化膜2上に、例えばCVD法により膜厚100nm〜200nm程度のシリコン窒化膜3を形成する。次に、シリコン窒化膜3上に、例えばCVD法により膜厚100nm〜200nm程度の多結晶シリコン膜4を形成する。そして、多結晶シリコン膜4上にレジストを塗布し、このレジストをリソグラフィーで加工することにより、レジストパターン5を形成する。
この欠陥検出装置は、上述した欠陥検出感度校正標準基板10と、光源であるランプ21aを備え、このランプ21aから欠陥検出感度校正標準基板10の擬似欠陥部7を光照射する照明部21と、擬似欠陥部7で反射(散乱)した反射(散乱)光を検出するディテクタ22と、ディテクタ22で認識した擬似欠陥部7の数(検出欠陥数)をカウントするカウンタ23と、2つの数値を差分を計算する計算機24とを備えて構成されている。
欠陥検出感度校正用基板10を用いて定期的に欠陥検査を行うに際して、カウンタ23により、ランプ21aを交換する前(例えば、交換直前の所定時)における欠陥検出感度校正用基板10の検出欠陥数をカウントする(ステップS1)。ここで、ランプ21aを交換する前におけるカウンタ23でカウントされた複数の検出欠陥数を表示し、光源21aに劣化が生じていないと見なせる欠陥数の把握に供するようにしても良い。また、光源21aに劣化が生じていないと見なせる欠陥数を計算機24で算出するようにしても好適である。このように、光源21aに劣化が生じていないと見なせる欠陥数の把握しておけば、例えば光源21aの交換前に、複数の測定点にわたる検出欠陥数が、上記の劣化が生じていないと見なせる欠陥数よりもある程度低下した値であれば、光源21aに劣化が生じていると判断する指標にもなる。
ここで、第1の実施形態の変形例について説明する。
本例では、第1の実施形態とは欠陥検出感度校正標準基板の構成が若干異なる点で相違する。具体的には、擬似欠陥部の形成される部位である欠陥形成部がシリコン基板上ではなく、その上層膜とされる。
先ず、図20(a)に示すように、半導体基板、例えばシリコン基板1の上方に、層間絶縁膜30等を介して、例えばCVD法により多結晶シリコン膜31を形成する。次に、多結晶シリコン膜31上に、例えばCVD法により膜厚10nm〜50nm程度のシリコン酸化膜32を形成する。次に、シリコン酸化膜32上に、例えばCVD法により膜厚100nm〜200nm程度のシリコン窒化膜33を形成する。次に、シリコン窒化膜33上に、例えばCVD法により膜厚100nm〜200nm程度の多結晶シリコン膜34を形成する。そして、多結晶シリコン膜34上にレジストを塗布し、このレジストをリソグラフィーで加工することにより、レジストパターン35を形成する。
本実施形態では、第1の実施形態とは欠陥検出感度校正標準基板の構成が異なる点で相違する。
図22は、第2の実施形態による欠陥検出感度校正標準基板を示す概略断面図である。
ここで、第2の実施形態の緒変形例について説明する。これら緒変形例では、第2の実施形態とは欠陥検出感度校正標準基板の構成が若干異なる点で相違する。なお、第2の実施形態と同様の構成部材等については、同符号を付して詳しい説明を省略する。
本例では、擬似欠陥部の形成される部位である欠陥形成部がシリコン基板上ではなく、その上層膜とされる。
図23は、第2の実施形態の変形例1による欠陥検出感度校正標準基板の製造方法を工程順に示す概略断面図である。
本例では、擬似欠陥部の形成される部位である欠陥形成部が、シリコン基板及びシリコン基板の上方に形成された少なくとも1層の上層膜から選ばれた少なくとも2つとされる。
図24は、第2の実施形態の変形例2による欠陥検出感度校正標準基板の製造方法を工程順に示す概略断面図である。
欠陥形成部と、
前記欠陥形成部の表面に形成された複数の擬似欠陥部を含み、
前記各擬似欠陥部は、各々の大きさが任意に形成されてなるものであることを特徴とする欠陥検出感度校正用基板。
前記塵芥は、前記パターンの加工形成時に前記パターンの材料の一部が前記基板の表面上に付着してなるものであることを特徴とする付記2に記載の欠陥検出感度校正用基板。
欠陥形成部の表面に所定のパターンを形成するための材料膜を成膜する工程と、
前記材料膜を加工して前記パターンを有するパターン部を形成するとともに、前記基板の表面に前記材料膜の一部が付着してなる任意の複数の塵芥をマスクとして用い、前記基板の表面を加工して、各々が任意の大きさの各擬似欠陥部を形成する工程と
を含むことを特徴とする欠陥検出感度校正用基板の製造方法。
前記材料膜からなる前記パターンを除去する工程を更に含むことを特徴とする付記10に記載の欠陥検出感度校正用基板の製造方法。
欠陥形成部の表面に、各々が任意の大きさの微粒子を散布し、各擬似欠陥部を形成することを特徴とする欠陥検出感度校正用基板の製造方法。
前記欠陥検出感度校正用基板は、
欠陥形成部と、
前記欠陥形成部の表面に形成された、各々の大きさが任意に形成されてなる複数の擬似欠陥部と
を含むものであり、
前記光源が交換される前に、前記欠陥検出感度校正用基板を用いて前記擬似欠陥部を検出するステップと、
前記光源が交換された後に、前記欠陥検出感度校正用基板を用いて前記擬似欠陥部を検出するステップと、
前記光源の交換前における前記擬似欠陥部の検出数と前記光源の交換後における前記擬似欠陥部の検出数との差分を計算し、当該計算値を、前記光源の交換後における前記擬似欠陥部の検出数を前記光源の交換前における前記擬似欠陥部の検出数と同等とする調整作業に供するステップと
を含むことを特徴とする欠陥検査装置の感度校正方法。
前記塵芥は、前記パターンの加工形成時に前記パターンの材料の一部が前記基板の表面上に付着してなるものであることを特徴とする付記18又は19に記載の欠陥検査装置の感度校正方法。
光源を有し、前記欠陥検出感度校正用基板上を光照射する照明手段と、
前記欠陥検出感度校正用基板からの反射光を検出する検出手段と、
前記検出手段により検出された前記欠陥検出感度校正用基板の擬似欠陥部の検出数をカウントするカウント手段と、
前記光源の交換前における前記擬似欠陥部の検出数と、前記光源の交換後における前記擬似欠陥部の検出数との差分を計算する計算手段と
を含むことを特徴とする欠陥検査装置。
前記塵芥は、前記パターンの加工形成時に前記パターンの材料の一部が前記基板の表面上に付着してなるものであることを特徴とする付記25又は26に記載の欠陥検査装置。
2 シリコン酸化膜
3 シリコン窒化膜
4 多結晶シリコン膜
5 レジストパターン
6 パーティクル
7 擬似欠陥部
8 パターン
21 照明部
21a ランプ
22 ディテクタ
23 カウンタ
24 計算機
Claims (10)
- デバイスに発生した欠陥部を検出する欠陥検出装置の検出感度を校正するために用いられる欠陥検出感度校正用基板であって、
欠陥形成部と、
前記欠陥形成部の表面に形成された複数の擬似欠陥部を含み、
前記各擬似欠陥部は、各々の大きさが任意に形成されてなるものであることを特徴とする欠陥検出感度校正用基板。 - 前記各擬似欠陥部は、前記欠陥形成部の表面に付着した任意の複数の塵芥をマスクとして前記欠陥形成部の表面が加工されて形成されてなる突起状構造体であることを特徴とする請求項1に記載の欠陥検出感度校正用基板。
- 前記欠陥形成部の表面に所定のパターンを有するパターン部を更に含み、
前記塵芥は、前記パターンの加工形成時に前記パターンの材料の一部が前記基板の表面上に付着してなるものであることを特徴とする請求項2に記載の欠陥検出感度校正用基板。 - 前記各擬似欠陥部は、前記欠陥形成部の表面に散布された、各々の大きさが任意に形成されてなる微粒子であることを特徴とする請求項1に記載の欠陥検出感度校正用基板。
- デバイスに形成された欠陥部を検出する欠陥検出装置の検出感度を校正するために用いられる欠陥検出感度校正用基板の製造方法であって、
欠陥形成部の表面に所定のパターンを形成するための材料膜を成膜する工程と、
前記材料膜を加工して前記パターンを有するパターン部を形成するとともに、前記基板の表面に前記材料膜の一部が付着してなる任意の複数の塵芥をマスクとして用い、前記基板の表面を加工して、各々が任意の大きさの各擬似欠陥部を形成する工程と
を含むことを特徴とする欠陥検出感度校正用基板の製造方法。 - 前記各擬似欠陥部を形成する工程の後、
前記材料膜からなる前記パターンを除去する工程を更に含むことを特徴とする請求項5に記載の欠陥検出感度校正用基板の製造方法。 - デバイスに形成された欠陥部を検出する欠陥検出装置の検出感度を校正するために用いられる欠陥検出感度校正用基板の製造方法であって、
欠陥形成部の表面に、各々が任意の大きさの微粒子を散布し、各擬似欠陥部を形成することを特徴とする欠陥検出感度校正用基板の製造方法。 - 欠陥検出感度校正用基板を用いて、照明手段により前記欠陥検出感度校正用基板上を光照射し、その反射光を検出することにより欠陥検査を行う欠陥検査装置の感度校正方法であって、
前記欠陥検出感度校正用基板は、
欠陥形成部と、
前記欠陥形成部の表面に形成された、各々の大きさが任意に形成されてなる複数の擬似欠陥部と
を含むものであり、
前記光源が交換される前に、前記欠陥検出感度校正用基板を用いて前記擬似欠陥部を検出するステップと、
前記光源が交換された後に、前記欠陥検出感度校正用基板を用いて前記擬似欠陥部を検出するステップと、
前記光源の交換前における前記擬似欠陥部の検出数と前記光源の交換後における前記擬似欠陥部の検出数との差分を計算し、当該計算値を、前記光源の交換後における前記擬似欠陥部の検出数を前記光源の交換前における前記擬似欠陥部の検出数と同等とする調整作業に供するステップと
を含むことを特徴とする欠陥検査装置の感度校正方法。 - 前記各擬似欠陥部は、前記欠陥形成部の表面に付着した任意の複数の塵芥をマスクとして前記欠陥形成部の表面が加工されて形成されてなる突起状構造体であることを特徴とする請求項8に記載の欠陥検査装置の感度校正方法。
- 欠陥形成部と、前記欠陥形成部の表面に形成された、各々の大きさが任意に形成されてなる複数の擬似欠陥部とを含む欠陥検出感度校正用基板と、
光源を有し、前記欠陥検出感度校正用基板上を光照射する照明手段と、
前記欠陥検出感度校正用基板からの反射光を検出する検出手段と、
前記検出手段により検出された前記欠陥検出感度校正用基板の擬似欠陥部の検出数をカウントするカウント手段と、
前記光源の交換前における前記擬似欠陥部の検出数と、前記光源の交換後における前記擬似欠陥部の検出数との差分を計算する計算手段と
を含むことを特徴とする欠陥検査装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006077573A JP4899560B2 (ja) | 2005-08-11 | 2006-03-20 | 欠陥検査装置及びその感度校正方法、欠陥検出感度校正用基板及びその製造方法 |
US11/501,755 US7755753B2 (en) | 2005-08-11 | 2006-08-10 | Defect inspection apparatus, sensitivity calibration method for the same, substrate for defect detection sensitivity calibration, and manufacturing method thereof |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005233644 | 2005-08-11 | ||
JP2005233644 | 2005-08-11 | ||
JP2006077573A JP4899560B2 (ja) | 2005-08-11 | 2006-03-20 | 欠陥検査装置及びその感度校正方法、欠陥検出感度校正用基板及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007073925A true JP2007073925A (ja) | 2007-03-22 |
JP4899560B2 JP4899560B2 (ja) | 2012-03-21 |
Family
ID=37742215
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006077573A Expired - Fee Related JP4899560B2 (ja) | 2005-08-11 | 2006-03-20 | 欠陥検査装置及びその感度校正方法、欠陥検出感度校正用基板及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7755753B2 (ja) |
JP (1) | JP4899560B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007298501A (ja) * | 2006-04-03 | 2007-11-15 | Nec Electronics Corp | フォーカス調整方法、その方法を用いた装置、およびその方法に用いられるウェハ |
WO2008129755A1 (ja) * | 2007-04-10 | 2008-10-30 | Panasonic Corporation | 半導体デバイスの検査方法および半導体デバイスの検査装置 |
JP2010002304A (ja) * | 2008-06-20 | 2010-01-07 | Dainippon Screen Mfg Co Ltd | 基板処理装置 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7939450B2 (en) * | 2007-09-21 | 2011-05-10 | Tokyo Electron Limited | Method and apparatus for spacer-optimization (S-O) |
NL2004949A (en) * | 2009-08-21 | 2011-02-22 | Asml Netherlands Bv | Inspection method and apparatus. |
US8487644B2 (en) | 2010-07-21 | 2013-07-16 | United Microelectronics Corp. | Method and pattern carrier for optimizing inspection recipe of defect inspection tool |
KR102220194B1 (ko) * | 2019-08-20 | 2021-02-25 | 주식회사 커미조아 | 보정용 패널, 패널검사용 보정장치 및 패널 검사장치의 보정방법 |
KR102221447B1 (ko) * | 2019-09-24 | 2021-03-02 | 주식회사 커미조아 | 판재결함 검출방법 및 장치 |
US11385187B1 (en) * | 2020-03-19 | 2022-07-12 | Kla Corporation | Method of fabricating particle size standards on substrates |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6319832A (ja) * | 1986-07-14 | 1988-01-27 | Oki Electric Ind Co Ltd | 標準粒子の分布状態の検査方法 |
JPH07120404A (ja) * | 1993-10-26 | 1995-05-12 | Hitachi Ltd | 異物検出感度校正標準ウエハ |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4386850A (en) * | 1980-12-23 | 1983-06-07 | Rca Corporation | Calibration device and method for an optical defect scanner |
JP2520212B2 (ja) * | 1992-09-07 | 1996-07-31 | 倉敷紡績株式会社 | 濃度測定装置 |
DE19737363C1 (de) * | 1997-08-27 | 1999-03-11 | Siemens Ag | Kalibrierwafer |
KR100269307B1 (ko) * | 1997-09-24 | 2001-01-15 | 윤종용 | 반도체소자의디펙트모니터링방법 |
US6411378B1 (en) * | 2000-01-24 | 2002-06-25 | Advanced Micro Devices, Inc. | Mask, structures, and method for calibration of patterned defect inspections |
DE60144371D1 (de) * | 2000-04-28 | 2011-05-19 | Electro Scient Ind Inc | Gerichtete beleuchtung und verfahren zur erkennung dreidimensionaler information |
JP3735517B2 (ja) * | 2000-05-30 | 2006-01-18 | 株式会社東芝 | 模擬欠陥ウェーハおよび欠陥検査レシピ作成方法 |
US6936835B2 (en) * | 2000-09-21 | 2005-08-30 | Hitachi, Ltd. | Method and its apparatus for inspecting particles or defects of a semiconductor device |
JP2002303586A (ja) * | 2001-04-03 | 2002-10-18 | Hitachi Ltd | 欠陥検査方法及び欠陥検査装置 |
DE10151406B4 (de) * | 2001-10-18 | 2004-04-22 | Infineon Technologies Ag | Photomaske und Verfahren zu dessen Hertellung |
US6743646B2 (en) * | 2001-10-22 | 2004-06-01 | Timbre Technologies, Inc. | Balancing planarization of layers and the effect of underlying structure on the metrology signal |
US8045788B2 (en) * | 2003-07-14 | 2011-10-25 | August Technology Corp. | Product setup sharing for multiple inspection systems |
US7193698B2 (en) * | 2005-07-18 | 2007-03-20 | Powerchip Semiconductor Corp. | Wafer defect detection methods and systems |
-
2006
- 2006-03-20 JP JP2006077573A patent/JP4899560B2/ja not_active Expired - Fee Related
- 2006-08-10 US US11/501,755 patent/US7755753B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6319832A (ja) * | 1986-07-14 | 1988-01-27 | Oki Electric Ind Co Ltd | 標準粒子の分布状態の検査方法 |
JPH07120404A (ja) * | 1993-10-26 | 1995-05-12 | Hitachi Ltd | 異物検出感度校正標準ウエハ |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007298501A (ja) * | 2006-04-03 | 2007-11-15 | Nec Electronics Corp | フォーカス調整方法、その方法を用いた装置、およびその方法に用いられるウェハ |
WO2008129755A1 (ja) * | 2007-04-10 | 2008-10-30 | Panasonic Corporation | 半導体デバイスの検査方法および半導体デバイスの検査装置 |
JPWO2008129755A1 (ja) * | 2007-04-10 | 2010-07-22 | パナソニック株式会社 | 半導体デバイスの検査方法および半導体デバイスの検査装置 |
JP4744604B2 (ja) * | 2007-04-10 | 2011-08-10 | パナソニック株式会社 | 半導体デバイスの検査方法および半導体デバイスの検査装置 |
JP2010002304A (ja) * | 2008-06-20 | 2010-01-07 | Dainippon Screen Mfg Co Ltd | 基板処理装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4899560B2 (ja) | 2012-03-21 |
US7755753B2 (en) | 2010-07-13 |
US20070035726A1 (en) | 2007-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4899560B2 (ja) | 欠陥検査装置及びその感度校正方法、欠陥検出感度校正用基板及びその製造方法 | |
TWI642124B (zh) | 用於混合模式之晶圓檢測的方法及系統 | |
JP4527652B2 (ja) | 露光条件設定方法、基板処理装置およびコンピュータプログラム | |
TWI393876B (zh) | 圖案缺陷檢測方法、光罩製造方法以及顯示裝置基板製造方法 | |
JP4177043B2 (ja) | フレア測定用マスク、マスクの製造方法、ウェーハ上にフレア影響領域を設定する方法及びフレアを補正するためのマスク製作方法 | |
KR101720992B1 (ko) | 검사 장치 및 검사 장치 시스템 | |
US8592770B2 (en) | Method and apparatus for DUV transmission mapping | |
TWI608554B (zh) | 使用經程式化缺陷設定一晶圓檢查流程 | |
JP2007024737A (ja) | 半導体の欠陥検査装置及びその方法 | |
US7733502B2 (en) | Roughness evaluation method and system | |
JP2013502562A (ja) | 半導体ウェハの検査及び処理方法 | |
JP2013502562A5 (ja) | ||
CN107045259B (zh) | 包含有监测图形的掩膜版以及监测方法 | |
US20070035725A1 (en) | Defect inspection apparatus, sensitivity calibration method for the same, substrate for defect detection sensitivity calibration, and manufacturing method thereof | |
US7369254B2 (en) | System and method for measuring dimension of patterns formed on photomask | |
KR20110001150A (ko) | 포토마스크의 패턴 시디 균일도 측정장치 및 방법 | |
JP4334778B2 (ja) | 基板選択装置および描画用基板の供給方法 | |
KR20140021246A (ko) | 패터닝 방법, 그 패터닝 방법을 이용한 반도체 소자 제조방법, 및 반도체 소자 제조장치 | |
JP2001093951A (ja) | 欠陥検査用半導体基板、半導体基板の検査方法および半導体基板検査用モニター装置 | |
JP5204172B2 (ja) | 欠陥検査方法及び欠陥検査装置 | |
Tchikoulaeva et al. | ACLV degradation: root cause analysis and effective monitoring strategy | |
JP2007081292A (ja) | 検査方法、検査システムおよびプログラム | |
US7573568B2 (en) | Method and apparatus for detecting a photolithography processing error, and method and apparatus for monitoring a photolithography process | |
JP5359981B2 (ja) | 基板検査システムおよび基板検査方法 | |
JP2009218570A (ja) | 欠陥管理システム及び欠陥管理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080731 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081106 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110713 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110719 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110920 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111206 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111219 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4899560 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150113 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |