JP5204172B2 - 欠陥検査方法及び欠陥検査装置 - Google Patents
欠陥検査方法及び欠陥検査装置 Download PDFInfo
- Publication number
- JP5204172B2 JP5204172B2 JP2010192112A JP2010192112A JP5204172B2 JP 5204172 B2 JP5204172 B2 JP 5204172B2 JP 2010192112 A JP2010192112 A JP 2010192112A JP 2010192112 A JP2010192112 A JP 2010192112A JP 5204172 B2 JP5204172 B2 JP 5204172B2
- Authority
- JP
- Japan
- Prior art keywords
- defect
- simulation
- difference signal
- image
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
利用して好適な欠陥検査方法及び装置に関し、特に、検出画像と参照画像を比較して欠陥
を検査する欠陥検査方法及び装置に関する。
画像記憶部、7…画像処理部、8…制御部、9…ユーザインターフェース部、10…画像
シミュレーション部、30…光源、31…波長選択フィルタ、32…コンデンサレンズ、
33…偏光ビームスプリッタ、34…偏光制御部、35…対物レンズ
Claims (6)
- 検出画像と参照画像との差分信号を閾値と比較して対象パターンに生じた欠陥を検出する欠陥検査方法において、
位置、種類、形状、及び寸法を使用して入力された、少なくとも一の予想される欠陥を含む対象パターンに係り、複数の撮像条件それぞれに基づいた欠陥を含む複数のシミュレーション検出画像を生成する第1のシミュレーション検出画像生成ステップ、
欠陥を含まない対象パターンに係り、当該複数の撮像条件それぞれに基づいた欠陥を含まない複数のシミュレーション参照画像を生成するシミュレーション参照画像生成ステップ、
当該複数の撮像条件毎に、前記第1のシミュレーション検出画像生成ステップにより生成した欠陥を含むシミュレーション検出画像と前記シミュレーション参照画像生成ステップにより生成した欠陥を含まないシミュレーション参照画像との差分信号を計算する第1の差分信号計算ステップ、
前記第1の差分信号計算ステップにより計算した当該複数の撮像条件それぞれの差分信号を表示する第1の表示ステップ、
前記第1の表示ステップによる表示を基に、当該複数の撮像条件の中から差分信号が最も大きい一の撮像条件を選択する撮像条件選択ステップ、
予想される複数の欠陥それぞれを含む各対象パターンに係り、当該選択した一の撮像条件に基づいたシミュレーション検出画像をそれぞれ生成する第2のシミュレーション検出画像生成ステップ、
当該予想される複数の欠陥毎に、前記第2のシミュレーション検出画像生成ステップにより生成したシミュレーション検出画像と前記シミュレーション参照画像生成ステップにより生成した当該選択した一の撮像条件のシミュレーション参照画像との差分信号を計算する第2の差分信号計算ステップ、
前記第2の差分信号計算ステップにより計算した当該予想される複数の欠陥それぞれの差分信号を表示する第2の表示ステップ、
前記第2の表示ステップにて表示された当該予想される複数の欠陥それぞれの差分信号のうち、最小の差分信号の値、又は前記最小の差分信号の値よりわずかに小さい値を致命欠陥か否かを判定するための閾値として選択する閾値選択ステップ
を含む欠陥検査方法。 - 前記第2の表示ステップは、前記予想される複数の欠陥それぞれの差分信号をグラフによって表示する
ことを特徴とする請求項1記載の欠陥検査方法。 - 前記第1のシミュレーション検出画像生成ステップは、複数の撮像条件として複数の照明光源の形状とコヒーレンスそれぞれに基づいた欠陥を含む複数のシミュレーション検出画像を生成する
ことを特徴とする請求項1記載の欠陥検査方法。 - 検出画像と参照画像との差分信号を致命欠陥か否かを判定するための閾値と比較して対象パターンに生じた欠陥を検出する欠陥検査装置において、
複数の撮像条件の中から一の撮像条件を指定するとともに、前記閾値を設定する入力部と、
位置、種類、形状、及び寸法を使用して入力された、少なくとも一の予想される欠陥を含む対象パターンに係り、撮像条件に応じた欠陥を含むシミュレーション検出画像を生成するとともに、欠陥を含まない対象パターンに係り、撮像条件に応じた欠陥を含まないシミュレーション検出画像を生成する第1の画像シミュレーション部と、
前記第1の画像シミュレーション部により生成した欠陥を含むシミュレーション検出画像と欠陥を含まないシミュレーション参照画像との差分信号を計算する第1の演算部と、
予想される複数の欠陥それぞれを含む各対象パターンに係り、前記入力部により指定された一の撮像条件に基づいたシミュレーション検出画像をそれぞれ生成する第2の画像シミュレーション部と、
当該予想される複数の欠陥毎に、前記第2の画像シミュレーション部によって生成されたシミュレーション検出画像と前記第1の画像シミュレーション部によって生成された前記入力部により指定された一の撮像条件のシミュレーション参照画像との差分信号を計算する第2の演算部と、
前記第1の演算部及び前記第2の演算部によりそれぞれ計算された差分信号を表示する表示部と
を有し、
前記表示部は、
前記入力部による一の撮像条件の指定のために前記第1の演算部によって演算された撮像条件毎の差分信号を表示するとともに、前記入力部による閾値の設定のために前記第2の演算部によって演算された前記予想される複数の欠陥毎の差分信号を表示し、
前記入力部は、
前記第1の演算部によって演算された撮像条件毎の差分信号のうち、差分信号が最も大きい撮像条件を前記一の撮像条件として指定可能であり、
当該指定された一の撮像条件によって前記第2の演算部によって演算された欠陥毎の差分信号のうち、最小の差分信号の値、又は前記最小の差分信号の値よりわずかに小さい値を致命欠陥か否かを判定するための閾値として選択可能である
ことを特徴とする欠陥検査装置。 - 前記表示部は、欠陥毎の差分信号をグラフによって表示する
ことを特徴とする請求項4記載の欠陥検査装置。 - 前記第1の画像シミュレーション部は、複数の撮像条件として複数の照明光源の形状とコヒーレンスそれぞれに応じた欠陥を含む複数のシミュレーション検出画像を生成する
ことを特徴とする請求項4記載の欠陥検査装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010192112A JP5204172B2 (ja) | 2010-08-30 | 2010-08-30 | 欠陥検査方法及び欠陥検査装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010192112A JP5204172B2 (ja) | 2010-08-30 | 2010-08-30 | 欠陥検査方法及び欠陥検査装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004366518A Division JP2006170908A (ja) | 2004-12-17 | 2004-12-17 | 欠陥検査方法及び欠陥検査装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011013227A JP2011013227A (ja) | 2011-01-20 |
JP5204172B2 true JP5204172B2 (ja) | 2013-06-05 |
Family
ID=43592247
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010192112A Expired - Fee Related JP5204172B2 (ja) | 2010-08-30 | 2010-08-30 | 欠陥検査方法及び欠陥検査装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5204172B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9558545B2 (en) * | 2014-12-03 | 2017-01-31 | Kla-Tencor Corporation | Predicting and controlling critical dimension issues and pattern defectivity in wafers using interferometry |
JP6353008B2 (ja) | 2016-11-02 | 2018-07-04 | ファナック株式会社 | 検査条件決定装置、検査条件決定方法及び検査条件決定プログラム |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3300830B2 (ja) * | 1995-07-12 | 2002-07-08 | 株式会社日立製作所 | 異物等の欠陥検査方法及びその装置 |
JP2002303586A (ja) * | 2001-04-03 | 2002-10-18 | Hitachi Ltd | 欠陥検査方法及び欠陥検査装置 |
JP4183492B2 (ja) * | 2002-11-27 | 2008-11-19 | 株式会社日立製作所 | 欠陥検査装置および欠陥検査方法 |
-
2010
- 2010-08-30 JP JP2010192112A patent/JP5204172B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011013227A (ja) | 2011-01-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2021182162A (ja) | デバイスの特性の予測方法及びシステム | |
JP5662146B2 (ja) | 半導体デバイス特徴の抽出、生成、視覚化、ならびに監視方法 | |
TWI667717B (zh) | 對於關注之圖像群體之圖案之異常偵測 | |
KR102094577B1 (ko) | 프로그램된 결함을 사용한 웨이퍼 검사 프로세스의 설정 | |
JP5281741B2 (ja) | 欠陥検査装置 | |
WO2010095420A1 (ja) | 表面検査装置および表面検査方法 | |
JP2009281898A (ja) | 欠陥検査方法及びその装置 | |
JP2006220644A (ja) | パターン検査方法及びその装置 | |
US10983005B2 (en) | Spectroscopic overlay metrology | |
JP2014035326A (ja) | 欠陥検査装置 | |
US11340060B2 (en) | Automatic recipe optimization for overlay metrology system | |
US9702827B1 (en) | Optical mode analysis with design-based care areas | |
JP2013502562A (ja) | 半導体ウェハの検査及び処理方法 | |
US20120327415A1 (en) | Defect inspection apparatus and defect inspection method | |
CN111837227B (zh) | 用于确定在晶片上所检测到的缺陷位于上面的层的系统 | |
JP5204172B2 (ja) | 欠陥検査方法及び欠陥検査装置 | |
US20080144034A1 (en) | Systems and methods for blocking specular reflection and suppressing modulation from periodic features on a specimen | |
US10324046B1 (en) | Methods and systems for monitoring a non-defect related characteristic of a patterned wafer | |
JP2007107960A (ja) | 欠陥検査装置 | |
US9933370B2 (en) | Inspection apparatus | |
JP2009168476A (ja) | 欠陥検査方法、及び欠陥検査システム | |
JP2006170908A (ja) | 欠陥検査方法及び欠陥検査装置 | |
JP2007184364A (ja) | パターン欠陥の検査装置及び検査方法 | |
JP2011180145A (ja) | 欠陥検査装置 | |
KR20220156596A (ko) | 검사 도구를 사용한 시편에 대한 계측-유사 정보 결정 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120605 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120806 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130214 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160222 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |