JP5204172B2 - 欠陥検査方法及び欠陥検査装置 - Google Patents

欠陥検査方法及び欠陥検査装置 Download PDF

Info

Publication number
JP5204172B2
JP5204172B2 JP2010192112A JP2010192112A JP5204172B2 JP 5204172 B2 JP5204172 B2 JP 5204172B2 JP 2010192112 A JP2010192112 A JP 2010192112A JP 2010192112 A JP2010192112 A JP 2010192112A JP 5204172 B2 JP5204172 B2 JP 5204172B2
Authority
JP
Japan
Prior art keywords
defect
simulation
difference signal
image
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010192112A
Other languages
English (en)
Other versions
JP2011013227A (ja
Inventor
昌昭 伊東
松井  繁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp filed Critical Hitachi High Technologies Corp
Priority to JP2010192112A priority Critical patent/JP5204172B2/ja
Publication of JP2011013227A publication Critical patent/JP2011013227A/ja
Application granted granted Critical
Publication of JP5204172B2 publication Critical patent/JP5204172B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は、半導体デバイスの製造におけるウェハやマスクなどのパターンの欠陥検査に
利用して好適な欠陥検査方法及び装置に関し、特に、検出画像と参照画像を比較して欠陥
を検査する欠陥検査方法及び装置に関する。
半導体デバイスの主要な製造工程は、基板工程と配線工程とに大別される。基板工程では、アイソレーション形成、ウェル形成、ゲート絶縁膜形成、ゲート電極形成、ソース/ドレイン形成、キャパシタ構造形成、層間絶縁膜形成、及び平坦化を行う。配線工程では、多層配線のためにコンタクトプラグ形成、層間絶縁膜形成、平坦化、メタル電極配線形成を反復し、最後にパッシベーション膜形成を行う。製造工程の要所には、検査工程が設けられ、処理途中のウェハを抜き取り、パターン欠陥を検査する。ここで、パターン欠陥とは、パターン形状の異常(ショート、断線等)、表面の異物、エッチング残り、スクラッチなどの総称である。パターン欠陥検査の目的は、第一に製造工程の異常を早期に探知すること、第二に不良発生工程とその原因を特定することにあり、デバイスの微細化に伴い高い検出感度が要求されている。
さて、1枚のウェハには同一のパターンを有する数百個のデバイス(チップとも呼ぶ)が作製される。また、デバイスのメモリ部には、繰り返しパターンを有する多数のセルが形成される。そこで、パターン欠陥検査では、隣接するチップ間または隣接するセル間でパターン画像を比較する方式が用いられている。
パターン欠陥検査として、ウェハのパターンを光学的に撮像する光学的検査が用いられる。光学的検査は、スループットが比較的高く、量産ラインで主流となっている。
光学的検査では、波長帯域、偏光状態、照明光源の形状とコヒーレンス、空間周波数フィルタの特性といった複数の撮像条件が存在する。これらの撮像条件は、画像のコントラストや明るさに大きく影響するので、高い検出感度を得るには、最適な条件を設定する必要がある。例えば、複数の撮像条件を自動的に変えながらテスト検査を行い、一連の画像を蓄積する。そして、各条件について、欠陥の検出情報(画像、コントラスト等)を一覧表示する。このテスト検査結果を基に、ユーザは最適条件を選択することができる。このような方法の例は、例えば、特許文献1に記載されている。
一方、パターン撮像後の欠陥判定においては、検出画像と参照画像との差分信号を、予め設定した閾値と比較する。差分信号が閾値より大きい場合には、致命欠陥であると判定し、差分信号が閾値より小さい場合には、擬似欠陥又は非致命欠陥と判定する。
そこで、致命欠陥の検出率は高く、擬似欠陥や非致命欠陥の検出率は低いように、閾値を設定する必要がある。ここで、致命欠陥とはデバイスの不良をもたらす欠陥、非致命欠陥はデバイスとして許容できる欠陥、擬似欠陥は様々な原因によるノイズである。例えば、テスト検査を行い、差分信号のレベルに対する検出個数の頻度分布を作成する。次に、頻度分布の近似曲線を求め、頻度の近似値が0となる差分信号のレベルを最適閾値とする。これにより、正常なパターンは検出されず、欠陥のみを検出することができる。このような方法の例は、例えば、特許文献2に記載されている。
特開2002−303586号公報 特開平5−47886号公報
上述の従来技術では、テスト検査の結果に基づいて、撮像条件と閾値を決定する。しかしながら、実際には致命欠陥は、テスト検査で検出された欠陥とは種類、形状、サイズが異なる可能性がある。そのため、特許文献1の技術では、ユーザが決定した撮像条件が、致命欠陥を検出するのに最適とは限らないという問題がある。また、特許文献2の技術では、欠陥の致命性について何ら考慮していない。そのため、非致命欠陥の誤検出が多く、検査データの解析や欠陥レビュー・分類に支障をきたすことがあった。
本発明の目的は、高感度の欠陥検出が可能となるように最適な撮像条件と閾値を簡単に決定することができる欠陥検査方法及び欠陥検査装置を提供することにある。
本発明によると、先ず、複数の撮像条件に基づいて、欠陥を含むパターンのシミュレーション画像と欠陥を含まないパターンのシミュレーション画像を生成し、次に、複数の撮像条件毎に両者の差分信号を計算し、最後に、複数の撮像条件毎に差分信号を表示装置に表示する。
本発明によると、入力した撮像条件に従って、複数の欠陥の各々に対して、欠陥を含むパターンのシミュレーション画像を生成し、次に、欠陥を含まないパターンのシミュレーション画像を生成する。複数の欠陥を含むパターンのシミュレーション画像の各々と欠陥を含まないパターンのシミュレーション画像の差分信号を計算し、複数の欠陥毎に差分信号をグラフによって表示する。
本発明によれば、高感度の欠陥検出が可能となるように最適な撮像条件と閾値を簡単に決定することができる。
本発明による光学式パターン検査装置の概略構成を示す図である。 本発明による光学的パターン検査方法における撮像条件の決定方法のフローを示す図である。 欠陥を含むパターンのシミュレーション画像の例を示す図である。 欠陥を含まないパターンのシミュレーション画像の例を示す図である。 シミュレーション画像の差分信号の例を示す図である。 欠陥と差分信号との関係の例を示す図である。
本発明の一実施形態として、半導体ウェハのパターンを対象とする光学式検査装置について説明する。図1は、本発明による光学式検査装置の概略構成を示す。本例の光学式検査装置は、ウェハ1を搭載するステージ2、光学系3、イメージセンサ4、AD変換器5、画像記憶部6、画像処理部7、制御部8、ユーザインターフェース部9、及び画像シミュレーション部10を有する。光学系3は、光源30、波長選択フィルタ31、コンデンサレンズ32、偏光ビームスプリッタ33、偏光制御部34及び対物レンズ35を有する。
ユーザインターフェース部9は、キーボード、マウス等の入力手段とディスプレイ装置等の表示手段を有する。
光源30からの光は、波長選択フィルタ31を透過し、コンデンサレンズ32で集光される。波長選択フィルタ31を適宜選択することにより、ウェハ1を構成する材料の反射率を考慮して、所望の波長帯域を得ることができる。また、コンデンサレンズ32の開口絞り面には、アパーチャ(図示しない)が設けられており、アパーチャを適宜選択することにより、照明光源の形状を円形や輪帯等に設定し、又は、照明のコヒーレンスを制御することができる。
コンデンサレンズ32からの光は、次に偏光ビームスプリッタ33で反射され、直線偏光となり、偏光制御部34を透過して楕円偏光になる。特開2000−155099号公報に記載されているように、この偏光制御部34は1/2波長板と1/4波長板とを有し、各波長板の方向を調整することにより、楕円の長軸方向と楕円率を制御することができる。さらに、偏光制御部34からの光は、対物レンズ35を介して、ウェハ1に入射する。ウェハ1で反射し回折された光は、再び対物レンズ35と偏光制御部34を透過し、偏光ビームスプリッタ33を透過して、イメージセンサ4に向かう。対物レンズ35の射出瞳面には、空間周波数フィルタ(図示しない)が挿入可能であり、回折像の強度分布を制御することができる。
イメージセンサ4による検出画像は、A/D変換器5によりデジタル信号に変換され、画像記憶部6に記録される。一方、画像記憶部6には、検出画像の領域と隣接し、且つ、同一パターンを有する領域で得られた参照画像が記録されている。検出画像と参照画像は画像処理部7に送信され、必要な補正を行った後、両者の差分信号が算出される。この差分信号を予めユーザが設定した閾値と比較し、欠陥を検出する。例えば、閾値より小さい欠陥を非致命欠陥又は擬似欠陥であると判定し、閾値より大きい欠陥を致命欠陥であると判定する。閾値を求める方法は以下に説明する。また、画像シミュレーション部10における処理は、以下に詳細に説明する。
次に、図2を参照して欠陥が致命欠陥であるか否かを正確に判定するための最適な撮像条件の決定方法を説明する。先ず、ステップS1にて、ユーザは、ユーザインターフェース部9を介して、ウェハの情報(材料、膜厚、パターン形状等)、予想される致命欠陥の情報(位置、種類、形状、サイズ等)、複数の撮像条件を入力する。ここで、撮像条件は、波長帯域、照明光源の形状とコヒーレンス、偏光制御部の特性、空間周波数フィルタの特性などである。
ステップS2にて、画像シミュレーション部10は、入力データを用いて、数値計算を行い、撮像条件毎にシミュレーション画像を生成する。具体的な計算方法は、次のとおりである。まず、欠陥を含むウェハの構造及び屈折率、照明光の波長、入射角、偏光状態等を入力データとし、マクスウェル方程式を例えば時間領域差分法で解き、ウェハ表面付近の近接電場を求める。次に、この近接電場を入力データとし、対物レンズの開口数と倍率、偏光制御部の特性、空間周波数フィルタの特性などを考慮した結像計算を行い、イメージセンサ上の光強度を求める。そして、この光強度をイメージセンサの画素毎に積分し、欠陥を含むパターンのシミュレーション画像(検出画像)を生成し、出力する。同様にして、欠陥を含まないパターンのシミュレーション画像(参照画像)も生成し、出力する。入力データを用いてシミュレーション画像を生成する方法は既知であり、ここでは、これ以上詳細には説明しない。
ステップS3にて、制御部8は、撮像条件毎に、欠陥を含むパターンのシミュレーション画像(検出画像)と欠陥を含まないパターンのシミュレーション画像(参照画像)の差分信号を計算する。
ステップS4にて、ユーザインターフェース部9は、撮像条件と欠陥の差分信号を一覧表示する。ステップS5にて、ユーザは、表示された撮像条件とシミュレーション画像の差信号分の関係を見ながら、予想される致命欠陥に対して、最適な撮像条件を選択することができる。
次に、図3、図4及び図5を参照して最適な撮像条件及び閾値を決定する方法の例を説明する。ここでは、ウェハに形成されたパターンがラインアンドスペースパターンであると仮定する。図3は、3種類の撮像条件A、B、Cに基づいて計算された欠陥を含むパターンのシミュレーション画像(検出画像)を示す。縦軸は画素信号の強度、横軸は画素の座標である。ここで、3種類の撮像条件A、B、Cは、楕円偏光の長軸方向に対応する。欠陥は、中央のライン(横軸の座標値が略150の位置)に配置してある。中央のラインの強度が最も減少するのは、撮像条件Bである。
図4は、3種類の撮像条件A、B、Cに基づいて計算された欠陥を含まないパターンのシミュレーション画像(参照画像)である。縦軸は画素信号の強度、横軸は画素の座標である。撮像条件がC、A、Bの順に、コントラストが高くなる。
図5は、3種類の撮像条件A、B、Cに対して、図3の欠陥を含むパターンのシミュレーション画像と図4の欠陥を含まないパターンのシミュレーション画像の差分信号を示す。尚、ここでは、シミュレーション画像の差分信号は、参照画像の強度の最大値によって正規化されている。図5の縦軸は、正規化された差分信号の強度、横軸は画素の座標である。ユーザは、3つシミュレーション画像の差分信号を比較し、差分信号が最も大きい撮像条件Bを選択すればよい。それにより、高感度の欠陥検出が可能となる。
図6は、所定の撮像条件に基づいて得られた欠陥と差分信号との関係を示す。ここでは、ユーザが、図5の表示結果から、撮像条件Bを選択し、それに基づいて、5つの致命欠陥abcdeについて差分信号を求めた場合を示す。先ず、撮像条件Bに従って、5つの欠陥の各々に対して、欠陥を含むパターンのシミュレーション画像を生成し、次に、撮像条件Bに従って、欠陥を含まないパターンのシミュレーション画像を生成する。5つの欠陥を含むパターンのシミュレーション画像の各々と欠陥を含まないパターンのシミュレーション画像の差分信号を求め、それを正規化する。欠陥毎に差分信号を棒グラフで表すと、図6のグラフができる。
ユーザは、図6のグラフから、差分信号が最小となる致命欠陥はcであることが判る。従って、欠陥cの差分信号の値、又は、それより僅かに小さい値を、閾値Xとして設定すればよい。こうして設定した閾値Xを用いて、実際に光学式検査装置によって検出した欠陥を弁別する。こうして本例では、致命欠陥を確実に検出すると共に、非致命欠陥の誤検出を低減することができる。
なお、ここでは、半導体ウェハを対象として、光によるパターン検査について説明したが、本発明は電子ビームを用いるパターン検査にも適用できる。また、本発明は半導体リソグラフィ工程のマスクや液晶デバイス等のパターン検査にも適用できる。
以上、本発明の例を説明したが、本発明は上述の例に限定されるものではなく、特許請求の範囲に記載された発明の範囲にて様々な変更が可能であることは当業者に理解されよう。
1…ウェハ、2…ステージ、3…光学系、4…イメージセンサ、5…A/D変換器、6…
画像記憶部、7…画像処理部、8…制御部、9…ユーザインターフェース部、10…画像
シミュレーション部、30…光源、31…波長選択フィルタ、32…コンデンサレンズ、
33…偏光ビームスプリッタ、34…偏光制御部、35…対物レンズ

Claims (6)

  1. 検出画像と参照画像との差分信号を閾値と比較して対象パターンに生じた欠陥を検出する欠陥検査方法において、
    位置、種類、形状、及び寸法を使用して入力された、少なくとも一の予想される欠陥を含む対象パターンに係り、複数の撮像条件それぞれに基づいた欠陥を含む複数のシミュレーション検出画像を生成する第1のシミュレーション検出画像生成ステップ、
    欠陥を含まない対象パターンに係り、当該複数の撮像条件それぞれに基づいた欠陥を含まない複数のシミュレーション参照画像を生成するシミュレーション参照画像生成ステップ、
    当該複数の撮像条件毎に、前記第1のシミュレーション検出画像生成ステップにより生成した欠陥を含むシミュレーション検出画像と前記シミュレーション参照画像生成ステップにより生成した欠陥を含まないシミュレーション参照画像との差分信号を計算する第1の差分信号計算ステップ、
    前記第1の差分信号計算ステップにより計算した当該複数の撮像条件それぞれの差分信号を表示する第1の表示ステップ、
    前記第1の表示ステップによる表示を基に、当該複数の撮像条件の中から差分信号が最も大きい一の撮像条件を選択する撮像条件選択ステップ、
    予想される複数の欠陥それぞれを含む各対象パターンに係り、当該選択した一の撮像条件に基づいたシミュレーション検出画像をそれぞれ生成する第2のシミュレーション検出画像生成ステップ、
    当該予想される複数の欠陥毎に、前記第2のシミュレーション検出画像生成ステップにより生成したシミュレーション検出画像と前記シミュレーション参照画像生成ステップにより生成した当該選択した一の撮像条件のシミュレーション参照画像との差分信号を計算する第2の差分信号計算ステップ、
    前記第2の差分信号計算ステップにより計算した当該予想される複数の欠陥それぞれの差分信号を表示する第2の表示ステップ、
    前記第2の表示ステップにて表示された当該予想される複数の欠陥それぞれの差分信号のうち、最小の差分信号の値、又は前記最小の差分信号の値よりわずかに小さい値を致命欠陥か否かを判定するための閾値として選択する閾値選択ステップ
    を含む欠陥検査方法。
  2. 前記第2の表示ステップは、前記予想される複数の欠陥それぞれの差分信号をグラフによって表示する
    ことを特徴とする請求項1記載の欠陥検査方法。
  3. 前記第1のシミュレーション検出画像生成ステップは、複数の撮像条件として複数の照明光源の形状とコヒーレンスそれぞれに基づいた欠陥を含む複数のシミュレーション検出画像を生成する
    ことを特徴とする請求項1記載の欠陥検査方法。
  4. 検出画像と参照画像との差分信号を致命欠陥か否かを判定するための閾値と比較して対象パターンに生じた欠陥を検出する欠陥検査装置において、
    複数の撮像条件の中から一の撮像条件を指定するとともに、前記閾値を設定する入力部と、
    位置、種類、形状、及び寸法を使用して入力された、少なくとも一の予想される欠陥を含む対象パターンに係り、撮像条件に応じた欠陥を含むシミュレーション検出画像を生成するとともに、欠陥を含まない対象パターンに係り、撮像条件に応じた欠陥を含まないシミュレーション検出画像を生成する第1の画像シミュレーション部と、
    前記第1の画像シミュレーション部により生成した欠陥を含むシミュレーション検出画像と欠陥を含まないシミュレーション参照画像との差分信号を計算する第1の演算部と、
    予想される複数の欠陥それぞれを含む各対象パターンに係り、前記入力部により指定された一の撮像条件に基づいたシミュレーション検出画像をそれぞれ生成する第2の画像シミュレーション部と、
    当該予想される複数の欠陥毎に、前記第2の画像シミュレーション部によって生成されたシミュレーション検出画像と前記第1の画像シミュレーション部によって生成された前記入力部により指定された一の撮像条件のシミュレーション参照画像との差分信号を計算する第2の演算部と、
    前記第1の演算部及び前記第2の演算部によりそれぞれ計算された差分信号を表示する表示部
    有し、
    前記表示部は、
    前記入力部による一の撮像条件の指定のために前記第1の演算部によって演算された撮像条件毎の差分信号を表示するとともに、前記入力部による閾値の設定のために前記第2の演算部によって演算された前記予想される複数の欠陥毎の差分信号を表示し、
    前記入力部は、
    前記第1の演算部によって演算された撮像条件毎の差分信号のうち、差分信号が最も大きい撮像条件を前記一の撮像条件として指定可能であり、
    当該指定された一の撮像条件によって前記第2の演算部によって演算された欠陥毎の差分信号のうち、最小の差分信号の値、又は前記最小の差分信号の値よりわずかに小さい値を致命欠陥か否かを判定するための閾値として選択可能であ
    ことを特徴とする欠陥検査装置。
  5. 前記表示部は、欠陥毎の差分信号をグラフによって表示する
    ことを特徴とする請求項記載の欠陥検査装置。
  6. 前記第1の画像シミュレーション部は、複数の撮像条件として複数の照明光源の形状とコヒーレンスそれぞれに応じた欠陥を含む複数のシミュレーション検出画像を生成する
    ことを特徴とする請求項4記載の欠陥検査装置。
JP2010192112A 2010-08-30 2010-08-30 欠陥検査方法及び欠陥検査装置 Expired - Fee Related JP5204172B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010192112A JP5204172B2 (ja) 2010-08-30 2010-08-30 欠陥検査方法及び欠陥検査装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010192112A JP5204172B2 (ja) 2010-08-30 2010-08-30 欠陥検査方法及び欠陥検査装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004366518A Division JP2006170908A (ja) 2004-12-17 2004-12-17 欠陥検査方法及び欠陥検査装置

Publications (2)

Publication Number Publication Date
JP2011013227A JP2011013227A (ja) 2011-01-20
JP5204172B2 true JP5204172B2 (ja) 2013-06-05

Family

ID=43592247

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010192112A Expired - Fee Related JP5204172B2 (ja) 2010-08-30 2010-08-30 欠陥検査方法及び欠陥検査装置

Country Status (1)

Country Link
JP (1) JP5204172B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9558545B2 (en) * 2014-12-03 2017-01-31 Kla-Tencor Corporation Predicting and controlling critical dimension issues and pattern defectivity in wafers using interferometry
JP6353008B2 (ja) 2016-11-02 2018-07-04 ファナック株式会社 検査条件決定装置、検査条件決定方法及び検査条件決定プログラム

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3300830B2 (ja) * 1995-07-12 2002-07-08 株式会社日立製作所 異物等の欠陥検査方法及びその装置
JP2002303586A (ja) * 2001-04-03 2002-10-18 Hitachi Ltd 欠陥検査方法及び欠陥検査装置
JP4183492B2 (ja) * 2002-11-27 2008-11-19 株式会社日立製作所 欠陥検査装置および欠陥検査方法

Also Published As

Publication number Publication date
JP2011013227A (ja) 2011-01-20

Similar Documents

Publication Publication Date Title
JP2021182162A (ja) デバイスの特性の予測方法及びシステム
JP5662146B2 (ja) 半導体デバイス特徴の抽出、生成、視覚化、ならびに監視方法
TWI667717B (zh) 對於關注之圖像群體之圖案之異常偵測
KR102094577B1 (ko) 프로그램된 결함을 사용한 웨이퍼 검사 프로세스의 설정
JP5281741B2 (ja) 欠陥検査装置
WO2010095420A1 (ja) 表面検査装置および表面検査方法
JP2009281898A (ja) 欠陥検査方法及びその装置
JP2006220644A (ja) パターン検査方法及びその装置
US10983005B2 (en) Spectroscopic overlay metrology
JP2014035326A (ja) 欠陥検査装置
US11340060B2 (en) Automatic recipe optimization for overlay metrology system
US9702827B1 (en) Optical mode analysis with design-based care areas
JP2013502562A (ja) 半導体ウェハの検査及び処理方法
US20120327415A1 (en) Defect inspection apparatus and defect inspection method
CN111837227B (zh) 用于确定在晶片上所检测到的缺陷位于上面的层的系统
JP5204172B2 (ja) 欠陥検査方法及び欠陥検査装置
US20080144034A1 (en) Systems and methods for blocking specular reflection and suppressing modulation from periodic features on a specimen
US10324046B1 (en) Methods and systems for monitoring a non-defect related characteristic of a patterned wafer
JP2007107960A (ja) 欠陥検査装置
US9933370B2 (en) Inspection apparatus
JP2009168476A (ja) 欠陥検査方法、及び欠陥検査システム
JP2006170908A (ja) 欠陥検査方法及び欠陥検査装置
JP2007184364A (ja) パターン欠陥の検査装置及び検査方法
JP2011180145A (ja) 欠陥検査装置
KR20220156596A (ko) 검사 도구를 사용한 시편에 대한 계측-유사 정보 결정

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130214

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160222

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees