JP2007073886A - Soiウエーハの評価方法 - Google Patents
Soiウエーハの評価方法 Download PDFInfo
- Publication number
- JP2007073886A JP2007073886A JP2005262223A JP2005262223A JP2007073886A JP 2007073886 A JP2007073886 A JP 2007073886A JP 2005262223 A JP2005262223 A JP 2005262223A JP 2005262223 A JP2005262223 A JP 2005262223A JP 2007073886 A JP2007073886 A JP 2007073886A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- active layer
- soi wafer
- silicon active
- measuring element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【課題】SOIウエーハのシリコン活性層の抵抗を容易かつ正確に測定し、シート抵抗を算出できる評価方法、さらにはSOIウエーハの面内の抵抗分布を簡単に取得することが可能な評価方法を提供する。
【解決手段】絶縁層上または絶縁体上にシリコン活性層が形成されたSOIウエーハの前記シリコン活性層の抵抗を測定してSOIウエーハの評価を行う方法であって、前記シリコン活性層の少なくとも1箇所に、抵抗測定用の所定の幅および長さのシリコン活性層を有する抵抗測定用素子を形成した後、該抵抗測定用素子の両端間に電流を流し、抵抗を測定して、該測定した抵抗からシート抵抗を算出するSOIウエーハの評価方法。
【選択図】図2
【解決手段】絶縁層上または絶縁体上にシリコン活性層が形成されたSOIウエーハの前記シリコン活性層の抵抗を測定してSOIウエーハの評価を行う方法であって、前記シリコン活性層の少なくとも1箇所に、抵抗測定用の所定の幅および長さのシリコン活性層を有する抵抗測定用素子を形成した後、該抵抗測定用素子の両端間に電流を流し、抵抗を測定して、該測定した抵抗からシート抵抗を算出するSOIウエーハの評価方法。
【選択図】図2
Description
本発明は、絶縁層上または絶縁体上にシリコン活性層が形成されたSOIウエーハの評価方法に関し、詳しくはシリコン活性層の電気特性を評価する方法に関する。
例えば集積回路として汎用的に使用されている半導体基板としてシリコン基板があるが、近年のシステムの高速化・高集積化や携帯端末の発展に伴い、半導体デバイスには高速かつ低消費電力のものがより一層求められている。
このような背景のもと、絶縁層上または絶縁体上にシリコン活性層が形成されたSOI(Silicon On Insulator)構造を有するSOIウエーハは、デバイスの高速化・低消費電力化に対応するものであり、しかもSOIウエーハを用いれば、SOI構造を有さないバルクウエーハ用のデバイスプロセスの既設の設備や工程等をそれほど大きな変更をすることなくデバイスの作製を行うことができることから、デバイスの高速化・低消費電力化を容易に実現できるものとして注目されている。
このため、SOIウエーハの品質に対する注目度は高く、正確な評価が求められ、その評価方法に関しての研究が進められている。例えば、特許文献1には、SOIウエーハの埋め込み酸化膜の絶縁特性の評価を行う方法が開示されている。
しかしながら、SOIウエーハのシリコン活性層の電気特性を求める場合、例えば従来法の一つである四短針法による方法では、SOIウエーハにはBOX膜(埋め込み酸化膜)等の絶縁層が存在するため、シリコン活性層の抵抗率を求めにくく、特にシリコン活性層の厚さが1μm以下となると非常に困難である。
そこでSOIウエーハのBOX膜上のシリコン活性層の抵抗率を測定する方法として、Pseudo−MOS FET法から求められるVth(しきい値電圧)及びVfb(フラットバンド電圧)を用いた方法がある。しかしながら、測定の際に電極として水銀を用いたり、また被評価ウエーハにMESA構造を必要とし、その構成からウエーハ面内の抵抗分布を評価する方法としては用いることが難しかった。
本発明はこのような問題点に鑑みてなされたもので、SOIウエーハのシリコン活性層の抵抗を容易かつ正確に測定し、シート抵抗を算出できる評価方法、さらにはSOIウエーハの面内の抵抗分布を簡単に取得することが可能な評価方法を提供することを目的とする。
本発明は、上記課題を解決するために、絶縁層上または絶縁体上にシリコン活性層が形成されたSOIウエーハの前記シリコン活性層の抵抗を測定してSOIウエーハの評価を行う方法であって、前記シリコン活性層の少なくとも1箇所に、抵抗測定用の所定の幅および長さのシリコン活性層を有する抵抗測定用素子を形成した後、該抵抗測定用素子の両端間に電流を流し、抵抗を測定して、該測定した抵抗からシート抵抗を算出することを特徴とするSOIウエーハの評価方法を提供する(請求項1)。
このようなSOIウエーハの評価方法であれば、シリコン活性層の厚さが例えば1μm以下のものであっても、所定の幅および長さのシリコン活性層を有する抵抗測定用素子からシリコン活性層の抵抗を容易にかつ精度よく測定し、シート抵抗を算出することができ、SOIウエーハの評価を正確なものとすることができる。
このとき、前記抵抗測定用素子を前記SOIウエーハの面内に多数形成し、それぞれの抵抗測定用素子の抵抗を測定し、シート抵抗を算出することにより、SOIウエーハの面内の抵抗分布を求めることが可能である(請求項2)。
このように、抵抗測定用素子を前記SOIウエーハの面内に多数形成すれば、それぞれの抵抗測定用素子の抵抗を測定し、シート抵抗を算出することによって、シリコン活性層の各位置における抵抗値を得ることができるため、SOIウエーハの面内の抵抗分布を簡単に求めることができる。
そして、前記所定の幅および長さの抵抗測定用素子を、まず、前記シリコン活性層の表面に酸化膜を形成し、フォトリソグラフィにより、前記抵抗測定用素子と同じ幅および長さの酸化膜が残るように前記酸化膜の一部を除去した後、残された酸化膜をマスクとして、非マスク部分のシリコン活性層を除去することにより形成するのが望ましい(請求項3)。
このように、まず、前記シリコン活性層の表面に酸化膜を形成し、フォトリソグラフィにより、前記抵抗測定用素子と同じ幅および長さの酸化膜が残るように前記酸化膜の一部を除去した後、残された酸化膜をマスクとして、非マスク部分のシリコン活性層を除去することにより抵抗測定用素子を形成すれば、従来の半導体デバイスの作製工程における手順と同様にしてパターン形成を行い、抵抗測定用素子を形成することができるので、簡便で、効率良く抵抗測定用素子を高精度で作製してSOIウエーハを評価することができる。
また、前記抵抗測定用素子の両端に、電極を形成するのが好ましい(請求項4)。
このように、抵抗測定用素子の両端に電極を形成すれば、プローブを抵抗測定用素子の両端に接触させて電流を流し、両端間の電圧を測定する時に、接触抵抗による影響を抑えることができるので、高精度に抵抗測定用素子(シリコン活性層)における抵抗を測定することができる。
このように、抵抗測定用素子の両端に電極を形成すれば、プローブを抵抗測定用素子の両端に接触させて電流を流し、両端間の電圧を測定する時に、接触抵抗による影響を抑えることができるので、高精度に抵抗測定用素子(シリコン活性層)における抵抗を測定することができる。
本発明のSOIウエーハの評価方法によって、従来では難しかったSOIウエーハの絶縁層上または絶縁体上のシリコン活性層の抵抗の測定を容易にかつ正確に行い、シート抵抗を求めることができる。また、さらにはシリコン活性層全体の抵抗分布を簡単に求めることが可能である。
以下では、本発明の実施の形態について説明するが、本発明はこれに限定されるものではない。
上述したように、近年、システムの高速化・高集積化や携帯端末の発展に伴い、半導体デバイスには高速かつ低消費電力のものがより一層求められている。このような背景のもと、これらの要求に対応できるものとして、絶縁層上または絶縁体上にシリコン活性層が形成されたSOI構造を有するSOIウエーハが注目されている。
上述したように、近年、システムの高速化・高集積化や携帯端末の発展に伴い、半導体デバイスには高速かつ低消費電力のものがより一層求められている。このような背景のもと、これらの要求に対応できるものとして、絶縁層上または絶縁体上にシリコン活性層が形成されたSOI構造を有するSOIウエーハが注目されている。
しかしながら、SOIウエーハのシリコン活性層の品質を評価するにあたっては、従来の例えば四短針法等では抵抗率の測定は難しく、また、Pseudo−MOS FET法から求められるVth及びVfbを用いた方法では、電極として水銀を用いたり、また、SOIウエーハにMESA構造を必要とし、その構成からSOIウエーハ面内の抵抗分布を測定する方法としては用いることが難しかった。
そこで本発明者らは、SOIウエーハのシリコン活性層の抵抗の測定方法について鋭意調査を行ったところ、シリコン活性層に、所定の幅および長さのシリコン活性層を有する抵抗測定用素子を形成した後、その両端間に電流を流して電圧を測定し、そして抵抗を測定して、上記抵抗測定用素子の所定の幅および長さ、および測定された抵抗値からシート抵抗を算出すれば、容易にかつ正確にシリコン活性層の電気特性を評価することができることを見出し、本発明を完成させた。
以下では、本発明の実施の形態について図を用いて具体的に説明する。
図1に、SOIウエーハのシリコン活性層の一部に抵抗測定用素子を形成する過程を示す。
まず、被評価SOIウエーハ1を用意する(図1(a))。本例では、支持基板4上に絶縁層として埋め込み酸化膜層3、さらにシリコン活性層2を有するSOIウエーハ1を用意したが、当然これに限らず、測定の目的に合わせたSOIウエーハを用意すれば良い。例えば、絶縁基板上に直接シリコン層が形成されたSOIウエーハであってもよいし、絶縁層も酸化膜に限らず、窒化膜等の絶縁層であってもよい。
図1に、SOIウエーハのシリコン活性層の一部に抵抗測定用素子を形成する過程を示す。
まず、被評価SOIウエーハ1を用意する(図1(a))。本例では、支持基板4上に絶縁層として埋め込み酸化膜層3、さらにシリコン活性層2を有するSOIウエーハ1を用意したが、当然これに限らず、測定の目的に合わせたSOIウエーハを用意すれば良い。例えば、絶縁基板上に直接シリコン層が形成されたSOIウエーハであってもよいし、絶縁層も酸化膜に限らず、窒化膜等の絶縁層であってもよい。
次に、SOIウエーハ1のシリコン活性層2の表面にCVD法により酸化膜5を形成する(図1(b))。この酸化膜の形成は出来るだけ低温で行うことが望ましく、例えば室温程度で形成すると良い。これは、高温で行った場合に、シリコン活性層2中の不純物が拡散してしまう可能性があり、以降に行うシリコン活性層2の抵抗の測定に影響し、SOIウエーハ1を正確に評価できなくなってしまう恐れがあるからである。
なお、この酸化膜5の形成方法は特に限定されず、上述のように、抵抗を測定するシリコン活性層2に大きな影響を与えることなく酸化膜5を表面に形成することができれば良い。例えば、熱酸化により行うことも可能である。
なお、この酸化膜5の形成方法は特に限定されず、上述のように、抵抗を測定するシリコン活性層2に大きな影響を与えることなく酸化膜5を表面に形成することができれば良い。例えば、熱酸化により行うことも可能である。
この後、酸化膜5の表面にフォトレジスト6を塗布し(図1(c))、焼きしめ(プリベイク)を行った後、紫外線やエキシマレーザ光線などを照射して、シート抵抗算出のために、予め決定しておいた所定の幅および長さのシリコン活性層2を有する抵抗測定用素子7のパターンをレジスト6に転写し、その後、焼きしめ(ポストエクスポージャベイク)を行い、抵抗測定用素子7を形成する部分以外のレジスト6を除去する(現像)(図1(d))。
そして、上記の除去したレジスト6部分の酸化膜5をフッ酸によりエッチング除去する(図1(e))。さらに、レジスト6を全て除去し、残された酸化膜5をマスクとして、非マスク部分のシリコン活性層2を例えばTMAH(テトラメチルアンモニウムヒドロキシド)のようなエッチング液によりエッチング除去する(図1(f))。
このようにして、シリコン活性層2に抵抗測定用の素子7を形成することができる。
このようにして、シリコン活性層2に抵抗測定用の素子7を形成することができる。
なお、抵抗測定用素子7の抵抗測定の際にプローブを接触させる部分(プローブコンタクト部)9を設けるため、上記のように再度フォトリソグラフィを行い、抵抗測定用素子7の両端の上に位置する酸化膜5を除去することにより、抵抗測定用素子7の両端を表面に出すと良い(図1(g))。
また、この抵抗測定用素子7の両端にプローブを接触させるための金属等による電極8を形成するとより良い(図1(h))。
このように、抵抗測定用素子7の両端に電極8を形成することにより、この両端にプローブを接触させて電流を流し電圧を測定する時に、正確に測定を行うことができる。これは、シリコン活性層2に直接にプローブを接触させた場合、大きな接触抵抗が生じる恐れがあるが、その影響を抑制するのに有効であり、測定を直接的に接触させる場合に比べてより正確なものとすることができる。
このように、抵抗測定用素子7の両端に電極8を形成することにより、この両端にプローブを接触させて電流を流し電圧を測定する時に、正確に測定を行うことができる。これは、シリコン活性層2に直接にプローブを接触させた場合、大きな接触抵抗が生じる恐れがあるが、その影響を抑制するのに有効であり、測定を直接的に接触させる場合に比べてより正確なものとすることができる。
そして、このような抵抗測定用素子7の形成方法であれば、従来の半導体デバイスにおける作製工程と同様の手順でパターン形成を行うことにより作製することができるので、簡単かつ高精度で抵抗測定用素子7を形成してSOIウエーハ1の評価をすることができる。
なお、上述のように(図1(g)、(h)参照)、抵抗測定用素子7上に酸化膜5等の絶縁層を設けておけば、電流を流して測定を行う際に、電流が抵抗測定用素子7中を流れずにその表面を流れてしまうのを防止することができ、抵抗測定用素子7における抵抗を正確に測定することが可能である。
なお、上述のように(図1(g)、(h)参照)、抵抗測定用素子7上に酸化膜5等の絶縁層を設けておけば、電流を流して測定を行う際に、電流が抵抗測定用素子7中を流れずにその表面を流れてしまうのを防止することができ、抵抗測定用素子7における抵抗を正確に測定することが可能である。
次に、上記方法で形成した抵抗測定用素子7の抵抗の測定方法について述べる。
図2は、抵抗測定用素子7を形成したSOIウエーハ1の一部であり、シリコン活性層2に形成された所定の幅Wおよび長さLのシリコン活性層2を有する抵抗測定用素子7の一つを示している。
図2から判るように、支持基板4の上には、下から順に埋め込み酸化膜層3(絶縁層)、抵抗測定用素子7(シリコン活性層2)、酸化膜5が形成されている。また、抵抗測定用素子7の両端は表に露出しており、金属電極8がそれぞれ設けられている。
図2は、抵抗測定用素子7を形成したSOIウエーハ1の一部であり、シリコン活性層2に形成された所定の幅Wおよび長さLのシリコン活性層2を有する抵抗測定用素子7の一つを示している。
図2から判るように、支持基板4の上には、下から順に埋め込み酸化膜層3(絶縁層)、抵抗測定用素子7(シリコン活性層2)、酸化膜5が形成されている。また、抵抗測定用素子7の両端は表に露出しており、金属電極8がそれぞれ設けられている。
抵抗測定用素子7の抵抗を測定する際には、プローブ10を上記の電極8(電極8を形成しない場合はシリコン活性層の露出部9)に接触させ、抵抗測定用素子7に電流を流し、この電流を変化させて、各電流の値に対応した電圧の値を測定する。そして、得られた電流−電圧のプロット図より抵抗値を測定する。もちろん、抵抗測定用素子7に電圧を印加し、電流値を測定するようにしてもよい。
このようにして、幅がW、長さがLのシリコン活性層2を有する抵抗測定用素子7における抵抗を測定する。
このようにして、幅がW、長さがLのシリコン活性層2を有する抵抗測定用素子7における抵抗を測定する。
なお、抵抗測定用素子7(シリコン活性層2)が厚い場合(>1μm)、電流が深さ方向で拡散するため測定誤差が出る恐れがあり、注意が必要である。また、電流−電圧特性の測定時に流す電流値を大きくしすぎると測定誤差が出やすい。これは、電流値(電界)を大きくすると深さ方向でばらつきが出るためである。このため、電流値としては100mAを最大として測定するのが好ましい。
次に、測定して得られた抵抗値からシート抵抗を算出する方法について述べる(以下、S.M.Ze著:半導体デバイス 第2版 参照)。
図2に示すような直線形の抵抗測定用素子7の場合、抵抗測定用素子7のある領域pの深さxでの厚みが、dxだけ増したときの伝導度の増分dGは、下記の(1)式で表される。
図2に示すような直線形の抵抗測定用素子7の場合、抵抗測定用素子7のある領域pの深さxでの厚みが、dxだけ増したときの伝導度の増分dGは、下記の(1)式で表される。
ここで、上述したように、WとLは抵抗測定用素子7の測定部のシリコン活性層2の幅と長さであり、μpはホールの移動度、p(x)は不純物濃度である。なお、両端部のプローブ接触部のことは考慮していない。そして、コンダクタンスは、全ての厚みについての和であることから下記の(2)式のようになる。
xjは接合深さである。μp(ホール濃度の関数)とp(x)がわかれば、上記(2)式を書き直して下記の(3)式になる。
gは面伝導度と呼ばれ、正方形の抵抗の伝導度、つまりL=Wの時、G=gである。
したがって、抵抗値Rは下記(4)式で求められる。1/gはR□とも表され、シート抵抗と呼ばれる。
したがって、抵抗値Rは下記(4)式で求められる。1/gはR□とも表され、シート抵抗と呼ばれる。
なお、抵抗測定用素子7の両端の電極部は抵抗値をさらに増加させる。図2に示すような場合の電極抵抗は電極1個当り0.65R□として計算することができ、両端の電極部による抵抗を考慮した場合、式(4)は下記式(5)となる。この式(5)に測定された抵抗値Rと、抵抗測定用素子7の測定部のシリコン活性層2の幅Wおよび長さLを代入してシート抵抗R□を算出することができる。
以上により、SOIウエーハ1のシリコン活性層2におけるシート抵抗R□を算出し、SOIウエーハ1の評価を行うことができる。このようなSOIウエーハ1の評価方法であれば、従来の四短針法では困難であるシリコン活性層2の厚さが1μm以下のSOIウエーハ1であっても、シリコン活性層2における抵抗を容易に、また高精度に測定し、シート抵抗を算出することができる。このため、SOIウエーハの評価を簡単かつ正確に行うことが可能である。
そして、このとき、抵抗測定用素子7を形成する際に、SOIウエーハ1の面内に多数形成し、それぞれの抵抗測定用素子7の抵抗を上記の方法と同様にして測定し、シート抵抗を算出することにより、各シート抵抗からSOIウエーハ1の面内の抵抗分布を求めることが可能である。このような方法であれば、簡単かつ正確に抵抗分布を求めてSOIウエーハ1の評価をすることができる。
以下、本発明を実施例及び比較例によりさらに詳細に説明するが、本発明はこれに限定されない。
(実施例1)
まず、直径200mm、P型、結晶方位<100>のシリコン単結晶ウエーハを用いて作製した貼り合わせSOIシリコンウエーハを用意した。なお、このP型ウエーハのドーパントはボロンである。また、シリコン活性層の厚さは70nmであり、BOX層の厚さは145nmである。
このSOIウエーハに、結果が比較し易いようにリンを拡散し、モニターウエーハのシート抵抗が25Ω/□となるようにサンプルを作製する。このように意図的に抵抗を制御したサンプルを測定することにより、本測定工程の妥当性を検証することができる。
(実施例1)
まず、直径200mm、P型、結晶方位<100>のシリコン単結晶ウエーハを用いて作製した貼り合わせSOIシリコンウエーハを用意した。なお、このP型ウエーハのドーパントはボロンである。また、シリコン活性層の厚さは70nmであり、BOX層の厚さは145nmである。
このSOIウエーハに、結果が比較し易いようにリンを拡散し、モニターウエーハのシート抵抗が25Ω/□となるようにサンプルを作製する。このように意図的に抵抗を制御したサンプルを測定することにより、本測定工程の妥当性を検証することができる。
このサンプルウエーハに、図2に示すような長さ(L)が12000μm、幅(W)が1000μmのシリコン活性層を有する抵抗測定用素子のパターンを全面に形成する。
まず、サンプルの全面に、プラズマCVDにより低温で厚さ100nmの酸化膜を形成する。その後、フォトリソグラフィを行い、レジストをマスクとして、フッ酸により酸化膜のエッチングを行う。この後、硫酸過水によってレジストの除去を行ってから、再度フッ酸により短時間処理を行い、次に酸化膜をマスクとしてTMAHによりシリコン活性層をエッチングし、抵抗測定用素子をシリコン活性層に多数形成する。ここで、もう一度フォトリソグラフィを行い、プローブコンタクト部の酸化膜を除去してそれぞれの抵抗測定用素子の両端を露出し、さらにこの両端部に金属電極を設ける。
まず、サンプルの全面に、プラズマCVDにより低温で厚さ100nmの酸化膜を形成する。その後、フォトリソグラフィを行い、レジストをマスクとして、フッ酸により酸化膜のエッチングを行う。この後、硫酸過水によってレジストの除去を行ってから、再度フッ酸により短時間処理を行い、次に酸化膜をマスクとしてTMAHによりシリコン活性層をエッチングし、抵抗測定用素子をシリコン活性層に多数形成する。ここで、もう一度フォトリソグラフィを行い、プローブコンタクト部の酸化膜を除去してそれぞれの抵抗測定用素子の両端を露出し、さらにこの両端部に金属電極を設ける。
この後、上記金属電極にプローブを接触させ、抵抗測定用素子内に電流を流し、電圧を測定する。電流は10mAから50mAまで10mA刻みで増加させ、それぞれの時の電圧値を測定して作製した電流−電圧プロットのカーブから抵抗値を決定する。
サンプルのSOIウエーハのシリコン活性層に形成した多数の抵抗測定用素子の抵抗値は、それぞれほぼ280Ωであった。
サンプルのSOIウエーハのシリコン活性層に形成した多数の抵抗測定用素子の抵抗値は、それぞれほぼ280Ωであった。
この抵抗値を基に上記のようにシート抵抗を算出する。シート抵抗R□は、式(5)にL/W=10、R=280(Ω)を代入して
280 = (10 + 0.65 × 2) × R□
R□ = 24.78(Ω/□)
となり、モニターウエーハのシート抵抗(25Ω)と良い一致を示した。また、すべての抵抗測定用素子のデータから、面内の抵抗分布も簡単に求めることができた。
280 = (10 + 0.65 × 2) × R□
R□ = 24.78(Ω/□)
となり、モニターウエーハのシート抵抗(25Ω)と良い一致を示した。また、すべての抵抗測定用素子のデータから、面内の抵抗分布も簡単に求めることができた。
このように、本発明のSOIウエーハの評価方法によって、SOIウエーハのシリコン活性層における抵抗を簡単かつ高精度に測定し、シート抵抗を算出することができ、さらにはSOIウエーハの面内の抵抗分布を正確に得ることが可能である。このため、SOIウエーハの評価を確実なものとすることができる。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
1…SOIウエーハ、 2…シリコン活性層、 3…埋め込み酸化膜層(絶縁層)、 4…支持基板、 5…酸化膜、 6…レジスト、 7…抵抗測定用素子、 8…金属電極、 9…プローブコンタクト部、 10…プローブ。
Claims (4)
- 絶縁層上または絶縁体上にシリコン活性層が形成されたSOIウエーハの前記シリコン活性層の抵抗を測定してSOIウエーハの評価を行う方法であって、前記シリコン活性層の少なくとも1箇所に、抵抗測定用の所定の幅および長さのシリコン活性層を有する抵抗測定用素子を形成した後、該抵抗測定用素子の両端間に電流を流し、抵抗を測定して、該測定した抵抗からシート抵抗を算出することを特徴とするSOIウエーハの評価方法。
- 前記抵抗測定用素子を前記SOIウエーハの面内に多数形成し、それぞれの抵抗測定用素子の抵抗を測定し、シート抵抗を算出することにより、SOIウエーハの面内の抵抗分布を求めることを特徴とする請求項1に記載のSOIウエーハの評価方法。
- 前記所定の幅および長さの抵抗測定用素子を、まず、前記シリコン活性層の表面に酸化膜を形成し、フォトリソグラフィにより、前記抵抗測定用素子と同じ幅および長さの酸化膜が残るように前記酸化膜の一部を除去した後、残された酸化膜をマスクとして、非マスク部分のシリコン活性層を除去することにより形成することを特徴とする請求項1または請求項2に記載のSOIウエーハの評価方法。
- 前記抵抗測定用素子の両端に、電極を形成することを特徴とする請求項1から請求項3のいずれか一項に記載のSOIウエーハの評価方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005262223A JP2007073886A (ja) | 2005-09-09 | 2005-09-09 | Soiウエーハの評価方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005262223A JP2007073886A (ja) | 2005-09-09 | 2005-09-09 | Soiウエーハの評価方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007073886A true JP2007073886A (ja) | 2007-03-22 |
Family
ID=37935051
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005262223A Pending JP2007073886A (ja) | 2005-09-09 | 2005-09-09 | Soiウエーハの評価方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007073886A (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0482248A (ja) * | 1990-07-25 | 1992-03-16 | Sumitomo Electric Ind Ltd | 半導体装置の評価方法 |
JP2000277716A (ja) * | 1999-03-26 | 2000-10-06 | Canon Inc | 半導体層の評価方法、半導体層の評価装置及び記憶媒体 |
JP2004119553A (ja) * | 2002-09-25 | 2004-04-15 | Shin Etsu Handotai Co Ltd | Soiウエーハの評価方法 |
JP2005142384A (ja) * | 2003-11-07 | 2005-06-02 | Hitachi Ltd | 検査データ解析プログラム |
-
2005
- 2005-09-09 JP JP2005262223A patent/JP2007073886A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0482248A (ja) * | 1990-07-25 | 1992-03-16 | Sumitomo Electric Ind Ltd | 半導体装置の評価方法 |
JP2000277716A (ja) * | 1999-03-26 | 2000-10-06 | Canon Inc | 半導体層の評価方法、半導体層の評価装置及び記憶媒体 |
JP2004119553A (ja) * | 2002-09-25 | 2004-04-15 | Shin Etsu Handotai Co Ltd | Soiウエーハの評価方法 |
JP2005142384A (ja) * | 2003-11-07 | 2005-06-02 | Hitachi Ltd | 検査データ解析プログラム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008103598A (ja) | 半導体ウエーハの評価方法 | |
KR100193402B1 (ko) | 불순물 농도 프로파일 측정방법 | |
JP2006229145A (ja) | 不純物の注入深さの監視方法 | |
US20120181615A1 (en) | Method of manufacturing semiconductor device and semiconductor device | |
WO2022205726A1 (zh) | 对准误差的测试方法、调整方法、测试系统和存储介质 | |
US6399401B1 (en) | Test structures for electrical linewidth measurement and processes for their formation | |
JP4239127B2 (ja) | 銅のエッチング剤、これを用いた電子機器用基板の製造方法および電子機器 | |
US20010050560A1 (en) | Method for polysilicon crystalline line width measurement post etch in undoped-poly process | |
JP2001267384A (ja) | 擬似mosfetの測定方法 | |
JP2007073886A (ja) | Soiウエーハの評価方法 | |
US10074578B2 (en) | Semiconductor device and method for producing the same | |
WO2014192215A1 (ja) | 半導体ウェーハの評価方法 | |
JP4848947B2 (ja) | 半導体基板の評価方法および半導体基板評価用素子 | |
US20130106448A1 (en) | Test key structure and method for measuring step height by such test key structure | |
CN109116198B (zh) | 一种击穿测试结构、显示面板和击穿测试方法 | |
US6506615B2 (en) | Method for measuring the depth of well | |
JP2008147460A (ja) | 半導体ウエーハの評価方法 | |
JP4651928B2 (ja) | 半導体素子の評価方法 | |
KR101202015B1 (ko) | SOI기판을 이용한 pH센서 및 그 제작방법 | |
CN108807203B (zh) | 测量半导体装置的横向扩散长度的方法 | |
JP2021174927A (ja) | 貼り合わせsoiウェーハのベースウェーハの抵抗率測定方法 | |
JP4281581B2 (ja) | 接触抵抗評価素子、その製造方法、及び接触抵抗評価方法 | |
Fatt et al. | Design and Fabrication of n-ISFET using Si3N4 as a Sensing Membrane for pH Measurement | |
JP2015170698A (ja) | 半導体装置、その半導体装置の製造方法および検査方法 | |
JP3876846B2 (ja) | 絶縁膜の評価方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080717 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110705 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110712 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110927 |