JP2007067454A - Nitride semiconductor device - Google Patents

Nitride semiconductor device Download PDF

Info

Publication number
JP2007067454A
JP2007067454A JP2006333737A JP2006333737A JP2007067454A JP 2007067454 A JP2007067454 A JP 2007067454A JP 2006333737 A JP2006333737 A JP 2006333737A JP 2006333737 A JP2006333737 A JP 2006333737A JP 2007067454 A JP2007067454 A JP 2007067454A
Authority
JP
Japan
Prior art keywords
layer
nitride semiconductor
type
superlattice
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006333737A
Other languages
Japanese (ja)
Other versions
JP4816434B2 (en
Inventor
Shinichi Nagahama
慎一 長濱
Masayuki Senoo
雅之 妹尾
Shuji Nakamura
修二 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Chemical Industries Ltd
Original Assignee
Nichia Chemical Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Chemical Industries Ltd filed Critical Nichia Chemical Industries Ltd
Priority to JP2006333737A priority Critical patent/JP4816434B2/en
Publication of JP2007067454A publication Critical patent/JP2007067454A/en
Application granted granted Critical
Publication of JP4816434B2 publication Critical patent/JP4816434B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a nitride semiconductor device which is superior in electric power efficiency. <P>SOLUTION: The nitride semiconductor device is provided with an active layer between an n-type nitride semiconductor layer having single layer or multiple layers and a p-type nitride semiconductor layer having single layer or multiple layers. At least one of the p-type nitride semiconductor layer and n-type nitride semiconductor layer is a super lattice layer while the super lattice layer is formed by laminating a first layer made of nitride semiconductor having a thickness of 100 Å or less and a second layer different in composition from the first layer having a thickness of 100 Å or less. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明はLED(発光ダイオード)、LD(レーザダイオード)等の発光素子
、太陽電池、光センサー等の受光素子、又はトランジスタ等の電子デバイスに使
用される窒化物半導体(InAlGa1−X−YN、0≦X、0≦Y、X+
Y≦1)よりなる素子に関する。なお、本明細書において使用する一般式In
Ga1−XN、AlGa1−YN等は単に窒化物半導体層の組成式を示すもの
であって、異なる層が例えば同一の一般式で示されていても、それらの層のX値
、Y値が一致していることまで示すものではない。
The present invention relates to a nitride semiconductor (In X Al Y Ga 1-1 ) used in a light emitting element such as an LED (light emitting diode) or LD (laser diode), a light receiving element such as a solar cell or an optical sensor, or an electronic device such as a transistor. X−Y N, 0 ≦ X, 0 ≦ Y, X +
The present invention relates to an element comprising Y ≦ 1). Note that the general formula In X used in this specification is used.
Ga 1-X N, Al Y Ga 1-Y N, and the like simply indicate the composition formula of the nitride semiconductor layer, and even if different layers are represented by the same general formula, for example, It does not indicate that the value and the Y value match.

窒化物半導体は高輝度青色LED、純緑色LEDの材料として、フルカラーL
EDディスプレイ、交通信号等で最近実用化されたばかりである。これらの各種
デバイスに使用されるLEDは、n型窒化物半導体層とp型窒化物半導体層との
間に、単一量子井戸構造(SQW:Single-Quantum- Well)のInGaNよりな
る活性層が挟まれたダブルへテロ構造を有している。青色、緑色等の波長はIn
GaN活性層のIn組成比を増減することで決定されている。
Nitride semiconductors are used as materials for high-brightness blue LEDs and pure green LEDs.
It has just been put into practical use for ED displays and traffic signals. The LED used for these various devices has an active layer made of InGaN having a single quantum well structure (SQW) between an n-type nitride semiconductor layer and a p-type nitride semiconductor layer. It has a double heterostructure sandwiched between them. The wavelength of blue, green, etc. is In
It is determined by increasing or decreasing the In composition ratio of the GaN active layer.

また、本出願人は、最近この材料を用いてパルス電流下、室温での410nm
のレーザ発振を世界で初めて発表した(例えば、Jpn.J.Appl.Phys. Vol35 (1996
) pp.L74-76)。このレーザ素子はパルス幅2μs、パルス周期2msの条件で
、閾値電流610mA、閾値電流密度8.7kA/cm2、410nmの発振を示
す。さらにまた、閾値電流が低い改良したレーザ素子を、Appl.Phys.Lett.,Vol
.69,No.10,2 Sep. 1996,p.1477-1479において発表した。このレーザ素子は、
p型窒化物半導体層の一部にリッジストライプが形成された構造を有しており、
パルス幅1μs、パルス周期1ms、デューティー比0.1%で、閾値電流18
7mA、閾値電流密度3kA/cm2、410nmの発振を示す。
Also, the applicant has recently used this material with 410 nm at room temperature under pulsed current.
For the first time in the world (for example, Jpn.J.Appl.Phys. Vol35 (1996
) pp.L74-76). This laser element exhibits oscillation of a threshold current of 610 mA, a threshold current density of 8.7 kA / cm 2, and 410 nm under conditions of a pulse width of 2 μs and a pulse period of 2 ms. Furthermore, an improved laser device having a low threshold current is disclosed in Appl. Phys. Lett., Vol.
.69, No. 10, 2 Sep. 1996, p.1477-1479. This laser element
a ridge stripe is formed on a part of the p-type nitride semiconductor layer;
Pulse width 1 μs, pulse period 1 ms, duty ratio 0.1%, threshold current 18
The oscillation is 7 mA, the threshold current density is 3 kA / cm 2, and 410 nm.

窒化物半導体よりなる青色、緑色LEDは順方向電流(If)20mAで、順
方向電圧(Vf)が3.4V〜3.6Vあり、GaAlAs系の半導体よりなる
赤色LEDに比べて2V以上高いため、さらなるVfの低下が望まれている。ま
た、LDでは閾値での電流、電圧が未だ高く、室温で連続発振させるためには、
この閾値電流、電圧が下がるような、さらに電力効率の高い素子を実現する必要
がある。
Blue and green LEDs made of a nitride semiconductor have a forward current (If) of 20 mA and a forward voltage (Vf) of 3.4 V to 3.6 V, which is 2 V higher than a red LED made of a GaAlAs semiconductor. Further reduction of Vf is desired. Also, in LD, the current and voltage at the threshold are still high, and in order to oscillate continuously at room temperature,
It is necessary to realize an element with higher power efficiency that lowers the threshold current and voltage.

従って本発明の目的とするところは、主として窒化物半導体よりなるLD素子
の閾値での電流、電圧を低下させることにより連続発振を実現し、またLED素
子ではVfを低下させ、信頼性が高く、電力効率に優れた窒化物半導体素子を実
現することにある。
Therefore, the object of the present invention is to realize continuous oscillation by lowering the current and voltage at the threshold value of the LD element mainly made of a nitride semiconductor, and to reduce Vf in the LED element and to have high reliability. The object is to realize a nitride semiconductor device having excellent power efficiency.

本発明者らは、窒化物半導体素子について、活性層を挟んだp型層、及び/又
はn型層を改良すべく鋭意検討した結果、活性層を除くp型層、及び/又はn型
層に超格子層を用いることにより、超格子層を用いた層の結晶性を良好にでき、
前記問題を解決できることを新たに見いだし本発明を成すに至った。
すなわち、本発明に係る第1の窒化物半導体素子は、p側コンタクト層を含む
1又は多層のp型窒化物半導体層と、該p型窒化物半導体層を介してキャリアが
注入されて所定の動作をする窒化物半導体からなる活性層とを備えた窒化物半導
体素子において、
前記p側コンタクト層は超格子層であることを特徴とする。
また、本発明に係る第2の窒化物半導体素子は、n側コンタクト層を含む1又
は多層のn型窒化物半導体層と1又は多層のp型窒化物半導体層との間に活性層
を有する窒化物半導体素子において、
前記n側コンタクト層は、超格子層であることを特徴とする。
さらに、本発明に係る第3の窒化物半導体素子は、1又は多層のp型窒化物半
導体層と、該p型窒化物半導体層を介してキャリアが注入されて所定の動作をす
る窒化物半導体からなる活性層とを備えた窒化物半導体素子において、
前記p型窒化物半導体層の少なくとも一つは超格子層であることを特徴とする

これによって、前記超格子層からなるp型窒化物半導体層の抵抗値を極めて低
くできるので、窒化物半導体素子の電力効率を高くすることができる。
As a result of intensive studies to improve the p-type layer and / or the n-type layer sandwiching the active layer in the nitride semiconductor element, the present inventors have found that the p-type layer and / or the n-type layer excluding the active layer By using a superlattice layer, the crystallinity of the layer using the superlattice layer can be improved,
The present inventors have newly found that the above problems can be solved, and have made the present invention.
That is, the first nitride semiconductor device according to the present invention includes one or multiple p-type nitride semiconductor layers including a p-side contact layer, and carriers are injected through the p-type nitride semiconductor layer to obtain a predetermined In a nitride semiconductor device comprising an active layer made of a nitride semiconductor that operates,
The p-side contact layer is a superlattice layer.
The second nitride semiconductor device according to the present invention has an active layer between one or multiple n-type nitride semiconductor layers including the n-side contact layer and one or multiple p-type nitride semiconductor layers. In nitride semiconductor devices,
The n-side contact layer is a superlattice layer.
Furthermore, the third nitride semiconductor device according to the present invention includes a single or multilayer p-type nitride semiconductor layer and a nitride semiconductor in which carriers are injected through the p-type nitride semiconductor layer and perform a predetermined operation. In a nitride semiconductor device comprising an active layer made of
At least one of the p-type nitride semiconductor layers is a superlattice layer.
As a result, the resistance value of the p-type nitride semiconductor layer made of the superlattice layer can be made extremely low, so that the power efficiency of the nitride semiconductor device can be increased.

また、本発明に係る第4の窒化物半導体素子は、1又は多層のn型窒化物半導
体層と1又は多層のp型窒化物半導体層との間に活性層を有する窒化物半導体素
子において、
前記p型窒化物半導体層及び前記n型窒化物半導体層の内の少なくとも一つは
、超格子層であることを特徴とする。
The fourth nitride semiconductor device according to the present invention is a nitride semiconductor device having an active layer between one or multiple n-type nitride semiconductor layers and one or multiple p-type nitride semiconductor layers.
At least one of the p-type nitride semiconductor layer and the n-type nitride semiconductor layer is a superlattice layer.

また、本発明の第1〜第4の窒化物半導体素子においては、前記超格子層の結
晶性をさらに良くするために、前記超格子層は、100オングストローム以下の
膜厚を有する窒化物半導体からなる第1の層と、該第1の層と組成が異なりかつ
100オングストローム以下の膜厚を有する窒化物半導体からなる第2の層とが
積層されることが好ましい。
In the first to fourth nitride semiconductor elements of the present invention, in order to further improve the crystallinity of the superlattice layer, the superlattice layer is made of a nitride semiconductor having a thickness of 100 angstroms or less. It is preferable that a first layer and a second layer made of a nitride semiconductor having a composition different from that of the first layer and having a film thickness of 100 angstroms or less be stacked.

さらに、本発明の第1〜第4の窒化物半導体素子においては、活性層にキャリ
ヤを閉じ込めるために、前記第1の層、及び第2の層の内の少なくとも一方が、
比較的、エネルギーバンドギャップの大きい、少なくともAlを含む窒化物半導
体からなることが好ましく、さらに好ましくはAlGa1−YN(0<Y≦1
)を用いる。
Furthermore, in the first to fourth nitride semiconductor elements of the present invention, in order to confine carriers in the active layer, at least one of the first layer and the second layer is
It is preferably made of a nitride semiconductor containing at least Al having a relatively large energy band gap, and more preferably Al Y Ga 1-Y N (0 <Y ≦ 1).
) Is used.

また、本発明の第1〜第4の窒化物半導体素子において、超格子層はIn
1−XN(0≦X≦1)からなる第1の層と、AlGa1−YN(0≦Y≦
1、X=Y≠0)からなる第2の層とが積層されてなることが好ましい。ただし
、第1の層がAlGa1−YN、第2の層がInGa1−XNでも同じであ
ることはいうまでもない。この一般式AlGa1−YN、及びInGa1−
Nで表される窒化物半導体は結晶性の良い半導体層が得られ、結晶欠陥の少な
い層を形成できるため、窒化物半導体全体の結晶性が良くなり、該素子の出力を
向上(電力効率の向上)、該素子がLED素子又はLD素子である場合には、V
f、閾値電流、電圧等を低くすることができる。
尚、本発明の第1〜第4の窒化物半導体素子では、さらに結晶欠陥の少ない層
を形成するために、前記超格子層において、前記第1の層が式InGa1−X
N(0≦X<1)で表される窒化物半導体からなり、かつ前記第2の層が式Al
Ga1−YN(0<Y<1)で表される窒化物半導体からなることがさらに好
ましい。
In the first to fourth nitride semiconductor elements of the present invention, the superlattice layer is In X G
a first layer made of a 1-X N (0 ≦ X ≦ 1), and Al Y Ga 1-Y N (0 ≦ Y ≦
1 and X = Y.noteq.0) is preferably laminated. However, it goes without saying that the same applies to the case where the first layer is Al Y Ga 1-Y N and the second layer is In X Ga 1-X N. The general formula Al Y Ga 1-Y N, and an In X Ga 1-
The nitride semiconductor represented by XN provides a semiconductor layer with good crystallinity and can form a layer with few crystal defects, so that the crystallinity of the entire nitride semiconductor is improved and the output of the device is improved (power efficiency In the case where the element is an LED element or an LD element, V
f, threshold current, voltage and the like can be lowered.
Incidentally, in the first to fourth nitride semiconductor device of the present invention further in order to form a small layer of crystal defects, the in superlattice layer, said first layer formula In X Ga 1-X
N (0 ≦ X <1) is formed of a nitride semiconductor, and the second layer has the formula Al
Y Ga 1-Y N (0 <Y <1) is more preferably formed of a nitride semiconductor represented by.

また、本発明の第1〜第4の窒化物半導体素子において、前記第1の層、及び
第2の層の膜厚は、70オングストローム以下であることが好ましく、さらに好
ましくは40オングストローム以下に設定する。また、前記第1の層、及び第2
の層の膜厚は、5オングストローム以上であることが好ましく、さらに好ましく
は10オングストローム以上に設定する。この範囲内に設定することにより、従
来では成長させにくかったAlGa1−YN(0<Y≦1)等の窒化物半導体
層が結晶性良く形成することができる。
特に、p電極と活性層との間にあるp型窒化物半導体層の内の少なくとも一層
、及び/又はn電極が形成される電流注入層としてのn側コンタクト層と活性層
との間にあるn型窒化物半導体層の内の少なくとも一層を超格子層とする場合に
、その超格子層を構成する第1の層、及び第2の層を前記膜厚に設定することに
よる効果が大きい。
In the first to fourth nitride semiconductor elements of the present invention, the film thicknesses of the first layer and the second layer are preferably 70 angstroms or less, more preferably 40 angstroms or less. To do. The first layer and the second layer
The film thickness of this layer is preferably 5 angstroms or more, more preferably 10 angstroms or more. By setting within this range, a nitride semiconductor layer such as Al Y Ga 1-Y N (0 <Y ≦ 1), which has been difficult to grow in the past, can be formed with good crystallinity.
In particular, at least one of the p-type nitride semiconductor layers between the p electrode and the active layer and / or between the n-side contact layer and the active layer as a current injection layer in which the n electrode is formed. When at least one of the n-type nitride semiconductor layers is a superlattice layer, the effect of setting the first and second layers constituting the superlattice layer to the above-described film thickness is great.

また、本発明の第1〜第4の窒化物半導体素子において、前記p型窒化物半導
体層として、p電極を形成するためのp側コンタクト層を備え、該p側コンタク
ト層の膜厚を500オングストローム以下に設定することが好ましい。このよう
に、薄く形成することにより、該p側コンタクト層の厚さ方向の抵抗値を下げる
ことができる。従って、本発明ではさらに、300オングストローム以下に設定
することが好ましい。また、該p側コンタクト層の膜厚の下限は、該p型コンタ
クト層の下の半導体層を露出させないように、10オングストローム以上に設定
することが好ましい。
In the first to fourth nitride semiconductor elements of the present invention, the p-type nitride semiconductor layer includes a p-side contact layer for forming a p-electrode, and the p-side contact layer has a thickness of 500. It is preferable to set it below angstrom. Thus, by forming the thin film, the resistance value in the thickness direction of the p-side contact layer can be lowered. Therefore, in the present invention, it is preferable to set it to 300 angstroms or less. The lower limit of the thickness of the p-side contact layer is preferably set to 10 angstroms or more so as not to expose the semiconductor layer under the p-type contact layer.

本発明の第2〜第3の窒化物半導体素子が、前記p型窒化物半導体層として、
p電極を形成するための単層のp側コンタクト層を備えている場合には、
前記超格子層が、前記活性層と前記p側コンタクト層との間に形成されること
が好ましい。
The second to third nitride semiconductor elements of the present invention are the p-type nitride semiconductor layers,
When a single-layer p-side contact layer for forming a p-electrode is provided,
The superlattice layer is preferably formed between the active layer and the p-side contact layer.

また、本発明の第1〜第4の窒化物半導体素子はさらに、基板上に第1のバッ
ファ層を介して形成された、膜厚0.1μm以上の窒化物半導体からなる第2の
バッファ層と、該第2のバッファ層上に形成された、n型不純物がドープされた
窒化物半導体からなるn側コンタクト層を有し、該n側コンタクト層にn電極が
形成されることが好ましい。これによって、キャリア濃度が大きく結晶性のよい
n側コンタクト層を形成することができる。
さらに結晶性のよい、前期第2バッファ層を形成するために、前記第2のバッ
ファ層の不純物濃度が、前記n側コンタクト層に比較して低濃度であることが好
ましい。
In addition, the first to fourth nitride semiconductor elements of the present invention further include a second buffer layer made of a nitride semiconductor having a thickness of 0.1 μm or more formed on the substrate via the first buffer layer. And an n-side contact layer made of a nitride semiconductor doped with an n-type impurity, formed on the second buffer layer, and an n-electrode is preferably formed on the n-side contact layer. As a result, an n-side contact layer having a high carrier concentration and good crystallinity can be formed.
In order to form the second buffer layer having better crystallinity, it is preferable that the impurity concentration of the second buffer layer is lower than that of the n-side contact layer.

また、上記窒化物半導体素子において、前記第1のバッフア層、及び前記第2
のバッファ層の内の少なくとも一方は、膜厚100オングストローム以下の互い
に組成が異なる窒化物半導体層が積層された超格子層よりなることが好ましい。
In the nitride semiconductor device, the first buffer layer and the second buffer layer
At least one of the buffer layers is preferably made of a superlattice layer in which nitride semiconductor layers having different compositions and having a thickness of 100 angstroms or less are stacked.

また、本発明の第1,3,4の窒化物半導体素子が、前記n型窒化物半導体層
として、n電極を形成するための単層のn側コンタクト層を備えている場合には

前記超格子層が、前記活性層と前記n側コンタクト層との間に形成されること
が好ましい。
前記活性層と前記p側コンタクト層との間、又は前記活性層と前記n側コンタ
クト層との間に形成される層は、例えば、LD素子では、キャリア閉じ込め層、
光ガイド層として作用するクラッド層であり、これらの層に適用することにより
、閾値電流、電圧を顕著に低下させることができる。
特に、活性層と前記p型コンタクト層との間にある例えば、p型のクラッド層
に適用することによる閾値電流、電圧を低げる効果は大きい。
When the first, third, and fourth nitride semiconductor elements of the present invention include a single n-side contact layer for forming an n electrode as the n-type nitride semiconductor layer,
The superlattice layer is preferably formed between the active layer and the n-side contact layer.
The layer formed between the active layer and the p-side contact layer or between the active layer and the n-side contact layer is, for example, a carrier confinement layer in an LD element,
It is a clad layer that acts as a light guide layer, and by applying to these layers, the threshold current and voltage can be significantly reduced.
In particular, the effect of lowering the threshold current and voltage by applying, for example, a p-type cladding layer between the active layer and the p-type contact layer is great.

また、本発明の第1〜第4の窒化物半導体素子においては、前記第1の層及び
第2の層の内の少なくとも一方には、導電型を決定する不純物がドープされてい
ることが好ましく、さらに、超格子層内において第1の層と第2の層で不純物濃
度が異なることが好ましい。なお、導電型を決定する不純物とは、窒化物半導体
にドープされる周期律表第4A族、4B族、第6A族、第6B族に属するn型不
純物、及び1A、1B族、2A族、2B族に属するp型不純物を指す(以下、本
明細書において、適宜n型不純物、p型不純物と記する。)。
さらに、第1の層と第2の層とでバンドギャップエネルギーが異なる場合には
、バンドギャップエネルギーの大きい方の層の不純物濃度を大きくすることが望
ましい。これによって、p型窒化物半導体層側に超格子層を形成した場合の変調
ドープによる高出力化が期待できる。
In the first to fourth nitride semiconductor elements of the present invention, it is preferable that at least one of the first layer and the second layer is doped with an impurity that determines a conductivity type. Furthermore, it is preferable that the first layer and the second layer have different impurity concentrations in the superlattice layer. The impurities that determine the conductivity type are the n-type impurities belonging to Groups 4A, 4B, 6A, 6B and 1A, 1B, 2A, A p-type impurity belonging to Group 2B (hereinafter, referred to as an n-type impurity or a p-type impurity as appropriate in this specification).
Furthermore, when the band gap energy differs between the first layer and the second layer, it is desirable to increase the impurity concentration of the layer having the larger band gap energy. As a result, high output by modulation doping can be expected when a superlattice layer is formed on the p-type nitride semiconductor layer side.

本発明の第2の窒化物半導体素子において、前記超格子層は、n電極が接する
n側コンタクト層として形成したものであり、この場合特に、超格子層を構成す
る第1の層と第2の層とでバンドギャップエネルギーが互いに異なり、バンドギ
ャップエネルギーの大きい方の層の不純物濃度を大きくすることにより、後述す
るHEMTに類似したような効果により電力効率を向上させることができる。例
えば、レーザ素子では、さらに閾値電圧、閾値電流が低下する傾向にある。
In the second nitride semiconductor device of the present invention, the superlattice layer is formed as an n-side contact layer in contact with an n-electrode. In this case, in particular, the first layer and the second layer constituting the superlattice layer By increasing the impurity concentration of the layer having the larger band gap energy, the power efficiency can be improved by an effect similar to that of the HEMT described later. For example, in a laser element, the threshold voltage and the threshold current tend to further decrease.

本発明は、n側クラッド層を含むn型窒化物半導体層と、p側クラッド層を含
むp型窒化物半導体層との間に活性層を備え、該活性層においてレーザ発振する
窒化物半導体素子にも適用でき、これによって、該窒化物半導体素子は、レーザ
発振時の閾値電流及び閾値電圧を低くすることができる。
また、本発明に係るレーザ発振させる窒化物半導体素子では、前記p側クラッ
ド層及び該p側クラッド層より上に形成されている層において、共振方向に峰状
のリッジ部が形成されることが好ましい。
The present invention relates to a nitride semiconductor device having an active layer between an n-type nitride semiconductor layer including an n-side cladding layer and a p-type nitride semiconductor layer including a p-side cladding layer, and lasing in the active layer. Thus, the nitride semiconductor device can reduce the threshold current and threshold voltage during laser oscillation.
Further, in the nitride semiconductor device for laser oscillation according to the present invention, a ridge portion having a peak shape in the resonance direction may be formed in the p-side cladding layer and the layer formed above the p-side cladding layer. preferable.

以上説明したように、本発明に係る窒化物半導体素子は、活性層以外のp型窒
化物半導体領域又はn型窒化物半導体領域において、超格子層を用いて構成して
いるので、電力効率を極めて良くすることができる。
すなわち、従来の窒化物半導体素子では、活性層を多重量子井戸構造とするこ
とは提案されていたが、活性層を挟む、例えばクラッド層等は単一の窒化物半導
体層で構成されているのが通常であった。しかし、本発明の窒化物半導体素子で
は量子効果が出現するような層を有する超格子層をクラッド層、若しくは電流を
注入するコンタクト層として設けているため、クラッド層側の抵抗率を低くする
ことができる。これによって、例えばLD素子の閾値電流、閾値電圧を低くでき
、該素子を長寿命とすることができる。さらに従来のLEDは静電気に弱かった
が、本発明では静電耐圧に強い素子を実現できる。このようにVf、閾値電圧が
低くできるので、発熱量も少なくなり、該素子の信頼性も向上させることができ
る。本発明の窒化物半導体素子によれば、LED、LD等の発光素子はもちろん
のこと、窒化物半導体を用いた太陽電池、光センサー、トランジスタ等に利用す
ると非常の効率の高いデバイスを実現することが可能となりその産業上の利用価
値は非常に大きい。
As described above, the nitride semiconductor device according to the present invention is configured using the superlattice layer in the p-type nitride semiconductor region or the n-type nitride semiconductor region other than the active layer. Can be very good.
That is, in the conventional nitride semiconductor device, it has been proposed that the active layer has a multiple quantum well structure, but the active layer is sandwiched, for example, the cladding layer is composed of a single nitride semiconductor layer. Was normal. However, in the nitride semiconductor device of the present invention, since the superlattice layer having a layer in which a quantum effect appears is provided as a cladding layer or a contact layer for injecting current, the resistivity on the cladding layer side is reduced. Can do. Thereby, for example, the threshold current and threshold voltage of the LD element can be lowered, and the element can have a long lifetime. Furthermore, although the conventional LED was weak against static electricity, in the present invention, an element having a high electrostatic withstand voltage can be realized. Since Vf and the threshold voltage can be lowered in this manner, the amount of heat generation is reduced, and the reliability of the element can be improved. According to the nitride semiconductor device of the present invention, not only a light emitting device such as an LED and an LD, but also a solar cell, a photosensor, a transistor, etc. using a nitride semiconductor can realize a highly efficient device. And its industrial utility value is very large.

以下、図面を参照して本発明に係る実施の形態の窒化物半導体素子について説
明する。
実施形態1.
図1は、本発明に係る実施形態1の窒化物半導体素子の構造を示す模式的な断
面図であり、該窒化物半導体素子は、基本的な構造として、サファイアよりなる
基板1の上に、GaNよりなるバッファ層2、Siドープn型GaNよりなるn
側コンタクト層3、単一量子井戸構造のInGaNよりなる活性層4、互いに組
成の異なる第1の層と第2の層とが積層された超格子層よりなるp側クラッド層
5、MgドープGaNよりなるp側コンタクト層6とが順に積層されているLE
D素子である。なお、実施形態1の窒化物半導体素子において、p側コンタクト
層6表面のほぼ全面には、透光性の全面電極7が形成され、全面電極7の表面に
はボンディング用のp電極8が設けられており、さらにp側コンタクト層6より
窒化物半導体層の一部をエッチング除去して露出されたn側コンタクト層2の表
面にはn電極9が設けられている。
A nitride semiconductor device according to an embodiment of the present invention will be described below with reference to the drawings.
Embodiment 1. FIG.
FIG. 1 is a schematic cross-sectional view showing the structure of a nitride semiconductor device according to a first embodiment of the present invention. The nitride semiconductor device has a basic structure on a substrate 1 made of sapphire. Buffer layer 2 made of GaN, n made of Si-doped n-type GaN
Side contact layer 3, active layer 4 made of InGaN having a single quantum well structure, p-side cladding layer 5 made of a superlattice layer in which a first layer and a second layer having different compositions are laminated, Mg-doped GaN LE in which the p-side contact layer 6 is sequentially laminated.
D element. In the nitride semiconductor device of the first embodiment, a light-transmitting full-surface electrode 7 is formed on almost the entire surface of the p-side contact layer 6, and a bonding p-electrode 8 is provided on the surface of the full-surface electrode 7. Furthermore, an n-electrode 9 is provided on the surface of the n-side contact layer 2 exposed by etching away a part of the nitride semiconductor layer from the p-side contact layer 6.

ここで、実施形態1の窒化物半導体素子は、例えばp型不純物としてMgをド
ープしたInGa1−XN(0≦X≦1)よりなる膜厚30オングストローム
の第1の層と、同じくp型不純物としてMgを第1の層と同量でドープしたp型
AlGa1−YN(0≦Y≦1)よりなる膜厚30オングストロームの第2の
層とが積層された超格子層で構成された低い抵抗値を有するp側クラッド層5を
備えているので、Vfを低くできる。このように超格子層をp層側に形成する場
合は、Mg、Zn、Cd、Be等のp型不純物を第1の層、及び/又は第2の層
にドープしてp型の導電型を有する超格子層とする。積層順としては、第1+第
2+第1・・・、若しくは第2+第1+第2・・・の順でも良く、少なくとも合
計2層以上積層する。
Here, the nitride semiconductor device of Embodiment 1 is the same as the first layer having a thickness of 30 Å, for example, made of In X Ga 1-X N (0 ≦ X ≦ 1) doped with Mg as a p-type impurity. A superlattice in which a second layer having a thickness of 30 Å made of p-type Al Y Ga 1 -YN (0 ≦ Y ≦ 1) doped with Mg as a p-type impurity in the same amount as the first layer is stacked. Since the p-side cladding layer 5 having a low resistance value composed of layers is provided, Vf can be lowered. When the superlattice layer is formed on the p-layer side in this way, the p-type conductivity type is obtained by doping the first layer and / or the second layer with p-type impurities such as Mg, Zn, Cd, and Be. A superlattice layer having The order of stacking may be the order of first + second + first... Or second + first + second..., And a total of at least two layers are stacked.

尚、超格子層を構成する窒化物半導体よりなる第1の層及び第2の層は、In
Ga1−XN(0≦X≦1)よりなる層及びAlGa1−YN(0≦Y≦1
)よりなる層に限定されるわけではなく、互いに組成が異なる窒化物半導体で構
成されていれば良い。また、第1の層と第2の層とのバンドギャップエネルギー
が異なっていても、同一でもかまわない。例えば、第1の層をInGa1−X
N(0≦X≦1)で構成し、第2の層をAlGa1−YN(0<Y≦1)で構
成すると、第2の層のバンドギャップエネルギーが必ず第1の層よりも大きくな
るが、第1の層をInGa1−XN(0≦X≦1)で構成し、第2の層をIn
Al1−ZN(0<Z≦1)で構成すれば、第1の層と第2の層とは組成が異
なるがバンドギャップエネルギーが同一の場合もあり得る。また第1の層をAl
Ga1−YN(0≦Y≦1)で構成し、第2の層をInAl1−ZN(0<
Z≦1)で構成すれば、同様に第1の層と第2の層とは組成が異なるがバンドギ
ャップエネルギーが同一の場合もあり得る。すなわち、本発明は、後述する作用
を有する超格子層であれば、第1の層と第2の層のバンドギャップエネルギーが
同じであっても、異なっていても良い。以上のように、ここで言う超格子層とは
、組成の異なる極めて薄い層が積層されたものであって、各層の厚さが十分薄い
ために、格子不整に伴う欠陥が発生することなく積層された層のことをいい、量
子井戸構造を含む広い概念である。また、この超格子層は、内部に欠陥は有しな
いが、通常、格子不整に伴う歪みを有するので歪み超格子とも呼ばれる。本発明
において、第1の層、第2の層のN(窒素)を一部As、P等のV族元素で置換
してもNが存在している限り窒化物半導体に含まれる。
The first layer and the second layer made of a nitride semiconductor constituting the superlattice layer are made of In
A layer made of X Ga 1-X N (0 ≦ X ≦ 1) and Al Y Ga 1-Y N (0 ≦ Y ≦ 1)
It is not necessarily limited to the layer formed of (), and may be composed of nitride semiconductors having different compositions. Further, the band gap energy of the first layer and the second layer may be different or the same. For example, the first layer may be In X Ga 1-X.
N (0 ≦ X ≦ 1) and when the second layer is composed of Al Y Ga 1-Y N (0 <Y ≦ 1), the band gap energy of the second layer is always higher than that of the first layer. However, the first layer is composed of In X Ga 1-X N (0 ≦ X ≦ 1), and the second layer is In
By configuring in Z Al 1-Z N (0 <Z ≦ 1), the first layer and the second layer but different compositions may be the case that the band gap energy of the same. Also, the first layer is made of Al
Y Ga 1-Y N (0 ≦ Y ≦ 1), and the second layer is In Z Al 1-Z N (0 <
If Z ≦ 1), similarly, the first layer and the second layer may have the same band gap energy although the compositions are different. That is, in the present invention, the band gap energy of the first layer and the second layer may be the same as or different from each other as long as the superlattice layer has an action described later. As described above, the superlattice layer referred to here is a laminate of extremely thin layers having different compositions, and each layer is sufficiently thin so that no defects due to lattice irregularities occur. This is a broad concept including a quantum well structure. This superlattice layer does not have a defect inside, but usually has a strain associated with lattice irregularity, and is also called a strained superlattice. In the present invention, even if N (nitrogen) in the first layer and the second layer is partially substituted with a group V element such as As or P, it is included in the nitride semiconductor as long as N is present.

本発明において、超格子層を構成する第1の層、第2の層の膜厚は、100オ
ングストロームよりも厚いと、第1の層及び第2の層が弾性歪み限界以上の膜厚
となり、該膜中に微少なクラック、あるいは結晶欠陥が入りやすくなるので、1
00オングストローム以下の膜厚に設定することが好ましい。また、第1の層、
第2の層の膜厚の下限は特に限定されず1原子層以上であればよい。しかしなが
ら、本発明では、第1の層、第2の層の膜厚は、100オングストロームである
と窒化物半導体の臨界(弾性歪み)限界膜厚に十分に達しておらず、弾性歪み限
界膜厚以下にして窒化物半導体の結晶欠陥をより少なくするため70オングスト
ローム以下に設定することが好ましく、さらに好ましくはより薄く設定し、40
オングストローム〜10オングストロームに設定することが最も好ましい。また
、本発明では、10オングストローム以下(1原子層又は2原子層)に設定して
もよいが、10オングストローム以下に設定すると、例えば、500オングスト
ローム以上の膜厚のクラッド層を超格子層で形成する場合、積層数が多くなるり
、製造工程上、形成時間及び手間がかかるので、第1の層、第2の層の膜厚は、
10オングストロームより厚く設定することが好ましい。
In the present invention, if the thickness of the first layer and the second layer constituting the superlattice layer is thicker than 100 angstroms, the first layer and the second layer have a thickness equal to or greater than the elastic strain limit. Since minute cracks or crystal defects are likely to enter the film,
It is preferable to set the film thickness to 00 angstroms or less. The first layer,
The lower limit of the film thickness of the second layer is not particularly limited as long as it is one atomic layer or more. However, in the present invention, if the film thickness of the first layer and the second layer is 100 angstroms, the critical (elastic strain) limit film thickness of the nitride semiconductor is not sufficiently reached, and the elastic strain limit film thickness is not reached. In order to reduce the number of crystal defects in the nitride semiconductor, it is preferably set to 70 angstroms or less, more preferably set to be thinner.
Most preferably, it is set to angstrom to 10 angstrom. In the present invention, the thickness may be set to 10 angstroms or less (one atomic layer or two atomic layers). However, when the thickness is set to 10 angstroms or less, for example, a cladding layer having a thickness of 500 angstroms or more is formed as a superlattice layer. In this case, the number of stacked layers increases, and the manufacturing process takes time and labor, so the film thicknesses of the first layer and the second layer are
It is preferable to set it thicker than 10 angstroms.

図1に示す本実施形態1の窒化物半導体素子の場合、超格子層よりなるp型ク
ラッド層5は、活性層4と電流注入層であるp側コンタクト層6との間に形成さ
れて、キャリア閉じ込め層として作用している。このように、特に超格子層をキ
ャリア閉じ込め層とする場合には、超格子層の平均バンドギャップエネルギーを
活性層よりも大きくする必要がある。窒化物半導体では、AlN、AlGaN、
InAlN等のAlを含む窒化物半導体が、比較的大きなバンドギャップエネル
ギーを有するので、キャリア閉じ込め層としてこれらの層が用いられる。しかし
、従来のようにAlGaN単一で厚膜を成長させると結晶成長中にクラックが入
りやすい性質を有している。
In the case of the nitride semiconductor device of Embodiment 1 shown in FIG. 1, a p-type cladding layer 5 made of a superlattice layer is formed between an active layer 4 and a p-side contact layer 6 that is a current injection layer. Acts as a carrier confinement layer. Thus, particularly when the superlattice layer is a carrier confinement layer, it is necessary to make the average band gap energy of the superlattice layer larger than that of the active layer. In nitride semiconductors, AlN, AlGaN,
Since a nitride semiconductor containing Al such as InAlN has a relatively large band gap energy, these layers are used as a carrier confinement layer. However, when a thick film is grown with a single AlGaN film as in the prior art, it has the property of being prone to cracks during crystal growth.

そこで、本発明では、超格子層の第1の層、及び第2の層の内の少なくとも一
方を少なくともAlを含む窒化物半導体、好ましくはAlGa1−YN(0<
Y≦1)を弾性歪み限界以下の膜厚で形成して超格子層を構成することにより、
クラックの少ない非常に結晶性の良い超格子層を成長形成させ、しかもバンドギ
ャップエネルギーが大きな層を形成している。この場合さらに好ましくは、第1
の層にAlを含まない窒化物半導体層を100オングストローム以下の膜厚で成
長させると、Alを含む窒化物半導体よりなる第2の層を成長させる際のバッフ
ァ層としても作用し、第2の層にクラックを入りにくくする。そのため第1の層
と第2の層とを積層してもクラックのない結晶性のよい超格子層を形成できる。
従って、本実施形態1では、超格子層をInGa1−XN(0≦X≦1)から
なる第1の層(第2の層)とAlGa1−YN(0≦Y≦1、X≠Y=0)か
らなる第2の層(第1の層)とすることが好ましい。
Therefore, in the present invention, at least one of the first layer and the second layer of the superlattice layer is a nitride semiconductor containing at least Al, preferably Al Y Ga 1-Y N (0 <
By forming a superlattice layer by forming Y ≦ 1) with a film thickness below the elastic strain limit,
A superlattice layer having very good crystallinity with few cracks is grown and a layer with a large band gap energy is formed. In this case, more preferably, the first
When a nitride semiconductor layer not containing Al is grown to a thickness of 100 angstroms or less in this layer, it also acts as a buffer layer when growing the second layer made of a nitride semiconductor containing Al. Makes layers difficult to crack. Therefore, even if the first layer and the second layer are stacked, a superlattice layer having good crystallinity without cracks can be formed.
Therefore, in the first embodiment, the superlattice layer is composed of a first layer (second layer) made of In X Ga 1-X N (0 ≦ X ≦ 1) and Al Y Ga 1-Y N (0 ≦ Y). It is preferable to use the second layer (first layer) composed of ≦ 1, X ≠ Y = 0.

また、本実施形態1の窒化物半導体素子において、超格子層であるp側クラッ
ド層5を構成する第1の層及び第2の層の内の少なくとも一方の層には、キャリ
ア濃度を調整するために、該層の導電型をp型に設定するp型の不純物がドープ
されることが好ましい。また、第1の層と第2の層とにp型の不純物をドープす
る場合、第1の層と第2の層とで異なる濃度でドープてもよく、さらに、第1の
層と第2の層とのバンドギャップエネルギーが異なる場合には、バンドギャップ
エネルギーが大きな層の方を高濃度とすることが望ましい。なぜなら、第1の層
、第2の層にそれぞれ異なる濃度で不純物をドープすると、変調ドーピングによ
る量子効果によって、一方の層のキャリア濃度が実質的に高くなり超格子層全体
の抵抗値を低下させることができるからである。このように、本発明では、第1
の層と、第2の層の両方に不純物を異なる濃度でそれぞれドープしても良いし、
第1の層、第2の層のいずれか一方に不純物をドープしても良い。
In the nitride semiconductor device of Embodiment 1, the carrier concentration is adjusted in at least one of the first layer and the second layer constituting the p-side cladding layer 5 that is a superlattice layer. Therefore, it is preferable that a p-type impurity that sets the conductivity type of the layer to be p-type is doped. In addition, when the p-type impurity is doped in the first layer and the second layer, the first layer and the second layer may be doped with different concentrations, and further, the first layer and the second layer may be doped. When the band gap energy is different from that of the layer, it is desirable that the layer having a larger band gap energy has a higher concentration. This is because if the first layer and the second layer are doped with impurities at different concentrations, the carrier concentration of one layer is substantially increased due to the quantum effect of modulation doping, and the resistance value of the entire superlattice layer is lowered. Because it can. Thus, in the present invention, the first
Both the first layer and the second layer may be doped with impurities at different concentrations,
Either one of the first layer and the second layer may be doped with impurities.

なお、第1の層及び第2の層にドープされる不純物濃度は、特に本発明はこれ
に限定されないが、p型不純物で通常、1×1016/cm〜1×1022
cm、さらに好ましくは1×1017/cm〜1×1021/cm、最も
好ましくは1×1018/cm〜2×1020/cmの範囲に調整すること
が望ましい。1×1016/cmよりも少ないとVf、閾値電圧を低下させる
効果が得られにくく、1×1022/cmよりも多いと超格子層の結晶性が悪
くなる傾向にあるからである。またn型不純物も同様の範囲に調整することが望
ましい。理由は同じである。
The impurity concentration doped in the first layer and the second layer is not particularly limited to the present invention, but it is a p-type impurity and is usually 1 × 10 16 / cm 3 to 1 × 10 22 /.
It is desirable to adjust to cm 3 , more preferably 1 × 10 17 / cm 3 to 1 × 10 21 / cm 3 , and most preferably 1 × 10 18 / cm 3 to 2 × 10 20 / cm 3 . If it is less than 1 × 10 16 / cm 3 , the effect of lowering Vf and the threshold voltage is difficult to obtain, and if it exceeds 1 × 10 22 / cm 3 , the crystallinity of the superlattice layer tends to deteriorate. . It is desirable to adjust the n-type impurity within the same range. The reason is the same.

しかしながら、本発明では、超格子層には、第1の層及び第2の層に導電型を
決定する不純物がドープされていなくてもよい。この不純物がドープされない超
格子層は、n型窒化物半導体層領域であれば活性層と基板との間におけるいずれ
の層であってもよく、一方、p型窒化物半導体層領域であれば、キャリア閉じ込
め層(光閉じ込め層)と、活性層との間におけるいずれの層であってもよい。
However, in the present invention, the superlattice layer may not be doped with impurities that determine the conductivity type in the first layer and the second layer. The superlattice layer not doped with impurities may be any layer between the active layer and the substrate as long as it is an n-type nitride semiconductor layer region, while it is a p-type nitride semiconductor layer region. Any layer between the carrier confinement layer (light confinement layer) and the active layer may be used.

以上のように構成された超格子層は、第1の層、及び第2の層を弾性歪み限界
以下の膜厚にして積層して形成しているので、結晶の格子欠陥を低下させること
ができ、かつ微少なクラックを減少させることができ、結晶性を飛躍的に良くす
ることができる。この結果、結晶性をあまり損なうことなく、不純物のドープ量
を多くでき、これによって、n型窒化物半導体層、p型窒化物半導体層のキャリ
ア濃度を増加させることができ、かつ該キャリアが結晶欠陥によって散乱される
ことなく移動できるので、超格子構造を有しないp型又はn型の窒化物半導体に
比較して抵抗率を1桁以上低くすることができる。
Since the superlattice layer configured as described above is formed by laminating the first layer and the second layer with a film thickness equal to or less than the elastic strain limit, it can reduce crystal lattice defects. And fine cracks can be reduced, and crystallinity can be remarkably improved. As a result, the doping amount of impurities can be increased without significantly degrading the crystallinity, whereby the carrier concentration of the n-type nitride semiconductor layer and the p-type nitride semiconductor layer can be increased, and the carriers are crystallized. Since it can move without being scattered by defects, the resistivity can be reduced by one digit or more as compared with a p-type or n-type nitride semiconductor having no superlattice structure.

従って、本実施形態1の窒化物半導体素子(LED素子)では、従来、低抵抗
な窒化物半導体層を得ることが困難であったp層側(p型半導体層領域(p型ク
ラッド層5とp型コンタクト層6とからなる領域))のp型クラッド層5を超格
子層を用いて形成して、該p型クラッド層5の抵抗値を低くすることにより、V
fを低くすることができる。つまり、p型窒化物半導体は、p型結晶が非常に得
られにくい半導体であり、得られたとしても、n型窒化物半導体に比べて、通常
抵抗率が2桁以上高い。そのためp型の超格子層をp層側に形成することにより
、超格子層で構成されたp型層を極めて低抵抗にすることができ、Vfの低下が
顕著に現れる。従来、p型結晶を得るため技術として、p型不純物をドープした
窒化物半導体層をアニーリングして、水素を除去することによりp型の窒化物半
導体を作製する技術が知られている(特許第2540791号)。しかし、p型
の窒化物半導体が得られたといってもその抵抗率は、数Ω・cm以上もある。そ
こで、このp型層をp型の超格子層とすることにより結晶性が良くなり、我々の
検討によると、該p層の抵抗率を従来に比較して、1桁以上低くすることができ
、Vfの低下させる効果が顕著に現れる。
Therefore, in the nitride semiconductor element (LED element) of the first embodiment, the p-layer side (p-type semiconductor layer region (p-type cladding layer 5 and By forming the p-type cladding layer 5 in the region comprising the p-type contact layer 6) using a superlattice layer and reducing the resistance value of the p-type cladding layer 5, V
f can be lowered. That is, a p-type nitride semiconductor is a semiconductor in which p-type crystals are very difficult to obtain, and even if obtained, the resistivity is usually two orders of magnitude higher than that of an n-type nitride semiconductor. Therefore, by forming the p-type superlattice layer on the p-layer side, the p-type layer composed of the superlattice layer can be made extremely low in resistance, and the decrease in Vf appears remarkably. Conventionally, as a technique for obtaining a p-type crystal, a technique for producing a p-type nitride semiconductor by annealing a nitride semiconductor layer doped with a p-type impurity and removing hydrogen (Patent No. 1) is known. 2540791). However, even if a p-type nitride semiconductor is obtained, the resistivity is several Ω · cm or more. Therefore, by making this p-type layer a p-type superlattice layer, the crystallinity is improved. According to our study, the resistivity of the p-type layer can be lowered by an order of magnitude or more compared to the conventional one. , The effect of reducing Vf appears significantly.

また、本実施形態1では、前記のように好ましくは第1の層(第2の層)をI
Ga1−XN(0≦X≦1)とし、第2の層(第1の層)をAlGa1−
N(0≦Y≦1、X≠Y=0)で構成することにより、結晶性のよいクラック
のない超格子層を形成することができるので、素子寿命を向上させることができ
る。
In the first embodiment, the first layer (second layer) is preferably I as described above.
n X Ga 1-X N (0 ≦ X ≦ 1) and the second layer (first layer) is Al Y Ga 1−
By constituting in Y N (0 ≦ Y ≦ 1 , X ≠ Y = 0), it is possible to form a no good crack crystallinity superlattice layer, thereby improving the device lifetime.

次に、我々が以前に出願した特許公報を含む公知文献に開示された従来例と本
発明とを比較して説明する。
まず、本発明に類似した技術として、我々は先に特開平8−228048号を
提案した。この技術は活性層を挟むn型クラッド層の外側、及び/又はp型クラ
ッド層の外側(つまり活性層からより離れた側)にレーザ光の光反射膜としてA
lGaN、GaN、InGaN等よりなる多層膜を形成する技術である。この技
術は光反射膜として多層膜を形成するので、その各層の膜厚がλ/4n(n:窒
化物半導体の屈折率、λ:波長)で設計されるため非常に厚い。従って多層膜の
各膜厚が弾性歪み限界以下の膜厚ではない。また、USP 5,146,465
号には活性層をAlGa1−XN/AlGa1−YNよりなるミラーで挟ん
だ構造のレーザ素子が記載されている。この技術も前技術と同様にAlGaN/
AlGaNをミラーとして作用させるために、各層の膜厚を厚くしなければなら
ない。さらにAlGaNのような硬い半導体をクラックなしに何層も積層するこ
とは非常に難しい。
Next, the present invention will be described in comparison with conventional examples disclosed in publicly known documents including patent gazettes previously filed by us.
First, as a technique similar to the present invention, we previously proposed JP-A-8-228048. In this technique, a laser light reflection film is formed on the outside of the n-type cladding layer sandwiching the active layer and / or the outside of the p-type cladding layer (that is, the side farther from the active layer).
This is a technique for forming a multilayer film made of lGaN, GaN, InGaN or the like. Since this technique forms a multilayer film as a light reflecting film, the thickness of each layer is designed to be λ / 4n (n: refractive index of nitride semiconductor, λ: wavelength), which is very thick. Therefore, each film thickness of the multilayer film is not less than the elastic strain limit. USP 5,146,465
Laser device sandwiched by the mirror the active layer made of Al X Ga 1-X N / Al Y Ga 1-Y N are described in EP. This technology is also AlGaN /
In order to make AlGaN act as a mirror, the thickness of each layer must be increased. Furthermore, it is very difficult to stack multiple layers of hard semiconductors such as AlGaN without cracks.

一方、本実施形態では超格子層を構成するように第1と第2の層の各膜厚を、
設定(好ましくは、両方とも100オングストローム以下と臨界膜厚以下に設定
する。)しており、前記技術とは異なる。本発明では超格子層を構成する窒化物
半導体の歪み超格子による効果を利用し、結晶性を向上させて、Vfを低下させ
ている。
On the other hand, in the present embodiment, the thicknesses of the first and second layers are set so as to constitute the superlattice layer.
It is set (preferably, both are set to 100 angstroms or less and a critical film thickness or less), which is different from the above technique. In the present invention, the effect of the strained superlattice of the nitride semiconductor constituting the superlattice layer is utilized to improve crystallinity and lower Vf.

さらに、特開平5−110138、特開平5−110139号公報には薄膜の
AlNとGaNとを積層してAlGa1−YNの結晶を得る方法が記載されて
いる。この技術は、所定の混晶比のAlGa1−YNの混晶を得るために、数
十オングストロームの膜厚のAlN、GaNを積層する技術であって本発明の技
術とは異なる。しかもInGaNよりなる活性層を有していないので、超格子層
にクラックが入りやすい。また、特開平6−21511号、6−268257号
公報ではGaNとInGaN、若しくはInGaNとInGaNとを積層した多
重量子井戸構造の活性層を有するダブルへテロ構造の発光素子が記載されている
。本発明では活性層以外の層を多重量子井戸構造とする技術であり、この技術と
も異なる。
Further, JP-A-5-110138 and JP-A-5-110139 describe a method of obtaining Al Y Ga 1-Y N crystals by laminating thin films of AlN and GaN. This technique is a technique of stacking AlN and GaN having a film thickness of several tens of angstroms in order to obtain a mixed crystal of Al Y Ga 1-Y N having a predetermined mixed crystal ratio, and is different from the technique of the present invention. In addition, since there is no active layer made of InGaN, the superlattice layer tends to crack. Japanese Patent Application Laid-Open Nos. 6-21511 and 6-268257 describe a light emitting element having a double hetero structure having an active layer having a multiple quantum well structure in which GaN and InGaN or InGaN and InGaN are stacked. The present invention is a technique in which layers other than the active layer have a multiple quantum well structure, which is different from this technique.

さらに本発明の素子ではInGaNのような、少なくともインジウムを含む窒
化物半導体を活性層に備える場合に、超格子の効果が顕著に現れる。InGaN
活性層はバンドギャップエネルギーが小さく窒化物半導体素子の活性層としては
最も適している。そのためInGa1−XNと、AlGa1−YNよりなる
超格子層を、活性層を挟設する層として形成すると、活性層とバンドギャップエ
ネルギー差、屈折率差を大きくできるため、該超格子層がレーザ素子を実現する
際に非常に優れた光閉じ込め層として動作する(実施形態2の窒化物半導体素子
に適用)。さらにInGaNは結晶の性質が他のAlGaNのようなAlを含む
窒化物半導体に比べて柔らかいので、InGaNを活性層とすると、積層した各
窒化物半導体層全体にクラックが入りにくくなる。逆にAlGaNのような窒化
物半導体を活性層とすると、その結晶の性質が硬いために結晶全体にクラックが
入りやすくなる傾向にある。
Furthermore, in the device of the present invention, when the active layer is provided with a nitride semiconductor containing at least indium such as InGaN, the effect of the superlattice appears remarkably. InGaN
The active layer has a small band gap energy and is most suitable as an active layer of a nitride semiconductor device. Therefore, if a superlattice layer made of In X Ga 1-X N and Al Y Ga 1-Y N is formed as a layer sandwiching the active layer, the band gap energy difference and the refractive index difference can be increased from the active layer. The superlattice layer operates as a very excellent optical confinement layer when realizing a laser device (applied to the nitride semiconductor device of Embodiment 2). Furthermore, since InGaN is softer than other nitride semiconductors containing Al, such as AlGaN, when InGaN is used as an active layer, cracks are less likely to form in the entire laminated nitride semiconductor layers. On the other hand, when a nitride semiconductor such as AlGaN is used as the active layer, the crystal tends to be easily cracked due to its hard crystal properties.

さらにp側コンタクト層の膜厚を500オングストローム以下、さらに好まし
くは300オングストローム以下、最も好ましくは200オングストローム以下
に調整することが望ましい。なぜなら、上述したように抵抗率が数Ω・cm以上も
あるp型窒化物半導体層の膜厚を500オングストローム以下に調整することに
より、さらに抵抗率を低げることができるため、閾値での電流、電圧が低下する
。またp型層から除去される水素の量を多くすることができ、さらに抵抗率を低
下させることができる。
Further, it is desirable to adjust the thickness of the p-side contact layer to 500 angstroms or less, more preferably 300 angstroms or less, and most preferably 200 angstroms or less. Because, as described above, the resistivity can be further reduced by adjusting the film thickness of the p-type nitride semiconductor layer having a resistivity of several Ω · cm or more to 500 angstroms or less. Current and voltage decrease. Further, the amount of hydrogen removed from the p-type layer can be increased, and the resistivity can be further reduced.

以上、詳述したように、本実施の形態1の窒化物半導体素子では、p型クラッ
ド層5を第1の層と第2の層とが積層された超格子層で構成しているので、該p
型クラッド層5を極めて低抵抗にでき、該素子のVfを低くできる。
As described above in detail, in the nitride semiconductor device of the first embodiment, the p-type cladding layer 5 is composed of a superlattice layer in which a first layer and a second layer are stacked. The p
The mold cladding layer 5 can have a very low resistance, and the Vf of the element can be lowered.

以上の実施形態1では、p側クラッド層5に超格子層を用いたが、本発明はこ
れに限らず、p側コンタクト層6にp型の超格子層を用いてもよい。すなわち、
電流(正孔)が注入されるp側コンタクト層6も例えばInGa1−XNより
なる第1の層と、AlGa1−YNよりなる第2の層とが積層されたp型の超
格子層とすることもできる。p型コンタクト層6を超格子層として、第1の層の
バンドギャップエネルギーが第2の層よりも小さい場合、バンドギャップエネル
ギーが小さいInGa1−XNよりなる第1の層を最表面にしてp電極と接触
する層とすることが好ましく、これによって、p電極との接触抵抗が小さくなり
好ましいオーミックが得られる。これはバンドギャップエネルギーが小さい第1
の層の方が、第2の層よりもキャリア濃度の高い窒化物半導体層が得られやすい
傾向にあるからである。また、本発明では、p型窒化物半導体層領域に、上述の
p側クラッド層及びp側コンタクト層以外のp型窒化物半導体層をさらに形成す
る場合は、該p型窒化物半導体層を超格子層で構成してもよい。
Although the superlattice layer is used for the p-side cladding layer 5 in the first embodiment, the present invention is not limited to this, and a p-type superlattice layer may be used for the p-side contact layer 6. That is,
The p-side contact layer 6 into which current (holes) is injected is, for example, a p in which a first layer made of In X Ga 1-X N and a second layer made of Al Y Ga 1-Y N are stacked. It can also be a superlattice layer of the type. When the p-type contact layer 6 is a superlattice layer and the band gap energy of the first layer is smaller than that of the second layer, the first layer made of In X Ga 1-X N having a small band gap energy is used as the outermost surface. Thus, a layer in contact with the p-electrode is preferably used, whereby the contact resistance with the p-electrode is reduced and a preferable ohmic is obtained. This is the first with a small band gap energy
This is because this layer tends to provide a nitride semiconductor layer having a higher carrier concentration than the second layer. In the present invention, when a p-type nitride semiconductor layer other than the p-side cladding layer and the p-side contact layer is further formed in the p-type nitride semiconductor layer region, the p-type nitride semiconductor layer is super You may comprise by a lattice layer.

以上の実施形態1では、p側クラッド層5に超格子層を用いたが、本発明はp
型窒化物半導体層領域に限らず、n型窒化物半導体領域のn側コンタクト層3に
n型の超格子層を用いてもよい。このように、n側コンタクト層3を超格子層と
する場合は、例えば、Si、Ge等のn型不純物を第1の層及び/又は第2の層
にドープして、n型の導電型を有する超格子層を基板1と活性層4との間にn型
コンタクト層3として形成することができる。この場合、特にn型コンタクト層
3を不純物濃度が異なる超格子層とすると横方向の抵抗値が低下して、LDでは
閾値電圧、電流が低下する傾向にあることが確認された。
In Embodiment 1 described above, a superlattice layer is used for the p-side cladding layer 5.
An n-type superlattice layer may be used for the n-side contact layer 3 in the n-type nitride semiconductor region, not limited to the type nitride semiconductor layer region. Thus, when the n-side contact layer 3 is a superlattice layer, for example, an n-type conductivity type is doped by doping an n-type impurity such as Si or Ge into the first layer and / or the second layer. Can be formed as an n-type contact layer 3 between the substrate 1 and the active layer 4. In this case, it was confirmed that when the n-type contact layer 3 is a superlattice layer having a different impurity concentration, the resistance value in the lateral direction decreases, and the threshold voltage and current tend to decrease in the LD.

これは、バンドギャップエネルギーの大きな層の方に、多くn型不純物をドー
プした超格子層をn層側のコンタクト層として形成した場合について、以下のよ
うなHEMT(High-Electron-Mobility-Transistor)に類似した作用が出現し
た効果が推察される。n型不純物がドープされたバンドギャップの大きい第1の
層(第2の層)と、バンドギャップが小さいアンドープ{(undope);以
下、不純物がドープされていない状態をアンドープという}の第2の層(第1の
層)とを積層した超格子層では、n型不純物を添加した層と、アンドープの層と
のヘテロ接合界面で、バンドギャップエネルギーの大きな層側が空乏化し、バン
ドギャップエネルギーの小さな層側の厚さ(100オングストローム)前後の界
面に電子(二次元電子ガス)が蓄積する。この二次元電子ガスがバンドギャップ
エネルギーの小さな層側にできるので、電子が走行するときに不純物による散乱
を受けないため、超格子層の電子の移動度が高くなり、抵抗率が低下すると推察
される。
This is because the following HEMT (High-Electron-Mobility-Transistor) is formed in the case where a superlattice layer doped with a large number of n-type impurities is formed as a contact layer on the n-layer side in the layer having a larger band gap energy. It is inferred that an effect similar to that appears. a first layer (second layer) having a large band gap doped with an n-type impurity and an undoped {(undope) having a small band gap; hereinafter, an undoped state is referred to as undoped} In a superlattice layer in which a layer (first layer) is stacked, a layer side having a large band gap energy is depleted at a heterojunction interface between an n-type impurity-added layer and an undoped layer, and the band gap energy is small. Electrons (two-dimensional electron gas) accumulate at the interface around the layer side thickness (100 angstroms). Since this two-dimensional electron gas can be formed on the layer side with a small band gap energy, it is assumed that the electron mobility of the superlattice layer increases and the resistivity decreases because electrons are not scattered by impurities when traveling. The

また、本発明において、n型窒化物半導体層領域にn側のクラッド層を設ける
場合は、該n側のクラッド層を超格子層としてもよい。n型窒化物半導体層領域
にn側コンタクト層及びn側クラッド層以外のn型窒化物半導体層を形成する場
合は、該n型窒化物半導体層を超格子層としてもよい。しかし、n型窒化物半導
体層領域に超格子層からなる窒化物半導体層を設ける場合、キャリア閉じ込め層
としてのn側クラッド層、若しくは電流(電子)が注入されるn側コンタクト層
3を超格子構造とすることが望ましいことはいうまでもない。
In the present invention, when an n-side cladding layer is provided in the n-type nitride semiconductor layer region, the n-side cladding layer may be a superlattice layer. When an n-type nitride semiconductor layer other than the n-side contact layer and the n-side cladding layer is formed in the n-type nitride semiconductor layer region, the n-type nitride semiconductor layer may be a superlattice layer. However, when a nitride semiconductor layer composed of a superlattice layer is provided in the n-type nitride semiconductor layer region, the n-side cladding layer as a carrier confinement layer or the n-side contact layer 3 into which current (electrons) is injected is superlattice. Needless to say, a structure is desirable.

このように、超格子層を活性層4と基板1との間のn型窒化物半導体層領域に
に設ける場合、超格子層を構成する第1の層、第2の層には不純物をドープしな
くても良い。なぜなら窒化物半導体はアンドープでもn型になる性質があるから
である。但し、n層側に形成する場合においても上述のように、第1の層、第2
の層にSi、Ge等のn型不純物をドープして、不純物濃度の差を設ける方が望
ましい。
As described above, when the superlattice layer is provided in the n-type nitride semiconductor layer region between the active layer 4 and the substrate 1, the first layer and the second layer constituting the superlattice layer are doped with impurities. You don't have to. This is because nitride semiconductors have the property of becoming n-type even when undoped. However, even when forming on the n layer side, as described above, the first layer, the second layer
It is desirable to provide a difference in impurity concentration by doping n-type impurities such as Si and Ge into this layer.

以上のように、超格子層をn型窒化物半導体層領域に形成した場合の効果は、
超格子層をp型窒化物半導体層領域に設けた場合と同様に、結晶性の向上が挙げ
られる。詳細に説明すると、ヘテロ接合を有する窒化物半導体素子の場合、通常
n型、p型のキャリア閉じ込め層は、活性層よりもバンドギャップエネルギーが
大きいAlGaNで構成される。AlGaNは結晶成長が非常に難しく、例えば
単一組成で0.5μm以上の膜厚で成長させようとすると、結晶中にクラックが
入りやすくなる性質がある。しかしながら、本発明のように第1の層と、第2の
層とを弾性歪み限界以下の膜厚で積層して超格子層とすると、単一の第1の層、
第2の層のみで結晶性の良いものが得られるため、全体を膜厚の厚い超格子層と
しても結晶性が良いままでクラッド層が成長できる。そのため全体の窒化物半導
体の結晶性が良くなってn型領域の移動度が大きくなるので、その超格子層をク
ラッド層とした素子でVfが低下する。さらに、超格子層にSi、Geの不純物
をドープして、超格子層をコンタクト層とした場合には前記したHEMTに類似
した効果が顕著に現れてくるようになると思われ、閾値電圧、Vfをさらに低下
させることができる。
As described above, the effect when the superlattice layer is formed in the n-type nitride semiconductor layer region is as follows.
As in the case where the superlattice layer is provided in the p-type nitride semiconductor layer region, the crystallinity is improved. More specifically, in the case of a nitride semiconductor device having a heterojunction, the n-type and p-type carrier confinement layers are usually made of AlGaN having a larger band gap energy than the active layer. AlGaN is very difficult to grow a crystal. For example, when it is intended to grow with a single composition and a film thickness of 0.5 μm or more, there is a property that cracks are likely to occur in the crystal. However, if the superlattice layer is formed by laminating the first layer and the second layer with a film thickness equal to or less than the elastic strain limit as in the present invention, a single first layer,
Since only the second layer has good crystallinity, the clad layer can be grown while maintaining good crystallinity even if the whole is a thick superlattice layer. For this reason, the crystallinity of the entire nitride semiconductor is improved and the mobility of the n-type region is increased, so that Vf is lowered in an element having the superlattice layer as a cladding layer. Further, when the superlattice layer is doped with impurities of Si and Ge, and the superlattice layer is used as a contact layer, it seems that an effect similar to the above-mentioned HEMT appears remarkably, and the threshold voltage, Vf Can be further reduced.

このように、本発明において、超格子層は、活性層を挟設するn型領域又はp
型領域に形成されるキャリア閉じ込め層としてのクラッド層、活性層の光ガイド
層、若しくは電極が接して形成される電流注入層として用いられるため、超格子
層を構成する窒化物半導体の平均バンドギャップエネルギーが活性層よりも大き
くなるように調整することが望ましい。
Thus, in the present invention, the superlattice layer is an n-type region or p that sandwiches the active layer.
The average band gap of the nitride semiconductor constituting the superlattice layer because it is used as a clad layer as a carrier confinement layer formed in the mold region, a light guide layer of the active layer, or a current injection layer formed in contact with the electrode It is desirable to adjust so that the energy is larger than that of the active layer.

実施形態2.
次に、本発明に係る実施形態2について説明する。
図2は、本発明に係る実施形態2の窒化物半導体素子の構造を示す模式的な断
面図(レーザ光の共振方向に垂直な断面)であり、該窒化物半導体素子は、例え
ば、C面を主面とするサファイヤ等の基板10上に、n型窒化物半導体層領域(
n側コンタクト層12、クラック防止層13、n側クラッド層14及びn側光ガ
イド層15からなる。)とp型窒化物半導体領域(キャップ層17、p側光ガイ
ド層18、p側クラッド層19及びp側コンタクト層20からなる。)とによっ
て挟設された窒化物半導体からなる活性層16を備えた窒化物半導体レーザダイ
オード素子である。
Embodiment 2. FIG.
Next, Embodiment 2 according to the present invention will be described.
FIG. 2 is a schematic cross-sectional view (cross-section perpendicular to the resonance direction of laser light) showing the structure of the nitride semiconductor device according to the second embodiment of the present invention. N-type nitride semiconductor layer region (on the substrate 10 such as sapphire whose principal surface is sapphire)
It consists of an n-side contact layer 12, a crack prevention layer 13, an n-side cladding layer 14 and an n-side light guide layer 15. ) And a p-type nitride semiconductor region (consisting of a cap layer 17, a p-side light guide layer 18, a p-side cladding layer 19 and a p-side contact layer 20). A nitride semiconductor laser diode element provided.

ここで、本実施形態2の窒化物半導体素子は、n型窒化物半導体層領域におけ
るn側クラッド層14を超格子層で形成し、かつp型窒化物半導体領域における
p側クラッド層19を超格子層で形成することにより、LD素子である窒化物半
導体素子の閾値電圧を低く設定している。以下この図2を参照して本発明に係る
実施形態2の窒化物半導体素子について詳細に説明する。
Here, in the nitride semiconductor device of Embodiment 2, the n-side cladding layer 14 in the n-type nitride semiconductor layer region is formed of a superlattice layer, and the p-side cladding layer 19 in the p-type nitride semiconductor region is superposed. By forming the lattice layer, the threshold voltage of the nitride semiconductor element which is an LD element is set low. Hereinafter, the nitride semiconductor device according to the second embodiment of the present invention will be described in detail with reference to FIG.

この実施形態2の窒化物半導体素子においては、まず、基板10上にバッファ
層11と第2のバッファ層112を介してn側コンタクト層12が形成され、さ
らにn側コンタクト層12上に、クラック防止層13、n側クラッド層14及び
n側光ガイド層15が積層されて、n型窒化物半導体層領域が形成される。尚、
クラック防止層13の両側に露出されたn側コンタクト層12の表面にはそれぞ
れ、n側コンタクト層12とオーミック接触するn側電極23が形成され、該n
側電極23上には、例えば、ワイヤーボンディング用のn側パッド電極が形成さ
れる。そして、n側光ガイド層15上に窒化物半導体からなる活性層16が形成
され、さらに該活性層16上に、キャップ層17、p側光ガイド層18、p側ク
ラッド層19及びp側コンタクト層20が積層されてp型窒化物半導体層領域が
形成される。さらに、p側コンタクト層20上に該p側コンタクト層20とオー
ミック接触するp側電極21が形成され、該p側電極21上には、例えば、ワイ
ヤーボンディング用のp側パッド電極が形成される。なお、p側コンタクト層2
0とp側クラッド層19の上部とによって、共振方向に長く伸びた峰状のリッジ
部が構成され、該リッジ部を形成することによって、活性層16において、光り
を幅方向(共振方向に直交する方向)に閉じ込め、リッジ部(ストライプ状の電
極)に垂直な方向で劈開された劈開面を用いて、リッジ部の長手方向に共振する
共振器を作製してレーザ発振させる。
In the nitride semiconductor device according to the second embodiment, first, the n-side contact layer 12 is formed on the substrate 10 via the buffer layer 11 and the second buffer layer 112, and the n-side contact layer 12 is further cracked. The prevention layer 13, the n-side cladding layer 14, and the n-side light guide layer 15 are laminated to form an n-type nitride semiconductor layer region. still,
An n-side electrode 23 in ohmic contact with the n-side contact layer 12 is formed on the surface of the n-side contact layer 12 exposed on both sides of the crack prevention layer 13.
On the side electrode 23, for example, an n-side pad electrode for wire bonding is formed. An active layer 16 made of a nitride semiconductor is formed on the n-side light guide layer 15, and a cap layer 17, a p-side light guide layer 18, a p-side cladding layer 19, and a p-side contact are further formed on the active layer 16. Layer 20 is laminated to form a p-type nitride semiconductor layer region. Further, a p-side electrode 21 that is in ohmic contact with the p-side contact layer 20 is formed on the p-side contact layer 20, and a p-side pad electrode for wire bonding, for example, is formed on the p-side electrode 21. . The p-side contact layer 2
0 and the upper part of the p-side cladding layer 19 form a ridge-like ridge portion extending in the resonance direction. By forming the ridge portion, light is transmitted in the width direction (perpendicular to the resonance direction) in the active layer 16. A resonator that resonates in the longitudinal direction of the ridge portion is produced using a cleavage plane that is confined in a direction perpendicular to the ridge portion (stripe-shaped electrode) and laser oscillation is performed.

次に、実施形態2の窒化物半導体素子の各構成要素について説明する。
(基板10)
基板10にはC面を主面とするサファイアの他、R面、A面を主面とするサフ
ァイア、その他、スピネル(MgA1)のような絶縁性の基板の他、Si
C(6H、4H、3Cを含む)、ZnS、ZnO、GaAs、GaN等の半導体
基板を用いることができる。
Next, each component of the nitride semiconductor device of Embodiment 2 will be described.
(Substrate 10)
In addition to sapphire whose principal surface is C-plane, sapphire whose principal surface is R-plane and A-plane, and other insulating substrates such as spinel (MgA1 2 O 4 ), Si 10
A semiconductor substrate such as C (including 6H, 4H, and 3C), ZnS, ZnO, GaAs, and GaN can be used.

(バッファ層11)
バッファ層11は、例えばAlN、GaN、AlGaN、InGaN等を90
0℃以下の温度で成長させて、膜厚数十オングストローム〜数百オングストロー
ムに形成する。このバッファ層11は、基板と窒化物半導体との格子定数不正を
緩和するために形成するが、窒化物半導体の成長方法、基板の種類等によっては
省略することも可能である。
(Buffer layer 11)
The buffer layer 11 is made of, for example, AlN, GaN, AlGaN, InGaN, etc.
The film is grown at a temperature of 0 ° C. or less to form a film thickness of several tens of angstroms to several hundreds of angstroms. The buffer layer 11 is formed in order to mitigate the irregularity of the lattice constant between the substrate and the nitride semiconductor, but may be omitted depending on the growth method of the nitride semiconductor, the type of the substrate, and the like.

(第2のバッファ層112)
第2のバッファ層112は、前記バッファ層11の上に、前記バッファ層より
も高温で成長させた単結晶の窒化物半導体よりなる層であり、バッファ層11よ
りも厚膜を有する。この第2のバッファ層112は次に成長させるn側コンタク
ト層12よりもn型不純物濃度が少ない層とするか、若しくはn型不純物をドー
プしない窒化物半導体層、好ましくはGaN層とすると、第2のバッファ層11
2の結晶性が良くなる。最も好ましくはn型不純物をアンドープのGaNとする
と最も結晶性が良い窒化物半導体が得られる。従来のように負電極を形成するn
側コンタクト層を数μm以上の膜厚で、高キャリア濃度の単一の窒化物半導体層
で構成しようとすると、n型不純物濃度の大きい層を成長させる必要がある。不
純物濃度の大きい厚膜の層は結晶性が悪くなる傾向にある。このため結晶性の悪
い層の上に、活性層等の他の窒化物半導体を成長させても、結晶欠陥を他の層が
引き継ぐことになって結晶性の向上が望めない。そこで、n側コンタクト層12
層を成長させる前に、不純物濃度が小さい、結晶性の良い第2のバッファ層11
2を成長させることにより、キャリア濃度が大きく結晶性の良いn側コンタクト
層12を成長させることができる。この第2のバッファ層112の膜厚は、0.
1μm以上、さらに好ましくは0.5μm以上、最も好ましくは1μm以上、2
0μm以下に調整することが望ましい。第2のバッファ層112が0.1μmよ
りも薄いと、不純物濃度の大きいn型コンタクト層12を厚く成長させなければ
ならず、n側コンタクト層12の結晶性の向上があまり望めない傾向にある。ま
た20μmよりも厚いと、第2のバッファ層112自体に結晶欠陥が多くなりや
すい傾向にある。また第2のバッファ層112を厚く成長させる利点として、放
熱性の向上が挙げられる。つまりレーザ素子を作製した場合に、第2のバッファ
層112で熱が広がりやすくレーザ素子の寿命が向上する。さらにレーザ光の漏
れ光が第2のバッファ層112内で広がって、楕円形に近いレーザ光が得やすく
なる。なお、第2のバッファ層112は、基板にGaN、SiC、ZnO等の導
電性基板を使用した場合には省略してもよい。
(Second buffer layer 112)
The second buffer layer 112 is a layer made of a single crystal nitride semiconductor grown on the buffer layer 11 at a higher temperature than the buffer layer 11, and has a thicker film than the buffer layer 11. When the second buffer layer 112 is a layer having a lower n-type impurity concentration than the n-side contact layer 12 to be grown next, or a nitride semiconductor layer not doped with an n-type impurity, preferably a GaN layer, Two buffer layers 11
The crystallinity of 2 is improved. Most preferably, when the n-type impurity is undoped GaN, a nitride semiconductor having the best crystallinity can be obtained. N to form a negative electrode as in the prior art
If the side contact layer is formed of a single nitride semiconductor layer having a thickness of several μm or more and a high carrier concentration, it is necessary to grow a layer having a high n-type impurity concentration. A thick film layer having a high impurity concentration tends to have poor crystallinity. For this reason, even if another nitride semiconductor such as an active layer is grown on the layer having poor crystallinity, the crystal defect cannot be improved because the other layer takes over the crystal defects. Therefore, the n-side contact layer 12
Before growing the layer, the second buffer layer 11 having a low impurity concentration and good crystallinity
By growing 2, the n-side contact layer 12 having a high carrier concentration and good crystallinity can be grown. The thickness of the second buffer layer 112 is 0.
1 μm or more, more preferably 0.5 μm or more, most preferably 1 μm or more, 2
It is desirable to adjust to 0 μm or less. If the second buffer layer 112 is thinner than 0.1 μm, the n-type contact layer 12 having a high impurity concentration must be grown thick, and the crystallinity of the n-side contact layer 12 tends not to be improved much. . On the other hand, if the thickness is greater than 20 μm, the second buffer layer 112 itself tends to have many crystal defects. Further, as an advantage of growing the second buffer layer 112 thickly, an improvement in heat dissipation can be mentioned. That is, when a laser element is manufactured, heat is likely to spread in the second buffer layer 112, and the lifetime of the laser element is improved. Further, the leakage light of the laser beam spreads in the second buffer layer 112, and it becomes easy to obtain a laser beam having an elliptical shape. Note that the second buffer layer 112 may be omitted when a conductive substrate such as GaN, SiC, or ZnO is used for the substrate.

(n側コンタクト層12)
n側コンタクト層12は負電極を形成するコンタクト層として作用する層であ
り、0.2μm以上、4μm以下に調整することが望ましい。0.2よりも薄い
と、後で負電極を形成する際に、この層を露出させるようにエッチングレートを
制御するのが難しく、一方、4μm以上にすると不純物の影響で結晶性が悪くな
る傾向にある。このn側コンタクト層12の窒化物半導体にドープするn型不純
物の範囲は1×1017/cm〜1×1021/cmの範囲、さらに好まし
くは、1×1018/cm〜1×1019/cmに調整することが望ましい
。1×1017/cmよりも小さいとn電極の材料と好ましいオーミックが得
られにくくなるので、レーザ素子では閾値電流、電圧の低下が望めず、1×10
21/cmよりも大きいと、素子自体のリーク電流が多くなったり、また結晶
性も悪くなるため、素子の寿命が短くなる傾向にある。なおn側コンタクト層1
2においては、n電極23とのオーミック接触抵抗を小さくするために、該n側
コンタクト層12のキャリア濃度を上げる不純物の濃度を、nクラッド層14よ
りも大きくすることが望ましい。なお、n側コンタクト層12は基板にGaN、
SiC、ZnO等の導電性基板を使用し基板裏面側に負電極を設ける場合にはコ
ンタクト層としてではなくバッファ層として作用する。
(N-side contact layer 12)
The n-side contact layer 12 is a layer that acts as a contact layer for forming a negative electrode, and is preferably adjusted to 0.2 μm or more and 4 μm or less. If it is thinner than 0.2, it is difficult to control the etching rate so that this layer is exposed when a negative electrode is formed later. It is in. The range of the n-type impurity doped into the nitride semiconductor of the n-side contact layer 12 is in the range of 1 × 10 17 / cm 3 to 1 × 10 21 / cm 3 , more preferably 1 × 10 18 / cm 3 to 1. It is desirable to adjust to × 10 19 / cm 3 . If it is less than 1 × 10 17 / cm 3, it is difficult to obtain a preferable ohmic with the material of the n electrode, so that a reduction in threshold current and voltage cannot be expected in the laser element.
If it is greater than 21 / cm 3 , the leakage current of the element itself increases and the crystallinity also deteriorates, so that the lifetime of the element tends to be shortened. N-side contact layer 1
2, in order to reduce the ohmic contact resistance with the n-electrode 23, it is desirable that the impurity concentration for increasing the carrier concentration of the n-side contact layer 12 is higher than that of the n-cladding layer 14. The n-side contact layer 12 is formed on the substrate with GaN,
When a conductive substrate such as SiC or ZnO is used and a negative electrode is provided on the back side of the substrate, it functions as a buffer layer, not as a contact layer.

また、第2のバッファ層11、及びn側コンタクト層12の内の少なくとも一
方の層を、超格子層とすることもできる。超格子層とすると、この層の結晶性が
飛躍的に良くなり、閾値電流が低下する。好ましくは第2のバッファ層11より
も膜厚が薄いn側コンタクト層12の方を超格子層とする。n側コンタクト層1
2を互いにバンドギャップエネルギーが異なる第1の層と第2の層とが積層され
てなる超格子構造とした場合においては、好ましくはバンドギャップエネルギー
の小さな層を露出させてn電極23を形成することにより、n電極23との接触
抵抗が低くでき閾値を低下させることができる。なおn型窒化物半導体と好まし
いオーミックが得られるn電極23の材料としてはAl,Ti,W,Si,Zn
,Sn,In等の金属若しくは合金が挙げられる。
Further, at least one of the second buffer layer 11 and the n-side contact layer 12 may be a superlattice layer. When a superlattice layer is used, the crystallinity of this layer is dramatically improved, and the threshold current is reduced. The n-side contact layer 12 that is preferably thinner than the second buffer layer 11 is a superlattice layer. n-side contact layer 1
2 is a superlattice structure in which a first layer and a second layer having different band gap energies are laminated, preferably, an n-electrode 23 is formed by exposing a layer having a small band gap energy. As a result, the contact resistance with the n-electrode 23 can be lowered and the threshold value can be lowered. As the material of the n-electrode 23 that can obtain a preferable ohmic with the n-type nitride semiconductor, Al, Ti, W, Si, Zn
, Sn, In or other metals or alloys.

また、n型コンタクト層12を不純物濃度が異なる超格子層とすることにより
、実施形態1において説明したHEMTに類似した効果により横方向の抵抗値を
低くでき、LD素子の閾値電圧、電流を低くすることができる。
Further, by making the n-type contact layer 12 a superlattice layer having a different impurity concentration, the lateral resistance value can be lowered by the effect similar to the HEMT described in the first embodiment, and the threshold voltage and current of the LD element can be lowered. can do.

(クラック防止層13)
クラック防止層13は、例えば、Siを5×1018/cmドープしたIn
0.1Ga0.9Nからなり、例えば、500オングストロームの膜厚を有する
。このクラック防止層13はInを含むn型の窒化物半導体、好ましくはInG
aNを成長させて形成することにより、その上に形成されるAlを含む窒化物半
導体層中にクラックが入るのを防止することができる。なお、このクラック防止
層13は100オングストローム以上、0.5μm以下の膜厚で成長させること
が好ましい。100オングストロームよりも薄いと前記のようにクラック防止と
して作用しにくく、0.5μmよりも厚いと、結晶自体が黒変する傾向にある。
なお、このクラック防止層13は、本実施形態1のようにn側コンタクト層12
を超格子とする場合、または次に成長させるn側クラッド層14を超格子層とす
る場合には省略してもよい。
(Crack prevention layer 13)
For example, the crack prevention layer 13 is made of In doped with Si of 5 × 10 18 / cm 3.
It is made of 0.1 Ga 0.9 N and has a film thickness of, for example, 500 Å. This crack prevention layer 13 is an n-type nitride semiconductor containing In, preferably InG.
By growing aN, it is possible to prevent cracks from entering into the nitride semiconductor layer containing Al formed thereon. The crack prevention layer 13 is preferably grown to a thickness of 100 Å or more and 0.5 μm or less. If it is thinner than 100 angstroms, it is difficult to act as crack prevention as described above, and if it is thicker than 0.5 μm, the crystal itself tends to turn black.
The crack prevention layer 13 is formed of the n-side contact layer 12 as in the first embodiment.
May be omitted if the n-side cladding layer 14 to be grown next is a superlattice layer.

(n型超格子からなるn側クラッド層14)
n側クラッド層は、例えばSiを5×1018/cmドープしたn型A10
.2Ga0.8Nからなり、20オングストロームの膜厚を有する第1の層、及
びアンドープのGaNよりなり、20オングストロームの膜厚を有する第2の層
とが交互に積層された超格子層よりなり、全体で例えば0.5μmの膜厚を有す
る。このn型クラッド層14はキャリア閉じ込め層、及び光閉じ込め層として作
用し、超格子層とした場合にはいずれか一方の層をAlを含む窒化物半導体、好
ましくはAlGaNを成長させることが望ましく、100オングストローム以上
、2μm以下、さらに好ましくは500オングストローム以上、1μm以下で成
長させることにより良好なキャリア閉じ込め層が成長できる。このn型クラッド
層14は単一の窒化物半導体で成長させることもできるが、超格子層とすること
がクラックのない結晶性のよいキャリア閉じ込め層が形成できる。
(N-side cladding layer 14 made of n-type superlattice)
The n-side cladding layer is, for example, n-type A10 doped with Si of 5 × 10 18 / cm 3.
. A superlattice layer composed of 2Ga0.8N, a first layer having a thickness of 20 Å, and a second layer made of undoped GaN and having a thickness of 20 Å are alternately stacked. For example, it has a film thickness of 0.5 μm. This n-type cladding layer 14 functions as a carrier confinement layer and an optical confinement layer. When a superlattice layer is formed, it is desirable to grow a nitride semiconductor containing Al, preferably AlGaN, in any one of the layers. A favorable carrier confinement layer can be grown by growing at a thickness of 100 Å or more and 2 μm or less, more preferably 500 Å or more and 1 μm or less. The n-type cladding layer 14 can be grown from a single nitride semiconductor. However, if a superlattice layer is formed, a carrier confinement layer having good crystallinity without cracks can be formed.

(n側光ガイド層15)
n側光ガイド層15は、例えば、Siを5×1018/cmドープしたn型
GaNからなり、0.1μmの膜厚を有する。このn側光ガイド層6は、活性層
の光ガイド層として作用し、GaN、InGaNを成長させて形成することが望
ましく、通常100オングストローム〜5μm、さらに好ましくは200オング
ストローム〜1μmの膜厚で成長させることが望ましい。なお、この光ガイド層
15も超格子層にすることができる。n側光ガイド層15、n側クラッド層14
を超格子層にする場合、超格子層を構成する窒化物半導体層の平均的なバンドギ
ャップエネルギーは活性層よりも大きくする。超格子層とする場合には、第1の
層及び第2の層の少なくとも一方にn型不純物をドープしてもよいし、またアン
ドープでも良い。また、この光ガイド層15は、アンドープの窒化物半導体単独
若しくはアンドープの窒化物半導体が積層された超格子でもよい。
(N-side light guide layer 15)
The n-side light guide layer 15 is made of, for example, n-type GaN doped with Si at 5 × 10 18 / cm 3 and has a thickness of 0.1 μm. The n-side light guide layer 6 functions as a light guide layer of the active layer, and is preferably formed by growing GaN and InGaN, and is usually grown to a thickness of 100 angstroms to 5 μm, more preferably 200 angstroms to 1 μm. It is desirable to make it. The light guide layer 15 can also be a superlattice layer. n-side light guide layer 15, n-side cladding layer 14
Is made a superlattice layer, the average band gap energy of the nitride semiconductor layer constituting the superlattice layer is made larger than that of the active layer. In the case of a superlattice layer, at least one of the first layer and the second layer may be doped with an n-type impurity or may be undoped. The light guide layer 15 may be an undoped nitride semiconductor alone or a superlattice in which undoped nitride semiconductors are stacked.

(活性層16)
活性層16は、例えば、Siを8×1018/cmでドープしたIn0.2
Ga0.8Nよりなり、25オングストロームの膜厚を有する井戸層と、Siを
8×1018/cmドープしたIn0.051Ga0.95Nよりなり、50
オングストロームの膜厚を有する障壁層とを交互に積層することにより、所定の
膜厚を有する多重量子井戸構造(MQW)で構成する。活性層16においては、
井戸層、障壁層両方に不純物をドープしても良く、いずれか一方にドープしても
よい。なおn型不純物をドープすると閾値が低下する傾向にある。また、このよ
うに活性層16を多重量子井戸構造とする場合には必ずバンドギャップエネルギ
ーの小さい井戸層と、井戸層よりもバンドギャップエネルギーが小さい障壁層と
を積層するため、超格子層とは区別される。井戸層の厚さは、100オングスト
ローム以下、好ましくは70オングストローム以下、最も好ましくは、50オン
グストローム以下にする。障壁層の厚さは150オングストローム以下、好まし
くは100オングストローム以下、最も好ましくは70オングストローム以下に
する。
(Active layer 16)
The active layer 16 is, for example, In 0.2 doped with Si at 8 × 10 18 / cm 3.
A well layer made of Ga 0.8 N and having a film thickness of 25 Å, In 0.05 1Ga 0.95 N doped with Si 8 × 10 18 / cm 3 , 50
A barrier layer having an angstrom thickness is alternately stacked to form a multiple quantum well structure (MQW) having a predetermined thickness. In the active layer 16,
Both the well layer and the barrier layer may be doped with impurities, or one of them may be doped. When the n-type impurity is doped, the threshold tends to decrease. In addition, when the active layer 16 has a multiple quantum well structure in this way, a well layer having a small band gap energy and a barrier layer having a band gap energy smaller than that of the well layer are necessarily stacked. Differentiated. The thickness of the well layer is 100 angstroms or less, preferably 70 angstroms or less, and most preferably 50 angstroms or less. The thickness of the barrier layer is 150 angstroms or less, preferably 100 angstroms or less, and most preferably 70 angstroms or less.

(p側キャップ層17)
p側キャップ層17は、活性層16よりもバンドギャップエネルギーが大きい
、例えば、Mgを1×1020/cmドープしたp型Al0.3Ga0.7
よりなり、例えば、200オングストロームの膜厚を有する。本実施形態2では
、このように、キャップ層17を用いることが好ましいが、このキャップ層は、
薄い膜厚に形成されるので、本発明では、n型不純物をドープしてキャリアが補
償されたi型としても良い。p側キャップ層17の膜厚は0.1μm以下、さら
に好ましくは500オングストローム以下、最も好ましくは300オングストロ
ーム以下に調整する。0.1μmより厚い膜厚で成長させると、p側キャップ層
17中にクラックが入りやすくなり、結晶性の良い窒化物半導体層が成長しにく
いからである。また、p側キャップ層17の膜厚が、0.1μm以上であると、
キャリアがこのエネルギーバリアとなるp型キャップ層17をトンネル効果によ
り通過できなくなるからであり、該トンネル効果によるキャリアの通過を考慮す
ると、上述したように500オングストローム以下、さらには300オングスト
ローム以下に設定することが好ましい。
(P-side cap layer 17)
The p-side cap layer 17 has a larger band gap energy than the active layer 16, for example, p-type Al 0.3 Ga 0.7 N doped with 1 × 10 20 / cm 3 of Mg.
For example, it has a film thickness of 200 Å. In Embodiment 2, it is preferable to use the cap layer 17 as described above.
Since it is formed in a thin film thickness, in the present invention, it may be an i-type in which carriers are compensated by doping an n-type impurity. The film thickness of the p-side cap layer 17 is adjusted to 0.1 μm or less, more preferably 500 angstroms or less, and most preferably 300 angstroms or less. This is because if the film is grown to a thickness greater than 0.1 μm, cracks are likely to occur in the p-side cap layer 17 and a nitride semiconductor layer with good crystallinity is difficult to grow. Moreover, when the film thickness of the p-side cap layer 17 is 0.1 μm or more,
This is because carriers cannot pass through the p-type cap layer 17 serving as the energy barrier due to the tunnel effect, and considering the passage of carriers due to the tunnel effect, as described above, it is set to 500 angstroms or less, and further to 300 angstroms or less. It is preferable.

また、p側キャップ層17には、LD素子を発振しやすくするために、Alの
組成比が大きいAlGaNを用いて形成することが好ましく、該AlGaNを薄
く形成する程、LD素子は発振しやすくなる。例えば、Y値が0.2以上のAl
Ga1−YNであれば500オングストローム以下に調整することが望ましい
。p側キャップ層17の膜厚の下限は特に限定しないが、10オングストローム
以上の膜厚で形成することが望ましい。
The p-side cap layer 17 is preferably formed using AlGaN having a large Al composition ratio in order to make the LD element easy to oscillate. The thinner the AlGaN, the easier the LD element oscillates. Become. For example, Al with a Y value of 0.2 or more
If Y Ga 1-Y N, it is desirable to adjust to 500 angstroms or less. The lower limit of the thickness of the p-side cap layer 17 is not particularly limited, but it is desirable to form the p-side cap layer 17 with a thickness of 10 angstroms or more.

(p側光ガイド層18)
p側光ガイド層18は、バンドギャップエネルギーがp側キャップ層17より
も小さい、例えば、Mgを1×1020/cmドープしたp型GaNよりなり
、0.1μmの膜厚を有する。このp側光ガイド層18は、活性層16の光ガイ
ド層として作用し、n側光ガイド層15と同じくGaN、InGaNで成長させ
て形成することが望ましい。また、この層はp側クラッド層19を成長させる際
のバッファ層としても作用し、100オングストローム〜5μm、さらに好まし
くは200オングストローム〜1μmの膜厚で成長させることにより、好ましい
光ガイド層として作用する。このp側光ガイド層は通常はMg等のp型不純物を
ドープしてp型の導電型とするが、特に不純物をドープしなくても良い。なお、
このp側光ガイド層を超格子層とすることもできる。超格子層とする場合には第
1の層及び第2の層の少なくとも一方にp型不純物をドープしてもよいし、また
アンドープでも良い。
(P-side light guide layer 18)
The p-side light guide layer 18 has a band gap energy smaller than that of the p-side cap layer 17, for example, p-type GaN doped with 1 × 10 20 / cm 3 of Mg, and has a thickness of 0.1 μm. The p-side light guide layer 18 functions as a light guide layer of the active layer 16 and is preferably formed by growing with GaN and InGaN as with the n-side light guide layer 15. This layer also functions as a buffer layer when the p-side cladding layer 19 is grown, and functions as a preferable light guide layer by growing it at a film thickness of 100 angstroms to 5 μm, more preferably 200 angstroms to 1 μm. . This p-side light guide layer is usually doped with a p-type impurity such as Mg to have a p-type conductivity, but it is not particularly necessary to dope the impurity. In addition,
The p-side light guide layer can be a superlattice layer. In the case of a superlattice layer, at least one of the first layer and the second layer may be doped with a p-type impurity, or may be undoped.

(p側クラッド層19=超格子層)
p側クラッド層19は、例えば、Mgを1×1020/cmドープしたp型
Al0.2Ga0.8Nよりなり、例えば、20オングストロームの膜厚を有す
る第1の層と、例えばMgを1×1020/cmドープしたp型GaNよりな
り、20オングストロームの膜厚を有する第2の層とが交互に積層された超格子
層からなる。このp側クラッド層19は、n側クラッド層14と同じくキャリア
閉じ込め層として作用し、特にp型層の抵抗率を低下させるための層として作用
する。このp側クラッド層19の膜厚も特に限定しないが、100オングストロ
ーム以上、2μm以下、さらに好ましくは500オングストローム以上、1μm
以下で形成することが望ましい。
(P-side cladding layer 19 = superlattice layer)
The p-side cladding layer 19 is made of, for example, p-type Al 0.2 Ga 0.8 N doped with 1 × 10 20 / cm 3 of Mg. It is made of p-type GaN doped with 1 × 10 20 / cm 3 of Mg, and consists of a superlattice layer in which second layers having a thickness of 20 Å are alternately stacked. The p-side clad layer 19 acts as a carrier confinement layer like the n-side clad layer 14, and particularly acts as a layer for reducing the resistivity of the p-type layer. The thickness of the p-side cladding layer 19 is not particularly limited, but is 100 angstroms or more and 2 μm or less, more preferably 500 angstroms or more and 1 μm.
It is desirable to form the following.

(p側コンタクト層20)
p側コンタクト層20は、p側クラッド層19の上に、例えば、Mgを2×1
20/cmドープしたp型GaNよりなり、例えば、150オングストロー
ムの膜厚を有する。このp側コンタクト層20はp型のInAlGa1−X
−YN(0≦X、0≦Y、X+Y≦1)で構成することができ、好ましくは、上
述のようにMgをドープしたGaNとすれば、p電極21と最も好ましいオーミ
ック接触が得られる。さらにp側コンタクト層の膜厚を500オングストローム
以下、さらに好ましくは300オングストローム以下、最も好ましくは200オ
ングストローム以下に調整することが望ましい。なぜなら、上述したように抵抗
率が数Ω・cm以上もあるp型窒化物半導体層の膜厚を500オングストローム
以下に調整することにより、さらに抵抗率を低げることができるため、閾値での
電流、電圧が低下する。またp型層から除去される水素の量を多くすることがで
き、さらに抵抗率を低下させることができる。
(P-side contact layer 20)
The p-side contact layer 20 is made of, for example, 2 × 1 Mg on the p-side cladding layer 19.
It is made of p-type GaN doped with 0 20 / cm 3 and has a film thickness of 150 Å, for example. The p-side contact layer 20 is made of p-type In X Al Y Ga 1-X.
−YN (0 ≦ X, 0 ≦ Y, X + Y ≦ 1), and preferably Mg-doped GaN as described above provides the most preferable ohmic contact with the p-electrode 21. . Further, it is desirable to adjust the thickness of the p-side contact layer to 500 angstroms or less, more preferably 300 angstroms or less, and most preferably 200 angstroms or less. Because, as described above, the resistivity can be further reduced by adjusting the thickness of the p-type nitride semiconductor layer having a resistivity of several Ω · cm or more to 500 angstroms or less. Current and voltage decrease. Further, the amount of hydrogen removed from the p-type layer can be increased, and the resistivity can be further reduced.

なお、本発明では、p側コンタクト層20も超格子層とすることもできる。超
格子層とする場合には、特にバンドギャップエネルギーが異なる第1の層と第2
の層とを積層し、第1+第2+第1+第2+・・・というように積層していき、
最後にバンドギャップエネルギーが小さい方の層が露出するようにすると、p電
極21と好ましいオーミック接触が得られる。p電極21の材料としては、例え
ばNi、Pd、Ni/Au等を挙げることができる。
In the present invention, the p-side contact layer 20 can also be a superlattice layer. When the superlattice layer is used, the first layer and the second layer having different band gap energies are used.
Are stacked in the order of 1 + 2 + 2 + 1 + 2 + ...
Finally, when the layer having the smaller band gap energy is exposed, a preferable ohmic contact with the p-electrode 21 can be obtained. Examples of the material for the p-electrode 21 include Ni, Pd, Ni / Au, and the like.

また、本実施形態2では、図2に示すようにp電極21と、n電極23との間
に露出した窒化物半導体層の表面にSiOよりなる絶縁膜25が形成され、こ
の絶縁膜25に形成された開口部を介してp電極21と電気的に接続されたpパ
ッド電極22、及びn電極23と接続されたnパッド電極24が形成される。こ
のpパッド電極22は実質的なp電極21の表面積を広げて、p電極側をワイヤ
ーボンディング、ダイボンディングできるようにし、一方nパッド電極24はn
電極23の剥がれを防止する。
In the second embodiment, an insulating film 25 made of SiO 2 is formed on the surface of the nitride semiconductor layer exposed between the p-electrode 21 and the n-electrode 23 as shown in FIG. A p-pad electrode 22 electrically connected to the p-electrode 21 and an n-pad electrode 24 connected to the n-electrode 23 are formed through the opening formed in the first and second electrodes. The p-pad electrode 22 substantially increases the surface area of the p-electrode 21 so that the p-electrode side can be wire bonded or die-bonded, while the n-pad electrode 24 is n
The peeling of the electrode 23 is prevented.

以上の実施形態2の窒化物半導体素子は、第1の層、及び第2の層を弾性歪み
限界以下の膜厚にして積層された超格子層である、結晶性のよいp型クラッド層
19を備えている。これによって、本実施形態2の窒化物半導体素子は、p側ク
ラッド層19の抵抗値を、超格子構造を有しないp側クラッド層に比較して1桁
以上低くすることができるので、閾値電圧、電流を低くすることができる。
The nitride semiconductor device according to the second embodiment described above is a p-type cladding layer 19 with good crystallinity, which is a superlattice layer in which the first layer and the second layer are stacked with a film thickness equal to or less than the elastic strain limit. It has. As a result, the nitride semiconductor device according to the second embodiment can reduce the resistance value of the p-side cladding layer 19 by one digit or more as compared with the p-side cladding layer having no superlattice structure. , Current can be lowered.

また、本実施形態2の窒化物半導体素子ではp型AlGa1−YNを含むp
側クラッド層19に接して、バンドギャップエネルギーの小さい窒化物半導体を
p側コンタクト層20として、その膜厚を500オングストローム以下と薄く形
成することにより、実質的にp側コンタクト層20のキャリア濃度が高くなりp
電極と好ましいオーミックが得られて、素子の閾値電流、電圧を低くすることが
できる。さらに、n側コンタクト層を成長させる前に、第2のバッファ層112
を備えているので、第2のバッファ層112の上に成長させる窒化物半導体層の
結晶性が良くなり、長寿命の素子を実現できる。好ましくは、第2のバッファ層
112の上に成長させるn側コンタクト層を超格子とすると、横方向の抵抗値が
低くなり、閾値電圧・閾値電流の低い素子が実現できる。
Further, in the nitride semiconductor device of the second embodiment, p containing p - type Al Y Ga 1-Y N is used.
By forming a nitride semiconductor having a small band gap energy in contact with the side cladding layer 19 as a p-side contact layer 20 and having a film thickness as thin as 500 angstroms or less, the carrier concentration of the p-side contact layer 20 is substantially reduced. P higher
A preferable ohmic with the electrode can be obtained, and the threshold current and voltage of the element can be lowered. Further, the second buffer layer 112 is grown before the n-side contact layer is grown.
Therefore, the crystallinity of the nitride semiconductor layer grown on the second buffer layer 112 is improved, and a long-life device can be realized. Preferably, when the n-side contact layer grown on the second buffer layer 112 is a superlattice, a lateral resistance value is low, and an element having a low threshold voltage and threshold current can be realized.

なお、本実施形態2のLD素子ではInGaNのような、少なくともインジウ
ムを含む窒化物半導体を活性層16に備える場合には、InGa1−XNと、
AlGa1−YNとが交互に積層された超格子層を、活性層16を挟設する層
(n側クラッド層14及びp側クラッド層19)として用いることが好ましい。
これによって、活性層16と該超格子層とのバンドギャップエネルギー差、屈折
率差を大きくできるため、該超格子層をレーザ素子を実現する際に非常に優れた
光閉じ込め層として動作させることができる。さらにInGaNは結晶の性質が
他のAlGaNのようなAlを含む窒化物半導体に比べて柔らかいので、InG
aNを活性層とすると、積層した各窒化物半導体層全体にクラックが入りにくく
なる。これによって、LD素子の寿命を長くすることができる。
In the LD element of the second embodiment, when the active layer 16 is provided with a nitride semiconductor containing at least indium such as InGaN, In X Ga 1-X N,
A superlattice layer in which Al Y Ga 1-Y N is alternately stacked is preferably used as a layer (n-side cladding layer 14 and p-side cladding layer 19) that sandwiches the active layer 16.
As a result, the band gap energy difference and the refractive index difference between the active layer 16 and the superlattice layer can be increased, so that the superlattice layer can be operated as a very excellent optical confinement layer when realizing a laser device. it can. Furthermore, since InGaN is softer than other nitride semiconductors containing Al like AlGaN, InG
When aN is used as the active layer, cracks are less likely to occur in the entire laminated nitride semiconductor layers. Thereby, the lifetime of the LD element can be extended.

本実施形態2のように量子井戸構造を有する活性層16を有するダブルヘテロ
構造の半導体素子の場合、その活性層16に接して、活性層16よりもバンドギ
ャップエネルギーが大きい膜厚0.1μm以下の窒化物半導体よりなるp側キャ
ップ層17、好ましくはAlを含む窒化物半導体よりなるp側キャップ層17を
設け、そのp側キャップ層17よりも活性層から離れた位置に、p側キャップ層
17よりもバンドギャップエネルギーが小さいp側光ガイド層18を設け、その
p側光ガイド層18よりも活性層から離れた位置に、p側光ガイド層18よりも
バンドギャップが大きい窒化物半導体、好ましくはAlを含む窒化物半導体を含
む超格子構造を有するp側クラッド層19を設けることは非常に好ましい。しか
もp側キャップ層17のバンドギャップエネルギーを大きくしてあるため、n層
から注入された電子が、このp側キャップ層17で阻止されて閉じ込められ、電
子が活性層をオーバーフローしないために、素子のリーク電流が少なくなる。
In the case of a semiconductor device having a double hetero structure having an active layer 16 having a quantum well structure as in the second embodiment, a film thickness of 0.1 μm or less having a band gap energy larger than that of the active layer 16 in contact with the active layer 16 A p-side cap layer 17 made of a nitride semiconductor, preferably a p-side cap layer 17 made of a nitride semiconductor containing Al, is provided, and the p-side cap layer is located farther from the active layer than the p-side cap layer 17. A p-side light guide layer 18 having a band gap energy smaller than 17 and a nitride semiconductor having a band gap larger than that of the p-side light guide layer 18 at a position farther from the active layer than the p-side light guide layer 18; It is very preferable to provide the p-side cladding layer 19 having a superlattice structure preferably containing a nitride semiconductor containing Al. In addition, since the band gap energy of the p-side cap layer 17 is increased, the electrons injected from the n-layer are blocked and confined by the p-side cap layer 17 and the electrons do not overflow the active layer. Less leakage current.

以上の実施形態2の窒化物半導体素子では、レーザ素子の構造として好ましい
構造を示したが、本発明ではn型の超格子層は活性層16から下のn型窒化物半
導体層領域(n型層側)に少なくとも1層有していれば良く、またp型の超格子
層も活性層16から上のp型窒化物半導体層領域(p型層側)に少なくとも1層
有していれば良く、素子構成は特に規定するものではない。但し、前記超格子層
はp層側に形成する場合はキャリア閉じ込め層としてのp側クラッド層19に形
成し、n層側に形成する場合はn電極23が接した電流注入層としてのnコンタ
クト層12、またはキャリア閉じ込めとしてのnクラッド層14として形成する
ことが素子のVf、閾値を低下させる上で最も好ましい傾向にある。また、実施
形態2の素子と同様の構成を、LED素子に適用できることはいうまでもない(
ただし、LED素子では、リッジ部は必要ない)。
The nitride semiconductor device of the second embodiment has a preferable structure as a laser device. In the present invention, the n-type superlattice layer is an n-type nitride semiconductor layer region (n-type) below the active layer 16. At least one layer on the layer side) and a p-type superlattice layer in the p-type nitride semiconductor layer region (p-type layer side) above the active layer 16 as well. Well, the element configuration is not particularly specified. However, when the superlattice layer is formed on the p-layer side, it is formed on the p-side cladding layer 19 as a carrier confinement layer, and when it is formed on the n-layer side, it is an n-contact as a current injection layer in contact with the n-electrode 23. The formation of the layer 12 or the n-cladding layer 14 for carrier confinement tends to be most preferable in reducing the Vf and threshold value of the device. Further, it goes without saying that the same configuration as that of the element of Embodiment 2 can be applied to the LED element (
However, the LED element does not require a ridge portion).

以上のように構成された実施形態2の窒化物半導体素子では、各層が形成され
た後、Hを含まない雰囲気、例えば、窒素雰囲気中で、400℃以上、例えば7
00℃でアニーリングを行うことが好ましく、これによって、p型窒化物半導体
層領域の各層をさらに低抵抗化することができるので、これによって、さらに閾
値電圧を低くすることができる。
In the nitride semiconductor device according to the second embodiment configured as described above, after each layer is formed, in an atmosphere not containing H, for example, a nitrogen atmosphere, 400 ° C. or higher, for example, 7
Annealing is preferably performed at 00 ° C., whereby the resistance of each layer in the p-type nitride semiconductor layer region can be further reduced, thereby further reducing the threshold voltage.

また、実施形態2の窒化物半導体素子では、p側コンタクト層12の表面にN
iとAuよりなるp電極21がストライプ状に形成され、このp電極21に対し
て左右対称にn側コンタクト層を露出させて、そのn側コンタクト層表面のほぼ
全面にn電極23を設けている。このように、絶縁性基板を用いた場合p電極2
1の両側に左右対称にn電極23を設ける構造は、閾値電圧を低くする上で非常
に有利である。
In the nitride semiconductor device of the second embodiment, N is formed on the surface of the p-side contact layer 12.
A p-electrode 21 made of i and Au is formed in a stripe shape, the n-side contact layer is exposed symmetrically with respect to the p-electrode 21, and an n-electrode 23 is provided on almost the entire surface of the n-side contact layer. Yes. Thus, when an insulating substrate is used, the p-electrode 2
The structure in which the n-electrodes 23 are provided symmetrically on both sides of 1 is very advantageous in reducing the threshold voltage.

なお、本実施形態2では、リッジ部(ストライプ状の電極)に垂直な方向で劈
開した劈開面(共振器面)にSiOとTiOよりなる誘電体多層膜を形成し
てもよい。
In the second embodiment, a dielectric multilayer film made of SiO 2 and TiO 2 may be formed on a cleaved surface (resonator surface) cleaved in a direction perpendicular to the ridge portion (stripe-shaped electrode).

このように、本発明において、超格子層は、活性層を挟設するn型領域又はp
型領域に形成されるキャリア閉じ込め層としてのクラッド層、活性層の光ガイド
層、若しくは電極が接して形成される電流注入層として用いられるため、超格子
層を構成する窒化物半導体の平均バンドギャップエネルギーが活性層よりも大き
くなるように調整することが望ましい。
Thus, in the present invention, the superlattice layer is an n-type region or p that sandwiches the active layer.
The average band gap of the nitride semiconductor constituting the superlattice layer because it is used as a clad layer as a carrier confinement layer formed in the mold region, a light guide layer of the active layer, or a current injection layer formed in contact with the electrode It is desirable to adjust so that the energy is larger than that of the active layer.

以下、実施例において本発明を詳説する。
[実施例1]
本発明に係る実施例1は図2に示す窒化物半導体素子(LD素子)の作成例で
あり、以下の手順で作製される。
まず、サファイア(C面)よりなる基板10を反応容器内にセットし、容器内
を水素で十分置換した後、水素を流しながら、基板の温度を1050℃まで上昇
させ、基板のクリーニングを行う。
続いて、温度を510℃まで下げ、キャリアガスに水素、原料ガスにアンモニ
ア(NH)とTMG(トリメチルガリウム)とを用い、基板10上にGaNよ
りなる第1のバッファ層11を約200オングストロームの膜厚で成長させる。
Hereinafter, the present invention will be described in detail in Examples.
[Example 1]
Example 1 according to the present invention is an example of producing the nitride semiconductor device (LD device) shown in FIG. 2, and is produced by the following procedure.
First, the substrate 10 made of sapphire (C-plane) is set in a reaction vessel, and the inside of the vessel is sufficiently replaced with hydrogen, and then the temperature of the substrate is raised to 1050 ° C. while flowing hydrogen to clean the substrate.
Subsequently, the temperature is lowered to 510 ° C., hydrogen is used as the carrier gas, ammonia (NH 3 ) and TMG (trimethyl gallium) are used as the source gas, and the first buffer layer 11 made of GaN is formed on the substrate 10 at about 200 Å. Growing with a film thickness of

バッファ層11成長後、TMGのみ止めて、温度を1050℃まで上昇させる
。1050℃になったら、同じく原料ガスにTMG、アンモニアガスを用い、キ
ャリア濃度1×1018/cmのアンドープGaNよりなる第2のバッファ層1
12を5μmの膜厚で成長させる。第2のバッファ層はInAlGa1−X
−YN(0≦X、0≦Y、X+Y≦1)で構成でき、その組成は特に問うものではな
いが、好ましくはアンドープでAl(Y値)が0.1以下のAlGa1−Y
、最も好ましくはアンドープのGaNとする。
続いて、1050℃でTMG、アンモニア、不純物ガスにシランガス(SiH
)を用い、Siを1×1019/cmドープしたn型GaNよりなるn側コン
タクト層12を1μmの膜厚で成長させる。このn側コンタクト層12は超格子
で形成するとさらに好ましい。
After growth of the buffer layer 11, only TMG is stopped and the temperature is raised to 1050 ° C. When the temperature reaches 1050 ° C., the second buffer layer 1 made of undoped GaN having a carrier concentration of 1 × 10 18 / cm 3 , similarly using TMG and ammonia gas as the source gas.
12 is grown to a film thickness of 5 μm. The second buffer layer is In X Al Y Ga 1-X
-Y N (0 ≦ X, 0 ≦ Y, X + Y ≦ 1) can be configured with, but not its composition asks particularly preferably Al (Y value) in undoped 0.1 following Al Y Ga 1- Y N
Most preferably, it is undoped GaN.
Subsequently, at 1050 ° C., TMG, ammonia, impurity gas and silane gas (SiH
4 ), an n-side contact layer 12 made of n-type GaN doped with Si at 1 × 10 19 / cm 3 is grown to a thickness of 1 μm. The n-side contact layer 12 is more preferably formed of a superlattice.

次に、温度を800℃にして、原料ガスにTMG、TMI(トリメチルインジ
ウム)、アンモニア、不純物ガスにシランガスを用い、Siを5×1018/cm
ドープしたIn0.1Ga0.9Nよりなるクラック防止層13を500オン
グストロームの膜厚で成長させる。
そして温度を1050℃にして、TMA、TMG、アンモニア、シランガスを
用い、Siを5×1018/cmドープしたn型Al0.2Ga0.8Nよりな
る第1の層を20オングストロームの膜厚で成長させ、続いて、TMA、シラン
を止め、アンドープGaNよりなる第2の層を20オングストロームの膜厚で成
長させる。そして、この操作をそれぞれ100回繰り返し、総膜厚0.4μmの
超格子層よりなるn側クラッド層14を成長させる。
Next, the temperature is set to 800 ° C., TMG, TMI (trimethylindium), ammonia, silane gas is used as an impurity gas, and Si is 5 × 10 18 / cm.
A crack prevention layer 13 made of 3- doped In 0.1 Ga 0.9 N is grown to a thickness of 500 Å.
Then, the temperature is set to 1050 ° C., and the first layer made of n-type Al 0.2 Ga 0.8 N doped with Si at 5 × 10 18 / cm 3 using TMA, TMG, ammonia, and silane gas is formed to a thickness of 20 Å. Then, TMA and silane are stopped, and a second layer made of undoped GaN is grown to a thickness of 20 Å. This operation is repeated 100 times to grow an n-side cladding layer 14 made of a superlattice layer having a total film thickness of 0.4 μm.

続いて、1050℃でSiを5×1018/cmドープしたn型GaNよりな
るn側光ガイド層15を0.1μmの膜厚で成長させる。
次に、TMG、TMI、アンモニア、シランを用いて活性層16を成長させる
。活性層16は温度を800℃に保持して、まずSiを8×1018/cmでド
ープしたIn0.2Ga0.8Nよりなる井戸層を25オングストロームの膜厚
で成長させる。次にTMIのモル比を変化させるのみで同一温度で、Siを8×
1018/cmドープしたIn0.01Ga0.99Nよりなる障壁層を50オ
ングストロームの膜厚で成長させる。この操作を2回繰り返し、最後に井戸層を
積層した総膜厚175オングストロームの多重量子井戸構造(MQW)の活性層
16を成長させる。
Subsequently, an n-side light guide layer 15 made of n-type GaN doped with Si at 5 × 10 18 / cm 3 is grown at 1050 ° C. to a thickness of 0.1 μm.
Next, the active layer 16 is grown using TMG, TMI, ammonia, and silane. The active layer 16 is maintained at a temperature of 800 ° C., and a well layer made of In 0.2 Ga 0.8 N doped with Si at 8 × 10 18 / cm 3 is first grown to a thickness of 25 Å. Next, Si is changed to 8 × at the same temperature only by changing the molar ratio of TMI.
A barrier layer made of 10 18 / cm 3 doped In 0.01 Ga 0.99 N is grown to a thickness of 50 Å. This operation is repeated twice, and an active layer 16 having a total quantum film structure (MQW) having a total film thickness of 175 angstroms and finally a well layer is grown.

次に、温度を1050℃に上げ、原料ガスにTMG、TMA、アンモニア、不
純物ガスにCpMg(シクロペンタジエニルマグネシウム)を用い、活性層よ
りもバンドギャップエネルギーが大きく、Mgを1×1020/cmドープした
p型Al0.3Ga0.7Nよりなるp側キャップ層17を300オングストロ
ームの膜厚で成長させる。
続いて、1050℃で、バンドギャップエネルギーがp側キャップ層17より
も小さい、Mgを1×1020/cmドープしたp型GaNよりなるp側光ガイ
ド層18を0.1μmの膜厚で成長させる。
Next, the temperature is raised to 1050 ° C., TMG, TMA, ammonia are used as the source gas, Cp 2 Mg (cyclopentadienylmagnesium) is used as the impurity gas, the band gap energy is larger than that of the active layer, and Mg is 1 × 10 A p-side cap layer 17 made of p-type Al 0.3 Ga 0.7 N doped with 20 / cm 3 is grown to a thickness of 300 Å.
Subsequently, the p-side light guide layer 18 made of p-type GaN doped with 1 × 10 20 / cm 3 of Mg and having a band gap energy smaller than that of the p-side cap layer 17 at 1050 ° C. has a thickness of 0.1 μm. Grow.

続いて、TMA、TMG、アンモニア、CpMgを用い、1050℃でMg
を1×1020/cmドープしたp型Al0.2Ga0.8Nよりなる第1の層
を20オングストロームの膜厚で成長させ、続いてTMAのみを止め、Mgを1
×1020/cmドープしたp型GaNよりなる第2の層を20オングストロー
ムの膜厚で成長させる。そしてこの操作をそれぞれ100回繰り返し、総膜厚0
.4μmの超格子層よりなるp側クラッド層19を形成する。
最後に、1050℃で、p側クラッド層19の上に、Mgを2×1020/cm
ドープしたp型GaNよりなるp側コンタクト層20を150オングストロー
ムの膜厚で成長させる。
Subsequently, using TMA, TMG, ammonia, Cp 2 Mg, Mg at 1050 ° C.
A first layer made of p-type Al 0.2 Ga 0.8 N doped with 1 × 10 20 / cm 3 is grown to a thickness of 20 angstroms. Subsequently, only TMA is stopped and Mg is reduced to 1
A second layer of p-type GaN doped with × 10 20 / cm 3 is grown to a thickness of 20 Å. Then, this operation is repeated 100 times, and the total film thickness is 0.
. A p-side cladding layer 19 made of a 4 μm superlattice layer is formed.
Finally, Mg is 2 × 10 20 / cm on the p-side cladding layer 19 at 1050 ° C.
A p-side contact layer 20 made of 3- doped p-type GaN is grown to a thickness of 150 Å.

反応終了後、温度を室温まで下げ、さらに窒素雰囲気中、ウェーハを反応容器
内において、700℃でアニーリングを行い、p型層をさらに低抵抗化する。
アニーリング後、ウェーハを反応容器から取り出し、図2に示すように、RI
E装置により最上層のp側コンタクト層20と、p側クラッド層19とをエッチ
ングして、4μmのストライプ幅を有するリッジ形状とする。
After the completion of the reaction, the temperature is lowered to room temperature, and the wafer is annealed in a reaction vessel at 700 ° C. in a nitrogen atmosphere to further reduce the resistance of the p-type layer.
After annealing, the wafer is removed from the reaction vessel and RI as shown in FIG.
The uppermost p-side contact layer 20 and the p-side cladding layer 19 are etched by an E device to form a ridge shape having a stripe width of 4 μm.

次にリッジ表面にマスクを形成し、図2に示すように、ストライプ状のリッジ
に対して左右対称にして、n側コンタクト層12の表面を露出させる。
次にp側コンタクト層20のストライプリッジ最表面のほぼ全面にNiとAu
よりなるp電極21を形成する。一方、TiとAlよりなるn電極23をストラ
イプ状のn側コンタクト層3のほぼ全面に形成する。
Next, a mask is formed on the ridge surface, and as shown in FIG. 2, the surface of the n-side contact layer 12 is exposed so as to be symmetrical with respect to the striped ridge.
Next, Ni and Au are formed on almost the entire surface of the stripe ridge of the p-side contact layer 20.
A p-electrode 21 is formed. On the other hand, an n electrode 23 made of Ti and Al is formed on almost the entire surface of the striped n-side contact layer 3.

次に、図2に示すようにp電極21と、n電極23との間に露出した窒化物半
導体層の表面にSiOよりなる絶縁膜25を形成し、この絶縁膜25を介して
p電極21と電気的に接続したpパッド電極22、及びnパッド電極24を形成
する。
以上のようにして、n電極とp電極とを形成したウェーハを研磨装置に移送し
、ダイヤモンド研磨剤を用いて、窒化物半導体を形成していない側のサファイア
基板1をラッピングし、基板の厚さを50μmとする。ラッピング後、さらに細
かい研磨剤で1μmポリシングして基板表面を鏡面状とする。
Next, as shown in FIG. 2, an insulating film 25 made of SiO 2 is formed on the surface of the nitride semiconductor layer exposed between the p-electrode 21 and the n-electrode 23, and the p-electrode is interposed through this insulating film 25. A p-pad electrode 22 and an n-pad electrode 24 electrically connected to 21 are formed.
As described above, the wafer on which the n-electrode and the p-electrode are formed is transferred to a polishing apparatus, and the sapphire substrate 1 on the side where the nitride semiconductor is not formed is lapped with a diamond abrasive, The thickness is 50 μm. After lapping, the substrate surface is mirror-finished by polishing with 1 μm with a finer abrasive.

基板研磨後、研磨面側をスクライブして、ストライプ状の電極に垂直な方向で
バー状に劈開し、劈開面に共振器を作製する。共振器面にSiOとTiO
りなる誘電体多層膜を形成し、最後にp電極に平行な方向で、バーを切断してレ
ーザチップとした。次にチップをフェースアップ(基板とヒートシンクとが対向
した状態)でヒートシンクに設置し、それぞれの電極をワイヤーボンディングし
て、室温でレーザ発振を試みたところ、室温において、閾値電流密度2.9kA
/cm、閾値電圧4.4Vで、発振波長405nmの連続発振が確認され、50
時間以上の寿命を示した。
After polishing the substrate, the polished surface side is scribed and cleaved in a bar shape in a direction perpendicular to the striped electrode to produce a resonator on the cleaved surface. A dielectric multilayer film made of SiO 2 and TiO 2 was formed on the resonator surface, and finally a bar was cut in a direction parallel to the p-electrode to form a laser chip. Next, the chip was placed face-up (with the substrate and the heat sink facing each other) on the heat sink, each electrode was wire-bonded, and laser oscillation was attempted at room temperature. The threshold current density was 2.9 kA at room temperature.
/ Cm 2 and a threshold voltage of 4.4 V, continuous oscillation with an oscillation wavelength of 405 nm was confirmed, and 50
It showed a lifetime of more than hours.

(比較例1)
一方、第2のバッファ層112を成長させず、さらにn側コンタクト層12を
Siを1×1019/cmドープしたn型GaN単一で5μm成長させ、n側ク
ラッド層14をSiを1×1019/cmドープしたn型Al0.2Ga0.8
N単一で0.4μm成長させ、p側クラッド層19をMgを1×1020/m
ドープしたp型Al0.2Ga0.8N単一で0.4μm成長させ、さらにp側
コンタクト層20をMgを2×1020/cmドープした単一のp型GaNを0
.2μm成長させる他は実施例1と同様にしてレーザ素子を得た。つまり基本構
成として、表1に示すように構成する。
(Comparative Example 1)
On the other hand, the second buffer layer 112 is not grown, and the n-side contact layer 12 is further grown to a thickness of 5 μm by a single n-type GaN doped with 1 × 10 19 / cm 3 of Si. × 10 19 / cm 3 doped n-type Al 0.2 Ga 0.8
N is grown by 0.4 μm, and the p-side cladding layer 19 is made of 1 × 10 20 / m 3 of Mg.
A single doped p-type Al 0.2 Ga 0.8 N is grown to 0.4 μm, and the p-side contact layer 20 is made of single p-type GaN doped with 2 × 10 20 / cm 3 of Mg.
. A laser device was obtained in the same manner as in Example 1 except that the growth was 2 μm. That is, the basic configuration is as shown in Table 1.

Figure 2007067454
Figure 2007067454

このように構成した比較例のレーザ素子は、閾値電流密度7kA/cmで連続
発振が確認されたが、閾値電圧は8.0V以上あり、数分で切れてしまった。
In the laser element of the comparative example configured as described above, continuous oscillation was confirmed at a threshold current density of 7 kA / cm 2 , but the threshold voltage was 8.0 V or more and was cut off in several minutes.

[実施例2]
実施例1において、n側コンタクト層12を、Siを2×1019/cmドー
プしたn型Al0.05Ga0.95Nよりなる第1の層を30オングストロー
ムの膜厚で成長させ、続いて、アンドープのGaNよりなる第2の層を30オン
グストロームの膜厚で成長させて、これを繰り返し、総膜厚1.2μmの超格子
構造とする。それ以外の構造は実施例1と同様の構造を有するレーザ素子とした
ところ、閾値電流密度2.7kA/cm、閾値電圧4.2Vで、寿命も60時間
以上を示した。
[Example 2]
In Example 1, the n-side contact layer 12 is grown to a thickness of 30 Å by forming a first layer made of n-type Al 0.05 Ga 0.95 N doped with Si 2 × 10 19 / cm 3 . Subsequently, a second layer made of undoped GaN is grown to a thickness of 30 Å, and this is repeated to obtain a superlattice structure with a total thickness of 1.2 μm. The other structure was a laser device having the same structure as that of Example 1. The threshold current density was 2.7 kA / cm 2 , the threshold voltage was 4.2 V, and the lifetime was 60 hours or longer.

[実施例3]
実施例2において、n側コンタクト層12を構成する超格子において、第2の
層をSiを1×1018/cmドープしたGaNとする他は、実施例2と同様の
構造を有するレーザ素子を作製したところ、実施例2とほぼ同等の特性を有する
レーザ素子が得られた。
[Example 3]
In Example 2, in the superlattice constituting the n-side contact layer 12, a laser element having the same structure as that of Example 2 except that the second layer is GaN doped with Si of 1 × 10 18 / cm 3 As a result, a laser device having substantially the same characteristics as in Example 2 was obtained.

[実施例4]
実施例1において、第2のバッファ層112を、Siを1×1017/cm
ープしたGaNとして、4μm成長させる他は、実施例1と同様の構造を有する
レーザ素子を作製したところ、閾値電流密度2.9kA/cm、閾値電圧4.5
Vに上昇したが、寿命は50時間以上を示した。
[Example 4]
In Example 1, a laser element having the same structure as that of Example 1 was fabricated except that the second buffer layer 112 was grown to 4 μm using GaN doped with Si of 1 × 10 17 / cm 3. Current density 2.9 kA / cm 2 , threshold voltage 4.5
Although it rose to V, the lifetime showed more than 50 hours.

[実施例5]
実施例1において、n側コンタクト層12を、Siを2×1019/cmドー
プしたn型Al0.2Ga0.8Nよりなる第1の層を60オングストロームの
膜厚で成長させ、続いて、Siを1×1019/cmドープしたGaNよりなる
第2の層を40オングストロームの膜厚で成長させて、順次これを繰り返し、総
膜厚2μmの超格子構造とする。そして、n側クラッド層14をSiを1×10
19/cmドープしたn型Al0.2Ga0.8N単一で0.4μm成長させる
。それ以外の構造は実施例1と同様の構造を有するレーザ素子としたところ、閾
値電流密度3.2kA/cm、閾値電圧4.8Vで、寿命も30時間以上を示し
た。
[Example 5]
In Example 1, the n-side contact layer 12 is grown to a thickness of 60 Å by forming a first layer made of n-type Al 0.2 Ga 0.8 N doped with Si 2 × 10 19 / cm 3 . Subsequently, a second layer made of GaN doped with Si at 1 × 10 19 / cm 3 is grown to a thickness of 40 Å, and this is sequentially repeated to obtain a superlattice structure with a total thickness of 2 μm. The n-side cladding layer 14 is made of 1 × 10 Si.
A 19 / cm 3 doped n-type Al 0.2 Ga 0.8 N single layer is grown to 0.4 μm. The other structure was a laser device having the same structure as in Example 1. As a result, the threshold current density was 3.2 kA / cm 2 , the threshold voltage was 4.8 V, and the lifetime was 30 hours or longer.

[実施例6]
実施例6は、実施例1と比較して、以下の(1)、(2)が異なる他は、実施
例1と同様に構成される。
(1)バッファ層11成長後、TMGのみ止めて、温度を1050℃まで上昇
させる。1050℃になったら、原料ガスにTMA、TMG、アンモニア、シラ
ンを用い、Siを1×1019/cmドープしたn型Al0.2Ga0.8Nよ
りなる第1の層を60オングストロームの膜厚で成長させ、続いて、シラン、T
MAを止めアンドープのGaNよりなる第2の層を40オングストロームの膜厚
で成長させる。そして第1層+第2層+第1層+第2層+・・・というように超
格子層を構成し、それぞれ第1の層を500層、第2の層を500層交互に積層
し、総膜厚5μmの超格子よりなるn側コンタクト層12を形成する。
(2)次に、実施例1と同様にして、Siを5×1018/cmドープしたI
0.1Ga0.9Nよりなるクラック防止層13を500オングストロームの
膜厚で成長させる。
そして、温度を1050℃にして、TMA、TMG、アンモニア、シランを用
い、Siを5×1018/cmドープしたn型Al0.2Ga0.8Nよりなる
n側クラッド層14を0.5μmの膜厚で成長させる。
後の、n側クラッド層14から上は、実施例1のレーザ素子と同様の構造を有
するレーザ素子とする。つまり表1の基本構造において、n側コンタクト層12
、及びp側クラッド層19を超格子とし、p側コンタクト層20の膜厚を実施例
1のように150オングストロームとするレーザ素子を作製する。このレーザ素
子は閾値電流密度3.2kA/cm、閾値電圧4.8Vで、405nmの連続発
振が確認され、寿命も30時間以上を示した。
[Example 6]
The sixth embodiment is configured in the same manner as the first embodiment except that the following (1) and (2) are different from the first embodiment.
(1) After growing the buffer layer 11, only TMG is stopped and the temperature is raised to 1050 ° C. When the temperature reaches 1050 ° C., the first layer made of n-type Al 0.2 Ga 0.8 N doped with 1 × 10 19 / cm 3 of Si using TMA, TMG, ammonia, and silane as the source gas is 60 angstroms. Followed by silane, T
The MA is stopped and a second layer of undoped GaN is grown to a thickness of 40 Å. Then, the superlattice layer is configured as first layer + second layer + first layer + second layer +..., 500 layers for the first layer and 500 layers for the second layer, respectively. Then, the n-side contact layer 12 made of a superlattice having a total film thickness of 5 μm is formed.
(2) Next, in the same manner as in Example 1, I was doped with Si at 5 × 10 18 / cm 3.
A crack prevention layer 13 made of n 0.1 Ga 0.9 N is grown to a thickness of 500 Å.
Then, the n-side cladding layer 14 made of n-type Al 0.2 Ga 0.8 N doped with Si at 5 × 10 18 / cm 3 at 0 ° C. using TMA, TMG, ammonia, and silane is set to 0 Growing with a film thickness of 5 μm.
A laser element having a structure similar to that of the laser element of Example 1 is formed above the n-side cladding layer 14 later. That is, in the basic structure of Table 1, the n-side contact layer 12
Then, a laser device is manufactured in which the p-side cladding layer 19 is a superlattice and the thickness of the p-side contact layer 20 is 150 Å as in the first embodiment. This laser device had a threshold current density of 3.2 kA / cm 2 , a threshold voltage of 4.8 V, a continuous oscillation of 405 nm, and a lifetime of 30 hours or more.

さらに、実施例6の構造のLD素子のp側コンタクト層の膜厚を順次変更した
際、そのp側コンタクト層の膜厚と、LD素子の閾値電圧との関係を図3に示す
。これはp側コンタクト層が、左から順にA(10オングストローム以下)、B
(10オングストローム)、C(30オングストローム)、D(150オングス
トローム、本実施例)、E(500オングストローム)、F(0.2μm)、G
(0.5μm)、H(0.8μm)の場合の閾値電圧を示している。この図に示
すように、p側コンタクト層の膜厚が500オングストロームを超えると閾値電
圧が次第に上昇する傾向にある。p側コンタクト層20の膜厚は500オングス
トローム以下、さらに好ましくは300オングストローム以下であることが望ま
しい。なお10オングストローム以下(およそ1原子層、2原子層近く)になる
と、下部のp側クラッド層19の表面が露出してくるため、p電極のコンタクト
抵抗が悪くなり、閾値電圧は上昇する傾向にある。しかしながら、本発明のLD
素子では超格子層を有しているために、閾値電圧が比較例のものに比べて大幅に
低下している。
Furthermore, when the thickness of the p-side contact layer of the LD element having the structure of Example 6 is sequentially changed, the relationship between the thickness of the p-side contact layer and the threshold voltage of the LD element is shown in FIG. This is because the p-side contact layer has A (10 angstroms or less), B in order from the left.
(10 angstroms), C (30 angstroms), D (150 angstroms, this example), E (500 angstroms), F (0.2 μm), G
The threshold voltages in the case of (0.5 μm) and H (0.8 μm) are shown. As shown in this figure, when the thickness of the p-side contact layer exceeds 500 angstroms, the threshold voltage tends to gradually increase. The thickness of the p-side contact layer 20 is desirably 500 angstroms or less, more preferably 300 angstroms or less. When the thickness is 10 angstroms or less (approximately 1 atomic layer or 2 atomic layers), the surface of the lower p-side cladding layer 19 is exposed, so that the contact resistance of the p-electrode deteriorates and the threshold voltage tends to increase. is there. However, the LD of the present invention
Since the element has a superlattice layer, the threshold voltage is significantly lower than that of the comparative example.

(比較例2)
表1の構成のレーザ素子において、n側クラッド層14をSiを1×1019
/cmドープしたn型Al0.2Ga0.8Nよりなる第1の層を180オング
ストロームの膜厚で成長させ、続いてアンドープのGaNよりなる第2の層を1
20オングストロームの膜厚で成長させ、総膜厚0.6μmの多層膜とする。つ
まり第1の層と第2の層の膜厚を厚くした構造で構成してレーザ素子を作製した
ところ、閾値電流密度6.5kA/cmで連続発振が確認され、閾値電圧が7.
5Vであった。なおこのレーザ素子は数分で切れてしまった。
(Comparative Example 2)
In the laser device having the configuration shown in Table 1, the n-side cladding layer 14 is made of 1 × 10 19 Si.
A first layer of n-type Al 0.2 Ga 0.8 N doped with / cm 3 is grown to a thickness of 180 Å, and then a second layer of undoped GaN is grown to 1
A multilayer film having a total film thickness of 0.6 μm is grown by a film thickness of 20 Å. In other words, when a laser element was fabricated with a structure in which the thicknesses of the first layer and the second layer were increased, continuous oscillation was confirmed at a threshold current density of 6.5 kA / cm 2 and a threshold voltage of 7.
It was 5V. This laser element was cut off in a few minutes.

[実施例7]
実施例6において、p側クラッド層19をMgを1×1020/cmドープし
たAl0.2Ga0.8N、60オングストロームよりなる第1の層と、Mgを
1×1020/cmドープしたp型GaN、40オングストロームよりなる第2
の層とを積層した総膜厚0.5μmの超格子構造とする他は実施例6と同様のレ
ーザ素子を作製する。つまり、実施例6のp側クラッド層19を構成する超格子
層の膜厚を変える他は同様にしてレーザ素子を作製したところ、閾値電圧が実施
例6のレーザ素子に比較して若干上昇する傾向にあったが、20時間以上の寿命
を示した。
[Example 7]
In Example 6, the p-side cladding layer 19 is formed of a first layer made of Al 0.2 Ga 0.8 N, 60 angstroms doped with 1 × 10 20 / cm 3 of Mg, and 1 × 10 20 / cm of Mg. 2nd made of 3 doped p-type GaN, 40 Å
A laser element similar to that of Example 6 is manufactured except that a superlattice structure with a total thickness of 0.5 μm is formed by laminating these layers. That is, when the laser device was fabricated in the same manner except that the film thickness of the superlattice layer constituting the p-side cladding layer 19 of Example 6 was changed, the threshold voltage slightly increased compared to the laser device of Example 6. Although there was a tendency, the lifetime of 20 hours or more was shown.

[実施例8]
実施例7において、さらにn側クラッド層14をSiを1×1019/cm
ープしたn型Al0.2Ga0.8N、60オングストロームよりなる第1の層
と、Siを1×1019/cmドープしたn型GaN、40オングストロームよ
りなる第2の層とを積層した総膜厚0.5μmの超格子構造とする他は実施例7
と同様のレーザ素子を作製する。つまり、実施例6のn側コンタクト層12、p
側クラッド層19に加えてn側クラッド層を超格子としたレーザ素子は、実施例
6とほぼ同等の特性を有していた。
[Example 8]
In Example 7, the n-side clad layer 14 is further formed of a first layer made of n-type Al 0.2 Ga 0.8 N, 60 angstroms doped with Si 1 × 10 19 / cm 3 , and Si 1 × 10 Example 7 except that a superlattice structure having a total film thickness of 0.5 μm is formed by laminating a 19 / cm 3 -doped n-type GaN and a second layer made of 40 Å.
A laser element similar to the above is manufactured. That is, the n-side contact layer 12, p of Example 6
The laser device using the n-side cladding layer as a superlattice in addition to the side cladding layer 19 had substantially the same characteristics as in Example 6.

[実施例9]
実施例1において、第2のバッファ層112を成長させずに、表1に示すよう
に、第1のバッファ層11の上に、直接n側コンタクト層12としてSiを1×
1019/cmドープしたn型GaN層を5μm成長させる。その他は、実施例
1と同様の構造を有するレーザ素子とする。つまり、表1の基本構造において、
n側クラッド層14を20オングストロームのSi(1×1019/cm)ドー
プn型Al0.2Ga0.8Nよりなる第1の層と、20オングストロームのア
ンドープGaNよりなる第2の層とを積層してなる総膜厚0.4μmの超格子構
造とする。さらにp側クラッド層19を20オングストロームのMg(1×10
20/cm)ドープp型Al0.2Ga0.8Nよりなる第1の層と、20オン
グストロームのMg(1×1020/cm)ドープp型GaNよりなる第2の層
とを積層してなる総膜厚0.4μmの超格子構造とする。さらにまたp側コンタ
クト層20を実施例1のように150オングストロームのMg(2×1020
cm)ドープp型GaNとしたところ、閾値電流密度3.3kA/cmで、40
5nmの連続発振が確認され、閾値電圧は5.0V、寿命も30時間以上を示し
た。
[Example 9]
In Example 1, without growing the second buffer layer 112, as shown in Table 1, 1 × Si was directly formed on the first buffer layer 11 as the n-side contact layer 12.
An n-type GaN layer doped with 10 19 / cm 3 is grown to 5 μm. The other elements are laser elements having the same structure as in the first embodiment. In other words, in the basic structure of Table 1,
The n-side cladding layer 14 includes a first layer made of Si (1 × 10 19 / cm 3 ) doped n-type Al 0.2 Ga 0.8 N and a second layer made of 20 Å undoped GaN. And a superlattice structure having a total film thickness of 0.4 μm. Further, the p-side cladding layer 19 is made of 20 angstrom Mg (1 × 10
20 / cm 3 ) doped p-type Al 0.2 Ga 0.8 N first layer and 20 angstrom Mg (1 × 10 20 / cm 3 ) doped p-type GaN A superlattice structure having a total thickness of 0.4 μm is formed. Further, the p-side contact layer 20 is formed with 150 Å Mg (2 × 10 20 /
cm 3 ) When doped p-type GaN, the threshold current density is 3.3 kA / cm 2 and 40
A continuous oscillation of 5 nm was confirmed, the threshold voltage was 5.0 V, and the lifetime was 30 hours or more.

[実施例10]
実施例9において、n側クラッド層14の超格子を構成する第2の層を、Si
を1×1017/cmドープしたGaNとする他は、実施例9と同様のレーザ素
子を作製する。つまりバンドギャップエネルギーの大きい方の層に、Siを多く
ドープする他は、実施例9と同様にして作製したレーザ素子は、実施例9とほぼ
同等の特性を示した。
[Example 10]
In Example 9, the second layer constituting the superlattice of the n-side cladding layer 14 is made of Si.
A laser element similar to that in Example 9 is manufactured except that GaN doped with 1 × 10 17 / cm 3 is used. That is, the laser device manufactured in the same manner as in Example 9 except that the layer having the larger band gap energy was doped with a large amount of Si exhibited substantially the same characteristics as in Example 9.

[実施例11]
実施例9において、n側クラッド層14を構成する第2の層を、Siを1×1
19/cmドープしたn型In0.01Ga0.99Nとする他は同様にして
レーザ素子を作製する。つまりn側クラッド層14の超格子を構成する第2の層
の組成をInGaNとし、第1の層と第2の層との不純物濃度を同じにする他は
、実施例9と同様にして作製したレーザ素子は、実施例9とほぼ同等の特性を示
した。
[Example 11]
In Example 9, the second layer constituting the n-side cladding layer 14 is made of 1 × 1 Si.
A laser device is fabricated in the same manner except that n-type In 0.01 Ga 0.99 N doped with 0 19 / cm 3 is used. In other words, the second layer composing the superlattice of the n-side cladding layer 14 is made of InGaN, and the first layer and the second layer have the same impurity concentration, and are manufactured in the same manner as in Example 9. The laser element exhibited substantially the same characteristics as in Example 9.

[実施例12]
実施例9において、n側クラッド層14を構成する第1の層(Si:1×10
19/cmドープAl0.2Ga0.8N)の膜厚を60オングストロームとし
、第2の層をSiを1×1019/cmドープした40オングストロームのGa
Nとし、総膜厚0.5μmの超格子構造とする。さらにp側クラッド層19を構
成する第1の層(Mg:1×1020/cmドープAl0.2Ga0.8N)の
膜厚を60オングストロームとし、第2の層(Mg:1×1020/cmドープ
:GaN)の膜厚を40オングストロームとし、総膜厚0.5μmの超格子構造
とする。つまりn側クラッド層14を構成する第1の層と第2の層のドープ量を
同じにして、膜厚を変化させ、p側クラッド層19を構成する第1の層と第2の
層との膜厚を変化させる他は、実施例9と同様にしてレーザ素子を作製したとこ
ろ、閾値電流密度3.4kA/cmで、405nmの連続発振が確認され、閾値
電圧は5.2V、寿命も20時間以上を示した。
[Example 12]
In Example 9, the first layer constituting the n-side cladding layer 14 (Si: 1 × 10
19 / cm 3 -doped Al 0.2 Ga 0.8 N) with a thickness of 60 Å, and the second layer with 40 Å of Ga doped with 1 × 10 19 / cm 3 of Si
N and a superlattice structure with a total film thickness of 0.5 μm. Further, the thickness of the first layer (Mg: 1 × 10 20 / cm 3 doped Al 0.2 Ga 0.8 N) constituting the p-side cladding layer 19 is set to 60 Å, and the second layer (Mg: 1 The film thickness of × 10 20 / cm 3 doped: GaN) is 40 Å, and a superlattice structure with a total film thickness of 0.5 μm is formed. That is, the first layer and the second layer constituting the n-side cladding layer 14 have the same doping amount, the film thickness is changed, and the first layer and the second layer constituting the p-side cladding layer 19 are changed. A laser element was fabricated in the same manner as in Example 9 except that the film thickness was changed. As a result, continuous oscillation at 405 nm was confirmed at a threshold current density of 3.4 kA / cm 2 , the threshold voltage was 5.2 V, and the lifetime was Also showed over 20 hours.

[実施例13]
実施例11において、n側クラッド層14を構成する第2の層(GaN)のS
i濃度を1×1017/cmとする他は実施例11と同様の構造を有するレーザ
素子を作製したところ、実施例11とほぼ同等の特性を有するレーザ素子が作製
できた。
[Example 13]
In Example 11, S of the second layer (GaN) constituting the n-side cladding layer 14
A laser element having a structure similar to that of Example 11 was produced except that the i concentration was 1 × 10 17 / cm 3 .

[実施例14]
実施例11において、n側クラッド層14を構成する第2の層(GaN)をア
ンドープとする他は実施例11と同様の構造を有するレーザ素子を作製したとこ
ろ、実施例11とほぼ同等の特性を有するレーザ素子が作製できた。
[Example 14]
In Example 11, a laser device having the same structure as that of Example 11 was produced except that the second layer (GaN) constituting the n-side cladding layer 14 was undoped. A laser device having

[実施例15]
実施例9において、n側クラッド層14をSiを1×1019/cmドープし
たn型Al0.2Ga0.8N単一で0.4μm成長させる他は同様にしてレー
ザ素子を作製する。つまり、表1の基本構造において、p側クラッド層19のみ
を実施例1のようにMgを1×1020/cmドープしたp型Al0.2Ga
.8Nよりなる第1の層、20オングストロームと、Mgを1×1019/cm
ドープしたp型GaNよりなる第2の層20オングストロームとからなる総膜厚
0.4μmの超格子構造とし、さらに、p側コンタクト層20を実施例1のよう
に150オングストロームのMg(2×1020/cm)ドープp型GaNとし
たところ、同じく閾値電流密度3.4kA/cmで、405nmの連続発振が確
認され、閾値電圧は5.1V、寿命は20時間以上を示した。
[Example 15]
In Example 9, a laser element was fabricated in the same manner except that the n-side cladding layer 14 was grown by a single n-type Al 0.2 Ga 0.8 N doped with 1 × 10 19 / cm 3 of Si by 0.4 μm. To do. That is, in the basic structure of Table 1, only the p-side cladding layer 19 is doped with 1 × 10 20 / cm 3 Mg as in Example 1 and is p-type Al 0.2 Ga 0.
. First layer of 8 N, 20 angstroms, Mg 1 × 10 19 / cm 3
A superlattice structure with a total film thickness of 0.4 μm composed of a second layer 20 Å of doped p-type GaN is formed, and the p-side contact layer 20 is made of 150 Å of Mg (2 × 10 5 as in the first embodiment). When 20 / cm 3 ) doped p-type GaN was used, continuous oscillation at 405 nm was confirmed at a threshold current density of 3.4 kA / cm 2 , the threshold voltage was 5.1 V, and the lifetime was 20 hours or longer.

[実施例16]
実施例15において、p側クラッド層19を構成する超格子層の膜厚を第1の
層(Al0.2Ga0.8N)を60オングストロームとし、第2の層(GaN
)を40オングストロームとして積層し、総膜厚0.5μmとする他は実施例1
4と同様のレーザ素子を得たところ、閾値電圧は若干上昇する傾向にあったが、
寿命は20時間以上あった。
[Example 16]
In Example 15, the thickness of the superlattice layer constituting the p-side cladding layer 19 is 60 Å for the first layer (Al 0.2 Ga 0.8 N), and the second layer (GaN
1) except that the total film thickness is 0.5 μm.
As a result, the threshold voltage tended to increase slightly.
The lifetime was 20 hours or more.

[実施例17]
実施例9において、p側クラッド層19をMgを1×1020/cmドープし
たp型Al0.2Ga0.8N単一で0.4μm成長させる他は同様にしてレー
ザ素子を作製する。つまり、表1の基本構造において、n側クラッド層14のみ
を実施例1のようにSiを1×1019/cmドープしたn型Al0.2Ga
.8Nよりなる第1の層、20オングストロームと、アンドープのGaNよりな
る第2の層20オングストロームとからなる総膜厚0.4μmの超格子構造とし
、さらに、p側コンタクト層20を実施例1のように150オングストロームの
Mg(2×1020/cm)ドープp型GaNとしたところ、同じく閾値電流密
度3.5kA/cmで、405nmの連続発振が確認され、閾値電圧は5.4V
、寿命は10時間以上を示した。
[Example 17]
In Example 9, a laser device was fabricated in the same manner except that the p-side cladding layer 19 was grown by a single p-type Al 0.2 Ga 0.8 N doped with 1 × 10 20 / cm 3 of Mg and having a thickness of 0.4 μm. To do. That is, in the basic structure of Table 1, only the n-side cladding layer 14 is doped with Si at 1 × 10 19 / cm 3 as in Example 1 and is n-type Al 0.2 Ga 0.
. A superlattice structure having a total film thickness of 0.4 μm composed of a first layer made of 8 N, 20 angstroms, and a second layer 20 angstroms made of undoped GaN, and the p-side contact layer 20 in Example 1 When Mg (2 × 10 20 / cm 3 ) -doped p-type GaN with 150 Å is used, continuous oscillation at 405 nm is confirmed at a threshold current density of 3.5 kA / cm 2 , and the threshold voltage is 5.4 V.
The lifetime was 10 hours or more.

[実施例18]
実施例17において、n側クラッド層14を構成する超格子層の膜厚を第1の
層(Al0.2Ga0.8N)を70オングストロームとし、第2の層をSiを
1×1019/cmドープしたIn0.01Ga0.99N、70オングストロ
ームとして積層し、総膜厚0.49μmとする他は実施例17と同様のレーザ素
子を得たところ、実施例16に比べて閾値電圧が若干上昇する傾向にあったが、
同じく10時間以上の寿命を有するレーザ素子が得られた。
[Example 18]
In Example 17, the thickness of the superlattice layer constituting the n-side cladding layer 14 is 70 angstroms for the first layer (Al 0.2 Ga 0.8 N), and Si is 1 × 10 6 for the second layer. A laser element similar to that in Example 17 was obtained except that 19 / cm 3 -doped In 0.01 Ga 0.99 N and 70 angstroms were stacked and the total film thickness was 0.49 μm. The threshold voltage tended to increase slightly,
Similarly, a laser element having a lifetime of 10 hours or longer was obtained.

[実施例19]
実施例17において、n側クラッド層14を構成する超格子層の膜厚を第1の
層(Al0.2Ga0.8N)を60オングストロームとし、第2の層(アンド
ープGaN)を40オングストロームとして積層し、総膜厚0.5μmとする他
は実施例16と同様のレーザ素子を得たところ、実施例17に比べて閾値電圧が
若干上昇する傾向にあったが、同じく10時間以上の寿命を有するレーザ素子が
得られた。
[Example 19]
In Example 17, the thickness of the superlattice layer constituting the n-side cladding layer 14 is 60 Å for the first layer (Al 0.2 Ga 0.8 N) and 40 Å for the second layer (undoped GaN). A laser element similar to that of Example 16 was obtained except that the film was stacked in angstroms and the total film thickness was 0.5 μm. The threshold voltage tended to slightly increase compared to Example 17, but it was also 10 hours or more. As a result, a laser device having a lifetime of 5 nm was obtained.

[実施例20]
実施例9において、さらにn側光ガイド層15をアンドープのGaNよりなる
第1の層、20オングストロームと、アンドープのIn0.1Ga0.9Nより
なる第2の層、20とを積層してなる総膜厚800オングストロームの超格子層
とする。それに加えて、p側光ガイド層18もアンドープのGaNよりなる第1
の層、20オングストロームと、アンドープのIn0.1Ga0.9Nよりなる
第2の層、20オングストロームとを積層してなる総膜厚800オングストロー
ムの超格子構造とする。つまり、表1の基本構造において、n側クラッド層14
、n側光ガイド層15、p側光ガイド層18、及びp側クラッド層19とを超格
子構造とし、さらにまたp側コンタクト層20を実施例1のように150オング
ストロームのMg(2×1020/cm)ドープp型GaNとしたところ、閾値
電流密度2.9kA/cmで、405nmの連続発振が確認され、閾値電圧は4
.4V、寿命も60時間以上を示した。
[Example 20]
In Example 9, the n-side light guide layer 15 is further laminated with a first layer made of undoped GaN, 20 Å, and a second layer made of undoped In 0.1 Ga 0.9 N, 20. The resulting superlattice layer has a total film thickness of 800 angstroms. In addition, the p-side light guide layer 18 is also made of a first non-doped GaN layer.
And a superlattice structure with a total thickness of 800 Å, which is a stack of 20 Å, a second layer made of undoped In 0.1 Ga 0.9 N, and 20 Å. That is, in the basic structure of Table 1, the n-side cladding layer 14
, The n-side light guide layer 15, the p-side light guide layer 18, and the p-side cladding layer 19 have a superlattice structure. 20 / cm 3 ) doped p-type GaN, continuous oscillation at 405 nm was confirmed at a threshold current density of 2.9 kA / cm 2 , and the threshold voltage was 4
. 4V and the lifetime also showed 60 hours or more.

[実施例21]
本実施例は図1のLED素子を元に説明する。実施例1と同様にしてサファイ
アよりなる基板1の上にGaNよりなるバッファ層2を200オングストローム
の膜厚で成長させ、次いでSiを1×1019/cmドープしたn型GaNより
なるコンタクト層を5μmの膜厚で成長させ、次にIn0.4Ga0.6Nより
なる膜厚30オングストロームの単一量子井戸構造よりなる活性層4を成長させ
る。
[Example 21]
This embodiment will be described based on the LED element of FIG. In the same manner as in Example 1, a buffer layer 2 made of GaN is grown on a substrate 1 made of sapphire to a thickness of 200 Å, and then a contact layer made of n-type GaN doped with Si at 1 × 10 19 / cm 3. Then, an active layer 4 having a single quantum well structure having a thickness of 30 Å made of In 0.4 Ga 0.6 N is grown.

(p側超格子層)
次に、実施例1と同様にして、Mgを1×1020/cmドープしたp型Al
0.2Ga0.8Nよりなる第1の層を20オングストロームの膜厚で成長させ
、続いてMgを1×1019/cmドープしたp型GaNよりなる第2の層を2
0オングストロームの膜厚で成長させ、総膜厚0.4μmの超格子よりなるp側
クラッド層5を成長させる。このp側クラッド層4の膜厚も特に限定しないが、
100オングストローム以上、2μm以下、さらに好ましくは500オングスト
ローム以上、1μm以下で成長させることが望ましい。
(P-side superlattice layer)
Next, in the same manner as Example 1, p-type Al doped with 1 × 10 20 / cm 3 of Mg
A first layer made of 0.2 Ga 0.8 N is grown to a thickness of 20 angstroms, and then a second layer made of p-type GaN doped with 1 × 10 19 / cm 3 of Mg is added.
A p-side cladding layer 5 made of a superlattice with a total film thickness of 0.4 μm is grown by growing it to a thickness of 0 angstrom. The thickness of the p-side cladding layer 4 is not particularly limited,
It is desirable to grow at a thickness of 100 Å or more and 2 μm or less, more preferably 500 Å or more and 1 μm or less.

次にこのp側クラッド層5の上にMgを1×1020/cmドープしたp型G
aN層を0.5μmの膜厚で成長させる。成長後、ウェーハを反応容器から取り
出し実施例1と同様にして、アニーリングを行った後、p側コンタクト層6側か
らエッチングを行いn電極9を形成すべきn側コンタクト層3の表面を露出させ
る。最上層のp側コンタクト層6のほぼ全面に膜厚200オングストロームのN
i−Auよりなる透光性のp電極7を形成し、その全面電極7の上にAuよりな
るpパッド電極8を形成する。露出したn側コンタクト層の表面にもTi−Al
よりなるn電極9を形成する。
Next, p-type G doped with 1 × 10 20 / cm 3 of Mg on the p-side cladding layer 5.
The aN layer is grown to a thickness of 0.5 μm. After the growth, the wafer is taken out of the reaction vessel, annealed in the same manner as in Example 1, and then etched from the p-side contact layer 6 side to expose the surface of the n-side contact layer 3 where the n-electrode 9 is to be formed. . N of 200 angstroms thick on almost the entire surface of the uppermost p-side contact layer 6
A translucent p-electrode 7 made of i-Au is formed, and a p-pad electrode 8 made of Au is formed on the entire surface electrode 7. Ti-Al is also applied to the surface of the exposed n-side contact layer.
An n electrode 9 is formed.

以上のようにして電極を形成したウェーハを350μm角のチップに分離して
LED素子としたところ、If20mAにおいて520nmの緑色発光を示し、
Vfは3.2Vであった。これに対し、p側クラッド層5を単一のMgドープA
0.2Ga0.8Nで構成したLED素子のVfは3.4Vであった。さらに
静電耐圧は本実施例の方が2倍以上の静電耐圧を有していた。
When the wafer on which the electrodes were formed as described above was separated into 350 μm square chips to form LED elements, green light emission of 520 nm was exhibited at If20 mA,
Vf was 3.2V. In contrast, the p-side cladding layer 5 is made of a single Mg-doped A
The Vf of the LED element composed of l 0.2 Ga 0.8 N was 3.4V. Furthermore, the electrostatic withstand voltage of the present example was twice or more.

[実施例22]
実施例21において、p側クラッド層5を構成する超格子層を、第1の層の膜
厚を50オングストロームとし、第2の層をMgを1×1020/cmドープし
たGaN、50オングストロームとして、それぞれ25層積層し、総膜厚0.2
5μmの超格子とする他は同様にしてLED素子を作成したところ、実施例21
とほぼ同等の特性を有するLED素子が得られた。
[Example 22]
In Example 21, the superlattice layer constituting the p-side cladding layer 5 has a first layer thickness of 50 angstroms, and a second layer of GaN doped with 1 × 10 20 / cm 3 of Mg, 50 angstroms. Each of the 25 layers was laminated to a total film thickness of 0.2.
An LED element was prepared in the same manner except that the superlattice was 5 μm. Example 21
As a result, an LED element having substantially the same characteristics was obtained.

[実施例23]
実施例21において、p側クラッド層5を構成する超格子層の厚さを、第1の
層100オングストローム、第2の層を70オングストロームの膜厚として、総
膜厚0.25μmの超格子とする他は同様にしてLED素子を作成したところ、
Vfは3.4Vであったが、静電耐圧は従来のものよりも20%以上優れていた
[Example 23]
In Example 21, the superlattice layer constituting the p-side cladding layer 5 has a thickness of a first layer of 100 Å and a second layer of 70 Å, and a superlattice with a total thickness of 0.25 μm. Other than that, when LED elements were created in the same way,
Vf was 3.4 V, but the electrostatic withstand voltage was 20% or more better than the conventional one.

[実施例24]
実施例21において、n側コンタクト層3を成長させる際、Siを2×10
/cmドープしたn型Al0.2Ga0.8Nよりなる第1の層を60オング
ストローム、アンドープのGaNよりなる第2の層を40オングストロームの膜
厚で成長させ、それぞれ第1の層を500層、第2の層を500層交互に積層し
、総膜厚5μmの超格子とする。その他は実施例12と同様にしてLED素子を
作製したところ、同じくIf20mAにおいて、Vfは3.1Vに低下し、静電
耐圧は従来に比較比較して2.5倍以上に向上した。
[Example 24]
In Example 21, when the n-side contact layer 3 is grown, Si is 2 × 10 1.
A first layer made of 9 / cm 3 doped n-type Al 0.2 Ga 0.8 N is grown to a thickness of 60 Å, and a second layer made of undoped GaN is grown to a thickness of 40 Å. The superlattice having a total thickness of 5 μm is formed by alternately stacking 500 layers and 500 second layers. Other than that, an LED element was fabricated in the same manner as in Example 12. At the same If of 20 mA, Vf was reduced to 3.1 V, and the electrostatic withstand voltage was improved by 2.5 times or more compared to the conventional case.

[実施例25]
実施例23において、p側クラッド層5を構成する超格子の第1の層(Al
.2Ga0.8N)の膜厚を60オングストロームとし、第2の層の膜厚を40
オングストロームとして、それぞれ25層交互に積層して、総膜厚0.3μmと
する他は同様の構造を有するLED素子を作製したところ、Vfは3.2Vで、
静電耐圧は従来の2倍以上であった。
[Example 25]
In Example 23, the first layer of the superlattice (Al 0 constituting the p-side cladding layer 5)
. 2 Ga 0.8 N) is set to 60 Å, and the second layer is set to 40 Å.
As an angstrom, an LED element having a similar structure except that 25 layers were alternately laminated to have a total film thickness of 0.3 μm was obtained. Vf was 3.2 V,
The electrostatic withstand voltage was more than twice that of the prior art.

[実施例26]
本実施例は図4に示すレーザ素子を基に説明する。図4も、図2と同様にレー
ザ光の共振方向に垂直な方向で素子を切断した際の断面図であるが、図2と異な
るところは、基板10にGaNよりなる基板101を用いているところと、第2
のバッファ層112を成長させずに、n型不純物をドープした第3のバッファ層
113を成長させているところにある。この図4に示すレーザ素子は以下の方法
によって得られる。
[Example 26]
This embodiment will be described based on the laser element shown in FIG. FIG. 4 is also a cross-sectional view when the element is cut in a direction perpendicular to the resonance direction of the laser beam as in FIG. 2, except that a substrate 101 made of GaN is used as the substrate 10. But second
The third buffer layer 113 doped with n-type impurities is grown without growing the first buffer layer 112. The laser element shown in FIG. 4 is obtained by the following method.

まずサファイア基板上にMOVPE法、若しくはHVPE法を用いて、Siを
5×1018/cmドープしたGaN層を厚さ300μmで成長させた後、サフ
ァイア基板を除去して厚さ300μmのSiドープGaN基板101を作製する
。GaN基板101は、このように窒化物半導体と異なる基板の上に、例えば1
00μm以上の膜厚で成長させた後、その異種基板を除去することによって得ら
れる。GaN基板101はアンドープでも良いし、またn型不純物をドープして
作製しても良い。n型不純物をドープする場合には通常1×1017/cm〜1
×1019/cmの範囲で不純物をドープすると結晶性の良いGaN基板が得ら
れる。
First, a GaN layer doped with Si of 5 × 10 18 / cm 3 is grown to a thickness of 300 μm on the sapphire substrate by using MOVPE method or HVPE method, and then the sapphire substrate is removed to make Si doping with a thickness of 300 μm. A GaN substrate 101 is produced. The GaN substrate 101 is thus formed on a substrate different from the nitride semiconductor, for example, 1
After growing with a film thickness of 00 μm or more, the heterogeneous substrate is removed. The GaN substrate 101 may be undoped or may be produced by doping an n-type impurity. In the case of doping with n-type impurities, usually 1 × 10 17 / cm 3 to 1
When impurities are doped in the range of × 10 19 / cm 3, a GaN substrate with good crystallinity can be obtained.

GaN基板101作製後、温度を1050℃にして、Siを3×1018/cm
ドープしたn型GaNよりなる第3のバッファ層113を3μmの膜厚で成長
させる。なお第3のバッファ層113は図1、図2においてn側コンタクト層1
4に相当する層であるが、電極を形成する層ではないので、ここではコンタクト
層とは言わず、第3のバッファ層113という。なおGaN基板101と第3の
バッファ層113との間に、実施例1と同様にして低温で成長させる第1のバッ
ファ層を成長させても良いが、第1のバッファ層を成長させる場合には、300
オングストローム以下にすることが望ましい。
After producing the GaN substrate 101, the temperature is set to 1050 ° C., and Si is 3 × 10 18 / cm.
A third buffer layer 113 made of 3- doped n-type GaN is grown to a thickness of 3 μm. The third buffer layer 113 is the n-side contact layer 1 in FIGS.
Although it is a layer corresponding to 4, it is not a layer for forming an electrode, and is not referred to as a contact layer here, but is referred to as a third buffer layer 113. Note that the first buffer layer grown at a low temperature may be grown between the GaN substrate 101 and the third buffer layer 113 in the same manner as in the first embodiment. However, when the first buffer layer is grown. Is 300
It is desirable to make it angstrom or less.

次に第3のバッファ層113の上に、実施例1と同様にSiを5×1018
cmドープしたIn0.1Ga0.9Nよりなるクラック防止層13を500オ
ングストロームの膜厚で成長させる。
次に、Siを5×1018/cmドープしたn型Al0.2Ga0.8Nより
なる第1の層、20オングストロームと、Siを5×1018/cmドープした
GaNよりなる第2の層20オングストロームとを100回交互に積層した、総
膜厚0.4μmの超格子層よりなるn側クラッド層14を成長させる。
次に実施例1と同様に、Siを5×1018/cmドープしたn型GaNより
なるn側光ガイド層15を0.1μmの膜厚で成長させる。
Next, Si is formed on the third buffer layer 113 in the same manner as in Example 1 at 5 × 10 18 /.
A crack preventing layer 13 made of cm 3 -doped In 0.1 Ga 0.9 N is grown to a thickness of 500 Å.
Next, a first layer made of n-type Al 0.2 Ga 0.8 N doped with Si 5 × 10 18 / cm 3 , 20 Å, and GaN doped with Si 5 × 10 18 / cm 3 An n-side cladding layer 14 made of a superlattice layer having a total film thickness of 0.4 μm is grown by alternately laminating the second layer 20 angstroms 100 times.
Next, as in Example 1, an n-side light guide layer 15 made of n-type GaN doped with Si at 5 × 10 18 / cm 3 is grown to a thickness of 0.1 μm.

次に、アンドープIn0.2Ga0.8Nよりなる井戸層、25オングストロ
ームと、アンドープGaNよりなる障壁層50オングストロームとを成長させ、
交互に2回繰り返し、最後に井戸層を積層した総膜厚175オングストロームの
多重量子井戸構造(MQW)の活性層16を成長させる。
Next, a well layer made of undoped In 0.2 Ga 0.8 N, 25 angstroms, and a barrier layer made of undoped GaN 50 angstroms were grown,
The active layer 16 having a multiple quantum well structure (MQW) having a total film thickness of 175 angstroms, in which the well layers are stacked, is finally grown twice.

次に、実施例1と同様に、Mgを1×1020/cmドープしたp型Al0.
Ga0.7Nよりなるp側キャップ層17を300オングストロームの膜厚で
成長させ、Mgを1×1020/cmドープしたp型GaNよりなるp側光ガイ
ド層18を0.1μmの膜厚で成長させる。
Next, as in Example 1, p-type Al doped with Mg at 1 × 10 20 / cm 3 .
A p-side cap layer 17 made of 3 Ga 0.7 N is grown to a thickness of 300 angstroms, and a p-side light guide layer 18 made of p-type GaN doped with 1 × 10 20 / cm 3 of Mg is formed to a thickness of 0.1 μm. Grow with film thickness.

次に実施例1と同様にして、Mgを1×1020/cmドープしたp型Al
.2Ga0.8Nよりなる第1の層、20オングストロームと、Mgを1×10
20/cmドープしたp型GaNよりなる第2の層、20オングストロームより
なる、総膜厚0.4μmの超格子層よりなるp側クラッド層19を形成し、最後
に、p側クラッド層19の上に、Mgを2×1020/cmドープしたp型Ga
Nよりなるp側コンタクト層20を150オングストロームの膜厚で成長させる
Next, in the same manner as Example 1, p-type Al 0 doped with 1 × 10 20 / cm 3 of Mg
. A first layer of 2 Ga 0.8 N, 20 Å, and 1 × 10 Mg
A second layer made of p-type GaN doped with 20 / cm 3 , a p-side cladding layer 19 made of a superlattice layer with a total thickness of 0.4 μm made of 20 Å, and finally a p-side cladding layer 19 P-type Ga doped with 2 × 10 20 / cm 3 of Mg
A p-side contact layer 20 made of N is grown to a thickness of 150 Å.

反応終了後、700℃でアニーリングした後、実施例1と同様に、RIE装置
により最上層のp側コンタクト層20と、p側クラッド層19とをエッチングし
て、4μmのストライプ幅を有するリッジ形状とする。
After completion of the reaction, annealing was performed at 700 ° C., and then the uppermost p-side contact layer 20 and the p-side cladding layer 19 were etched by an RIE apparatus in the same manner as in Example 1 to form a ridge shape having a stripe width of 4 μm. And

次に、実施例1と同じくp側コンタクト層20のストライプリッジ最表面のほ
ぼ全面にNiとAuよりなるp電極21を形成し、GaN基板101の裏面のほ
ぼ全面に、TiとAlよりなるn電極23を形成する。
Next, as in Example 1, a p-electrode 21 made of Ni and Au is formed on almost the entire surface of the stripe ridge of the p-side contact layer 20, and n made of Ti and Al is formed on almost the entire back surface of the GaN substrate 101. The electrode 23 is formed.

次に、図4に示すようにp電極21の面積を除く、p側クラッド層19のSi
よりなる絶縁膜25を形成し、この絶縁膜25を介して、p電極21と電気
的に接続したpパッド電極22を形成する。
Next, the Si of the p-side cladding layer 19 excluding the area of the p-electrode 21 as shown in FIG.
An insulating film 25 made of O 2 is formed, and a p-pad electrode 22 electrically connected to the p-electrode 21 is formed through the insulating film 25.

電極形成後、p電極21に垂直な方向でGaN基板101をバー状に劈開し、
劈開面に共振器を作製する。なおGaN基板の劈開面はM面とする。劈開面にS
iOとTiOよりなる誘電体多層膜を形成し、最後にp電極に平行な方向で
、バーを切断して図4に示すレーザチップとした。次にチップをフェースアップ
(基板とヒートシンクとが対向した状態)でヒートシンクに設置し、pパッド電
極22をワイヤーボンディングして、室温でレーザ発振を試みたところ、室温に
おいて、閾値電流密度2.5kA/cm、閾値電圧4.0Vで、発振波長405
nmの連続発振が確認され、500時間以上の寿命を示した。これは基板にGa
Nを使用したことにより、結晶欠陥の広がりが少なくなったことによる。
After the electrode formation, the GaN substrate 101 is cleaved into a bar shape in a direction perpendicular to the p-electrode 21,
A resonator is fabricated on the cleavage plane. The cleavage plane of the GaN substrate is the M plane. S on cleavage plane
A dielectric multilayer film made of iO 2 and TiO 2 was formed, and finally the bar was cut in the direction parallel to the p-electrode to obtain the laser chip shown in FIG. Next, the chip was placed face up (the substrate and the heat sink face each other) on the heat sink, the p pad electrode 22 was wire-bonded, and laser oscillation was attempted at room temperature. At room temperature, the threshold current density was 2.5 kA. / Cm 2 , threshold voltage 4.0 V, oscillation wavelength 405
Continuous oscillation of nm was confirmed, and the lifetime was 500 hours or more. This is Ga
This is because the use of N reduces the spread of crystal defects.

本発明に係る実施形態1の窒化物半導体素子(LED素子)の構成を示す模式断面図である。It is a schematic cross section which shows the structure of the nitride semiconductor element (LED element) of Embodiment 1 which concerns on this invention. 本発明に係る実施形態2の窒化物半導体素子(LD素子)の構成を示す模式断面図である。It is a schematic cross section which shows the structure of the nitride semiconductor element (LD element) of Embodiment 2 which concerns on this invention. 本発明に係る実施例1のLD素子におけるp側コンタクト層の膜厚と、閾値電圧との関係を示すグラフである。It is a graph which shows the relationship between the film thickness of the p side contact layer in the LD element of Example 1 which concerns on this invention, and a threshold voltage. 本発明に係る実施例26のLD素子の模式断面図である。It is a schematic cross section of the LD element of Example 26 according to the present invention.

符号の説明Explanation of symbols

1、10・・・・基板、
2、11・・・・バッファ層、
3、12・・・・n側コンタクト層、
13・・・・クラック防止層、
14・・・・n側クラッド層(超格子層)、
15・・・・n側光ガイド層、
4、16・・・・活性層、
17・・・・キャップ層、
18・・・・p側光ガイド層、
5、19・・・・p側クラッド層(超格子層)、
6、20・・・・p側コンタクト層、
7、21・・・・p電極、
8、22・・・・pパッド電極、
9、23・・・・n電極、
24・・・・nパッド電極、
25・・・・絶縁膜、
101・・・・GaN基板、
112・・・・第2のバッファ層、
113・・・・第3のバッファ層。
1, 10 ... the substrate,
2, 11... Buffer layer,
3, 12... N-side contact layer,
13... Crack prevention layer,
14... N-side cladding layer (superlattice layer),
15... N-side light guide layer,
4, 16 .... active layer,
17... Cap layer,
18... P-side light guide layer,
5, 19... P-side cladding layer (superlattice layer),
6, 20... P-side contact layer,
7, 21... P electrode,
8, 22... P pad electrode,
9, 23... N electrode,
24... N pad electrode,
25 .. Insulating film,
101... GaN substrate,
112... Second buffer layer,
113... Third buffer layer.

Claims (22)

p側コンタクト層を含む1又は多層のp型窒化物半導体層と
、該p型窒化物半導体層を介してキャリアが注入されて所定の動作をする窒化物
半導体からなる活性層とを備えた窒化物半導体素子において、
前記p側コンタクト層は超格子層であることを特徴とする窒化物半導体素子。
Nitriding comprising one or multiple layers of a p-type nitride semiconductor layer including a p-side contact layer, and an active layer made of a nitride semiconductor in which carriers are injected through the p-type nitride semiconductor layer to perform a predetermined operation In semiconductor devices,
The nitride semiconductor device, wherein the p-side contact layer is a superlattice layer.
n側コンタクト層を含む1又は多層のn型窒化物半導体層と
1又は多層のp型窒化物半導体層との間に活性層を有する窒化物半導体素子にお
いて、
前記n側コンタクト層は、超格子層であることを特徴とする窒化物半導体素子
In a nitride semiconductor device having an active layer between one or multiple n-type nitride semiconductor layers including an n-side contact layer and one or multiple p-type nitride semiconductor layers,
The nitride semiconductor device, wherein the n-side contact layer is a superlattice layer.
1又は多層のp型窒化物半導体層と、該p型窒化物半導体層
を介してキャリアが注入されて所定の動作をする窒化物半導体からなる活性層と
を備えた窒化物半導体素子において、
前記p型窒化物半導体層の少なくとも一つは超格子層であることを特徴とする
窒化物半導体素子。
In a nitride semiconductor device comprising one or multiple layers of a p-type nitride semiconductor layer and an active layer made of a nitride semiconductor in which carriers are injected through the p-type nitride semiconductor layer and perform a predetermined operation,
A nitride semiconductor device, wherein at least one of the p-type nitride semiconductor layers is a superlattice layer.
1又は多層のn型窒化物半導体層と1又は多層のp型窒化物
半導体層との間に活性層を有する窒化物半導体素子において、
前記p型窒化物半導体層及び前記n型窒化物半導体層のうちの少なくとも一つ
は、超格子層であることを特徴とする窒化物半導体素子。
In a nitride semiconductor device having an active layer between one or multiple n-type nitride semiconductor layers and one or multiple p-type nitride semiconductor layers,
A nitride semiconductor device, wherein at least one of the p-type nitride semiconductor layer and the n-type nitride semiconductor layer is a superlattice layer.
前記超格子層は、100オングストローム以下の膜厚を有す
る窒化物半導体からなる第1の層と、該第1の層と組成が異なりかつ100オン
グストローム以下の膜厚を有する窒化物半導体からなる第2の層とが積層された
請求項1〜4のうちのいずれか1つに記載の窒化物半導体素子。
The superlattice layer includes a first layer made of a nitride semiconductor having a thickness of 100 angstroms or less, and a second layer made of a nitride semiconductor having a composition different from that of the first layer and having a thickness of 100 angstroms or less. The nitride semiconductor device according to claim 1, wherein the layers are stacked.
前記第1の層、及び第2の層の内の少なくとも一方が、Al
を含む窒化物半導体からなる請求項5に記載の窒化物半導体素子。
At least one of the first layer and the second layer is made of Al.
The nitride semiconductor device according to claim 5, comprising a nitride semiconductor containing
前記Alを含む窒化物半導体が、式AlGa1−YN(た
だし、0<Y≦1)であらわされる窒化物半導体である請求項6に記載の窒化物
半導体素子。
The nitride semiconductor device according to claim 6, wherein the nitride semiconductor containing Al is a nitride semiconductor represented by a formula Al Y Ga 1-Y N (where 0 <Y ≦ 1).
前記超格子層において、前記第1の層が式InGa1−X
N(0≦X≦1)で表される窒化物半導体からなり、かつ前記第2の層が式Al
Ga1−YN(0≦Y≦1、X=Y≠0)で表される窒化物半導体からなる請
求項7に記載の窒化物半導体素子。
In the superlattice layer, the first layer has the formula In X Ga 1-X
N (0 ≦ X ≦ 1) is formed of a nitride semiconductor, and the second layer has the formula Al
The nitride semiconductor device according to claim 7, comprising a nitride semiconductor represented by Y Ga 1-Y N (0 ≦ Y ≦ 1, X = Y ≠ 0).
前記超格子層において、前記第1の層が式InGa1−X
N(0≦X<1)で表される窒化物半導体からなり、かつ前記第2の層が式Al
Ga1−YN(0<Y<1)で表される窒化物半導体からなる請求項8に記載
の窒化物半導体素子。
In the superlattice layer, the first layer has the formula In X Ga 1-X
N (0 ≦ X <1) is formed of a nitride semiconductor, and the second layer has the formula Al
The nitride semiconductor device according to claim 8, comprising a nitride semiconductor represented by Y Ga 1-Y N (0 <Y <1).
前記第1の層及び前記第2の層がそれぞれ、70オングス
トローム以下の膜厚を有する窒化物半導体からなる請求項5乃至9のうちのいず
れか1項に記載の窒化物半導体素子。
10. The nitride semiconductor device according to claim 5, wherein each of the first layer and the second layer is made of a nitride semiconductor having a thickness of 70 angstroms or less.
前記第1の層、及び第2の層の膜厚は、それぞれ10オン
グストローム〜70オングストロームの範囲内にある請求項5乃至9のうちのい
ずれか1項に記載の窒化物半導体素子。
10. The nitride semiconductor device according to claim 5, wherein film thicknesses of the first layer and the second layer are in a range of 10 angstroms to 70 angstroms, respectively.
前記窒化物半導体素子がさらに、前記p型窒化物半導体層
として、p電極を形成するためのp側コンタクト層を備え、該p側コンタクト層
の膜厚が500オングストローム以下である請求項1乃至11のうちのいずれか
1項に記載の窒化物半導体素子。
12. The nitride semiconductor device further includes a p-side contact layer for forming a p-electrode as the p-type nitride semiconductor layer, and the thickness of the p-side contact layer is 500 angstroms or less. The nitride semiconductor device according to any one of the above.
前記該p側コンタクト層の膜厚がさらに、300オングス
トローム以下、10オングストローム以上である請求項12に記載の窒化物半導
体素子。
13. The nitride semiconductor device according to claim 12, wherein the thickness of the p-side contact layer is 300 angstroms or less, 10 angstroms or more.
前記窒化物半導体素子がさらに、前記p型窒化物半導体層
として、p電極を形成するためのp側コンタクト層とを含んでなり、
前記超格子層が、前記活性層と前記p側コンタクト層との間に形成された請求
項3乃至13の内のいずれか1項に記載の窒化物半導体素子。
The nitride semiconductor device further includes a p-side contact layer for forming a p-electrode as the p-type nitride semiconductor layer,
The nitride semiconductor device according to any one of claims 3 to 13, wherein the superlattice layer is formed between the active layer and the p-side contact layer.
前記窒化物半導体素子がさらに、基板上に第1のバッファ
層を介して形成された、膜厚0.1μm以上の窒化物半導体からなる第2のバッ
ファ層と、該第2のバッファ層上に形成された、n型不純物がドープされた窒化
物半導体からなるn側コンタクト層を有し、該n側コンタクト層にn電極が形成
されてなる請求項3乃至14のうちのいずれか1項に記載の窒化物半導体素子。
The nitride semiconductor element is further formed on the substrate via the first buffer layer, the second buffer layer made of a nitride semiconductor having a thickness of 0.1 μm or more, and the second buffer layer on the second buffer layer The n-side contact layer made of a nitride semiconductor doped with an n-type impurity is formed, and an n-electrode is formed on the n-side contact layer. The nitride semiconductor device described.
前記第2のバッファ層の不純物濃度が、前記n側コンタク
ト層に比較して低濃度である請求項15に記載の窒化物半導体素子。
The nitride semiconductor device according to claim 15, wherein an impurity concentration of the second buffer layer is lower than that of the n-side contact layer.
前記第1のバッフア層、及び前記第2のバッファ層の内の
少なくとも一方は、膜厚100オングストローム以下の互いに組成が異なる窒化
物半導体層が積層された超格子層よりなることを特徴とする請求項15または1
6に記載の窒化物半導体素子。
At least one of the first buffer layer and the second buffer layer is formed of a superlattice layer in which nitride semiconductor layers having different compositions and having a thickness of 100 angstroms or less are stacked. Item 15 or 1
6. The nitride semiconductor device according to 6.
前記窒化物半導体素子がさらに、前記n型窒化物半導体層
として、n電極を形成するためのn側コンタクト層を含み、
前記超格子層が、前記活性層と前記n側コンタクト層との間に形成された請求
項3乃至14の内のいずれか1項に記載の窒化物半導体素子。
The nitride semiconductor device further includes an n-side contact layer for forming an n-electrode as the n-type nitride semiconductor layer,
The nitride semiconductor device according to any one of claims 3 to 14, wherein the superlattice layer is formed between the active layer and the n-side contact layer.
前記第1の層及び前記第2の層の内の少なくとも一方に、
該層の導電型をn型又はp型に設定する不純物がドープされた請求項5乃至18
の内のいずれか1項に記載の窒化物半導体素子。
At least one of the first layer and the second layer,
19. An impurity that sets the conductivity type of the layer to n-type or p-type is doped.
The nitride semiconductor device according to any one of the above.
前記第1の層及び前記第2の層にドープされた、該層の導
電型をn型又はp型に設定する不純物の濃度が互いに異なる請求項5乃至18の
内のいずれか1項に記載の窒化物半導体素子。
The concentration of impurities doped in the first layer and the second layer to set the conductivity type of the layer to n-type or p-type is different from each other. Nitride semiconductor device.
前記窒化物半導体素子において、前記第1の層と前記第2
の層とのバンドギャップエネルギーが互いに異なり、かつバンドギャップエネル
ギーが大きい層の不純物濃度を大きくした請求項20記載の窒化物半導体素子。
In the nitride semiconductor device, the first layer and the second layer
21. The nitride semiconductor device according to claim 20, wherein the impurity concentration of the layer having a band gap energy different from that of the other layer and having a large band gap energy is increased.
前記超格子層は、n電極が形成されるn側コンタクト層と
して形成されたことを特徴とする請求項5乃至21の内のいずれか1項に記載の
窒化物半導体素子。
The nitride semiconductor device according to any one of claims 5 to 21, wherein the superlattice layer is formed as an n-side contact layer on which an n-electrode is formed.
JP2006333737A 1997-01-09 2006-12-11 Nitride semiconductor device Expired - Fee Related JP4816434B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006333737A JP4816434B2 (en) 1997-01-09 2006-12-11 Nitride semiconductor device

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP1997001937 1997-01-09
JP193797 1997-01-09
JP1270797 1997-01-27
JP1997012707 1997-01-27
JP1997102793 1997-04-03
JP10279397 1997-04-03
JP2006333737A JP4816434B2 (en) 1997-01-09 2006-12-11 Nitride semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002128255A Division JP4378070B2 (en) 1997-01-09 2002-04-30 Nitride semiconductor device

Publications (2)

Publication Number Publication Date
JP2007067454A true JP2007067454A (en) 2007-03-15
JP4816434B2 JP4816434B2 (en) 2011-11-16

Family

ID=27453506

Family Applications (4)

Application Number Title Priority Date Filing Date
JP36401297A Expired - Fee Related JP3374737B2 (en) 1997-01-09 1997-12-16 Nitride semiconductor device
JP2002128255A Expired - Fee Related JP4378070B2 (en) 1997-01-09 2002-04-30 Nitride semiconductor device
JP2002268261A Expired - Fee Related JP3835384B2 (en) 1997-01-09 2002-09-13 Nitride semiconductor device
JP2006333737A Expired - Fee Related JP4816434B2 (en) 1997-01-09 2006-12-11 Nitride semiconductor device

Family Applications Before (3)

Application Number Title Priority Date Filing Date
JP36401297A Expired - Fee Related JP3374737B2 (en) 1997-01-09 1997-12-16 Nitride semiconductor device
JP2002128255A Expired - Fee Related JP4378070B2 (en) 1997-01-09 2002-04-30 Nitride semiconductor device
JP2002268261A Expired - Fee Related JP3835384B2 (en) 1997-01-09 2002-09-13 Nitride semiconductor device

Country Status (1)

Country Link
JP (4) JP3374737B2 (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008244360A (en) * 2007-03-28 2008-10-09 Furukawa Electric Co Ltd:The Semiconductor light-emitting element
WO2009066466A1 (en) 2007-11-21 2009-05-28 Mitsubishi Chemical Corporation Nitride semiconductor, nitride semiconductor crystal growth method, and nitride semiconductor light emitting element
WO2009066464A1 (en) 2007-11-21 2009-05-28 Mitsubishi Chemical Corporation Nitride semiconductor and nitride semiconductor crystal growth method
JP2010087217A (en) * 2008-09-30 2010-04-15 Toyoda Gosei Co Ltd Group-iii nitride semiconductor light-emitting element, and method of manufacturing the same
KR101012516B1 (en) 2008-02-21 2011-02-08 에이. 에프. 이오페 피지코-테크니컬 인스티튜트 오브 라스 Nitride Semiconductor Light Emitting Device
JP2011505073A (en) * 2007-11-30 2011-02-17 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング Optoelectronic semiconductor body and method of manufacturing optoelectronic semiconductor body
JP2011119730A (en) * 2009-12-02 2011-06-16 Samsung Electronics Co Ltd Light-emitting element and method of manufacturing the same
JPWO2010150809A1 (en) * 2009-06-24 2012-12-10 日亜化学工業株式会社 Nitride semiconductor light emitting diode
US8624220B2 (en) 2008-11-20 2014-01-07 Mitsubishi Chemical Corporation Nitride semiconductor
WO2016018010A1 (en) * 2014-07-28 2016-02-04 엘지이노텍 주식회사 Light-emitting device and lighting system
KR20160014343A (en) * 2014-07-29 2016-02-11 엘지이노텍 주식회사 Light emitting device and lighting system
US10245359B2 (en) 2013-01-18 2019-04-02 Peter L. Bono Suction and irrigation apparatus with anti-clogging capability

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6841800B2 (en) 1997-12-26 2005-01-11 Matsushita Electric Industrial Co., Ltd. Light-emitting device comprising a gallium-nitride-group compound-semiconductor
WO1999046822A1 (en) 1998-03-12 1999-09-16 Nichia Chemical Industries, Ltd. Nitride semiconductor device
JP3678399B2 (en) * 1999-01-29 2005-08-03 株式会社東芝 Nitride semiconductor laser device
JP2000252591A (en) * 1999-02-26 2000-09-14 Sanyo Electric Co Ltd Nitride system semiconductor element and its manufacturing method
JP4544665B2 (en) * 1999-09-01 2010-09-15 学校法人 名城大学 Semiconductor laser
JP4712169B2 (en) * 1999-09-10 2011-06-29 シャープ株式会社 Nitride-based semiconductor laser device and optical information reproducing apparatus
US6441393B2 (en) * 1999-11-17 2002-08-27 Lumileds Lighting U.S., Llc Semiconductor devices with selectively doped III-V nitride layers
JP2001168385A (en) 1999-12-06 2001-06-22 Toyoda Gosei Co Ltd Iii nitride compound semiconductor element and iii nitride compound semiconductor light emitting element
JP5145617B2 (en) * 2000-07-03 2013-02-20 日亜化学工業株式会社 N-type nitride semiconductor laminate and semiconductor device using the same
KR100736600B1 (en) * 2000-07-04 2007-07-09 엘지전자 주식회사 Fabricating Method for Nitride Semiconductor Laser Diode
JP2002100803A (en) * 2000-09-22 2002-04-05 Shiro Sakai Gallium nitride-based compound semiconductor device and method for forming electrode
JP3453558B2 (en) 2000-12-25 2003-10-06 松下電器産業株式会社 Nitride semiconductor device
JP2002289914A (en) * 2001-03-28 2002-10-04 Pioneer Electronic Corp Nitride semiconductor element
JP2002319743A (en) * 2001-04-20 2002-10-31 Ricoh Co Ltd P-type iii-group nitride semiconductor and semiconductor device and its manufacturing method
US6958497B2 (en) 2001-05-30 2005-10-25 Cree, Inc. Group III nitride based light emitting diode structures with a quantum well and superlattice, group III nitride based quantum well structures and group III nitride based superlattice structures
US7692182B2 (en) 2001-05-30 2010-04-06 Cree, Inc. Group III nitride based quantum well light emitting device structures with an indium containing capping structure
JP4734786B2 (en) * 2001-07-04 2011-07-27 日亜化学工業株式会社 Gallium nitride compound semiconductor substrate and manufacturing method thereof
JP4360066B2 (en) * 2001-07-09 2009-11-11 日亜化学工業株式会社 Gallium nitride light emitting device
JP4278399B2 (en) * 2003-02-13 2009-06-10 シャープ株式会社 Oxide semiconductor light emitting device
JP4553583B2 (en) * 2003-12-26 2010-09-29 豊田合成株式会社 Group III nitride compound semiconductor light emitting device
US7026653B2 (en) * 2004-01-27 2006-04-11 Lumileds Lighting, U.S., Llc Semiconductor light emitting devices including current spreading layers
JP4854178B2 (en) * 2004-01-28 2012-01-18 住友電気工業株式会社 Semiconductor element
US7345297B2 (en) 2004-02-09 2008-03-18 Nichia Corporation Nitride semiconductor device
US7482635B2 (en) 2004-02-24 2009-01-27 Showa Denko K.K. Gallium nitride-based compound semiconductor multilayer structure and production method thereof
JP2005268581A (en) 2004-03-19 2005-09-29 Matsushita Electric Ind Co Ltd Gallium nitride family compound semiconductor light emitting device
WO2005106979A1 (en) * 2004-04-28 2005-11-10 Mitsubishi Cable Industries, Ltd. Nitride semiconductor light emitting element
EP1794813B1 (en) * 2004-08-26 2015-05-20 LG Innotek Co., Ltd. Nitride semiconductor light emitting device and fabrication method thereof
KR100611491B1 (en) * 2004-08-26 2006-08-10 엘지이노텍 주식회사 Nitride semiconductor LED and fabrication method thereof
JP2006114886A (en) * 2004-09-14 2006-04-27 Showa Denko Kk N-type group iii nitride semiconductor lamination structure
JP2006108585A (en) 2004-10-08 2006-04-20 Toyoda Gosei Co Ltd Group iii nitride compound semiconductor light emitting element
JP4541318B2 (en) * 2005-04-27 2010-09-08 パナソニック株式会社 Nitride semiconductor light emitting / receiving device
KR100706952B1 (en) * 2005-07-22 2007-04-12 삼성전기주식회사 VERTICALLY STRUCTURED GaN TYPE LED DEVICE AND METHOD OF MANUFACTURING THE SAME
KR100610639B1 (en) * 2005-07-22 2006-08-09 삼성전기주식회사 Vertically structured gan type led device and method of manufacturing the same
KR100773559B1 (en) 2005-11-18 2007-11-05 삼성전자주식회사 Semiconductor device and method of fabricating the same
US7834367B2 (en) 2007-01-19 2010-11-16 Cree, Inc. Low voltage diode with reduced parasitic resistance and method for fabricating
JP2008227103A (en) * 2007-03-12 2008-09-25 Rohm Co Ltd GaN-BASED SEMICONDUCTOR LIGHT EMITTING ELEMENT
JP2008311579A (en) 2007-06-18 2008-12-25 Sharp Corp Method of manufacturing nitride semiconductor light emitting element
US8519437B2 (en) 2007-09-14 2013-08-27 Cree, Inc. Polarization doping in nitride based diodes
TWI381547B (en) * 2007-11-14 2013-01-01 Advanced Optoelectronic Tech Light emitting device of iii-nitride based semiconductor and manufacturing method thereof
JP2009277844A (en) * 2008-05-14 2009-11-26 Rohm Co Ltd Nitride semiconductor laser element
US8207547B2 (en) 2009-06-10 2012-06-26 Brudgelux, Inc. Thin-film LED with P and N contacts electrically isolated from the substrate
JP5310382B2 (en) * 2009-08-24 2013-10-09 住友電気工業株式会社 Group III nitride semiconductor optical device and method for fabricating group III nitride semiconductor optical device
JP2010021576A (en) * 2009-10-19 2010-01-28 Ricoh Co Ltd Method of manufacturing semiconductor device
US8525221B2 (en) 2009-11-25 2013-09-03 Toshiba Techno Center, Inc. LED with improved injection efficiency
DE102009060747A1 (en) 2009-12-30 2011-07-07 OSRAM Opto Semiconductors GmbH, 93055 Semiconductor chip
US8575592B2 (en) 2010-02-03 2013-11-05 Cree, Inc. Group III nitride based light emitting diode structures with multiple quantum well structures having varying well thicknesses
US8395165B2 (en) 2011-07-08 2013-03-12 Bridelux, Inc. Laterally contacted blue LED with superlattice current spreading layer
US20130026480A1 (en) 2011-07-25 2013-01-31 Bridgelux, Inc. Nucleation of Aluminum Nitride on a Silicon Substrate Using an Ammonia Preflow
US8916906B2 (en) 2011-07-29 2014-12-23 Kabushiki Kaisha Toshiba Boron-containing buffer layer for growing gallium nitride on silicon
US9012939B2 (en) 2011-08-02 2015-04-21 Kabushiki Kaisha Toshiba N-type gallium-nitride layer having multiple conductive intervening layers
US9142743B2 (en) 2011-08-02 2015-09-22 Kabushiki Kaisha Toshiba High temperature gold-free wafer bonding for light emitting diodes
US8865565B2 (en) 2011-08-02 2014-10-21 Kabushiki Kaisha Toshiba LED having a low defect N-type layer that has grown on a silicon substrate
US9343641B2 (en) 2011-08-02 2016-05-17 Manutius Ip, Inc. Non-reactive barrier metal for eutectic bonding process
US20130032810A1 (en) 2011-08-03 2013-02-07 Bridgelux, Inc. Led on silicon substrate using zinc-sulfide as buffer layer
US8564010B2 (en) 2011-08-04 2013-10-22 Toshiba Techno Center Inc. Distributed current blocking structures for light emitting diodes
US8624482B2 (en) 2011-09-01 2014-01-07 Toshiba Techno Center Inc. Distributed bragg reflector for reflecting light of multiple wavelengths from an LED
US8669585B1 (en) 2011-09-03 2014-03-11 Toshiba Techno Center Inc. LED that has bounding silicon-doped regions on either side of a strain release layer
US8558247B2 (en) 2011-09-06 2013-10-15 Toshiba Techno Center Inc. GaN LEDs with improved area and method for making the same
US8686430B2 (en) 2011-09-07 2014-04-01 Toshiba Techno Center Inc. Buffer layer for GaN-on-Si LED
US8698163B2 (en) 2011-09-29 2014-04-15 Toshiba Techno Center Inc. P-type doping layers for use with light emitting devices
US8664679B2 (en) 2011-09-29 2014-03-04 Toshiba Techno Center Inc. Light emitting devices having light coupling layers with recessed electrodes
US9178114B2 (en) 2011-09-29 2015-11-03 Manutius Ip, Inc. P-type doping layers for use with light emitting devices
US20130082274A1 (en) 2011-09-29 2013-04-04 Bridgelux, Inc. Light emitting devices having dislocation density maintaining buffer layers
US9012921B2 (en) 2011-09-29 2015-04-21 Kabushiki Kaisha Toshiba Light emitting devices having light coupling layers
US8581267B2 (en) 2011-11-09 2013-11-12 Toshiba Techno Center Inc. Series connected segmented LED
JP2013207046A (en) 2012-03-28 2013-10-07 Toyoda Gosei Co Ltd Group iii nitride compound semiconductor light-emitting element and manufacturing method of the same
US9401452B2 (en) * 2012-09-14 2016-07-26 Palo Alto Research Center Incorporated P-side layers for short wavelength light emitters
JP5880880B2 (en) * 2013-03-29 2016-03-09 ウシオ電機株式会社 Nitride light emitting device
JP5974980B2 (en) * 2013-05-31 2016-08-23 ウシオ電機株式会社 Nitride semiconductor light emitting device
JP6025058B2 (en) * 2013-07-30 2016-11-16 ウシオ電機株式会社 Nitride semiconductor light emitting device
WO2014192428A1 (en) * 2013-05-31 2014-12-04 ウシオ電機株式会社 Nitride semiconductor light emitting element and method for manufacturing same
JP5907210B2 (en) * 2014-05-26 2016-04-26 株式会社リコー Manufacturing method of semiconductor device
JP2016054321A (en) * 2015-12-08 2016-04-14 株式会社リコー Semiconductor device
CN113964224B (en) * 2021-12-22 2022-04-01 至芯半导体(杭州)有限公司 Semiconductor ultraviolet detector chip and epitaxial structure thereof
CN114068741B (en) * 2022-01-17 2022-04-19 至善时代智能科技(北京)有限公司 Ultraviolet detector chip

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05110139A (en) * 1991-10-12 1993-04-30 Nichia Chem Ind Ltd Growing method for crystal of gallium-aluminum nitride semiconductor
JPH07283489A (en) * 1994-02-16 1995-10-27 Sony Corp Semiconductor light-emitting element
JPH08213653A (en) * 1994-10-28 1996-08-20 Mitsubishi Chem Corp Semiconductor device having contact resistance reducing layer
JPH08264877A (en) * 1995-03-20 1996-10-11 Mitsubishi Electric Corp Semiconductor laser element and manufacture thereof
JPH08307003A (en) * 1995-04-28 1996-11-22 Mitsubishi Electric Corp Semiconductor laser device
JPH09107155A (en) * 1995-10-11 1997-04-22 Sony Corp Semiconductor light emitting element
JPH09298341A (en) * 1996-05-09 1997-11-18 Hitachi Ltd Semiconductor laser element

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05110139A (en) * 1991-10-12 1993-04-30 Nichia Chem Ind Ltd Growing method for crystal of gallium-aluminum nitride semiconductor
JPH07283489A (en) * 1994-02-16 1995-10-27 Sony Corp Semiconductor light-emitting element
JPH08213653A (en) * 1994-10-28 1996-08-20 Mitsubishi Chem Corp Semiconductor device having contact resistance reducing layer
JPH08264877A (en) * 1995-03-20 1996-10-11 Mitsubishi Electric Corp Semiconductor laser element and manufacture thereof
JPH08307003A (en) * 1995-04-28 1996-11-22 Mitsubishi Electric Corp Semiconductor laser device
JPH09107155A (en) * 1995-10-11 1997-04-22 Sony Corp Semiconductor light emitting element
JPH09298341A (en) * 1996-05-09 1997-11-18 Hitachi Ltd Semiconductor laser element

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008244360A (en) * 2007-03-28 2008-10-09 Furukawa Electric Co Ltd:The Semiconductor light-emitting element
WO2009066466A1 (en) 2007-11-21 2009-05-28 Mitsubishi Chemical Corporation Nitride semiconductor, nitride semiconductor crystal growth method, and nitride semiconductor light emitting element
WO2009066464A1 (en) 2007-11-21 2009-05-28 Mitsubishi Chemical Corporation Nitride semiconductor and nitride semiconductor crystal growth method
US9048100B2 (en) 2007-11-21 2015-06-02 Mitsubishi Chemical Corporation Nitride semiconductor and nitride semiconductor crystal growth method
US8652948B2 (en) 2007-11-21 2014-02-18 Mitsubishi Chemical Corporation Nitride semiconductor, nitride semiconductor crystal growth method, and nitride semiconductor light emitting element
JP2011505073A (en) * 2007-11-30 2011-02-17 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング Optoelectronic semiconductor body and method of manufacturing optoelectronic semiconductor body
KR101012516B1 (en) 2008-02-21 2011-02-08 에이. 에프. 이오페 피지코-테크니컬 인스티튜트 오브 라스 Nitride Semiconductor Light Emitting Device
JP2010087217A (en) * 2008-09-30 2010-04-15 Toyoda Gosei Co Ltd Group-iii nitride semiconductor light-emitting element, and method of manufacturing the same
US8610167B2 (en) 2008-09-30 2013-12-17 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor light-emitting device and method for producing the same
US9711681B2 (en) 2008-11-20 2017-07-18 Mitsubishi Chemical Corporation Nitride semiconductor
US8624220B2 (en) 2008-11-20 2014-01-07 Mitsubishi Chemical Corporation Nitride semiconductor
US9048385B2 (en) 2009-06-24 2015-06-02 Nichia Corporation Nitride semiconductor light emitting diode
JPWO2010150809A1 (en) * 2009-06-24 2012-12-10 日亜化学工業株式会社 Nitride semiconductor light emitting diode
JP2011119730A (en) * 2009-12-02 2011-06-16 Samsung Electronics Co Ltd Light-emitting element and method of manufacturing the same
US10245359B2 (en) 2013-01-18 2019-04-02 Peter L. Bono Suction and irrigation apparatus with anti-clogging capability
WO2016018010A1 (en) * 2014-07-28 2016-02-04 엘지이노텍 주식회사 Light-emitting device and lighting system
KR20160013553A (en) * 2014-07-28 2016-02-05 엘지이노텍 주식회사 Light emitting device and lighting system
US10069035B2 (en) 2014-07-28 2018-09-04 Lg Innotek Co., Ltd. Light-emitting device and lighting system
KR102237111B1 (en) 2014-07-28 2021-04-08 엘지이노텍 주식회사 Light emitting device and lighting system
KR20160014343A (en) * 2014-07-29 2016-02-11 엘지이노텍 주식회사 Light emitting device and lighting system
KR102212781B1 (en) 2014-07-29 2021-02-05 엘지이노텍 주식회사 Light emitting device and lighting system

Also Published As

Publication number Publication date
JP3374737B2 (en) 2003-02-10
JP2003101160A (en) 2003-04-04
JP4816434B2 (en) 2011-11-16
JPH10335757A (en) 1998-12-18
JP4378070B2 (en) 2009-12-02
JP2003017746A (en) 2003-01-17
JP3835384B2 (en) 2006-10-18

Similar Documents

Publication Publication Date Title
JP4816434B2 (en) Nitride semiconductor device
JP4947035B2 (en) Nitride semiconductor device
JP3705047B2 (en) Nitride semiconductor light emitting device
JP3660446B2 (en) Nitride semiconductor device and manufacturing method thereof
JPH1065213A (en) Nitride semiconductor element
JPH10145002A (en) Nitride semiconductor device and method for growing the nitride semiconductor
JP3651260B2 (en) Nitride semiconductor device
JP3275810B2 (en) Nitride semiconductor light emitting device
JP3282175B2 (en) Nitride semiconductor device
JP3951973B2 (en) Nitride semiconductor device
JPH11191637A (en) Nitride semiconductor device
JP3314641B2 (en) Nitride semiconductor laser device
JP3434162B2 (en) Nitride semiconductor device
JP3448196B2 (en) Nitride semiconductor light emitting device
JP3496480B2 (en) Nitride semiconductor device
JP3537984B2 (en) Nitride semiconductor laser device
JP3857417B2 (en) Nitride semiconductor device
JP4492013B2 (en) Nitride semiconductor device
JPH10270755A (en) Nitride semiconductor device
JP4954407B2 (en) Nitride semiconductor light emitting device
JP2002151798A5 (en)
JPH114039A (en) Nitride semiconductor laser element and manufacture thereof
JP4524997B2 (en) Nitride semiconductor device
JP2005167282A (en) Nitride semiconductor element and manufacturing method thereof
JP2001320130A (en) Nitride semiconductor laser device and manufacturing method of it

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070110

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100914

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110802

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110815

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees