KR20160014343A - Light emitting device and lighting system - Google Patents

Light emitting device and lighting system Download PDF

Info

Publication number
KR20160014343A
KR20160014343A KR1020140096438A KR20140096438A KR20160014343A KR 20160014343 A KR20160014343 A KR 20160014343A KR 1020140096438 A KR1020140096438 A KR 1020140096438A KR 20140096438 A KR20140096438 A KR 20140096438A KR 20160014343 A KR20160014343 A KR 20160014343A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
emitting device
superlattice
active layer
Prior art date
Application number
KR1020140096438A
Other languages
Korean (ko)
Other versions
KR102212781B1 (en
Inventor
임진범
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020140096438A priority Critical patent/KR102212781B1/en
Publication of KR20160014343A publication Critical patent/KR20160014343A/en
Application granted granted Critical
Publication of KR102212781B1 publication Critical patent/KR102212781B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21LIGHTING
    • F21KNON-ELECTRIC LIGHT SOURCES USING LUMINESCENCE; LIGHT SOURCES USING ELECTROCHEMILUMINESCENCE; LIGHT SOURCES USING CHARGES OF COMBUSTIBLE MATERIAL; LIGHT SOURCES USING SEMICONDUCTOR DEVICES AS LIGHT-GENERATING ELEMENTS; LIGHT SOURCES NOT OTHERWISE PROVIDED FOR
    • F21K9/00Light sources using semiconductor devices as light-generating elements, e.g. using light-emitting diodes [LED] or lasers
    • F21K9/20Light sources comprising attachment means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21LIGHTING
    • F21YINDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2115/00Light-generating elements of semiconductor light sources
    • F21Y2115/10Light-emitting diodes [LED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • General Engineering & Computer Science (AREA)
  • Led Devices (AREA)

Abstract

The present embodiment relates to a light emitting device, a method for manufacturing the light emitting device, a light emitting device package, and a lighting system. According to an embodiment, the light emitting device may comprise: a first-conductivity-type semiconductor layer; an active layer formed on the first-conductivity-type semiconductor layer; and an AlzGa(1-z)N layer (wherein, 0<=z<=1) formed on the active layer. According to an embodiment, the light emitting device may comprise an InxAlyGa(1-x-y)N-based superlattice layer (wherein, 0<=x<=1, 0<=y<=1) formed between the active layer and the AlzGa(1-z)N layer.

Description

발광소자 및 조명시스템{LIGHT EMITTING DEVICE AND LIGHTING SYSTEM}[0001] LIGHT EMITTING DEVICE AND LIGHTING SYSTEM [0002]

실시예는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템에 관한 것이다.Embodiments relate to a light emitting device, a method of manufacturing a light emitting device, a light emitting device package, and an illumination system.

발광소자(Light Emitting Device)는 전기에너지가 빛에너지로 변환되는 특성의 p-n 접합 다이오드로서, 주기율표상에서 Ⅲ족과 Ⅴ족의 원소가 화합하여 생성될 수 있다. LED는 화합물 반도체의 조성비를 조절함으로써 다양한 색상구현이 가능하다. A light emitting device is a p-n junction diode in which electric energy is converted into light energy, and elements of Group III and Group V can be generated by combining on the periodic table. LEDs can be implemented in various colors by controlling the composition ratio of compound semiconductors.

발광소자는 순방향전압 인가 시 n층의 전자와 p층의 정공(hole)이 결합하여 전도대(Conduction band)와 가전대(Valance band)의 에너지 갭에 해당하는 만큼의 에너지를 발산하는데, 이 에너지는 주로 열이나 빛의 형태로 방출되며, 빛의 형태로 발산되면 발광소자가 되는 것이다.When a forward voltage is applied to a light emitting device, the electrons in the n-layer and the holes in the p-layer are coupled to emit energy corresponding to the energy gap between the conduction band and the valance band. It emits mainly in the form of heat or light, and emits in the form of light.

예를 들어, 질화물 반도체는 높은 열적 안정성과 폭넓은 밴드갭 에너지에 의해 광소자 및 고출력 전자소자 개발 분야에서 큰 관심을 받고 있다. 특히, 질화물 반도체를 이용한 청색(Blue) 발광소자, 녹색(Green) 발광소자, 자외선(UV) 발광소자 등은 상용화되어 널리 사용되고 있다.For example, nitride semiconductors have received great interest in the development of optical devices and high power electronic devices due to their high thermal stability and wide bandgap energy. Particularly, blue light emitting devices, green light emitting devices, ultraviolet (UV) light emitting devices, and the like using nitride semiconductors have been commercialized and widely used.

종래기술에 따른 발광소자에서 채용되는 에피층(Epi layer) 구조는 전자주입 층과 발광층 그리고 정공주입층을 포함하며, 발광층은 소자특성에 중요하다.The Epi layer structure employed in the light emitting device according to the prior art includes an electron injection layer, a light emitting layer, and a hole injection layer, and the light emitting layer is important for device characteristics.

한편, 종래기술에 의하면, 정공의 낮은 이동도(mobility)로 인해 정공주입층에 가장 근접해 있는 라스트 양자우물(last quantum well)에서 전자(electron)와 홀(hole)의 발광 재결합(radiation recombination)이 가장 활발히 일어나는 반면, 전자주입층에 인접한 양자우물의 경우 발광재결합이 잘 일어나지 못한다.According to the prior art, the emission recombination of electrons and holes in the last quantum well, which is closest to the hole injection layer due to the low mobility of holes, In the quantum well adjacent to the electron injection layer, the light emitting recombination does not occur well, while it occurs most actively.

한편, 종래의 다중 양자우물(Multi-quantum well) 구조는 전자(electron)의 빠른 이동도(mobility)로 인하여 전자 리키지(electron leakage)가 발생하고, 이로 인하여 고전류로 갈수록 내부 발광효율이 저하되는 효율 드룹(efficiency droop)이 발생하며, 또한 낮은 홀(hole) 주입 효율로 인하여 발광재결합(radiative recombination)의 감소로 소자 특성의 저하가 발생하고 있다.Meanwhile, in the conventional multi-quantum well structure, electron leakage occurs due to the rapid mobility of electrons, and as a result, the efficiency of internal light emission decreases as the current increases An efficiency droop occurs, and further, due to the low hole injection efficiency, the device characteristics are deteriorated due to the reduction of radiative recombination.

또한 종래기술에 의하면 전자 리키지(electron leakage) 발생을 방지하기 위해 전자차단층을 활성층과 정공주입층 사이에 도입하는데, 이러한 전자차단층은 활성층과 결정격자의 차이 등에 의해 격자 스트레인이 유발되어 신뢰성의 저하 및 발광효율의 저하의 문제가 발생하고 있다.Further, according to the related art, an electron blocking layer is introduced between the active layer and the hole injection layer in order to prevent the occurrence of electron leakage. In such an electron blocking layer, lattice strain is induced by the difference between the active layer and the crystal lattice, And the emission efficiency is lowered.

실시예는 발광효율을 증대시킬 수 있는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공하고자 한다.Embodiments provide a light emitting device, a method of manufacturing a light emitting device, a light emitting device package, and an illumination system capable of increasing light emitting efficiency.

실시예에 따른 발광소자는 제1 도전형 반도체층(112); 상기 제1 도전형 반도체층(112) 상에 활성층(114); 상기 활성층(114) 상에 AlzGa1-zN층(단, 0≤z≤1)(124);을 포함할 수 있다.The light emitting device according to the embodiment includes a first conductive semiconductor layer 112; An active layer 114 on the first conductive semiconductor layer 112; And an Al z Ga 1 -z N layer (where 0? Z ? 1) (124) on the active layer 114.

실시예는 상기 활성층(114)과 AlzGa1-zN층(124) 사이에 InxAlyGa1-x-yN 계열 초격자층(단, 0≤x≤1, 0≤y≤1)(122)을 포함할 수 있다.In the embodiment, an In x Al y Ga 1-xy N superlattice layer (0? X? 1 , 0? Y? 1 ) is formed between the active layer 114 and the Al z Ga 1 -z N layer 124, (Not shown).

또한, 실시예에 따른 조명시스템은 상기 발광소자를 구비하는 발광유닛을 포함할 수 있다.Further, the illumination system according to the embodiment may include a light emitting unit having the light emitting element.

실시예에 따른 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템에 의하면, 홀의 주입효율을 증대시켜 발광효율을 증대시킬 수 있다.According to the light emitting device, the method of manufacturing the light emitting device, the light emitting device package, and the illumination system according to the embodiments, the injection efficiency of holes can be increased and the light emitting efficiency can be increased.

또한, 실시예에 의하면 활성층과 전자차단층 사이의 스트레인을 완화시켜 발광효율의 증대 및 소자의 신뢰성을 증대시킬 수 있다.According to the embodiment, the strain between the active layer and the electron blocking layer can be relaxed to increase the luminous efficiency and increase the reliability of the device.

도 1은 실시예에 따른 발광소자의 단면도.
도 2는 제1 실시예에 따른 발광소자의 밴드 다이어그램의 예시도.
도 3은 제2 실시예에 따른 발광소자의 밴드 다이어그램의 예시도.
도 4는 제3 실시예에 따른 발광소자의 밴드 다이어그램의 예시도.
도 5는 실시예에 따른 발광소자와 비교예의 내부 양자효율 데이터.
도 6은 실시예에 따른 발광소자와 비교예의 동작전압 데이터.
도 7은 실시예에 따른 발광소자와 비교예의 적분구 데이터이다.
도 8 내지 도 12는 실시예에 따른 발광소자의 제조공정도.
1 is a cross-sectional view of a light emitting device according to an embodiment.
2 is an exemplary view of a band diagram of a light emitting device according to the first embodiment;
3 is an exemplary view of a band diagram of a light emitting device according to a second embodiment;
4 is an exemplary view of a band diagram of a light emitting device according to a third embodiment;
5 is a graph showing the internal quantum efficiency data of the light emitting device and the comparative example according to the embodiment.
6 is a graph showing the operating voltage data of the light emitting device and the comparative example according to the embodiment.
Fig. 7 is a plot of integration data of the light emitting device and the comparative example according to the embodiment.
FIGS. 8 to 12 are views showing a manufacturing process of the light emitting device according to the embodiment. FIG.

실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.In the description of the embodiments, each layer (film), region, pattern or structure is referred to as being "on" or "under" the substrate, each layer (film) Quot; on "and" under "are intended to include both" directly "or" indirectly " do. Also, the criteria for top, bottom, or bottom of each layer will be described with reference to the drawings.

(실시예)(Example)

도 1은 실시예에 따른 발광소자(100)의 단면도이다.1 is a cross-sectional view of a light emitting device 100 according to an embodiment.

실시예에 따른 발광소자(100)는 제1 도전형 반도체층(112)과, 상기 제1 도전형 반도체층(112) 상에 활성층(114)과, 상기 활성층(114) 상에 AlzGa1-zN층(단, 0≤z≤1)(124)을 포함할 수 있다.The light emitting device 100 according to the embodiment includes a first conductive semiconductor layer 112, an active layer 114 on the first conductive semiconductor layer 112, and an Al z Ga 1 -z N layer (where 0? z? 1) (124).

실시예는 상기 제2 도전형 반도체층(116) 상에 오믹층(130)과, 상기 오믹층(130) 상에 제2 전극(152) 및 상기 제1 도전형 반도체층(112)과 전기적으로 연결되는 제1 전극(151)을 포함할 수 있다.The first conductive semiconductor layer 112 may be formed on the ohmic layer 130 and the second electrode 152 on the ohmic layer 130. The ohmic layer 130 may be formed on the second conductive semiconductor layer 116, And may include a first electrode 151 connected thereto.

실시예는 수평형 발광소자에 적용될 수 있으며, 이에 따라 제1 도전형 반도체층(112) 저면에 기판(102)이 구비될 수 있으나 이에 한정되는 것은 아니며, 수직형 발광소자 등에도 적용이 가능할 수 있다.The embodiment may be applied to a horizontal type light emitting device, and thus the substrate 102 may be provided on the bottom surface of the first conductivity type semiconductor layer 112, but the present invention is not limited thereto. have.

실시예는 발광효율을 증대시킬 수 있는 발광소자를 제공하기 위해, 활성층(114)과 AlzGa1-zN층(124) 사이에 InxAlyGa1-x-yN 계열 초격자층(단, 0≤x≤1, 0≤y≤1)(122)을 포함할 수 있다.In order to provide a light emitting device capable of enhancing the luminous efficiency, the embodiment is characterized in that an In x Al y Ga 1-xy N superlattice layer (layered structure) is formed between the active layer 114 and the Al z Ga 1 -z N layer 124 , 0? X? 1, 0? Y? 1) 122.

도 2는 제1 실시예에 따른 발광소자의 밴드 다이어그램의 예시도이다.2 is an exemplary view of a band diagram of a light emitting device according to the first embodiment.

제1 실시예에서 InxAlyGa1-x-yN 계열 초격자층(122)은 InxGa1-xN층(122a)/AlyGa1--yN층(122b)의 초격자 구조를 포함할 수 있다.In the first embodiment, the In x Al y Ga 1-xy N superlattice layer 122 has a super lattice structure of an In x Ga 1-x N layer 122a / Al y Ga 1 -y N layer 122b . &Lt; / RTI &gt;

실시예에 의하면 활성층(114)과 AlzGa1-zN층(124) 사이에 InxGa1-xN층(122a)/AlyGa1--yN층(122b)의 초격자 구조를 포함으로써 활성층과 AlzGa1-zN층(124) 사이의 격자차이에 의한 스트레인을 완화할 수 있다. Layer structure of the In x Ga 1-x N layer 122a / Al y Ga 1 -yN layer 122b is formed between the active layer 114 and the Al z Ga 1 -z N layer 124 according to the embodiment, The strain due to the lattice difference between the active layer and the Al z Ga 1 -z N layer 124 can be relaxed.

예를 들어, InxAlyGa1-x-yN 계열 초격자층(122)은 활성층의 양자우물의 물질과 유사한 InxGa1-xN층(122a)과 AlzGa1-zN층(124)의 물질과 유사한 AlyGa1--yN층(122b)을 초격자 구조로 배치함으로써 활성층과 AlzGa1-zN층(124) 사이의 격자차이에 의한 스트레인을 완화(Stress Compensation)하여 발광재결합(Radiative Recombination) 효율이 증대될 수 있다. For example, the In x Al y Ga 1-xy N superlattice layer 122 may include an In x Ga 1-x N layer 122a and an Al z Ga 1 -z N layer (which are similar to the quantum well material of the active layer The Al y Ga 1 -y N layer 122 b, which is similar to the material of the Al z Ga 1 -z N layer 124, is arranged in a superlattice structure to relax strain due to the lattice difference between the active layer and the Al z Ga 1 -z N layer 124 The efficiency of the radiant recombination can be increased.

또한, 실시예에 의하면 활성층(114)과 AlzGa1-zN층(124) 사이의 격자차이에 의한 스트레인을 완화하여 홀의 주입효율(hole injection efficiency)을 높혀 발광효율을 증대시킬 수 있으며, 신뢰성이 강화되어 발광효율 드룹(droop) 현상이 개선될 수 있다.According to the embodiment, the strain due to the lattice difference between the active layer 114 and the Al z Ga 1 -z N layer 124 can be relaxed to increase the hole injection efficiency and increase the luminous efficiency, The reliability can be enhanced and the emission efficiency droop phenomenon can be improved.

실시예에서 상기 InxGa1-xN층(122a)의 인듐(In)의 조성은 상기 활성층의 양자우물(114w)의 인듐(In)의 조성보다 낮을 수 있다. 예를 들어, 상기 InxGa1-xN층(122a)에서의 인듐의 농도(x)는 약 1.0% 내지 5.0%일 수 있다. 상기 InxGa1-xN층(122a)에서의 인듐의 농도(x)가 1.0% 미만인 경우 활성층의 양자우물의 물질인 인듐의 함량이 미미하여 스트레인 완화의 효과가 적을 수 있으며, 5.0% 초과시 활성층의 양자우물보다 에너지 준위가 낮거나 동일해져서 발광사이트로 작용할 수 있다.The composition of indium (In) in the In x Ga 1-x N layer 122a may be lower than the composition of indium (In) in the quantum well 114w of the active layer. For example, the concentration (x) of indium in the In x Ga 1-x N layer 122a may be about 1.0% to 5.0%. When the concentration (x) of indium in the In x Ga 1-x N layer 122a is less than 1.0%, the effect of strain relaxation may be small due to a small content of indium, which is a material of the quantum well of the active layer. The energy level is lower than or equal to that of the quantum well of the quantum well.

실시예에서 AlyGa1--yN층(122b)에서 알루미늄(Al)의 조성은 AlzGa1-zN층(124)의 알루미늄(Al)의 조성보다 낮을 수 있다. 예를 들어, AlyGa1--yN층(122b)에서 알루미늄의 조성(y)은 10% 내지 20%일 수 있다. AlyGa1--yN층(122b)에서 알루미늄의 조성(y)이 10% 미만인 경우 AlzGa1-zN층(124)의 알루미늄의 조성과 차이가 커서 스트레인 완화의 효과가 낮을 수 있다. 반면, AlyGa1--yN층(122b)에서 알루미늄의 조성(y)이 20%를 초과하는 경우, 막질이 나빠질 수 있다.In the embodiment, the composition of aluminum (Al) in the Al y Ga 1 - y N layer 122b may be lower than the composition of aluminum (Al) in the Al z Ga 1 -z N layer 124. For example, the composition (y) of aluminum in the Al y Ga 1 - y N layer 122b may be 10% to 20%. When the composition (y) of aluminum in the Al y Ga 1 - y N layer 122b is less than 10%, the composition of the Al z Ga 1 -z N layer 124 is different from that of aluminum, so that the effect of strain relaxation may be low have. On the other hand, when the composition (y) of aluminum in the Al y Ga 1 - y N layer 122b exceeds 20%, the film quality may deteriorate.

실시예에서 InxAlyGa1-x-yN 계열 초격자층(122)은 5 페어(pair) 내지 10페어의 InxGa1-xN층(122a)/AlyGa1--yN층(122b)을 구비할 수 있다. In the embodiment, the In x Al y Ga 1-xy N superlattice layer 122 includes five pairs to ten pairs of In x Ga 1-x N layers 122a / Al y Ga 1 -y N layers (Not shown).

실시예에서 InxGa1-xN층(122a)/AlyGa1--yN층(122b)의 페어가 5 페어 미만인 경우 스트레인 완화효과가 낮아 광도가 향상되지 않을 수 있으며, InxGa1-xN층(122a)/AlyGa1--yN층(122b) 페어가 10페어 초과시 동작전압(VF3)이 증가하여 전기적인 특징이 저하될 수 있다.In the embodiment, when the pair of the In x Ga 1 -x N layer 122a / Al y Ga 1 -y N layer 122b is less than 5 pairs, the strain relaxation effect is low and the light intensity may not be improved. In x Ga When the pair of 1-x N layer 122a / Al y Ga 1 -yN layer 122b is more than 10 pairs, the operating voltage VF3 may increase and electrical characteristics may be degraded.

실시예에서 InxGa1-xN층(122a)과 AlyGa1--yN층(122b)은 각각 약 1nm 이하로 반복 형성됨으로써 초격자 구조를 형성할 수 있다.In the embodiment, the In x Ga 1-x N layer 122a and the Al y Ga 1 -yN layer 122b are each repeatedly formed to a thickness of about 1 nm or less to form a superlattice structure.

이에 따라, InxAlyGa1-x-yN 계열 초격자층(122)이 5 페어(pair) 내지 10페어의 InxGa1-xN층(122a)/AlyGa1--yN층(122b) 초격자로 형성되는 경우, InxAlyGa1-x-yN 계열 초격자층(122)의 두께는 10nm 내지 20nm가 될 수 있다.Accordingly, when the In x Al y Ga 1-xy N superlattice layer 122 is formed of five to ten pairs of In x Ga 1-x N layer 122a / Al y Ga 1 -yN layer (122b) super lattice, the In x Al y Ga 1 -xy N superlattice layer 122 may have a thickness of 10 nm to 20 nm.

실시예는 InxAlyGa1-x-yN 계열 초격자층(122)과 활성층(114) 사이에 언도프트 GaN 배리어(115)를 구비함으로써 Mg 백디퓨젼(back diffusion)을 방지할 수 있다.The embodiment can prevent Mg back diffusion by providing an undoped GaN barrier 115 between the In x Al y Ga 1-xy N superlattice layer 122 and the active layer 114.

도 3은 제2 실시예에 따른 발광소자의 밴드 다이어그램의 예시도이다.3 is an exemplary view of a band diagram of a light emitting device according to the second embodiment.

제2 실시예는 제1 실시예의 기술적인 특징을 채용할 수 있다.The second embodiment can employ the technical features of the first embodiment.

제2 실시예에서 InxAlyGa1-x-yN 계열 초격자층(122)은 InxGa1-xN층(122a)/InxAlyGa1-x-yN층(122c)의 초격자 구조를 포함할 수 있다.In the second embodiment, the In x Al y Ga 1-xy N superlattice layer 122 is a superlattice layer of the In x Ga 1-x N layer 122a / In x Al y Ga 1-xy N layer 122c Structure.

제2 실시예는 활성층(114)과 AlzGa1-zN층(124) 사이에 양자의 물질 성분을 일부 포함하는 InxGa1-xN층(122a)/InxAlyGa1-x-yN층(122c)의 초격자 구조를 배치함으로써 격자 스트레인을 완화하고, 홀 주입효율을 향상시켜 광도를 높히고, 동작전압을 개선시킬 수 있다.The second embodiment is an active layer 114 and the Al z Ga 1-z N layer (124) In x Ga 1- x N layer (122a), which portion comprises a material composition of the quantum between / In x Al y Ga 1- By arranging the superlattice structure of the xy N layer 122c, the lattice strain can be relaxed, the hole injection efficiency can be improved, the luminous intensity can be increased, and the operating voltage can be improved.

도 4는 제3 실시예에 따른 발광소자의 밴드 다이어그램의 예시도이다.4 is an exemplary view of a band diagram of a light emitting device according to the third embodiment.

제3 실시예는 제1 실시예 또는 제2 실시예의 기술적인 특징을 채용할 수 있다. The third embodiment can adopt the technical features of the first embodiment or the second embodiment.

제3 실시예에서 InxAlyGa1-x-yN 계열 초격자층(122)은 InxAlyGa1-x-yN층(122c)/InxGa1-xN층(122a)/AlyGa1--yN층(122b)의 초격자 구조를 포함할 수 있다.In the third embodiment, the In x Al y Ga 1-xy N superlattice layer 122 is formed of In x Al y Ga 1-xy N layer 122c / In x Ga 1-x N layer 122a / Al y And a superlattice structure of Ga 1 - y N layer 122b.

제3 실시예는 InxAlyGa1-x-yN층(122c)/InxGa1-xN층(122a)/AlyGa1--yN층(122b)의 초격자 구조를 포함하여, 활성층(114)과 AlzGa1-zN층(124) 사이의 격자차이에 의한 스트레인을 보다 완화하여 발광재결합 효율을 더욱 증대시킬 수 있다.The third embodiment includes a superlattice structure of an In x Al y Ga 1-xy N layer 122c / In x Ga 1 -x N layer 122a / Al y Ga 1 -y N layer 122b , The strain caused by the lattice difference between the active layer 114 and the Al z Ga 1 -z N layer 124 can be further relaxed to further increase the light emitting recombination efficiency.

또한 제3 실시예에 의하면, AlzGa1-zN층(124)으로부터 활성층(114) 방향으로 점차 밴드갭 에너지 준위가 낮아지도록 InxAlyGa1-x-yN층(122c)/InxGa1-xN층(122a)/AlyGa1--yN층(122b) 초격자 구조를 배치함으로써 홀의 주입 및 전달 효율을 증대시켜 발광효율을 높일 수 있다.In addition, according to the third embodiment, the In x Al y Ga 1-xy N layer 122c / In x (x) is formed so that the band gap energy level gradually decreases from the Al z Ga 1 -z N layer 124 toward the active layer 114 Ga 1-x N layer (122a) / Al y Ga 1 - by arranging the y N layer (122b) super lattice structure by increasing the hole injection and transfer efficiency can be improved luminous efficiency.

칩에서의 광도(Po)The light intensity Po in the chip 동작전압(VF3)Operating voltage (VF3) 적분구에서의 광도(Po) at 95mAThe luminous intensity (Po) at the integrating sphere at 95 mA 비교예Comparative Example 138.4138.4 2.9312.931 140.5140.5 실시예Example 141.0141.0 2.8982.898 143.7143.7

표 1은 비교예와 실시예에 따른 발광소자에서 광도(Po), 동작전압(VF3), 적분구 비교 데이터이다.Table 1 shows the luminous intensity Po, the operating voltage VF3, and integral sphere comparison data in the light emitting device according to the comparative example and the example.

도 5는 실시예에 따른 발광소자와 비교예의 내부 양자효율 데이터이다.5 is internal quantum efficiency data of the light emitting device and the comparative example according to the embodiment.

실시예(E1)에 의하면 활성층(114)과 AlzGa1-zN층(124) 사이의 격자차이에 의한 스트레인을 완화하여 발광재결합(Radiative Recombination) 효율이 증대되어 내부양자 효율의 최고값(EQE Peak)이 비교예(R1) 보다 증가되었고, 이에 따라 발광소자 칩의 광도(Po)가 표 1에서와 같이 향상되었다.According to the embodiment (E1), the strain due to the lattice difference between the active layer 114 and the Al z Ga 1 -z N layer 124 is relaxed, and the efficiency of the radiative recombination is increased so that the maximum value of the internal quantum efficiency EQE peak) of the light emitting device chip was increased compared to the comparative example (R1), and the luminous intensity Po of the light emitting device chip was improved as shown in Table 1.

도 6은 실시예에 따른 발광소자와 비교예의 동작전압 데이터이다.6 is an operating voltage data of the light emitting device and the comparative example according to the embodiment.

실시예(E2)에 의하면 활성층(114)과 AlzGa1-zN층(124) 사이의 격자차이에 의한 스트레인을 완화하여 홀의 주입효율을 높혀 동작전압(VF3)의 값이 표1에서와 같이 개선되어 전기적 특성이 개선됨을 알 수 있다.According to the embodiment (E2), the strain due to the lattice difference between the active layer 114 and the Al z Ga 1 -z N layer 124 is relaxed to increase the hole injection efficiency, and the value of the operating voltage VF3 is shown in Table 1 And the electrical characteristics are improved.

도 7은 실시예에 따른 발광소자와 비교예의 적분구 상에서의 광도(Po) 데이터이다.7 is brightness data (Po) data on the integrating sphere of the light emitting device and the comparative example according to the embodiment.

실시예(E3)에 의하면 활성층(114)과 AlzGa1-zN층(124) 사이의 격자차이에 의한 스트레인을 완화하여 발광재결합 효율이 증대되어 적분구 상에서의 광도(Po) 값이 비교예(R3)에 비해 약 1.5% 정도 향상됨을 표 1과 도 7로 부터 알 수 있다.According to the embodiment (E3), the strain due to the lattice difference between the active layer 114 and the Al z Ga 1 -z N layer 124 is relaxed, and the luminous recombination efficiency is increased, so that the luminous intensity Po values on the integrating sphere are compared It can be seen from Table 1 and FIG. 7 that it is improved by about 1.5% compared to Example (R3).

실시예에 따른 발광소자에 의하면, 홀의 주입효율을 증대시켜 발광효율을 증대시킬 수 있다. 또한, 실시예에 의하면 활성층과 전자차단층 사이의 스트레인을 완화시켜 발광효율의 증대 및 소자의 신뢰성을 증대시킬 수 있다.According to the light emitting device according to the embodiment, the injection efficiency of holes can be increased, and the luminous efficiency can be increased. According to the embodiment, the strain between the active layer and the electron blocking layer can be relaxed to increase the luminous efficiency and increase the reliability of the device.

이하 도 8 내지 도 12를 참조하여 실시예에 따른 발광소자의 제조방법을 설명하면서 실시예의 기술적인 특징을 좀 더 상술하기로 한다.Hereinafter, a method of manufacturing a light emitting device according to an embodiment will be described with reference to FIGS. 8 to 12, and the technical features of the embodiment will be described in detail.

우선, 도 8과 같이 기판(102)이 준비된다. 상기 기판(102)은 열전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판일수 있다.First, the substrate 102 is prepared as shown in Fig. The substrate 102 may be formed of a material having excellent thermal conductivity, and may be a conductive substrate or an insulating substrate.

예를 들어, 상기 기판(102)은 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, and Ga203 중 적어도 하나를 사용할 수 있다. 상기 기판(102) 위에는 요철 구조가 형성될 수 있으며, 이에 대해 한정하지는 않는다.For example, at least one of sapphire (Al 2 O 3 ), SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, and Ga 2 O 3 may be used as the substrate 102. A concavo-convex structure may be formed on the substrate 102, but the present invention is not limited thereto.

이때, 상기 기판(102) 위에는 버퍼층(미도시)이 형성될 수 있다. 상기 버퍼층은 이후 형성되는 발광구조물(110)의 재료와 기판(102)의 격자 부정합을 완화시켜 줄 수 있으며, 버퍼층의 재료는 3족-5족 화합물 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다. At this time, a buffer layer (not shown) may be formed on the substrate 102. The buffer layer may mitigate the lattice mismatch between the material of the light emitting structure 110 to be formed and the substrate 102 and the material of the buffer layer may be a group III-V compound semiconductor such as GaN, InN, AlN, InGaN, AlGaN , InAlGaN, and AlInN.

다음으로, 상기 제1 기판(102) 상에 제1 도전형 반도체층(112), 활성층(114) 및 제2 도전형 반도체층(116)을 포함하는 발광구조물(110)이 형성될 수 있다.Next, a light emitting structure 110 including a first conductive semiconductor layer 112, an active layer 114, and a second conductive semiconductor layer 116 may be formed on the first substrate 102.

우선, 상기 제1 도전형 반도체층(112)은 반도체 화합물, 예를 들어 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 도펀트가 도핑될 수 있다. 상기 제1 도전형 반도체층(112)이 n형 반도체층인 경우, 상기 제1도전형 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.First, the first conductive semiconductor layer 112 may be formed of a compound semiconductor such as a Group 3-Group-5, Group-6, or Group-6 semiconductor, and may be doped with a first conductive type dopant . When the first conductive semiconductor layer 112 is an n-type semiconductor layer, the first conductive dopant may include Si, Ge, Sn, Se, and Te as an n-type dopant.

상기 제1 도전형 반도체층(112)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다.The first conductive semiconductor layer 112 includes a semiconductor material having a composition formula of In x Al y Ga 1-xy N (0? X? 1, 0? Y? 1, 0? X + y? 1) .

상기 제1 도전형 반도체층(112)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN,AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.The first conductive semiconductor layer 112 may be formed of one or more of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP and InP.

다음으로, 제1 도전형 반도체층(112) 상에 활성층(114)이 형성된다.Next, the active layer 114 is formed on the first conductivity type semiconductor layer 112.

상기 활성층(114)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. The active layer 114 may be formed of at least one of a single quantum well structure, a multi quantum well (MQW) structure, a quantum-wire structure, or a quantum dot structure.

예를 들어, 상기 활성층(114)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자우물구조가 형성될 수 있으나 이에 한정되는 것은 아니다.For example, the active layer 114 may be formed with a multiple quantum well structure by injecting trimethyl gallium gas (TMGa), ammonia gas (NH 3 ), nitrogen gas (N 2 ), and trimethyl indium gas (TMIn) But is not limited thereto.

상기 활성층(114)의 양자우물(114w)/양자벽(114b)은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InGaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다.InGaN / InGaN, InGaN / AlGaN, InGaN / AlGaN, InAlGaN / GaN, GaAs (InGaAs) / AlGaAs, GaP (InGaP) / InGaN / InGaN / InGaN / InGaN / quantum well 114w / quantum wall 114b of the active layer 114, AlGaP, but the present invention is not limited thereto.

다음으로 도 9와 같이, 상기 활성층(114) 상에 InxAlyGa1-x-yN 계열 초격자층(단, 0≤x≤1, 0≤y≤1)(122)이 형성된다. 이후, 상기 InxAlyGa1-x-yN 계열 초격자층(122) 상에 AlzGa1-zN층(단, 0≤z≤1)(124)이 형성된다.Next, an In x Al y Ga 1-xy N superlattice layer (0? X? 1 , 0? Y? 1) 122 is formed on the active layer 114 as shown in FIG. Thereafter, an Al z Ga 1 -z N layer (with 0? Z ? 1) 124 is formed on the In x Al y Ga 1-xy N superlattice layer 122.

상기 InxAlyGa1-x-yN 계열 초격자층(122)과 상기 AlzGa1-zN층(124)에 대해서는 도 2 내지 도 4를 참조하여 설명한다.The In x Al y Ga 1-xy N series superlattice layer 122 and the Al z Ga 1 -z N layer 124 will be described with reference to FIGS. 2 to 4.

실시예에서 AlzGa1-zN층(124)은 전자 차단 및 활성층의 클래딩(MQW cladding) 역할을 해줌으로써 발광효율이 개선될 수 있다.In the embodiment, the Al z Ga 1 -z N layer 124 functions as an electron blocking layer and cladding of the active layer (MQW cladding), thereby improving the light emitting efficiency.

도 2와 같이, 제1 실시예에서 InxAlyGa1-x-yN 계열 초격자층(122)은 InxGa1-xN층(122a)/AlyGa1--yN층(122b)의 초격자 구조를 포함하여 형성될 수 있다.2, the In x Al y Ga 1-xy N superlattice layer 122 in the first embodiment includes an In x Ga 1-x N layer 122a / Al y Ga 1 -yN layer 122b ) Superlattice structure.

실시예에서 상기 InxGa1-xN층(122a)은 상기 활성층의 양자우물(114w)의 인듐(In)의 조성보다 낮을 수 있다. In the embodiment, the In x Ga 1-x N layer 122a may be lower than the indium (In) composition of the quantum well 114w of the active layer.

예를 들어, 상기 InxGa1-xN층(122a)에서의 인듐의 농도(x)는 약 1.0% 내지 5.0%일 수 있다. 상기 InxGa1-xN층(122a)에서의 인듐의 농도(x)가 1.0% 미만인 경우 활성층의 양자우물의 물질인 인듐의 함량이 미미하여 스트레인 완화의 효과가 적을 수 있으며, 5.0% 초과시 활성층의 양자우물보다 에너지 준위가 낮거나 동일해져서 발광사이트로 작용할 수 있다.For example, the concentration (x) of indium in the In x Ga 1-x N layer 122a may be about 1.0% to 5.0%. When the concentration (x) of indium in the In x Ga 1-x N layer 122a is less than 1.0%, the effect of strain relaxation may be small due to a small content of indium, which is a material of the quantum well of the active layer. The energy level is lower than or equal to that of the quantum well of the quantum well.

실시예에서 AlyGa1--yN층(122b)은 AlzGa1-zN층(124)의 알루미늄(Al)의 조성보다 낮을 수 있다. In the embodiment, the Al y Ga 1 - y N layer 122b may be lower than the composition of aluminum (Al) in the Al z Ga 1 -z N layer 124.

예를 들어, AlyGa1--yN층(122b)에서 알루미늄의 조성(y)은 10% 내지 20%일 수 있다. AlyGa1--yN층(122b)에서 알루미늄의 조성(y)은 10% 미만인 경우 AlzGa1-zN층(124)의 알루미늄의 조성과 차이가 커서 스트레인 완화의 효과가 낮을 수 있다. 반면, AlyGa1--yN층(122b)에서 알루미늄의 조성(y)이 20%를 초과하는 경우, 막질이 나빠질 수 있다.For example, the composition (y) of aluminum in the Al y Ga 1 - y N layer 122b may be 10% to 20%. When the composition (y) of aluminum in the Al y Ga 1 - y N layer 122b is less than 10%, the composition of the Al z Ga 1 -z N layer 124 is different from that of aluminum, so that the effect of strain relaxation may be low have. On the other hand, when the composition (y) of aluminum in the Al y Ga 1 - y N layer 122b exceeds 20%, the film quality may deteriorate.

실시예에서 InxAlyGa1-x-yN 계열 초격자층(122)은 5 페어(pair) 내지 10페어의 InxGa1-xN층(122a)/AlyGa1--yN층(122b)을 구비할 수 있다. In the embodiment, the In x Al y Ga 1-xy N superlattice layer 122 includes five pairs to ten pairs of In x Ga 1-x N layers 122a / Al y Ga 1 -y N layers (Not shown).

실시예에서 InxGa1-xN층(122a)/AlyGa1--yN층(122b)의 페어가 5 페어 미만인 경우 스트레인 완화효과가 낮아 광도가 향상되지 않을 수 있으며, InxGa1-xN층(122a)/AlyGa1--yN층(122b) 페어가 10페어 초과시 동작전압(VF3)이 증가하여 전기적인 특징이 저하될 수 있다.In the embodiment, when the pair of the In x Ga 1 -x N layer 122a / Al y Ga 1 -y N layer 122b is less than 5 pairs, the strain relaxation effect is low and the light intensity may not be improved. In x Ga When the pair of 1-x N layer 122a / Al y Ga 1 -yN layer 122b is more than 10 pairs, the operating voltage VF3 may increase and electrical characteristics may be degraded.

실시예에서 InxGa1-xN층(122a)과 AlyGa1--yN층(122b)은 각각 약 1nm 이하로 반복 형성됨으로써 초격자 구조를 형성할 수 있다.In the embodiment, the In x Ga 1-x N layer 122a and the Al y Ga 1 -yN layer 122b are each repeatedly formed to a thickness of about 1 nm or less to form a superlattice structure.

이에 따라, InxAlyGa1-x-yN 계열 초격자층(122)이 5 페어(pair) 내지 10페어의 InxGa1-xN층(122a)/AlyGa1--yN층(122b) 초격자로 형성되는 경우, InxAlyGa1-x-yN 계열 초격자층(122)의 두께는 10nm 내지 20nm가 될 수 있다.Accordingly, when the In x Al y Ga 1-xy N superlattice layer 122 is formed of five to ten pairs of In x Ga 1-x N layer 122a / Al y Ga 1 -yN layer (122b) super lattice, the In x Al y Ga 1 -xy N superlattice layer 122 may have a thickness of 10 nm to 20 nm.

실시예는 InxAlyGa1-x-yN 계열 초격자층(122)과 활성층(114) 사이에 언도프트 GaN 배리어(115)를 구비함으로써 Mg 백디퓨젼(back diffusion)을 방지할 수 있다.The embodiment can prevent Mg back diffusion by providing an undoped GaN barrier 115 between the In x Al y Ga 1-xy N superlattice layer 122 and the active layer 114.

도 3과 같이, 제2 실시예에서 InxAlyGa1-x-yN 계열 초격자층(122)은 InxGa1-xN층(122a)/InxAlyGa1-x-yN층(122c)의 초격자 구조를 포함할 수 있다.3, the In x Al y Ga 1-xy N superlattice layer 122 in the second embodiment includes an In x Ga 1-x N layer 122a / In x Al y Ga 1-xy N layer 122c. &Lt; / RTI &gt;

제2 실시예는 활성층(114)과 AlzGa1-zN층(124) 사이에 양자의 물질 성분을 일부 포함하는 InxGa1-xN층(122a)/InxAlyGa1-x-yN층(122c)의 초격자 구조를 배치함으로써 격자 스트레인을 완화하고, 홀 주입효율을 향상시켜 광도를 높히고, 동작전압을 개선시킬 수 있다.The second embodiment is an active layer 114 and the Al z Ga 1-z N layer (124) In x Ga 1- x N layer (122a), which portion comprises a material composition of the quantum between / In x Al y Ga 1- By arranging the superlattice structure of the xy N layer 122c, the lattice strain can be relaxed, the hole injection efficiency can be improved, the luminous intensity can be increased, and the operating voltage can be improved.

도 4와 같이, 제3 실시예에서 InxAlyGa1-x-yN 계열 초격자층(122)은 InxGa1-xN층(122a)/InxAlyGa1-x-yN층(122c)/AlyGa1--yN층(122b)의 초격자 구조를 포함하여, 활성층(114)과 AlzGa1-zN층(124) 사이의 격자차이에 의한 스트레인을 보다 완화하여 발광재결합 효율을 더욱 증대시킬 수 있다.4, the In x Al y Ga 1-xy N superlattice layer 122 in the third embodiment includes an In x Ga 1-x N layer 122a / In x Al y Ga 1-xy N layer 122c) / Al y Ga 1 - including the superlattice structure of y N layer (122b), with more ease the strain caused by the lattice difference between the active layer 114 and the Al z Ga 1-z N layer 124 The efficiency of light-emitting recombination can be further increased.

또한 제3 실시예에 의하면, AlzGa1-zN층(124)으로부터 활성층(114) 방향으로 점차 밴드갭 에너지 준위가 낮아지도록 InxGa1-xN층(122a)/InxAlyGa1-x-yN층(122c)/AlyGa1--yN층(122b) 초격자 구조를 배치함으로써 홀의 주입 및 전달 효율을 증대시켜 발광효율을 높일 수 있다.According to the third embodiment, the In x Ga 1-x N layer 122a / In x Al y (In) layer 122a is formed so that the band gap energy level gradually decreases from the Al z Ga 1 -z N layer 124 toward the active layer 114 By arranging the super lattice structure of the Ga 1-xy N layer 122c / Al y Ga 1 -y N layer 122b, the efficiency of injecting and transporting holes can be increased and the luminous efficiency can be increased.

다음으로 도 10과 같이, 상기 AlzGa1-zN층(124) 상에 제2 도전형 반도체층(116)이 형성될 수 있다.Next, as shown in FIG. 10, a second conductive semiconductor layer 116 may be formed on the Al z Ga 1 -z N layer 124.

상기 제2 도전형 반도체층(116)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. The second conductive semiconductor layer 116 may include a semiconductor material having a composition formula of In x Al y Ga 1-xy N (0? X? 1, 0? Y? 1, 0? X + y? .

상기 제2 도전형 반도체층(116)이 p형 반도체층인 경우, 상기 제2도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.When the second conductive semiconductor layer 116 is a p-type semiconductor layer, the second conductive dopant may include Mg, Zn, Ca, Sr, and Ba as p-type dopants.

실시예에서 상기 제1 도전형 반도체층(112)은 n형 반도체층, 상기 제2 도전형 반도체층(116)은 p형 반도체층으로 구현할 수 있으나 이에 한정되지 않는다.In an embodiment, the first conductive semiconductor layer 112 may be an n-type semiconductor layer, and the second conductive semiconductor layer 116 may be a p-type semiconductor layer.

또한 상기 제2 도전형 반도체층(116) 위에는 상기 제2 도전형과 반대의 극성을 갖는 반도체 예컨대 n형 반도체층(미도시)을 형성할 수 있다. 이에 따라 발광구조물(110)은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다.Also, on the second conductive semiconductor layer 116, a semiconductor (e.g., an n-type semiconductor) (not shown) having a polarity opposite to that of the second conductive type may be formed. Accordingly, the light emitting structure 110 may have any one of an n-p junction structure, a p-n junction structure, an n-p-n junction structure, and a p-n-p junction structure.

다음으로, 상기 제2 도전형 반도체층(116) 상에 투광성 전극(130)이 형성될 수 있다.Next, the light-transmitting electrode 130 may be formed on the second conductive type semiconductor layer 116.

예를 들어, 상기 투광성 전극(130)은 오믹층을 포함할 수 있으며, 정공주입을 효율적으로 할 수 있도록 단일 금속 혹은 금속합금, 금속산화물 등을 다중으로 적층하여 형성할 수 있다. For example, the light-transmitting electrode 130 may include an ohmic layer, and may be formed by laminating a single metal, a metal alloy, a metal oxide, or the like so as to efficiently inject holes.

예를 들어, 상기 투광성 전극(130)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.For example, the transmissive electrode 130 may be formed of a material selected from the group consisting of ITO (indium tin oxide), IZO (indium zinc oxide), IZTO (indium zinc tin oxide), IAZO (indium aluminum zinc oxide), IGZO (ZnO), indium gallium tin oxide (AZO), aluminum zinc oxide (AZO), antimony tin oxide (ATO), gallium zinc oxide (GZO), IZON nitride, AGZO Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Ni, IrOx / Au, and Ni / IrOx / , Au, and Hf, and is not limited to such a material.

다음으로 도 11과 같이, 제1 도전형 반도체층(112)이 노출되도록 투광성 전극(130), 제2 도전형 반도체층(116), AlzGa1-zN층(124), InxAlyGa1-x-yN 계열 초격자층(122) 및 활성층(114)의 일부를 제거할 수 있다.Next, as shown in FIG. 11, the light-transmitting electrode 130, the second conductivity type semiconductor layer 116, the Al z Ga 1 -z N layer 124, the In x Al y Ga 1-xy N superlattice layer 122 and a part of the active layer 114 can be removed.

다음으로, 도 12와 같이 상기 투광성 전극(130) 상에 제2 전극(152), 노출된 제1 도전형 반도체층(112) 상에 제1 전극(151)을 각각 형성하여 실시예에 따른 발광소자를 형성할 수 있다.Next, as shown in FIG. 12, a second electrode 152 is formed on the transparent electrode 130, and a first electrode 151 is formed on the exposed first conductive semiconductor layer 112, Device can be formed.

실시예에 따른 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템에 의하면, 홀의 주입효율을 증대시켜 발광효율을 증대시킬 수 있다.According to the light emitting device, the method of manufacturing the light emitting device, the light emitting device package, and the illumination system according to the embodiments, the injection efficiency of holes can be increased and the light emitting efficiency can be increased.

또한, 실시예에 의하면 활성층과 전자차단층 사이의 스트레인을 완화시켜 발광효율의 증대 및 소자의 신뢰성을 증대시킬 수 있다.According to the embodiment, the strain between the active layer and the electron blocking layer can be relaxed to increase the luminous efficiency and increase the reliability of the device.

실시예에 따른 발광소자는 패키지 형태로 복수개가 기판 상에 어레이될 수 있으며, 발광소자 패키지에서 방출되는 광의 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트, 형광 시트 등이 배치될 수 있다.A plurality of light emitting devices according to the embodiments may be arrayed on a substrate in the form of a package, and a light guide plate, a prism sheet, a diffusion sheet, a fluorescent sheet, and the like may be disposed on a path of light emitted from the light emitting device package.

실시예에 따른 발광소자는 백라이트 유닛, 조명 유닛, 디스플레이 장치, 지시 장치, 램프, 가로등, 차량용 조명장치, 차량용 표시장치, 스마트 시계 등에 적용될 수 있으나 이에 한정되는 것은 아니다.The light emitting device according to the embodiment may be applied to a backlight unit, a lighting unit, a display device, a pointing device, a lamp, a streetlight, a vehicle lighting device, a vehicle display device, a smart watch, but is not limited thereto.

이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. The features, structures, effects and the like described in the embodiments are included in at least one embodiment and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects and the like illustrated in the embodiments can be combined and modified by other persons skilled in the art to which the embodiments belong.

따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.Accordingly, the contents of such combinations and modifications should be construed as being included in the scope of the embodiments.

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention. It can be seen that the modification and application of branches are possible.

예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that the present invention may be embodied in many other specific forms without departing from the spirit or essential characteristics thereof.

제1 도전형 반도체층(112), 활성층(114),
InxAlyGa1-x-yN 계열 초격자층(단, 0≤x≤1, 0≤y≤1)(122),
InxGa1-xN층(122a)/AlyGa1--yN층(122b)의 초격자 구조,
AlzGa1-zN층(단, 0≤z≤1)(124)
The first conductive semiconductor layer 112, the active layer 114,
In x Al y Ga 1-xy N series superlattice layers (where 0? X? 1 , 0? Y? 1) 122,
The super lattice structure of the In x Ga 1 -x N layer 122a / Al y Ga 1 - y N layer 122b,
Al z Ga 1 -z N layer (where 0? Z ? 1) (124)

Claims (8)

제1 도전형 반도체층;
상기 제1 도전형 반도체층 상에 활성층;
상기 활성층 상에 InxAlyGa1-x-yN 계열 초격자층(단, 0≤x≤1, 0≤y≤1); 및
상기 InxAlyGa1-x-yN 계열 초격자층 상에 AlzGa1-zN층(단, 0≤z≤1);을 포함하는 발광소자.
A first conductive semiconductor layer;
An active layer on the first conductive semiconductor layer;
An In x Al y Ga 1-xy N superlattice layer (0? X? 1 , 0? Y? 1 ) on the active layer; And
And an Al z Ga 1 -z N layer (0? Z ? 1) on the In x Al y Ga 1-xy N series superlattice layer.
제1 항에 있어서,
상기 InxAlyGa1-x-yN 계열 초격자층은
InxGa1-xN층/AlyGa1--yN층의 초격자 구조를 포함하는 발광소자.
The method according to claim 1,
The In x Al y Ga 1-xy N series super lattice layer
And a super lattice structure of In x Ga 1 -xN layer / Al y Ga 1 -yN layer.
제2 항에 있어서,
상기 InxGa1-xN층에서의 인듐(In)의 조성은
상기 활성층의 양자우물의 인듐의 조성보다 낮은 발광소자.
3. The method of claim 2,
The composition of indium (In) in the In x Ga 1-x N layer is
And the quantum well of said active layer is lower than the composition of indium.
제2 항에 있어서,
상기 AlyGa1--yN층에서의 알루미늄(Al)의 조성은
상기 AlzGa1-zN층의 알루미늄의 조성보다 낮은 발광소자.
3. The method of claim 2,
The composition of aluminum (Al) in the Al y Ga 1 - y N layer is
Emitting layer is lower than the composition of aluminum of the Al z Ga 1 -z N layer.
제1 항에 있어서,
상기 InxAlyGa1-x-yN 계열 초격자층은
5 페어(pair) 내지 10 페어의 InxGa1-xN층/AlyGa1--yN층을 구비하는 발광소자.
The method according to claim 1,
The In x Al y Ga 1-xy N series super lattice layer
5 pairs to 10 pairs of In x Ga 1-x N layers / Al y Ga 1 - y N layers.
제1 항에 있어서,
상기 InxAlyGa1-x-yN 계열 초격자층은
InxGa1-xN층/InxAlyGa1-x-yN층의 초격자 구조를 포함하는 발광소자.
The method according to claim 1,
The In x Al y Ga 1-xy N series super lattice layer
In x Ga 1-x N layer / In x Al y Ga 1-xy N layer.
제1 항에 있어서,
상기 InxAlyGa1-x-yN 계열 초격자층은
InxAlyGa1-x-yN층/InxGa1-xN층/AlyGa1--yN층의 초격자 구조를 포함하는 발광소자.
The method according to claim 1,
The In x Al y Ga 1-xy N series super lattice layer
In x Al y Ga 1-xy N layer / In x Ga 1 -x N layer / Al y Ga 1 - y N layer.
제1 항 내지 제7 항 중 어느 하나에 기재된 발광소자를 구비하는 발광유닛을 포함하는 조명시스템.A lighting system comprising a light-emitting unit comprising the light-emitting element according to any one of claims 1 to 7.
KR1020140096438A 2014-07-29 2014-07-29 Light emitting device and lighting system KR102212781B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140096438A KR102212781B1 (en) 2014-07-29 2014-07-29 Light emitting device and lighting system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140096438A KR102212781B1 (en) 2014-07-29 2014-07-29 Light emitting device and lighting system

Publications (2)

Publication Number Publication Date
KR20160014343A true KR20160014343A (en) 2016-02-11
KR102212781B1 KR102212781B1 (en) 2021-02-05

Family

ID=55351575

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140096438A KR102212781B1 (en) 2014-07-29 2014-07-29 Light emitting device and lighting system

Country Status (1)

Country Link
KR (1) KR102212781B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170105941A (en) * 2016-03-11 2017-09-20 엘지이노텍 주식회사 Light emitting device and lighting apparatus

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007067454A (en) * 1997-01-09 2007-03-15 Nichia Chem Ind Ltd Nitride semiconductor device
KR20090021933A (en) * 2007-08-29 2009-03-04 엘지이노텍 주식회사 Semiconductor light emitting device and fabrication method thereof
KR20090035934A (en) * 2007-10-08 2009-04-13 엘지이노텍 주식회사 Semiconductor light emitting device and fabrication method thereof
KR20090058364A (en) * 2007-12-04 2009-06-09 삼성전기주식회사 Gan-based semiconductor light emitting device
KR20140050810A (en) * 2012-10-22 2014-04-30 엘지이노텍 주식회사 Light emitting device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007067454A (en) * 1997-01-09 2007-03-15 Nichia Chem Ind Ltd Nitride semiconductor device
KR20090021933A (en) * 2007-08-29 2009-03-04 엘지이노텍 주식회사 Semiconductor light emitting device and fabrication method thereof
KR20090035934A (en) * 2007-10-08 2009-04-13 엘지이노텍 주식회사 Semiconductor light emitting device and fabrication method thereof
KR20090058364A (en) * 2007-12-04 2009-06-09 삼성전기주식회사 Gan-based semiconductor light emitting device
KR20140050810A (en) * 2012-10-22 2014-04-30 엘지이노텍 주식회사 Light emitting device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170105941A (en) * 2016-03-11 2017-09-20 엘지이노텍 주식회사 Light emitting device and lighting apparatus

Also Published As

Publication number Publication date
KR102212781B1 (en) 2021-02-05

Similar Documents

Publication Publication Date Title
KR102224116B1 (en) Light emitting device and lighting system
US10069035B2 (en) Light-emitting device and lighting system
KR102376468B1 (en) Red light emitting device and lighting system
US10535795B2 (en) Ultraviolet light emitting element and lighting system having a quantum barrier structure for improved light emission efficiency
US10263145B2 (en) Ultraviolet light emitting device
KR102212781B1 (en) Light emitting device and lighting system
KR20170091354A (en) Uv light emitting device and lighting system
KR102315594B1 (en) Light emitting device and lighting system
KR20170011839A (en) Uv light emitting device and light emitting device package
KR102237120B1 (en) Light emitting device and lighting system
KR102224164B1 (en) Light emitting device and lighting system having the same
KR101983292B1 (en) Light emitting device
KR102352770B1 (en) Light emitting device and lighting system
KR20160121837A (en) Light emitting device and lighting system
KR102249647B1 (en) Light emitting device and lighting system
KR102237119B1 (en) Light emitting device and lighting system
KR102249633B1 (en) Light emitting device and lighting system
KR20170001138A (en) Uv light emitting device, light emitting device package and lighting device
KR102302855B1 (en) Light emitting device, and lighting system
KR102181490B1 (en) Light emitting device and lighting system
KR102308720B1 (en) Uv light emitting device and lighting system
KR102323706B1 (en) Light emitting device
KR102261958B1 (en) Light emitting device and lighting apparatus
KR20170105941A (en) Light emitting device and lighting apparatus
KR20170105945A (en) Light emitting device and lighting apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant