KR102181490B1 - Light emitting device and lighting system - Google Patents

Light emitting device and lighting system Download PDF

Info

Publication number
KR102181490B1
KR102181490B1 KR1020140074808A KR20140074808A KR102181490B1 KR 102181490 B1 KR102181490 B1 KR 102181490B1 KR 1020140074808 A KR1020140074808 A KR 1020140074808A KR 20140074808 A KR20140074808 A KR 20140074808A KR 102181490 B1 KR102181490 B1 KR 102181490B1
Authority
KR
South Korea
Prior art keywords
layer
quantum
type semiconductor
semiconductor layer
emitting device
Prior art date
Application number
KR1020140074808A
Other languages
Korean (ko)
Other versions
KR20150145432A (en
Inventor
심세환
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020140074808A priority Critical patent/KR102181490B1/en
Publication of KR20150145432A publication Critical patent/KR20150145432A/en
Application granted granted Critical
Publication of KR102181490B1 publication Critical patent/KR102181490B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21LIGHTING
    • F21KNON-ELECTRIC LIGHT SOURCES USING LUMINESCENCE; LIGHT SOURCES USING ELECTROCHEMILUMINESCENCE; LIGHT SOURCES USING CHARGES OF COMBUSTIBLE MATERIAL; LIGHT SOURCES USING SEMICONDUCTOR DEVICES AS LIGHT-GENERATING ELEMENTS; LIGHT SOURCES NOT OTHERWISE PROVIDED FOR
    • F21K9/00Light sources using semiconductor devices as light-generating elements, e.g. using light-emitting diodes [LED] or lasers
    • F21K9/20Light sources comprising attachment means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004Devices characterised by their operation
    • H01L33/0008Devices characterised by their operation having p-n or hi-lo junctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21LIGHTING
    • F21YINDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2115/00Light-generating elements of semiconductor light sources
    • F21Y2115/10Light-emitting diodes [LED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • General Engineering & Computer Science (AREA)
  • Led Devices (AREA)

Abstract

실시예에 따른 발광소자는 제 1 도전형 반도체층; 상기 제 1 도전형 반도체층 상에 배치되고, 복수의 양자우물과 복수의 양자벽을 포함하는 활성층; 및 상기 활성층 상에 제 2 도전형 반도체층; 을 포함하고, 상기 복수의 양자벽은 상기 제 1 도전형 반도체층에 인접한 적어도 하나 이상의 제 1 양자벽과 상기 제 2 도전형 반도체층에 인접한 적어도 하나 이상의 제 2 양자벽을 포함하며, 상기 제 1 양자벽은 p형 도펀트를 포함하는 것을 특징으로 한다.
실시예에 의하면 복수의 양자우물 전반에 걸쳐 홀과 전자 결합시켜 발광효율이 향상된 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공할 수 있다.
실시예에 의하면 복수의 양자우물 전반에 걸쳐 홀과 전자 결합시켜 발광효율이 향상된 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공할 수 있다.
The light emitting device according to the embodiment includes a first conductivity type semiconductor layer; An active layer disposed on the first conductivity type semiconductor layer and including a plurality of quantum wells and a plurality of quantum walls; And a second conductivity type semiconductor layer on the active layer. Wherein the plurality of quantum walls includes at least one first quantum wall adjacent to the first conductivity type semiconductor layer and at least one second quantum wall adjacent to the second conductivity type semiconductor layer, and the first The quantum wall is characterized by including a p-type dopant.
According to the embodiment, it is possible to provide a light emitting device having improved luminous efficiency, a method of manufacturing a light emitting device, a light emitting device package, and a lighting system by electronically combining holes and electrons across a plurality of quantum wells.
According to the embodiment, it is possible to provide a light emitting device having improved luminous efficiency, a method of manufacturing a light emitting device, a light emitting device package, and a lighting system by electronically combining holes and electrons across a plurality of quantum wells.

Description

발광소자 및 조명시스템{LIGHT EMITTING DEVICE AND LIGHTING SYSTEM}Light emitting device and lighting system {LIGHT EMITTING DEVICE AND LIGHTING SYSTEM}

실시예는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템에 관한 것이다. The embodiment relates to a light emitting device, a method of manufacturing a light emitting device, a light emitting device package, and a lighting system.

발광소자(Light Emitting Device)는 전기에너지가 빛 에너지로 변환되는 특성의 p-n 접합 다이오드로서, 주기율표상에서 Ⅲ족과 Ⅴ족 등의 화합물 반도체로 생성될 수 있고 화합물 반도체의 조성비를 조절함으로써 다양한 색상구현이 가능하다.Light Emitting Device is a pn junction diode that converts electrical energy into light energy. It can be created as a compound semiconductor such as Group III and Group V on the periodic table. Various colors can be realized by controlling the composition ratio of the compound semiconductor. It is possible.

발광소자는 순방향전압 인가 시 n층의 전자(electron)와 p층의 정공(hole)이 결합하여 전도대(Conduction band)와 가전대(Valance band)의 밴드갭 에너지에 해당하는 만큼의 에너지를 발산하는데, 이 에너지는 주로 열이나 빛의 형태로 방출되며, 빛의 형태로 발산되면 발광소자가 된다.When the forward voltage is applied, the electrons in the n-layer and the holes in the p-layer are combined to emit energy equivalent to the band gap energy of the conduction band and the balance band. , This energy is mainly emitted in the form of heat or light, and when radiated in the form of light, it becomes a light emitting device.

예를 들어, 질화물 반도체는 높은 열적 안정성과 폭넓은 밴드갭 에너지에 의해 광소자 및 고출력 전자소자 개발 분야에서 큰 관심을 받고 있다. 특히, 질화물 반도체를 이용한 청색(Blue) 발광소자, 녹색(Green) 발광소자, 자외선(UV) 발광소자 등은 상용화되어 널리 사용되고 있다.For example, nitride semiconductors are attracting great interest in the development of optical devices and high-power electronic devices due to their high thermal stability and wide band gap energy. In particular, a blue light-emitting device, a green light-emitting device, and an ultraviolet (UV) light-emitting device using a nitride semiconductor are commercialized and widely used.

최근 고효율 LED 수요가 증가함에 광도 개선이 이슈가 되고 있다. As the demand for high-efficiency LEDs has recently increased, improving luminance has become an issue.

광도를 개선하는 방안으로 활성층(MQW) 구조 개선, 전자차단층(EBL)의 개선, 활성층의 개선 등의 시도가 있으나 큰 효과를 보지 못하는 상황이다.As a way to improve the luminous intensity, there have been attempts to improve the structure of the active layer (MQW), improve the electron blocking layer (EBL), and improve the active layer, but there is no significant effect.

실시예는 광도를 향상시킬 수 있는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공하고자 한다. The embodiment is to provide a light emitting device capable of improving luminous intensity, a method of manufacturing a light emitting device, a light emitting device package, and a lighting system.

실시예에 따른 발광소자는 제 1 도전형 반도체층; 상기 제 1 도전형 반도체층 상에 배치되고, 복수의 양자우물과 복수의 양자벽을 포함하는 활성층; 및 The light emitting device according to the embodiment includes a first conductivity type semiconductor layer; An active layer disposed on the first conductivity type semiconductor layer and including a plurality of quantum wells and a plurality of quantum walls; And

상기 활성층 상에 제 2 도전형 반도체층; 을 포함하고, 상기 복수의 양자벽은 상기 제 1 도전형 반도체층에 인접한 적어도 하나 이상의 제 1 양자벽과 상기 제 2 도전형 반도체층에 인접한 적어도 하나 이상의 제 2 양자벽을 포함하며, 상기 제 1 양자벽은 p형 도펀트를 포함하는 것을 특징으로 한다. A second conductivity type semiconductor layer on the active layer; Wherein the plurality of quantum walls includes at least one first quantum wall adjacent to the first conductivity type semiconductor layer and at least one second quantum wall adjacent to the second conductivity type semiconductor layer, and the first The quantum wall is characterized by including a p-type dopant.

다른 측면에 따른 실시예의 발광소자는 제 1 도전형 반도체층; 상기 제 1 도전형 반도체층 상에 배치되고, 복수의 양자우물과 복수의 양자벽을 포함하는 활성층; 및 상기 활성층 상에 배치된 제 2 도전형 반도체층;을 포함하고,상기 양자벽은 제 1 캡핑 레이어와, 상기 제 1 캡핑 레이어 상에 도핑 레이어와, 상기 도핑 레이어 상에 제 2 캡핑 레이어을 포함하는 것을 특징으로 한다. A light emitting device according to another aspect may include a first conductivity type semiconductor layer; An active layer disposed on the first conductivity type semiconductor layer and including a plurality of quantum wells and a plurality of quantum walls; And a second conductivity type semiconductor layer disposed on the active layer, wherein the quantum wall includes a first capping layer, a doping layer on the first capping layer, and a second capping layer on the doping layer. It features.

실시예에 따른 조명시스템은 상기 발광소자를 구비하는 발광유닛을 포함할 수 있다.The lighting system according to the embodiment may include a light emitting unit including the light emitting device.

실시예에 의하면 광도를 증대시킬 수 있는 최적의 구조를 구비한 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공할 수 있다.According to the embodiment, a light emitting device having an optimal structure capable of increasing luminous intensity, a method of manufacturing a light emitting device, a light emitting device package, and a lighting system can be provided.

또한, 실시예에 의하면 복수의 양자우물 전반에 걸쳐 홀과 전자 결합시켜 발광효율이 향상된 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공할 수 있다.In addition, according to the embodiment, it is possible to provide a light emitting device with improved luminous efficiency, a method of manufacturing a light emitting device, a light emitting device package, and a lighting system by electronically combining a hole and a hole across a plurality of quantum wells.

또한, 실시예에 의하면 활성층의 품질을 향상시켜 동작전압을 감소시키고 신뢰성 및 재현성을 향상시킬 수 있는 장점이 있다. In addition, according to the embodiment, there is an advantage of improving the quality of the active layer, reducing the operating voltage and improving reliability and reproducibility.

그리고, 실시예에 의하면 양자구속효과의 개선, 발광효율의 개선 및 소자신뢰성 개선할 수 있는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공할 수 있다.In addition, according to the embodiment, it is possible to provide a light emitting device, a method of manufacturing a light emitting device, a light emitting device package, and a lighting system capable of improving quantum confinement effect, improving luminous efficiency, and improving device reliability.

도 1은 실시예에 따른 발광소자의 단면도이다.
도 2는 실시예에 따른 활성층의 단면도이다.
도 3은 실시예에 따른 발광소자의 에너지 밴드 다이어그램의 제 1 예시도이다.
도 4는 다른 실시예에 따른 단일 양자벽의 단면도이다.
도 5는 다른 실시예에 따른 발광소자의 에너지 밴드 다이어그램의 제 2 예시도이다.
도 6은 p형 도펀트를 포함하지 않은 양자벽으로 구성된 발광소자들의 동작전압과 p형 도펀트를 포함하는 양자벽으로 구성된 발광소자들의 동작전압을 비교한 그래프이다.
도 7은 p형 도펀트를 포함하지 않은 양자벽으로 구성된 발광소자의 발광효율과 p형 도펀트를 포함하는 양자벽으로 구성된 발광소자의 발광효율을 비교한 그래프이다.
도 8 내지 도 12는 실시예에 따른 발광소자의 제조방법의 공정 단면도이다.
1 is a cross-sectional view of a light emitting device according to an embodiment.
2 is a cross-sectional view of an active layer according to an embodiment.
3 is a first exemplary diagram of an energy band diagram of a light emitting device according to an embodiment.
4 is a cross-sectional view of a single quantum wall according to another embodiment.
5 is a second exemplary diagram of an energy band diagram of a light emitting device according to another embodiment.
6 is a graph comparing the operating voltages of light-emitting devices composed of quantum walls not including a p-type dopant and operating voltages of light-emitting devices composed of quantum walls including a p-type dopant.
7 is a graph comparing the luminous efficiency of a light-emitting device composed of a quantum wall not including a p-type dopant and a light-emitting device composed of a quantum wall including a p-type dopant.
8 to 12 are cross-sectional views illustrating a method of manufacturing a light emitting device according to an embodiment.

실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.In the description of the embodiment, each layer (film), region, pattern, or structure is "on/over" or "under" of the substrate, each layer (film), region, pad, or patterns. In the case of being described as being formed in, "on/over" and "under" include both "directly" or "indirectly" formed do. In addition, standards for the top/top or bottom of each layer will be described based on the drawings.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
In the drawings, the thickness or size of each layer is exaggerated, omitted, or schematically illustrated for convenience and clarity of description. Also, the size of each component does not fully reflect the actual size.

(( 실시예Example ))

도 1은 실시예에 따른 발광소자의 단면도이다. 1 is a cross-sectional view of a light emitting device according to an embodiment.

상기 발광 소자(100)는 도 1에 예시된 수평형 타입의 발광 소자가 적용될 수 있으나 이에 한정되는 것은 아니며, 수직형 발광소자 및 플립칩 발광소자 등에도 적용될 수 있다.The light emitting device 100 may be applied to the horizontal type light emitting device illustrated in FIG. 1, but is not limited thereto, and may also be applied to a vertical light emitting device and a flip chip light emitting device.

도 1을 참조하면, 실시예에 따른 발광소자(100)는 제 1 도전형 반도체층(112)과, 상기 제 1 도전형 반도체층(112) 상에 양자우물과 양자벽을 포함하는 활성층(114)과, 상기 활성층(114) 상에 배리어층(barrier)(127)과, 상기 배리어층(127) 상에 전자차단층(128) 및 상기 전자차단층(128) 상에 제 2 도전형 반도체층(116)을 포함할 수 있다.Referring to FIG. 1, a light emitting device 100 according to an embodiment includes a first conductivity type semiconductor layer 112 and an active layer 114 including a quantum well and a quantum wall on the first conductivity type semiconductor layer 112. ), a barrier layer 127 on the active layer 114, an electron blocking layer 128 on the barrier layer 127, and a second conductivity type semiconductor layer on the electron blocking layer 128 (116) may be included.

이건 발명의 관련기술('관련기술'은 이건발명의 출원시 명백히 공지된 기술은 아님을 의미함)에 의하면, 발광소자는 n형 반도체층, 활성층, p형 반도체층을 기본 발광구조로 하면서, 상기 활성층은 멀티 퀀텀 웰(multi-quantum well) 구조를 가져, 전자와 정공의 결합(recombination)을 촉진하여 발광 효율을 높일 수 있다. According to the related technology of the invention ('related technology' means that it is not a clearly known technology at the time of filing this invention), the light emitting device has an n-type semiconductor layer, an active layer, and a p-type semiconductor layer as a basic light emitting structure, The active layer has a multi-quantum well structure, thereby promoting recombination of electrons and holes to increase luminous efficiency.

이러한 멀티 퀀텀 웰의 활성층은 양자우물 전반에 걸쳐 전자와 정공이 트랩(trap)된 후 결합이 일어날 때 가장 큰 발광효율을 얻을 수 있다. The active layer of such a multi-quantum well can obtain the greatest luminous efficiency when bonding occurs after electrons and holes are trapped throughout the quantum well.

그런데, 전자는 큰 이동도(mobility)로 인해 모든 양자우물 전반에 걸쳐 트랩될 수 있으나, 정공은 작은 이동도로 인하여 정공을 주입하는 층(예컨대, 제 2 도전형 반도체층(116))에 인접한 양자우물을 제외한 나머지 양자우물에는 트랩되는 수가 현저히 적어진다. However, electrons can be trapped throughout all quantum wells due to their large mobility, but holes are quantum adjacent to the layer (for example, the second conductivity type semiconductor layer 116) into which holes are injected due to the small mobility. The number of traps in quantum wells other than wells is significantly reduced.

따라서, 정공을 주입하는 반도체층에 인접한 양자우물에서만 집중적으로 발광이 이루어지고, 전자를 주입하는 반도체층(예컨대, 제 1 도전형 반도체층(112))에 인접한 양자우물에서는 발광이 거의 일어나지 않아 발광효율이 저하되는 문제가 있다. Therefore, light emission is concentrated only in the quantum well adjacent to the semiconductor layer in which holes are injected, and light is hardly emitted from the quantum well adjacent to the semiconductor layer (for example, the first conductivity type semiconductor layer 112) in which electrons are injected. There is a problem of lowering efficiency.

한편, 상기 활성층(114)은 양자우물과 양자벽에 에너지 밴드 갭(energy band gap) 제어를 위하여, 이를 구성하는 반도체층의 조성비가 급격하게 변화하기 때문에 양자우물과 양자벽의 계면 사이에 결함이 발생되는 문제가 있다. Meanwhile, in order to control the energy band gap between the quantum well and the quantum wall, the active layer 114 rapidly changes the composition ratio of the semiconductor layer constituting it, so that defects between the quantum well and the quantum wall interface There is a problem that arises.

이러한 문제점들을 해결하기 위하여, 활성층(114) 전반에 걸쳐 정공이 주입되어 발광효율을 높일 수 있으며, 양질의 결정성을 갖는 멀티 퀀텀 웰 구조가 요구된다.
In order to solve these problems, holes are injected throughout the active layer 114 to increase luminous efficiency, and a multi-quantum well structure having good crystallinity is required.

도 1은 실시예에 따른 발광소자의 단면도이고, 도 2는 실시예에 따른 활성층(114)의 단면도이며, 도 3은 실시예에 따른 발광소자의 에너지 밴드 다이어그램의 제 1 예시도이다.1 is a cross-sectional view of a light emitting device according to an embodiment, FIG. 2 is a cross-sectional view of an active layer 114 according to the embodiment, and FIG. 3 is a first exemplary diagram of an energy band diagram of a light emitting device according to the embodiment.

도 1 내지 3을 참조하면, 실시예에 따른 발광소자(100)는 제 1 도전형 반도체층(112)과, 상기 제 1 도전형 반도체층(112) 상에 양자우물(200)과 양자벽(300)을 포함하는 활성층(114)과, 상기 활성층(114) 상에 배리어층(127)과, 상기 배리어층(127) 상에 전자차단층(128) 및 상기 전자차단층(128) 상에 제 2 도전형 반도체층(116)을 포함할 수 있다. 1 to 3, the light emitting device 100 according to the embodiment includes a first conductivity type semiconductor layer 112, a quantum well 200 and a quantum wall on the first conductivity type semiconductor layer 112 An active layer 114 including 300), a barrier layer 127 on the active layer 114, an electron blocking layer 128 on the barrier layer 127, and an electron blocking layer 128 on the electron blocking layer 128. It may include a two-conductivity semiconductor layer 116.

상기 활성층(114)은 제 1 도전형 반도체층(112)을 통해서 주입되는 전자와 이후 형성되는 제 2 도전형 반도체층(116)을 통해서 주입되는 정공이 서로 만나서 활성층(114)(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 파장을 갖는 빛을 방출하는 층이다. In the active layer 114, electrons injected through the first conductivity-type semiconductor layer 112 and holes injected through the second conductivity-type semiconductor layer 116 formed later meet each other, so that the active layer 114 (light-emitting layer) material is unique. It is a layer that emits light with a wavelength determined by the energy band of.

이러한 상기 활성층(114)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다.The active layer 114 may be formed of at least one of a single quantum well structure, a multi quantum well structure (MQW), a quantum-wire structure, or a quantum dot structure.

상기 활성층(114)의 양자우물/양자벽은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 상기 양자우물(200)은 상기 양자벽의 밴드 갭보다 낮은 밴드 갭을 갖는 물질로 형성될 수 있다.The quantum well/quantum wall of the active layer 114 may be formed in one or more pair structures among InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP. However, it is not limited thereto. The quantum well 200 may be formed of a material having a lower band gap than the band gap of the quantum wall.

예를 들어, 도 2를 보면, 상기 활성층(114)은 에너지 밴드 갭이 작은 복수의 양자우물(200)과 에너지 밴드 갭이 큰 복수의 양자벽(300)이 교번하여 적층되도록 형성될 수 있다. For example, referring to FIG. 2, the active layer 114 may be formed such that a plurality of quantum wells 200 having a small energy band gap and a plurality of quantum walls 300 having a large energy band gap are alternately stacked.

이하에서는 상기 제 1 도전형 반도체층(112)에 인접한 양자우물과 양자벽을 각각 제 1 양자우물(210)과 제 1 양자벽(310)으로, 상기 제 2 도전형 반도체층(116)에 인접한 양자우물과 양자벽을 각각 제 2 양자우물(220)과 제 2 양자벽(320)으로 설명하기로 한다. Hereinafter, a quantum well and a quantum wall adjacent to the first conductivity-type semiconductor layer 112 are formed into a first quantum well 210 and a first quantum wall 310, respectively, and adjacent to the second conductivity-type semiconductor layer 116. The quantum well and the quantum wall will be described as a second quantum well 220 and a second quantum wall 320, respectively.

도 3을 보면, 상기 제 1 도전형 반도체층(112)에서 주입된 전자는 빠른 이동도를 갖기 때문에 양자우물(200) 전반에 걸쳐 트랩될 수 있으나, 상기 제 2 도전형 반도체층(116)에서 주입된 정공은 제 2 양자우물(220)에 집중되어 트랩된다. Referring to FIG. 3, electrons injected from the first conductivity type semiconductor layer 112 may be trapped throughout the quantum well 200 because they have fast mobility, but in the second conductivity type semiconductor layer 116 The injected holes are concentrated and trapped in the second quantum well 220.

상기 양자우물(200) 전반에 걸쳐 정공을 효과적으로 주입하기 위하여, 상기 양자벽(300)에는 정공을 공급하는 p형 도펀트가 포함될 수 있다. In order to effectively inject holes throughout the quantum well 200, a p-type dopant for supplying holes may be included in the quantum wall 300.

예를 들어, 상기 제 1 도전형 반도체층(112)에 인접한 제 1 양자벽(310)에 p형 도펀트를 도핑하여, 상기 제 1 양자벽(310)에서 발생한 정공이 제 1 양자우물(210)에 주입되도록 할 수 있다.For example, by doping a p-type dopant on the first quantum wall 310 adjacent to the first conductivity-type semiconductor layer 112, holes generated in the first quantum wall 310 are converted into the first quantum well 210 Can be injected into

좀더 상세히, 상기 제 1 양자벽(310)의 개수는 전체 양자벽(300)의 20~50% 사이의 개수에 해당될 수 있으며, 상기 제 1 양자벽(310)에는 Mg가 1018~1020/cm3 농도로 도핑될 수 있다. In more detail, the number of the first quantum walls 310 may correspond to a number between 20 to 50% of the total quantum walls 300, and Mg is 10 18 to 10 20 in the first quantum wall 310. It can be doped at a concentration of /cm3.

상기 p형 제 1 양자벽(310)이 전체 양자벽(300)에서 20% 이하의 수를 가질 경우, p형 도펀트의 정공 주입 효과가 급격하게 낮아져서 발광 효율이 떨어질 수 있다. 반대로, 상기 p형 제 1 양자벽(310)이 전체 양자벽(300)에서 50% 이상의 수를 가질 경우, 불순물(impurity)인 p형 도펀트가 양자우물(200)을 파괴할 수 있다. When the p-type first quantum wall 310 has a number of 20% or less in the entire quantum wall 300, the hole injection effect of the p-type dopant is rapidly lowered, so that luminous efficiency may be degraded. Conversely, when the p-type first quantum wall 310 has a number of 50% or more in the entire quantum wall 300, a p-type dopant, which is an impurity, may destroy the quantum well 200.

이를 통해, 상기 양자우물(200) 전반에 걸쳐 정공을 주입되어 전자와 정공이 결합할 수 있으므로, 발광효율이 향상될 수 있는 장점이 있다. Through this, holes are injected throughout the quantum well 200 so that electrons and holes can be combined, so that luminous efficiency can be improved.

또한, 상기 p형 도펀트는 계면활성(surfactant)으로 작용할 수 있어서, 상기 활성층(114)의 품질을 증가시킬 수 있다.
In addition, the p-type dopant may act as a surfactant, thereby increasing the quality of the active layer 114.

그런데, 전술하였듯이, 상기 p형 도펀트는 불순물이기 때문에 양자우물(200)로 확산되어 양자우물(200)을 파괴할 수 있다. However, as described above, since the p-type dopant is an impurity, it may diffuse into the quantum well 200 and destroy the quantum well 200.

이하에서는 상기 p형 도펀트가 양자벽(300)에서 양자우물(200)로 확산되는 것을 막기 위한 양자벽(300) 구조를 설명한다.
Hereinafter, a structure of the quantum wall 300 for preventing diffusion of the p-type dopant from the quantum wall 300 to the quantum well 200 will be described.

도 4는 다른 실시예에 따른 단일 양자벽의 단면도이고, 도 5는 다른 실시예에 따른 발광소자의 에너지 밴드 다이어그램의 제 2 예시도이다. 4 is a cross-sectional view of a single quantum wall according to another exemplary embodiment, and FIG. 5 is a second exemplary diagram of an energy band diagram of a light emitting device according to another exemplary embodiment.

이하에서 설명하는 상기 제 1 양자벽(310)의 제 1 층(311)에 대한 설명은, 제 1 양자벽(310)에 포함되는 모든 층들에 적용되는 것으로 이해할 수 있다. The description of the first layer 311 of the first quantum wall 310 described below may be understood as being applied to all layers included in the first quantum wall 310.

도 4를 참조하면, 상기 제 1 양자벽(310)의 제 1 층(311)은 제 1 캡핑 레이어(311a)와, 상기 제 1 캡핑 레이어(311a) 상에 도핑 레이어(311b)와, 상기 도핑 레이어(311b) 상에 제 2 캡핑 레이어(311c)를 포함할 수 있다. 4, the first layer 311 of the first quantum wall 310 includes a first capping layer 311a, a doping layer 311b on the first capping layer 311a, and the doping. A second capping layer 311c may be included on the layer 311b.

상기 도핑 레이어(311b)의 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다 The dopant of the doping layer 311b is a p-type dopant, and may include Mg, Zn, Ca, Sr, Ba, etc.

상기 도핑 레이어(311b)에는 Mg가 1018~1020/cm3 농도로 도핑될 수 있다. 상기 Mg이 1018/cm3 이하로 도핑 되면 정공 주입효과가 낮아져 도핑 레이어(311b)의 실효성이 없어질 수 있고, 상기 Mg이 1020/cm3 이상으로 도핑 되면 Mg의 확산력이 커져 양자우물(200)을 오염시킬 수 있기 때문이다. Mg may be doped at a concentration of 10 18 ~ 10 20 /cm3 to the doping layer 311b. If the Mg is doped to 10 18 /cm3 or less, the hole injection effect is lowered, so that the effectiveness of the doping layer 311b may be lost.If the Mg is doped to 10 20 /cm3 or more, the diffusion power of Mg increases, and the quantum well 200 Because it can contaminate.

상기 제 1 캡핑 레이어(311a)와 상기 제 2 캡핑 레이어(311c)는 상 또는 하에 배치된 양자우물(200)로 도핑 레이어(311b)의 p형 도펀트가 확산되지 않도록 막는 역할을 한다. The first capping layer 311a and the second capping layer 311c serve to prevent diffusion of the p-type dopant of the doping layer 311b into the quantum well 200 disposed above or below.

즉, 상기 제 1 양자벽(310)의 제 1 층(311)은 상하에 배치된 양자우물(200)로부터 격리된 영역에만 도펀트를 포함시켜, 상기 도펀트가 제 1 층(311) 밖으로 확산되지 않도록 막을 수 있다. That is, the first layer 311 of the first quantum wall 310 includes a dopant only in a region isolated from the quantum well 200 disposed above and below so that the dopant does not diffuse out of the first layer 311. Can be prevented.

이러한 상기 도핑 레이어(311b)는 상기 제 1 양자벽(310)의 제 1층(311)의 20 % 이하의 두께로 형성될 수 있다. 예를 들어, 상기 제 1 캡핑 레이어(311a)와 상기 제 2 캡핑 레이어(311c)의 두께가 각각 2nm 일 때, 상기 도핑 레이어(311b)의 두께는 1nm 이하로 형성할 수 있다. 그리고, 이러한 상기 캡핑 레이어들은 p형 도펀트의 확산을 방지할 수 있다. The doped layer 311b may be formed to have a thickness of 20% or less of the first layer 311 of the first quantum wall 310. For example, when the first capping layer 311a and the second capping layer 311c each have a thickness of 2 nm, the doping layer 311b may have a thickness of 1 nm or less. In addition, these capping layers may prevent diffusion of the p-type dopant.

도 5를 보면, 상기 제 1 양자벽(310)에 제 1 층(311), 제 2 층(312) 및 제 3 층(313)은 각각 캡핑 레이어와 도핑 레이어(311b, 312b, 313b)를 포함할 수 있다. 5, the first layer 311, the second layer 312, and the third layer 313 on the first quantum wall 310 include a capping layer and a doping layer 311b, 312b, 313b, respectively. can do.

각각의 도핑 레이어(311b)들에 상하에 배치된 캡핑 레이어는 상하에 배치된 양자우물(200)로 p형 도펀트가 확산되지 않도록 하면서, 도핑 레이어(311b)에서 발생된 정공은 양자우물(200)로 주입할 수 있다. The capping layer disposed above and below each of the doping layers 311b prevents the p-type dopant from spreading into the quantum wells 200 disposed above and below, while the holes generated in the doping layer 311b are formed in the quantum well 200. Can be injected with.

한편, 상기 제 1 양자벽(310)에 포함되는 각 층들에 포함되는 캡핑 레이어와 도핑 레이어(311b)는 모두 같은 두께와 같은 도핑 농도로 형성될 수 있고, 다른 두께와 다른 도핑 농도로도 형성될 수도 있다. Meanwhile, the capping layer and the doping layer 311b included in each of the layers included in the first quantum wall 310 may be formed with the same thickness and the same doping concentration, and may be formed with different thicknesses and different doping concentrations. May be.

예를 들어, 상기 제 1 도전형 반도체층(112)에 가장 인접한 제 1 층(311)의 도핑 레이어(311b)는 높은 농도로 도핑될 수 있고, 상기 제 1 도전형 반도체층(112)에서 가장 멀리 격리된 제 3 층(313)의 도핑 레이어(313b)는 낮은 농도로 도핑될 수 있다. For example, the doped layer 311b of the first layer 311 closest to the first conductivity type semiconductor layer 112 may be doped at a high concentration, and the first conductivity type semiconductor layer 112 The doped layer 313b of the far-isolated third layer 313 may be doped with a low concentration.

즉, 상기 제 1 도전형 반도체층(112)에 인접한 층에서 격리된 층으로 갈수록 도핑 레이어의 도핑 농도는 점점 낮아질 수 있다. That is, the doping concentration of the doping layer may gradually decrease as the layer adjacent to the first conductivity type semiconductor layer 112 goes toward the isolated layer.

또는, 상기 제 1 도전형 반도체층(112)에 가장 인접한 제 1 층(311)의 도핑 레이어(311b)는 두껍게 형성될 수 있으며, 상기 제 1 도전형 반도체층(112)에서 가장 멀리 격리된 제 3 층(313)의 도핑 레이어(313b)는 얇게 형성될 수 있다. Alternatively, the doped layer 311b of the first layer 311 closest to the first conductivity type semiconductor layer 112 may be formed to be thick, and the first conductive type semiconductor layer 112 is separated from the first conductive type semiconductor layer 112. The doped layer 313b of the third layer 313 may be formed thin.

즉, 상기 제 1 도전형 반도체층(112)에 인접한 층에서 격리된 층으로 갈수록 도핑 레이어의 두께는 점점 낮아질 수 있다.That is, the thickness of the doped layer may gradually decrease as the layer adjacent to the first conductivity-type semiconductor layer 112 goes toward the isolated layer.

이를 통해, 정공 주입이 가장 어려운 상기 제 1 도전형 반도체층(112)에 인접한 양자우물에 충분한 정공을 공급할 수 있어, 양자우물(200) 전반에 걸쳐 균일한 정공-전자 결합을 유도할 수 있다. Through this, sufficient holes can be supplied to the quantum well adjacent to the first conductivity-type semiconductor layer 112, which is the most difficult hole injection, so that uniform hole-electron coupling across the quantum well 200 can be induced.

Figure 112014057285837-pat00001
Figure 112014057285837-pat00001

표 1은 p형 도펀트를 포함하지 않은 양자벽으로 구성된 발광소자의 특성(실험 1)과 p형 도펀트를 포함하는 양자벽으로 구성된 발광소자의 특성(실험 2)을 비교하는 표이다. Table 1 is a table comparing the characteristics of a light-emitting device composed of a quantum wall that does not contain a p-type dopant (Experiment 1) and a light-emitting device composed of a quantum wall including a p-type dopant (Experiment 2).

도 6은 p형 도펀트를 포함하지 않은 양자벽으로 구성된 발광소자들의 동작전압과 p형 도펀트를 포함하는 양자벽으로 구성된 발광소자들의 동작전압을 비교한 그래프이다. 6 is a graph comparing the operating voltages of light-emitting devices composed of quantum walls not including a p-type dopant and operating voltages of light-emitting devices composed of quantum walls including a p-type dopant.

도 7은 p형 도펀트를 포함하지 않은 양자벽으로 구성된 발광소자의 발광효율과 p형 도펀트를 포함하는 양자벽으로 구성된 발광소자의 발광효율을 비교한 그래프이다. 7 is a graph comparing the luminous efficiency of a light-emitting device composed of a quantum wall not including a p-type dopant and a light-emitting device composed of a quantum wall including a p-type dopant.

표 1, 도 6 내지 7을 참조하면, 실시예에 따라 p형 도펀트가 도핑된 양자벽을 포함하는 발광소자는 파워, 동작전압 및 발광효율 면에서 기존 발광소자에 비해 개선된 것을 확인할 수 있다. Referring to Table 1 and FIGS. 6 to 7, it can be seen that a light emitting device including a quantum wall doped with a p-type dopant according to an exemplary embodiment has improved power, operating voltage, and luminous efficiency compared to conventional light emitting devices.

좀더 상세히, 표 1을 보면, 실험 1에 비하여 실험 2는 동작전압(Vf3)이 하락되었고, 파워(Po)가 상승하였다. 특히, 적분구 데이터를 보면 실험 2 발광소자의 발광효율이 2% 이상 상승한 것을 확인할 수 있다. In more detail, referring to Table 1, compared to Experiment 1, in Experiment 2, the operating voltage Vf3 decreased and the power Po increased. In particular, looking at the integrating sphere data, it can be seen that the luminous efficiency of the light emitting device in Experiment 2 increased by 2% or more.

또한, 실험을 반복한 경우, 도 6을 보면, 실험 1 조건으로 동작전압을 측정한 경우 동작전압이 대체적으로 크면서 산포 또한 커서 재현성이 떨어지는 것을 알 수 있다. In addition, in the case of repeating the experiment, referring to FIG. 6, it can be seen that when the operating voltage is measured under the condition of Experiment 1, the operating voltage is generally large and the dispersion is large and reproducibility is poor.

반면, 실험 2 조건으로 동작전압을 측정한 경우 동작전압이 대체적으로 작으면서 산포가 작아 신뢰성 및 재현성이 뛰어난 것을 알 수 있다. On the other hand, in the case of measuring the operating voltage under the condition of Experiment 2, it can be seen that the operating voltage is generally small and the distribution is small, and reliability and reproducibility are excellent.

도 7을 보면, 실험 2가 전류량 전반에 걸쳐 실험 1에 비하여 발광효율이 높은 것을 알 수 있다. 7, it can be seen that the luminous efficiency of Experiment 2 is higher than that of Experiment 1 over the entire amount of current.

즉, p형 도펀트로 도핑된 양자벽을 포함하는 발광소자는 발광에 기여하는 양자우물(200)이 증가하여 발광효율을 증가시킬 수 있고, p형 도펀트가 활성층(114)의 계면을 개선하여 동작전압이 감소하고 동작전압들의 산포가 감소시킬 수 있다.
That is, a light-emitting device including a quantum wall doped with a p-type dopant can increase luminous efficiency by increasing the quantum well 200 contributing to light emission, and the p-type dopant operates by improving the interface of the active layer 114 The voltage may decrease and the distribution of operating voltages may decrease.

도 8 내지 도 12는 실시예에 따른 발광소자의 제조방법의 공정 단면도이다8 to 12 are cross-sectional views illustrating a method of manufacturing a light emitting device according to an embodiment.

이하에서는 이러한 실시예의 발광소자(100)는 제조하는 방법에 대하여 도 8 내지 12를 참조하여 설명한다. Hereinafter, a method of manufacturing the light emitting device 100 according to this embodiment will be described with reference to FIGS. 8 to 12.

먼저, 도 8과 같이 기판(105)을 준비한다. 상기 기판(105)은 열전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판일수 있다. 예를 들어, 상기 기판(105)은 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, and Ga203 중 적어도 하나를 사용할 수 있다. 상기 기판(105) 위에는 PSS(Patterned Sapphire Substrate)(P)가 형성될 수 있으며, 이에 대해 한정하지는 않는다.First, a substrate 105 is prepared as shown in FIG. 8. The substrate 105 may be formed of a material having excellent thermal conductivity, and may be a conductive substrate or an insulating substrate. For example, the substrate 105 may be formed of at least one of sapphire (Al2O3), SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, and Ga203. A Patterned Sapphire Substrate (PSS) P may be formed on the substrate 105, but the embodiment is not limited thereto.

상기 기판(105)에 대해 습식세척을 하여 표면의 불순물을 제거할 수 있다.The substrate 105 may be wet cleaned to remove impurities from the surface.

이후, 상기 기판(105) 상에 제 1 도전형 반도체층(112), 활성층(114) 및 제 2 도전형 반도체층(116)을 포함하는 발광구조물(110)을 형성할 수 있다.Thereafter, a light emitting structure 110 including a first conductivity type semiconductor layer 112, an active layer 114, and a second conductivity type semiconductor layer 116 may be formed on the substrate 105.

이때, 상기 기판(105) 위에는 버퍼층(107)이 형성될 수 있다. 상기 버퍼층(107)은 상기 발광구조물(110)의 재료와 기판(105)의 격자 부정합을 완화시켜 줄 수 있으며, 버퍼층(107)의 재료는 3족-5족 화합물 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다.In this case, a buffer layer 107 may be formed on the substrate 105. The buffer layer 107 can alleviate lattice mismatch between the material of the light emitting structure 110 and the substrate 105, and the material of the buffer layer 107 is a group 3-5 compound semiconductor such as GaN, InN, AlN , InGaN, AlGaN, InAlGaN, may be formed of at least one of AlInN.

상기 버퍼층(107) 위에는 언도프드(undoped) 반도체층(108)이 형성될 수 있으며, 이에 대해 한정하지는 않는다. An undoped semiconductor layer 108 may be formed on the buffer layer 107, but the embodiment is not limited thereto.

상기 제 1 도전형 반도체층(112)은 반도체 화합물로 형성될 수 있다. 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제 1 도전형 도펀트가 도핑될 수 있다. 상기 제 1 도전형 반도체층(112)이 n형 반도체층인 경우, 상기 제 1도전형 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.The first conductivity type semiconductor layer 112 may be formed of a semiconductor compound. It may be implemented as a compound semiconductor such as Group 3-5 and Group 2-6, and may be doped with a first conductivity type dopant. When the first conductivity-type semiconductor layer 112 is an n-type semiconductor layer, the first conductivity-type dopant is an n-type dopant, and may include Si, Ge, Sn, Se, and Te, but is not limited thereto.

상기 제 1 도전형 반도체층(112)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다.The first conductivity type semiconductor layer 112 may include a semiconductor material having a composition formula of InxAlyGa1-x-yN (0≦x≦1, 0≦y≦1, 0≦x+y≦1).

상기 제 1 도전형 반도체층(112)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN,AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.The first conductivity type semiconductor layer 112 may be formed of one or more of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP.

상기 제 1 도전형 반도체층(112)은 화학증착방법(CVD) 혹은 분자선 에피택시 (MBE) 혹은 스퍼터링 혹은 수산화물 증기상 에피택시(HVPE) 등의 방법을 사용하여 n형 GaN층을 형성할 수 있다. 또한, 상기 제 1 도전형 반도체층(112)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 실리콘(Si)와 같은 n 형 불순물을 포함하는 실란 가스(SiH4)가 주입되어 형성될 수 있다.The first conductivity-type semiconductor layer 112 may be formed of an n-type GaN layer using a method such as chemical vapor deposition (CVD), molecular beam epitaxy (MBE), sputtering, or hydroxide vapor phase epitaxy (HVPE). . In addition, the first conductivity-type semiconductor layer 112 includes a silane gas containing n-type impurities such as trimethyl gallium gas (TMGa), ammonia gas (NH3), nitrogen gas (N2), and silicon (Si) in the chamber ( SiH4) may be implanted to form.

다음으로, 실시예는 제 1 도전형 반도체층(112) 상에 질화갈륨계열 초격자층(124)을 형성할 수 있다. 상기 질화갈륨계열 초격자층(124)은 제 1 도전형 반도체층(112)과 활성층(114) 사이의 격자 불일치에 기이한 응력을 효과적으로 완화시킬 수 있다. 예를 들어, 상기 질화갈륨계열 초격자층(124)은 InyAlxGa(1-x-y)N(0≤x≤1, 0≤y≤1)/GaN 등으로 형성될 수 있으나 이에 한정되는 것은 아니다.Next, in the embodiment, a gallium nitride-based superlattice layer 124 may be formed on the first conductivity type semiconductor layer 112. The gallium nitride-based superlattice layer 124 can effectively alleviate an odd stress due to lattice mismatch between the first conductivity type semiconductor layer 112 and the active layer 114. For example, the gallium nitride-based superlattice layer 124 may be formed of InyAlxGa(1-x-y)N(0≦x≦1, 0≦y≦1)/GaN, but is not limited thereto.

또한, 상기 질화갈륨계열 초격자층(124)은 활성층(114)에 포함된 p형 도펀트가 상기 제 1 도전형 반도체층(112)으로 확산되지 않도록 배리어 역할을 할 수 있다. In addition, the gallium nitride-based superlattice layer 124 may serve as a barrier so that the p-type dopant included in the active layer 114 does not diffuse into the first conductivity-type semiconductor layer 112.

이후, 도 9를 보면, 상기 질화갈륨계열 초격자층(124) 상에 활성층(114)을 형성한다. Thereafter, referring to FIG. 9, an active layer 114 is formed on the gallium nitride-based superlattice layer 124.

상기 활성층(114)은 제 1 도전형 반도체층(112)을 통해서 주입되는 전자와 이후 형성되는 제 2 도전형 반도체층(116)을 통해서 주입되는 정공이 서로 만나서 활성층(114)(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 파장을 갖는 빛을 방출하는 층이다. In the active layer 114, electrons injected through the first conductivity-type semiconductor layer 112 and holes injected through the second conductivity-type semiconductor layer 116 formed later meet each other, so that the active layer 114 (light-emitting layer) material is unique. It is a layer that emits light with a wavelength determined by the energy band of.

상기 활성층(114)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 상기 활성층(114)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 트리메틸 인듐 가스(TMIn) 또는 p형 도펀트가 주입되어 다중 양자우물구조가 형성될 수 있으나 이에 한정되는 것은 아니다.The active layer 114 may be formed of at least one of a single quantum well structure, a multi quantum well structure (MQW), a quantum-wire structure, or a quantum dot structure. For example, the active layer 114 may be injected with trimethyl gallium gas (TMGa), ammonia gas (NH3), nitrogen gas (N2), trimethyl indium gas (TMIn), or a p-type dopant to form a multiple quantum well structure. However, it is not limited thereto.

상기 활성층(114)의 양자우물/양자벽은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 상기 양자우물은 상기 양자벽의 밴드 갭보다 낮은 밴드 갭을 갖는 물질로 형성될 수 있다.The quantum well/quantum wall of the active layer 114 may be formed in one or more pair structures among InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP. However, it is not limited thereto. The quantum well may be formed of a material having a lower band gap than the band gap of the quantum wall.

예를 들어, 도 2를 보면, 상기 활성층(114)은 에너지 밴드 갭이 작은 복수의 양자우물(200)과 에너지 밴드 갭이 큰 복수의 양자벽이 교번하여 적층되도록 형성될 수 있다.For example, referring to FIG. 2, the active layer 114 may be formed such that a plurality of quantum wells 200 having a small energy band gap and a plurality of quantum walls having a large energy band gap are alternately stacked.

이때, 상기 양자우물(200) 전반에 걸쳐 정공을 효과적으로 주입하기 위하여, 상기 양자벽 형성시 p형 도펀트를 도핑할 수 있다. At this time, in order to effectively inject holes throughout the quantum well 200, a p-type dopant may be doped when forming the quantum wall.

예를 들어, 상기 제 1 도전형 반도체층(112)에 인접한 제 1 양자벽(310)에 Mg을 도핑할 수 있다. For example, Mg may be doped into the first quantum wall 310 adjacent to the first conductivity type semiconductor layer 112.

P형 도펀트가 양자우물(200)로 확산되는 것을 방지하기 위하여, 상기 제 1 양자벽(310)에 포함된 양자벽층들을 캡핑 레이어와 도핑 레이어(311b)를 포함하도록 형성할 수도 있다. In order to prevent the P-type dopant from diffusing into the quantum well 200, quantum wall layers included in the first quantum wall 310 may be formed to include a capping layer and a doping layer 311b.

예를 들어, 제 1 양자벽(310)들은 먼저 제 1 캡핑 레이어(311a)를 형성한 후 p형 도펀트를 첨가하여 도핑 레이어(311b)를 형성하고, 상기 도핑 레이어(311b) 상에 제 2 캡핑 레이어(311c)를 형성할 수 있다. For example, the first quantum walls 310 first form a first capping layer 311a, then add a p-type dopant to form a doping layer 311b, and a second capping layer on the doped layer 311b. A layer 311c may be formed.

그리고, 이러한 상기 도핑 레이어(311b)는 상기 제 1 양자벽(310)의 제 1층의 20 % 이하의 두께로 형성될 수 있다. 예를 들어, 상기 제 1 캡핑 레이어(311a)와 상기 제 2 캡핑 레이어(311c)의 두께가 각각 2nm 일 때, 상기 도핑 레이어(311b)의 두께는 1nm 이하로 구성하여, 상기 캡핑 레이어들은 p형 도펀트의 확산을 방지할 수 있다.
In addition, the doped layer 311b may be formed to have a thickness of 20% or less of the first layer of the first quantum wall 310. For example, when the thickness of the first capping layer 311a and the second capping layer 311c is 2 nm, the thickness of the doping layer 311b is 1 nm or less, and the capping layers are p-type It is possible to prevent diffusion of dopants.

실시예는 양자우물(200)에 가해지는 응력을 최소화하면서 동시에 양자구속효과를 효과적으로 증대하기 위해, 상기 활성층(114) 상에 배리어층(undoped last barrier)(127)을 형성할 수 있다.In the embodiment, in order to minimize the stress applied to the quantum well 200 and at the same time effectively increase the quantum confinement effect, an undoped last barrier 127 may be formed on the active layer 114.

실시예에서 상기 배리어층(127)은 상기 양자우물(200) 중 상기 제 2 도전형 반도체층(116)에 가장 인접한 라스트 양자우물 상에 제 1 Inp1Ga1-p1N층(단, 0〈p1〈1)(127a)과, 상기 제 1 Inp1Ga1-p1N층(127a) 상에 AlqGa1-qN층(단, 0〈q〈1)(127b) 및 상기 AlqGa1-qN층(127b) 상에 제 2 Inp2Ga1-p2N층(단, 0〈p2〈1)(127c)을 포함할 수 있다.In an embodiment, the barrier layer 127 is a first Inp1Ga1-p1N layer on the last quantum well closest to the second conductivity type semiconductor layer 116 of the quantum well 200 (however, 0<p1<1) (127a) and an AlqGa1-qN layer on the first Inp1Ga1-p1N layer 127a (however, 0<q<1) (127b) and a second Inp2Ga1-p2N layer on the AlqGa1-qN layer 127b (However, 0 &lt; p2 &lt; 1) may include (127c).

실시예에 의하면 AlqGa1-qN층(127b)에서의 Al을 구비함에 따라 밴드갭 에너지 준위가 상대적으로 높아짐으로써, 상기 AlqGa1-qN층(127b)의 에너지 밴드갭은 상기 제 1 Inp1Ga1-p1N층(127a) 및 상기 제 2 Inp2Ga1-p2N층(127c)의 에너지 밴드갭보다 클 수 있다.According to the embodiment, the band gap energy level is relatively increased as Al in the AlqGa1-qN layer 127b is provided, so that the energy band gap of the AlqGa1-qN layer 127b is the first Inp1Ga1-p1N layer 127a. ) And the energy band gap of the second Inp2Ga1-p2N layer 127c.

또한, 배리어층(127) 내의 AlqGa1-qN층(127b)의 에너지 밴드갭이 활성층(114) 내의 양자벽의 에너지 밴드갭보다 크므로 양자우물(200) 내에 전자를 효과적으로 구속할 수 있다.In addition, since the energy band gap of the AlqGa1-qN layer 127b in the barrier layer 127 is larger than the energy band gap of the quantum wall in the active layer 114, electrons in the quantum well 200 can be effectively confined.

실시예에 따르면 배리어층(127) 내의 상기 제 1 Inp1Ga1-p1N층(127a) 및 상기 제 2 Inp2Ga1-p2N층(127c)의 면방향 격자상수가 AlqGa1-qN층(127b)의 면방향 격자상수보다 크므로 AlqGa1-qN층(127b)로부터 양자우물(200)에 가해지는 응력을 완화시킬 수 있다.According to an embodiment, the lattice constant in the plane direction of the first Inp1Ga1-p1N layer 127a and the second Inp2Ga1-p2N layer 127c in the barrier layer 127 is greater than that of the AlqGa1-qN layer 127b. Because it is large, the stress applied to the quantum well 200 from the AlqGa1-qN layer 127b can be relaxed.

또한, 이로 인해, 활성층(114) 내 양자우물(200)에 작용하는 내부장을 감소시켜서 양자우물(200)에서 전자와 정공의 발광결합 확률을 증대시킴으로써 발광효율을 개선시킬 수 있다.In addition, due to this, by reducing the internal field acting on the quantum well 200 in the active layer 114, it is possible to improve the luminous efficiency by increasing the probability of light emission coupling between electrons and holes in the quantum well 200.

실시예에 따른 배리어층(127)은 활성층(114)에 가하는 응력을 최소화 하면서 동시에 효과적으로 활성층(114) 내에 전자를 양자역학적으로 구속할 수 있다.The barrier layer 127 according to the embodiment may minimize stress applied to the active layer 114 and at the same time effectively confine electrons in the active layer 114 quantum mechanically.

또한, 실시예에 따르면 AlqGa1-qN층(127b)은 p형으로 도핑되지 않고, AlqGa1-qN층(127b)의 면방향 격자상수가 제 1 Inp1Ga1-p1N층(127a) 및 상기 제 2 Inp2Ga1-p2N층(127c)보다 작으므로 제 2 도전형 반도체층(116)으로부터 활성층(114) 방향으로의 p형 도펀트인 Mg의 침투를 효과적으로 차단함으로써 소자의 장기 신뢰성을 개선할 수 있다.
Further, according to the embodiment, the AlqGa1-qN layer 127b is not doped with a p-type, and the plane direction lattice constant of the AlqGa1-qN layer 127b is the first Inp1Ga1-p1N layer 127a and the second Inp2Ga1-p2N. Since it is smaller than the layer 127c, it is possible to improve long-term reliability of the device by effectively blocking the penetration of Mg, which is a p-type dopant, from the second conductivity-type semiconductor layer 116 toward the active layer 114.

다음으로, 도 10과 같이 상기 배리어층(127) 상에 AlxInyGa(1-x-y)N 계열 (단, 0≤x≤1, 0≤y≤1)의 전자차단층 (128) 및 상기 전자차단층(128) 상에 제 2 도전형 반도체층(116)을 형성할 수 있다.Next, as shown in FIG. 10, an AlxInyGa(1-xy)N series (however, 0≤x≤1, 0≤y≤1) electron blocking layer 128 and the electron blocking layer on the barrier layer 127 A second conductivity-type semiconductor layer 116 may be formed on 128.

상기 전자차단층(128)은 전자 차단(electron blocking) 및 활성층(114)의 클래딩(MQW cladding) 역할을 해줌으로써 발광효율을 개선할 수 있다. The electron blocking layer 128 serves as an electron blocking and an MQW cladding of the active layer 114 to improve luminous efficiency.

상기 전자차단층(128)은 상기 활성층(114)의 에너지 밴드 갭보다 큰 에너지 밴드 갭을 가질 수 있다. 상기 전자차단층(128)은 초격자(superlattice)로 형성될 수 있으나 이에 한정되는 것은 아니다.The electron blocking layer 128 may have an energy band gap larger than the energy band gap of the active layer 114. The electron blocking layer 128 may be formed of a superlattice, but is not limited thereto.

또한, 상기 전자차단층(128) p형 불순물로 도핑될 수 있다. 예를 들어, 상기 전자차단층(128)은 Mg이 약 1018~1020/cm3 농도 범위로 이온주입 등의 방법을 사용하여 도핑되어 오버플로우되는 전자를 효율적으로 차단하고, 홀의 주입효율을 증대시킬 수 있다.
In addition, the electron blocking layer 128 may be doped with p-type impurities. For example, the electron blocking layer 128 is doped with Mg in a concentration range of about 10 18 ~ 10 20 /cm3 using a method such as ion implantation to effectively block overflowing electrons and increase hole injection efficiency. I can make it.

다음으로, 상기 전자차단층(128) 상에 제 2 도전형 반도체층(116)을 형성된다.Next, a second conductivity type semiconductor layer 116 is formed on the electron blocking layer 128.

상기 제 2 도전형 반도체층(116)은 반도체 화합물로 형성될 수 있다. 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제 2 도전형 도펀트가 도핑될 수 있다.The second conductivity type semiconductor layer 116 may be formed of a semiconductor compound. It may be implemented with a compound semiconductor such as Group 3-5 and Group 2-6, and may be doped with a second conductivity type dopant.

예를 들어, 상기 제 2 도전형 반도체층(116)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제 2 도전형 반도체층(116)이 p형 반도체층인 경우, 상기 제 2도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.
For example, the second conductivity type semiconductor layer 116 may include a semiconductor material having a composition formula of InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1). I can. When the second conductivity-type semiconductor layer 116 is a p-type semiconductor layer, the second conductivity-type dopant is a p-type dopant and may include Mg, Zn, Ca, Sr, Ba, or the like.

다음으로, 상기 제 2 도전형 반도체층(116) 상에 투광성 전극(130)을 형성되며, 상기 투광성 전극(130)은 투광성 오믹층을 포함할 수 있으며, 캐리어 주입을 효율적으로 할 수 있도록 단일 금속 혹은 금속합금, 금속산화물 등을 다중으로 적층하여 형성할 수 있다. Next, a light-transmitting electrode 130 is formed on the second conductivity-type semiconductor layer 116, and the light-transmitting electrode 130 may include a light-transmitting ohmic layer, and a single metal so that carrier injection can be efficiently performed. Alternatively, it can be formed by stacking multiple metal alloys and metal oxides.

상기 투광성 전극(130)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.
The light-transmitting electrode 130 includes indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IAZO), indium gallium zinc oxide (IGZO), and indium gallium tin oxide (IGTO). oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, It may be formed by including at least one of RuOx and NiO, but is not limited to these materials.

실시예에서 상기 제 1 도전형 반도체층(112)은 n형 반도체층, 상기 제 2 도전형 반도체층(116)은 p형 반도체층으로 구현할 수 있으나 이에 한정되지 않는다. 또한 상기 제 2 도전형 반도체층(116) 위에는 상기 제 2 도전형과 반대의 극성을 갖는 반도체 예컨대 n형 반도체층(미도시)을 형성할 수 있다. 이에 따라 발광구조물(110)은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다.In an embodiment, the first conductivity-type semiconductor layer 112 may be implemented as an n-type semiconductor layer, and the second conductivity-type semiconductor layer 116 may be implemented as a p-type semiconductor layer, but is not limited thereto. In addition, a semiconductor, for example, an n-type semiconductor layer (not shown) having a polarity opposite to that of the second conductivity type may be formed on the second conductivity type semiconductor layer 116. Accordingly, the light emitting structure 110 may be implemented in any one of an n-p junction structure, a p-n junction structure, an n-p-n junction structure, and a p-n-p junction structure.

다음으로, 도 11과 같이, 상기 제 1 도전형 반도체층(112)이 노출되도록 투광성 전극(130), 제 2 도전형 반도체층(116), 전자차단층(128), 배리어층(127), 활성층(114) 및 질화갈륨계열의 초격자층(124)의 일부를 제거할 수 있다.Next, as shown in FIG. 11, the light-transmitting electrode 130, the second conductivity-type semiconductor layer 116, the electron blocking layer 128, the barrier layer 127, so that the first conductivity-type semiconductor layer 112 is exposed. Part of the active layer 114 and the gallium nitride-based superlattice layer 124 may be removed.

다음으로, 도 12와 같이 상기 투광성 전극(130) 상에 제 2 전극(132)을 형성하고, 상기 노출된 제 1 도전형 반도체층(112) 상에 제 1 전극(131)을 형성하여 실시예에 따른 발광소자(100)를 형성할 수 있다.
Next, as shown in FIG. 12, a second electrode 132 is formed on the light-transmitting electrode 130, and a first electrode 131 is formed on the exposed first conductivity-type semiconductor layer 112. The light emitting device 100 may be formed according to the following.

이러한 실시예에 따른 발광소자는 발광소자 패키지에 설치될 수 있다. The light emitting device according to this embodiment may be installed in the light emitting device package.

그리고, 실시예에 따른 발광소자가 설치된 발광소자 패키지는 복수개가 기판 상에 어레이되며, 상기 발광 소자 패키지에서 방출되는 광의 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트, 형광 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능하거나 조명 유닛으로 기능할 수 있으며, 예를 들어, 조명시스템은 백라이트 유닛, 조명 유닛, 지시 장치, 램프, 가로등을 포함할 수 있다.
In addition, in the light emitting device package in which the light emitting device according to the embodiment is installed, a plurality of light emitting device packages are arranged on a substrate, and an optical member such as a light guide plate, a prism sheet, a diffusion sheet, a fluorescent sheet, etc. are disposed on a path of light emitted from the light emitting device package I can. Such a light-emitting device package, a substrate, and an optical member may function as a backlight unit or a lighting unit. For example, the lighting system may include a backlight unit, a lighting unit, an indicator device, a lamp, and a street light.

이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.Features, structures, effects, and the like described in the embodiments above are included in at least one embodiment, and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects, and the like illustrated in each embodiment can be implemented by combining or modifying other embodiments by a person having ordinary knowledge in the field to which the embodiments belong. Therefore, contents related to such combinations and modifications should be interpreted as being included in the scope of the embodiments.

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.Although the embodiments have been described above, these are only examples and are not intended to limit the embodiments, and those of ordinary skill in the field to which the embodiments belong are not departing from the essential characteristics of the embodiments. It will be seen that branch transformation and application are possible. For example, each component specifically shown in the embodiment can be modified and implemented. And differences related to these modifications and applications should be construed as being included in the scope of the embodiments set in the appended claims.

제 1 도전형 반도체층(112), 활성층(114)
양자우물(200), 양자벽(300), 배리어층(127),
전자차단층(128), 제 2 도전형 반도체층(116)
First conductivity type semiconductor layer 112, active layer 114
Quantum well 200, quantum wall 300, barrier layer 127,
Electron blocking layer 128, second conductivity type semiconductor layer 116

Claims (10)

제 1 도전형 반도체층;
상기 제 1 도전형 반도체층 상에 배치되고, 복수의 양자우물과 복수의 양자벽을 포함하는 활성층; 및
상기 활성층 상에 제 2 도전형 반도체층; 을 포함하고,
상기 제 1 도전형 반도체층은 n형 반도체층이고, 상기 제 2 도전형 반도체층은 p형 반도체층이고,
상기 복수의 양자벽은 상기 제 1 도전형 반도체층에 인접한 복수의 제 1 양자벽과 상기 제 2 도전형 반도체층에 인접한 적어도 하나 이상의 제 2 양자벽을 포함하며,
상기 복수의 제 1 양자벽은 p형 도펀트를 포함하고,
상기 복수의 제 1 양자벽의 개수는 전체 양자벽의 수에 20~50%에 해당하고,
상기 복수의 제 1 양자벽들 각각은,
제 1 캡핑 레이어;
상기 제 1 캡핑 레이어 상에 배치되며 p형 도펀트를 포함하는 도핑 레이어; 및
상기 도핑 레이어 상에 배치되는 제 2 캡핑 레이어를 포함하고,
상기 도핑 레이어의 두께는 상기 제 1 양자벽 두께의 20% 이하이고,
상기 복수의 제 1 양자벽 중, 상기 제 1 도전형 반도체층과 가장 인접한 상기 제 1 양자벽의 도핑 레이어의 도핑 농도는, 상기 제 1 도전형 반도체층과 가장 멀리 격리된 상기 제 1 양자벽의 도핑 레이어의 도핑 농도보다 높은 발광소자.
A first conductivity type semiconductor layer;
An active layer disposed on the first conductivity type semiconductor layer and including a plurality of quantum wells and a plurality of quantum walls; And
A second conductivity type semiconductor layer on the active layer; Including,
The first conductivity-type semiconductor layer is an n-type semiconductor layer, the second conductivity-type semiconductor layer is a p-type semiconductor layer,
The plurality of quantum walls include a plurality of first quantum walls adjacent to the first conductivity type semiconductor layer and at least one second quantum wall adjacent to the second conductivity type semiconductor layer,
The plurality of first quantum walls include a p-type dopant,
The number of the plurality of first quantum walls corresponds to 20-50% of the total number of quantum walls,
Each of the plurality of first quantum walls,
A first capping layer;
A doping layer disposed on the first capping layer and including a p-type dopant; And
Comprising a second capping layer disposed on the doping layer,
The thickness of the doping layer is 20% or less of the thickness of the first quantum wall,
Among the plurality of first quantum walls, a doping concentration of the doping layer of the first quantum wall closest to the first conductivity type semiconductor layer is of the first quantum wall isolated farthest from the first conductivity type semiconductor layer. A light emitting device higher than the doping concentration of the doping layer.
삭제delete 삭제delete 삭제delete 제 1 항에 있어서,
상기 p형 도펀트는 Mg, Zn, Ca, Sr 또는 Ba인 발광소자.
The method of claim 1,
The p-type dopant is a light emitting device of Mg, Zn, Ca, Sr, or Ba.
제 1 항에 있어서,
상기 제 1 도전형 반도체층과 상기 활성층 사이에 배치되어 도펀트의 확산을 막는 질화갈륨계열 초격자층; 및
상기 활성층과 상기 제 2 도전형 반도체층 사이에 배치된 배리어층을 더 포함하는 발광소자.
The method of claim 1,
A gallium nitride-based superlattice layer disposed between the first conductivity type semiconductor layer and the active layer to prevent diffusion of a dopant; And
A light emitting device further comprising a barrier layer disposed between the active layer and the second conductive semiconductor layer.
삭제delete 삭제delete 삭제delete 제 1 항, 제 5 항 제 6 항 중 어느 한 항에 따른 발광소자를 구비하는 발광유닛을 포함하는 조명시스템.A lighting system comprising a light-emitting unit including the light-emitting element according to any one of claims 1 to 6.
KR1020140074808A 2014-06-19 2014-06-19 Light emitting device and lighting system KR102181490B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140074808A KR102181490B1 (en) 2014-06-19 2014-06-19 Light emitting device and lighting system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140074808A KR102181490B1 (en) 2014-06-19 2014-06-19 Light emitting device and lighting system

Publications (2)

Publication Number Publication Date
KR20150145432A KR20150145432A (en) 2015-12-30
KR102181490B1 true KR102181490B1 (en) 2020-11-23

Family

ID=55087821

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140074808A KR102181490B1 (en) 2014-06-19 2014-06-19 Light emitting device and lighting system

Country Status (1)

Country Link
KR (1) KR102181490B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100608929B1 (en) * 2004-12-03 2006-08-08 광주과학기술원 Method for fabricating ?-? nitride compound semiconductor ultraviolet light-emitting device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120071572A (en) * 2010-12-23 2012-07-03 서울옵토디바이스주식회사 Light emitting device having active region of multi-quantum well structure
KR20130096991A (en) * 2012-02-23 2013-09-02 삼성전자주식회사 Light emitting diode for emitting ultraviolet

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100608929B1 (en) * 2004-12-03 2006-08-08 광주과학기술원 Method for fabricating ?-? nitride compound semiconductor ultraviolet light-emitting device

Also Published As

Publication number Publication date
KR20150145432A (en) 2015-12-30

Similar Documents

Publication Publication Date Title
KR101712049B1 (en) Light emitting device
KR102053388B1 (en) Light emitting device
KR102224116B1 (en) Light emitting device and lighting system
KR102376468B1 (en) Red light emitting device and lighting system
KR102237111B1 (en) Light emitting device and lighting system
KR20120129029A (en) Light emitting device
KR102238195B1 (en) Ultra violet light emitting device and lighting system
JP6087142B2 (en) Light emitting element
KR102304123B1 (en) Light emitting device, light emitting package having the same and light system having the same
KR102444467B1 (en) light emitting diode
KR102181490B1 (en) Light emitting device and lighting system
KR102224109B1 (en) Light emitting device, Method for fabricating the same and Lighting system
KR20160043751A (en) Light emitting device and lighting system
KR102473393B1 (en) Uv light emitting device and lighting system
KR102212781B1 (en) Light emitting device and lighting system
KR102315594B1 (en) Light emitting device and lighting system
KR102237120B1 (en) Light emitting device and lighting system
KR102200027B1 (en) Light emitting device and lighting system
KR102008363B1 (en) Light emitting device and lighting system
KR101983292B1 (en) Light emitting device
KR102249647B1 (en) Light emitting device and lighting system
KR102212775B1 (en) Light emitting device and lighting system
KR102261958B1 (en) Light emitting device and lighting apparatus
KR102352770B1 (en) Light emitting device and lighting system
KR102302855B1 (en) Light emitting device, and lighting system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant